JP4126879B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP4126879B2
JP4126879B2 JP2001041214A JP2001041214A JP4126879B2 JP 4126879 B2 JP4126879 B2 JP 4126879B2 JP 2001041214 A JP2001041214 A JP 2001041214A JP 2001041214 A JP2001041214 A JP 2001041214A JP 4126879 B2 JP4126879 B2 JP 4126879B2
Authority
JP
Japan
Prior art keywords
defects
grown
single crystal
shape
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001041214A
Other languages
English (en)
Other versions
JP2002246396A (ja
Inventor
義徳 白川
繁 梅野
英一 浅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2001041214A priority Critical patent/JP4126879B2/ja
Publication of JP2002246396A publication Critical patent/JP2002246396A/ja
Application granted granted Critical
Publication of JP4126879B2 publication Critical patent/JP4126879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、半導体の集積回路素子に使用されるシリコン単結晶、およびその単結晶から得られる集積回路を形成させるための、エピタキシャルウェーハに関する。
【0002】
【従来の技術】
シリコン半導体による集積回路素子(デバイス)の高密度化傾向は、急速に進行しており、デバイスを形成させるシリコンウェーハの品質への要求は、ますます厳しくなっている。すなわち集積が高密度化するほど回路は繊細となるので、リーク電流の増大やキャリアのライフタイム短縮原因となる、転位などの結晶欠陥、およびドーパント以外の金属系元素の不純物は、これまでよりはるかに厳しく制限される。
【0003】
従来、デバイス用にCZ法(チョクラルスキー単結晶引き上げ法)による、シリコン単結晶より切り出したウェーハが用いられてきた。CZ法では、石英るつぼ内のシリコン溶融液に種結晶を浸けて引上げ、成長させて単結晶が製造されるが、引上げ育成技術の進歩により、欠陥の少ない無転位の大型単結晶が製造されるようになっている。しかしながら、石英るつぼを用いることによる酸素の含有や、液相のシリコン融液から固相の単結晶を直接成長させることにともなう格子欠陥、すなわちグロウンイン(grown-in)欠陥の発生は避けがたい。
【0004】
単結晶に取り込まれた酸素は、デバイス作製時の熱履歴によって析出し結晶欠陥を生じさせるので、デバイスが形成される活性領域に析出すると不良品を発生させ歩留まりを劣化させる。grown-in欠陥もデバイス活性領域での存在は性能低下の原因となる。このデバイスが形成される活性領域は、通常、表面から20μm以内であり、ウェーハの表面層だけに限られる。そこで、CZ法で作られた単結晶によるウェーハを基板材とし、その表面に結晶格子が整合する不純物が極めて少なく欠陥のない結晶薄膜を形成させ、これを活性領域とするエピタキシャルウェーハが多用されるようになっている。
【0005】
エピタキシャルウェーハ用の基板としては、従来、高ボロン濃度のシリコン単結晶が用いられてきた。これは、製造過程で汚染が生じやすい電気特性を劣化させる不純物金属元素のゲッタリング効果が大きいからである。ところが最近では、デバイスに対する様々な要求の変化や、基板からエピタキシャル膜へのボロンの拡散などから、基板のボロン濃度が低減される傾向にある。しかしボロン濃度を下げるとゲッタリング能力が低くなるという問題があり、他の手段によるゲッタリング能力の維持が必要となってくる。
【0006】
ウェーハ内部に形成される酸素析出物による欠陥(BMD:Bulk Micro Defect)は、不純物金属元素のゲッタリングサイトとして有効に作用する。ウェーハ表層の活性領域での酸素析出は避けねばならないが、ウェーハ内部にはこのBMDが多く存在することが望ましく、エピタキシャルウェーハ用の単結晶基板としても同様であり、上記のようにボロン濃度を低減する場合、それを補う目的でBMDはより多く含まれることが好ましい。
【0007】
表面結晶薄膜の形成すなわちエピタキシャル膜形成は、ほとんどの場合CVD法が適用される。これは、SiClやSiHClなどの原料ガスをキャリアガスとともに反応炉内に導入し、単結晶基板上で熱分解させ形成させる。ところがこのCVDの過程で単結晶基板は1100℃近傍の高温に加熱されるため、酸素析出の核が消失し、ゲッタリング作用のあるBMDの形成が不十分になるという問題がある。
【0008】
これに対して、エピタキシャルウェーハに用いる単結晶基板のBMDを均一かつ高密度に生成させ、さらに安定化させるために、単結晶引き上げ速度を制御したり、例えば特開平11-189493号公報あるいは特開2000-44389号公報に開示された発明のように、窒素など他元素ををドープする方法が考えられている。しかし、酸素析出物の安定性が増すと、エピタキシャル膜中に転位や積層欠陥など増大する傾向がある。
【0009】
エピタキシャル膜の欠陥発生の機構は必ずしも明らかではないが、酸素析出物やgrown-in欠陥に起因していると推測される。このように、内部のバルク部分はゲッタリング能力に優れたBMDが高密度に存在し、表面は欠陥の極めて少ないエピタキシャル膜が形成されている望ましい形態のエピタキシャルウェーハが、安定して十分に得られているとは言い難い。
【0010】
【発明が解決しようとする課題】
本発明の目的は、表面のエピタキシャル膜の欠陥が極めて少なく、かつバルク部分のゲッタリング能力の大きいエピタキシャルウェーハの製造方法の提供にある。
【0011】
【課題を解決するための手段】
本発明者らは、単結晶基板内部にゲッタリングシンクとなるBMDが高密度に存在し、かつ表面のエピタキシャル膜の欠陥はできるだけ少ない、エピタキシャルウェーハを作製するための条件を種々検討した。その過程で、機構については必ずしも明らかではないが、エピタキシャル膜の欠陥発生に対し、単結晶基板の酸素析出物やgrown-in欠陥が関係していると推測された。
【0012】
単結晶基板の不純物濃度、育成条件、熱履歴等とエピタキシャル膜欠陥発生との関係を調べていくと、次のようなことが明らかになった。まず基板表面に生じる酸素析出物は、エピタキシャル膜の欠陥発生に大きく影響する。しかし、酸素量が1×1018atoms/cm程度の単結晶基板の場合、通常適用される単結晶引上げ条件範囲では、単結晶基板表面に酸素析出物はほとんど現れず、エピタキシャル膜への影響は無視できると考えられた。
【0013】
grown-in欠陥についての形状および大きさの観察は、主として原子力間力顕微鏡(AFM:Atomic Force Microscopy)を用いておこなった。このgrown-in欠陥は、多ければそれだけエピタキシャル膜の欠陥が増すという単純な傾向を示すのではなく、その形状、大きさおよび数により、エピタキシャル膜欠陥が発生したり、しなかったりすることが明らかになってきた。
【0014】
基板に存在するgrown-in欠陥は、内部が空洞で多面体形状のものと板状または棒状のものがある。多面体形状のものは正八面体に近いものであり、板状または棒状のものは正八面体の平行な二辺がとくに長く伸びたものと考えられる。この欠陥の形状とエピタキシャル膜の欠陥発生とを対比してみると、存在するgrown-in欠陥が多面体形状である単結晶基板の上に形成されたエピタキシャル膜には欠陥発生が少なく、その欠陥形状が板状または棒状である単結晶基板ではエピタキシャル膜の欠陥発生が多いことがわかった。ただし、grown-in欠陥の形状が板状または棒状であっても、その大きさが小さければエピタキシャル膜の欠陥発生は少ない。
【0015】
また、基板内部のBMD密度は、grown-in欠陥の形状とも密接な関係あることが見出された。すなわちgrown-in欠陥が多面体形状である場合はBMDの発生が少なく存在密度が低いのに対し、板状または棒状である場合にはBMDの存在密度が高くなる。したがって、grown-in欠陥は板状または棒状であって、しかも大きなものが存在しない単結晶基板が好ましい。
【0016】
grown-in欠陥の形態がエピタキシャル膜の欠陥発生、またはBMDの存在密度に、どのようにして影響を及ぼすのかは明らかではない。しかしながら、単結晶基板のgrown-in欠陥の形状やその量が、エピタキシャルウェーハの膜の欠陥発生の多少、およびBMDの存在密度の大小によく対応し、単結晶基板の段階にてその良否を判定できることがわかったのである。
【0017】
この場合、grown-in欠陥の形態をより明確に区分するため、次のように定義した。電子顕微鏡を用いて(100)面に平行な断面にて観察すると、多面体形状欠陥では正方形ないしはそれに近い形状になっており、板状または棒状欠陥では長方形ないしは平行四辺形である。この2種の欠陥形状について、長辺に平行な方向に計った欠陥の全長に対するこれと直角な方向に計った幅の比が、0.5を超える場合を多面体形状とし、0.5以下の場合を板状または棒状として区分することにした。また、長辺方向の全長を、この欠陥の大きさとした。なお欠陥が二つ連結したツインと呼ばれる形状の場合は、分解して独立した二つの欠陥と見なし、それぞれを評価した。このようにgrown-in欠陥を定義して、AFMまたは透過型電子顕微鏡にて欠陥の形状、大きさおよび密度を実測し、その単結晶基板にエピタキシャル膜を形成させ、得られたウェーハの膜の欠陥およびバルクの基板でのBMDとの関係を調査した。
【0018】
エピタキシャル膜の欠陥発生に対する単結晶基板のgrown-in欠陥の影響について種々調査していく過程で、それが強く表れる特定の大きさのあることかわかってきた。板状または棒状欠陥の大きさすなわち全長が、ある大きさを境にしてそれより大きければエピタキシャル膜の欠陥発生に強く影響するが、小さければ影響が少ない。したがってその大きさ以上の板状または棒状のgrown-in欠陥に着目し、これの少ない単結晶基板を用いればよいのである。
【0019】
grown-in欠陥の形態が、良好なエピタキシャルウェーハを得るためのすぐれた指針となることがわかったので、次にこのようなgrown-in欠陥形態を安定して得ることのできる単結晶製造方法を検討した。その結果、融液組成として窒素を高濃度に添加して、引き上げ単結晶の特定の温度域での冷却速度を大きくする、という条件にて単結晶を育成すれば、板状または棒状でかつ微細に分散したgrown-in欠陥形態が実現できることがわかった。そこでさらにこれらの限界条件を明確にし、本発明を完成させた。本発明の要旨は次のとおりである。
【0020】
板状または棒状のgrown-in欠陥が内部および表面に存在し、さらに表面に存在する該欠陥のうち、(100)面での長さが0.12μm以上であるものの存在密度が、0.3個/cm2以下である単結晶基板上にエピタキシャル膜を形成させることを特徴とするエピタキシャルウェーハの製造方法。
【0021】
【発明の実施の形態】
本発明のエピタキシャルウェーハの製造方法は、エピタキシャル膜を形成させる単結晶基板に存在するgrown-in欠陥の、大きさ、形状および存在密度を限定する。これは、これらgrown-in欠陥の形態が、得られたエピタキシャルウェーハのエピタキシャル膜の欠陥、および不純物重金属元素のゲッタリングサイトとなるBMDの存在量と、密接な関係を有するからである。すなわち、エピタキシャル膜形成前の単結晶基板に存在するgrown-in欠陥は、板状または棒状であり、その単結晶基板のエピタキシャル膜を形成させる面には、(100)面での長さが0.12μm以上である欠陥の数が0.3個/cm以下であることとする。
【0022】
grown-in欠陥の形状が、多面体形状ではなく板状または棒状とするのは、この形状になっておればBMD密度が高くなり、ゲッタリング性能のすぐれたエピタキシャルウェーハが製造できるからである。そして単結晶基板表面において、この板状または棒状の大きさが0.12μm以上である欠陥数が、0.3個/cm以下であることとするのは、このような欠陥の数が0.3個/cmを超えると、その上に形成されるエピタキシャル膜の欠陥が増加するからである。さらに、この大きさが0.12μm以上である欠陥数を基板表面にて0.3個/cm以下とすることは、基板内部のBMD生成密度をより高くするという効果も得られる。
【0023】
これらgrown-in欠陥の形状および大きさは、原子力間顕微鏡(AFM)を用いた直接観察によるものである。実際には観察面上のgrown-in欠陥の形状を表面検査装置(たとえばKLAテンコール社製SP−1)を用いて発生位置を確認した後、その部分をAFMにより観察する。欠陥の形状および大きさの検出方法としては、この方法の他、薄膜化して透過型電子顕微鏡観察または表面の走査型電子顕微鏡観察による直接観察か、偏光赤外線または赤外線レーザの散乱光強度計測による間接測定でもよい。
【0024】
BMDの密度は、たとえばウェーハ断面にて、ライト液エッチング後光学顕微鏡観察により計測する。またエピタキシャル膜の欠陥は、上記表面検査装置を用いてその存在密度を測定できる。
【0025】
上述のような、grown-in欠陥の形状が板状または棒状となっているエピタキシャルウェーハ用基板を得るための単結晶の育成条件は、融液の窒素濃度を1×1014〜1×1015atoms/cmとし、かつ育成中単結晶の1100℃から900℃までの温度域における冷却速度を5℃/min以上とするのが好ましい。
【0026】
窒素濃度を高くするとgrown-in欠陥の形状が、多面体から板状あるいは棒状に変化してくる。その上窒素の含有は、結晶内に形成される酸素析出物の熱的な安定性を増加させ、高温の熱処理が施されても酸素析出物が容易には消失しなくなり、BMDのゲッタリング作用を高く維持させる効果がある。これらの効果は、窒素濃度が1×1014atoms/cm未満では十分に得られないので、これより高くすることが望ましい。しかし、1×1015atoms/cmを超えて高くすると、多結晶化するおそれがある。
【0027】
育成中単結晶の1100℃から900℃までの温度域における冷却速度を、5℃/min以上とするとよいのは、grown-in欠陥の大きさが小さくなり、そして酸素析出物の発生密度が増大するからである。
【0028】
窒素濃度を高めることによりgrown-in欠陥の形状は変化するが、その大きさは安定せず、酸素析出物は熱的な安定性が増しても発生密度が低いことがある。これに対し上記温度域にて冷却速度を5℃/minとすることにより、窒素を高めた効果が十分発揮されるようになる。これは、1100℃から900℃までは、grown-in欠陥が形成され酸素析出物の核が形成される温度域であり、この温度域の冷却速度を速くすることによって、grown-in欠陥の大きさが小さくなり、かつ酸素析出物の核が均一に多数分散するようになるためと推定される。冷却速度が5℃/min未満では、grown-in欠陥が大きな状態で発生し、ウェーハ内部の酸素析出物の密度が低くなる。しかしこの温度域の冷却速度は速くしすぎると、単結晶が割れるおそれがあるので、20℃/min以下とするのが望ましい。
【0029】
【実施例】
〔実施例1〕
呼び径8インチ(200mm)または12インチ(300mm)のp型(ボロンドープ:1.5×1016atoms/cm、比抵抗1〜3Ωcm)のシリコン単結晶を、酸素濃度は7〜8.5×1017 atoms/cmのほぼ一定として、窒素濃度および単結晶冷却速度を変えて育成した。これらの単結晶中央部のほぼ同一の位置から切り出した厚さ0.7mmの基板を使用し、キャリアガスを水素としてSiHClを供給し1150℃にて表面に厚さ4.0μmのエピタキシャル膜を形成させた。このときの成長速度は3μm/minとした。
【0030】
grown-in欠陥は、表面検査装置(KLAテンコール社製SP1)にてまず単結晶の基板面における位置と数を確認した。その欠陥位置100箇所をランダムに選択して、AFMを用いてその形状および大きさを計測し、大きさが0.12μm以上の板状または棒状欠陥の面密度を求めた。エピタキシャル膜の欠陥は、上記の表面検査装置を用い、その表面密度を求めた。
【0031】
単結晶基板表面における、大きさ0.12μm以上の板状または棒状grown-in欠陥の存在密度と、その上に形成させたエピタキシャル膜の欠陥密度との関係の調査例を図1に示す。これから明らかなように、単結晶基板の上記板状または棒状のgrown-in欠陥を0.3個/cm以下とすれば、エピタキシャル膜の欠陥が極めて少ないエピタキシャルウェーハが製造できることがわかる。
【0032】
〔実施例2〕
窒素を添加しない場合、窒素濃度を1×1014atoms/cmとした場合および4×1014atoms/cmとした場合について、それぞれ1100℃から900℃の温度範囲を3℃/minまたは5℃/minの冷却速度として単結晶を育成した。他の条件はすべて実施例1と同じである。これらの単結晶から採取した基板について、実施例1と同様、表面のgrown-in欠陥存在密度を測定し、さらにエピタキシャル膜を成長させた。このエピタキシャルウェーハにて、1000℃、16時間の熱処理をおこなって酸素析出物を成長させた後、ウェーハを劈開破壊してライト液にてエッチング処理し、光学顕微鏡で観察して内部の酸素析出物すなわちBMD密度を測定した。基板表面における大きさ0.12μm以上の板状または棒状grown-in欠陥の存在密度と、内部のBMDの密度との関係を図2に示す。
【0033】
この図から明らかなように、窒素を添加しない場合は、冷却速度の如何に関わりなく板状または棒状のgrown-in欠陥は観察されず、BMD密度も低い。窒素を添加した場合、板状または棒状の大きさ0.12μm以上のgrown-in欠陥が発生してくるが、単結晶の1100℃から900℃の間の冷却速度が3℃/minでは、この大きな欠陥が多くBMD密度は低い。これに対し、窒素を添加し、かつ上記温度範囲の冷却速度が5℃/minである場合は、板状または棒状の大きさ0.12μm以上のgrown-in欠陥密度が0.3個/cm以下であり、BMDは高密度で存在している。
【0034】
このように、窒素を添加しかつ1100℃から900℃までという特定の温度域における冷却速度を大きくすることで、大きなgrown-in欠陥の少ない単結晶基板が得られ、それによってエピタキシャル膜の欠陥が極めて少なく、しかもBMD密度が高いゲッタリング性能のすぐれたウェーハが製造できることがわかる。
【0035】
【発明の効果】
本発明によれば、エピタキシャル膜の欠陥が極めて少なく、しかも不純物重金属元素のゲッタリング能力のすぐれたのエピタキシャルウェーハの製造が可能である。
【図面の簡単な説明】
【図1】単結晶基板のgrown-in欠陥密度と、エピタキシャル膜の欠陥密度との関係を示す図である。
【図2】単結晶基板のgrown-in欠陥と、エピタキシャルウェーハのBMD密度との関係を示す図である。

Claims (1)

  1. 板状または棒状のグロウンイン(grown-in)欠陥が内部および表面に存在し、さらに表面に存在する該欠陥のうち、(100)面での長さが0.12μm以上であるものの存在密度が、0.3個/cm2以下である単結晶基板上に、エピタキシャル膜を形成させることを特徴とするエピタキシャルウェーハの製造方法。
JP2001041214A 2001-02-19 2001-02-19 エピタキシャルウェーハの製造方法 Expired - Fee Related JP4126879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001041214A JP4126879B2 (ja) 2001-02-19 2001-02-19 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001041214A JP4126879B2 (ja) 2001-02-19 2001-02-19 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2002246396A JP2002246396A (ja) 2002-08-30
JP4126879B2 true JP4126879B2 (ja) 2008-07-30

Family

ID=18903690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001041214A Expired - Fee Related JP4126879B2 (ja) 2001-02-19 2001-02-19 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4126879B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600086B2 (ja) * 2005-02-28 2010-12-15 信越半導体株式会社 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法

Also Published As

Publication number Publication date
JP2002246396A (ja) 2002-08-30

Similar Documents

Publication Publication Date Title
KR100786881B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US6413310B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP4670224B2 (ja) シリコンウェーハの製造方法
TWI577841B (zh) 單晶矽之成長方法及其製備之單晶矽錠(二)
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP3381816B2 (ja) 半導体基板の製造方法
TWI272322B (en) Silicon single crystal wafer and epitaxial wafer, and method for producing silicon single crystal
KR100566824B1 (ko) 실리콘 반도체기판 및 그의 제조방법
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JP4126879B2 (ja) エピタキシャルウェーハの製造方法
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP4032342B2 (ja) 半導体シリコン基板の製造方法
CN111733455B (zh) 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
WO2001016410A1 (fr) Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
JP3452042B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080505

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4126879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees