TW557496B - Epitaxial wafer and its manufacturing method - Google Patents

Epitaxial wafer and its manufacturing method Download PDF

Info

Publication number
TW557496B
TW557496B TW091119017A TW91119017A TW557496B TW 557496 B TW557496 B TW 557496B TW 091119017 A TW091119017 A TW 091119017A TW 91119017 A TW91119017 A TW 91119017A TW 557496 B TW557496 B TW 557496B
Authority
TW
Taiwan
Prior art keywords
wafer
heat treatment
single crystal
epitaxial
nitrogen
Prior art date
Application number
TW091119017A
Other languages
English (en)
Inventor
Satoshi Tobe
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW557496B publication Critical patent/TW557496B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

557496 A7 B7 五、發明説明(〇 【發明所屬之技術領域】 本發明係關於一種嘉晶晶圓及其製造方法,係即使在 對晶圓施加任一種裝置形成熱處理(由指低溫、短時間的熱 處理)之情況下,使晶圓具有足夠的吸附能力,在晶圓內部 形成足夠的BMD(Bulk Micro Defect:內部微小缺陷)作爲吸 附側之磊晶晶圓及其製造方法。 【習知技術】 用以製作半導體積體電路等裝置的晶圓,主要係使用 以CZ法育成之單晶矽晶圓。在該單晶矽晶圓的表面附近極 力無缺陷化時,雖提昇了裝置的品質,惟提昇其品質最有 效的方法之一爲磊晶晶圓,其優越性已獲證明。 另外,在晶圓的主體中雖形成高密度的缺陷(BMD),但 對於裝置製作卻很有利。這是因爲在裝置形成熱處理中, 被重金屬雜質污染的機會相當多,由於該重金屬對於裝置 動作將產生不良影響,所以必須多次從裝置形成區域表面 附近除去該重金屬之緣故。因應該要求的方法爲吸附技 術,該吸附技術係在晶圓的內部部形成BMD作爲吸附側。 藉由拉晶(CZ)法所製造的單晶矽在製造階段中雖無法 避免地含有氧氣,但是其氧濃度爲可控制,因應目的製造 出具有各種氧濃度之CZ-矽晶圓。當上述氧原子接受熱處理 時,在晶圓內部形成氧氣析出物。此爲BMD的主要成分。 上述BMD的周圍含有很多結晶晶格的缺陷。該缺陷可用以 捕捉重金屬雜質。該方法在各種的吸附技術中稱爲 本紙張尺度適用中國國家標準(CNS ) A4規格(2ΐ〇χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4 - 557496 A7 __B7 五、發明説明(2) IG(Internal Gettering ;內部吸附)。 (請先閲讀背面之注意事項再填寫本頁} 一般可考慮幾種方法應用該IG法。最簡便的是在裝置 形成熱處理中同時形成BMD的方法。這對於在裝置形成熱 處理爲局溫時甚爲有效,但是在1 〇 〇 〇 °C以下的低溫中則無 法發揮效果。尤其是近年來裝置製程低溫化,漸漸無法期 待BMD的形成。在這種低溫製程的情況下想要強的吸附能 力時,亦有在投入裝置前形成BMD的方法。該方法稱爲 DZ(Denuded Zone)-IG,利用高溫熱處理使表面附近的氧原 子向外擴散且放出至晶圓外,再進行氧氣析出核形成與成 長的2段熱處理,而獲得目的之BMD密度的方法。然而, 熱處理較爲複雜且需要長時間,成本相當高。 因此,近來使用一種方法作爲在吸附時於晶圓主體中 簡便形成所需的BMD之手段,係在以CZ法所引拉的單晶 矽中添加氮氣的方法。周知在氮與氧共存於矽中時,由於 氧的析出核形成速度高,故可容易形成BMD。藉由該方法 所製造出的矽晶圓具有高的BMD密度,故在吸除法中被認 爲是最加的晶圓。 經濟部智慧財產局員工消費合作社印製 可同時實現該添加氮之晶圓的吸附能力與優良的表層 品質兩者之晶圓,係以添加氮的晶圓作爲基板之磊晶晶 圓。與習知的磊晶晶圓相比,由於一開始就含有BMD,故 被認爲具有高的吸附能力。實際上,接受裝置形成熱處理 之後的晶圓特徵爲,由於BMD更加成長,因此具有充分的 吸附能力。 然而,近來不僅裝置形成熱處理低溫化,亦出現 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5 - 557496 A7 B7 五、發明説明(3) (請先閱讀背面之注意事項再填寫本頁) KTAUapid Thermal Annealing)化的傾向。亦即,需花費數 小時的裝置形成熱處理,現在係以數秒至數分的單位進行 者。在這種短時間的熱處理中,於其過程中幾乎無法期待 有BMD的形成或成長。繼而,進行這種裝置形成熱處理後 的晶圓其內部所檢測出的BMD密度即使是被認爲是足夠的 BMD密度:l〇8/cm3左右,亦有吸附能力不足之缺陷。 【發明之揭示】 本發明係有鑑於上述問題點而硏創者,目的在於不依 存之後施加於晶圓的裝置步驟,可確實獲得具有高吸附能 力的單晶砂晶圓。 爲了解決上述問題點,本發明之磊晶晶圓特徵在於: 在摻雜氮的單晶矽晶圓表面形成有矽磊晶層者,主體中具 有吸附能力的氧析出物密度高於108個/cm3。 經濟部智慧財產局員工消費合作社印製 如此,形成磊晶層的基板之主體中具有吸附能力的尺 寸之氧析出物密度高於1〇8個/cm3以上的磊晶晶圓,即使在 之後晶圓所投入的裝置製程RTA化或低溫化時,由於具有 吸附能力尺寸的BMD以充分的密度存在,故可發揮充分的 吸附能力。再者,由於在晶圓表面形成有磊晶層’故使晶 圓表面的品質良好。 此外,若以現在的光學測定裝置檢測出氧析出物的尺 寸之半徑爲30至40nm(形狀假設爲球狀時)’雖確實具有吸 附能力,惟即使爲低於該尺寸以下的尺寸’若半徑高於 1 Onm,則可確認出具有吸附能力者與透過型電子顯微鏡 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6- 557496 A7 __B7 五、發明説明(4) (TEM)觀察的結果。 又,本發明係一種磊晶晶圓的製造方法,其特徵在 於:以拉晶法引拉添加加氮的單晶矽,在晶圓上加工該單 晶矽,製造出單晶矽晶圓,在該單晶矽晶圓進行熱處理, 使晶圓主體中具有吸附能力的尺寸之氧析出物密度高於1 〇s 個/cm3,繼而在上述單晶矽晶圓上進行磊晶成長。 如此,藉由在該單晶矽晶圓進行熱處理,將晶圓主體 中具有吸附能力的尺寸之氧析出物密度設爲1〇8個/cm3以 上,繼而在上述單晶矽晶圓上進行磊晶成長,可在晶圓主 體中存在具有充分吸附能力的尺寸之BMD密度。因此,即 使之後的裝置製程RTA化或低溫化等,可製造出具有滿足 要求的吸附能力之晶圓。又,此時的熱處理由於在單晶矽 添加氮,故不需進行如未添加氮的晶圓之複雜的長時間熱 處理,以較簡單的短時間進行熱處理。繼而,在晶圓表面 由於藉由磊晶成長形成磊晶層,故可獲得良好晶圓的表層 品質。 此外,對該單晶矽晶圓施加的熱處理由於係藉由之後 所進行的高溫下之磊晶成長使氧析出物的尺寸縮小,因此 在該熱處理步驟中氧析出物的尺寸以設爲半徑30至40nm 以上,密度設爲1 〇9個/cm3以上較佳。亦即,結果,使磊晶 成長後之磊晶晶圓具有吸附能力的尺寸之氧析出物設爲i 0s 個/cm3以上較佳。
此時,在上述單晶矽晶圓上所進行的熱處理,係由600 °C至1〇〇〇°C、0.5小時至8小時的第1熱處理;以及800°C 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — I.-------P, (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 557496 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明説明(5) 至1150°c、〇小時至10小時的第2熱處理組成之熱處理。 這是因爲即使藉由添加氮以促進氧析出核形成,氧析 出過程亦分爲析出核形成與成長的兩階段。繼而,在該各 階段中,最適合的溫度及時間因初期氧濃度或添加氮濃度 而異,在決定熱處條件時必須最適化。從而,具有本發明 之功效,藉由熱處理以由600°C至1000°C、0.5小時至8小 時的範圍內進行的第1熱處理與800°C至1150°C、0小時至 10小時的範圍內進行之第2熱處理組成之熱處理,在晶圓 主體中可確實以所需的密度形成發揮吸附能力的1 〇nm以上 的 BMD。 此時,在引拉添加上述氮的單晶矽之際,該單結晶所 添加的氮濃度設爲1013至1014個/cm3。 如上所述,已知藉由對矽結晶添加氮,可促進氧析出 核形成。此時,由於添加氮確實具有功效的濃度爲lx 1〇M 個/cm3,故已設爲高於該濃度以上之濃度爲佳。另外,若氮 濃度低於lx 1014個/cm3,由於可明顯抑制因矽晶圓表面的 缺陷引起而形成的磊晶層的積層缺陷(SF)等磊晶缺陷,故以 設爲低於該濃度爲佳。 如上述,根據本發明之簡單方法,可獲得不依存於之 後進行的裝置步驟,且具有高的吸附能力的磊晶晶圓。 【發明之實施形態】 以下說明本發明。 本發明者係進行用以獲得具有不依存於裝置步驟之吸 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
-8 - 557496 A7 ____B7__ 五、發明説明(6) --------f (請先閲讀背面之注意事項再填寫本頁) 附能力的磊晶晶圓之精闢硏究。習知在摻雜氮的單晶矽晶 圓上進行磊晶成長之晶圓,係在施加使主體中的氧氣析出 物成長至可檢測的尺寸爲止之熱處理(例如800°C /4h+100(TC /16h)後,在測定BMD密度時,於投入裝置製程之前,BMD 密度爲10s個/cm3左右,爲具有高的吸附能力者。然而,根 據其後所投入的裝置製程,無法獲得所要求的吸附能力。 因此,本發明者對於直接在晶圓上進行添加氮的單晶 矽之加工的生成態Us-grown)之摻雜氮單晶矽晶圓或僅於其 上使磊晶層成長的磊晶晶圓,使用透過型電子顯微鏡詳細 檢查主體中的BMD。結果,判斷正確檢測出的BMD密度爲 10s個/cm3左右,其BMD的半徑尺寸大部分小於10nm。此 外,如DZ-IG,進行高溫、長時間的熱處理,對必須具有吸 附能力的晶圓進行相同的調查時,判斷即使爲相同的BMD 密度,其BMD的半徑尺寸高於10nm,大部分大於藉由光學 性檢測裝置檢測出的半徑3 0至4 0 n m。 經濟部智慧財產局員工消費合作社印製 因此,實際上當BMD發揮吸附能力時,其半徑尺寸至 少需大於10nm以上,且以半徑30nm以上爲佳,藉由該 BMD的尺寸至少在半徑10nm以上,不需依存於之後的裝置 步驟,而提供一種可發揮吸附能力的晶圓。 因此,本發明者推測對於添加氮的單晶矽晶圓而言, 在進行磊晶成長之前進行熱處理,使BMD的尺寸成長,使 實際上具有吸附能力的尺寸之BMD密度增加。此時的熱處 理與上述的DZ-IG所進行的熱處理不同,由於在晶圓添加 氮,故可以進行較簡單的短時間之熱處理,以形成所需的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 一 -9 - 557496 A7 _____ B7_ 五、發明説明(7) BMD 〇 本發明依據這種基本思想,完成檢討各條件的結果。 以下,雖詳細說明本發明,惟本發明並不限定於此。 在本發明中,以CZ法育成摻雜氮的矽晶棒,例如亦可 依據日本特開昭60-251190號所揭示的週知方法。 亦即,CZ法雖然是使種晶接觸石英坩鍋中所收容的晶 矽原料之融液,一邊使其旋轉,一邊慢慢引拉,而育成所 期望之直徑的矽晶棒的方法,但藉由事先在石英坩鍋內放 入氮化物、或在矽融液中投入氮化物、或將環境氣體設爲 包含氮的環境等,也可在引拉的結晶時摻雜氮。此時,藉 由調整氮化物的量、氮氣濃度或導入時間等,可控制結晶 中的摻雜量。 如此,在以CZ法育成單結晶棒之際,藉由摻雜氮,可 助長矽中的氧原子凝結,使氧析出物密度提高。此時,氮 濃度以設爲lx 1013至lx 1014個/cm3爲佳。這是因爲當氮濃 度高於lx 1013個/cm3時,氧析出核可以生成態狀態確實形 成,故在熱處理後可更確實製作出氧析出物密度高於1 X 10s個/cm3以上之具有吸附能力尺寸的磊晶晶圓,又,若氮 濃度低於lx 1014個/cm3,則可明顯抑制因基板的矽晶圓引 起在磊晶層形成積層缺陷(SF)等之磊晶缺陷的緣故。 如此,在C Z法中,可獲得摻雜所期望濃度之氮的矽晶 棒。依據一般的方法,係以內徑踞子或鋼線踞等的切斷裝 置將其切片之後,對單晶矽晶圓進行去角、磨光、蝕刻、 硏磨等步驟。當然,上述步驟係僅爲例示,亦有其他如硏 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) " ~ ' -10- I!------P, (請先閲讀背面之注意事項再填寫本頁)
經濟部智慈財產局8工消費合作社印製 訂 557496 A7 B7 五、發明説明(8) 削、淸洗等種種步驟,可因應步驟順序的變動或一部份省 略等目的,適當變更步驟加以使用。 繼而,對該晶圓進行熱處理,例如使磊晶成長後的磊 晶晶圓的主體中具有吸附能力之半徑尺寸大於1 的氧析 出物密度成爲lx 1〇δ個/cm3以上。此外,由於該熱處理係 藉由之後所進行的磊晶成長,使氧析出物的尺寸縮小,因 此在該熱處理步驟中,期望使半徑大於30至40nm的氧析 出物密度成爲lx 109個/cm3以上。結果,在磊晶成長後, 使大於磊晶晶圓的半徑l〇nm之氧析出密度成爲lx i〇s個 /cm3以上。該熱處理若可使主體中的氧析出物的尺寸成 長,且使上述尺寸的氧析出物密度成爲lx 108個/cm3以 上,則任一方法皆可。尤其在本發明中,由於在單晶矽晶 圓添加氮,故可以時間較短的熱處理形成所期望的BMD。 然而,即使藉由添加氮以促進氧析出核形成,氧析出 過程亦分爲析出核形成與成長的2階段。在各階段中,最 適當的溫度及時間係因初期氧濃度或添加氮濃度而異,在 決定熱處理條件時必須將其最適化。因而,爲確實具有本 發明之功效,尤其是單晶矽中的氮濃度爲1013至1014個/cm3 時,熱處理條件以在6 0 0 °C至1 0 0 0 °C及5小時至8小時的範 圍內進行之第1熱處理;以及以800°C至115CTC與0小時至 1 0小時的進行之第2熱處理構成的熱處理爲佳。 當第1熱處理未滿600°C時,無新的吸出核形成,反 之,當超過1000°C時則有消滅既存的析出核之虞。又,當 第2熱處理未滿800°C時,析出物成長需要長時間,使得效 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -訂 k#. 經濟部智慧財產局員工消費合作社印製 -11 - 經濟部智慧財產局員工消費合作社印製 557496 A7 _B7__ 五、發明説明(9) 果不佳,當超過1150°C時,又有導致滑動差排或金屬污染 之虞。 雖第2熱處理時間爲0小時之時稱爲第1熱處理,惟 由於添加氮,故若在第1熱處理條件的範圍內進行高溫長 時間的熱處理,則可獲得目的之氧析出物。 在進行該熱處理時的環境,沒有特別限定,在氫、氮 或氬等惰性氣體、或是上述氣體的混合氣體之環境中皆 可,亦可爲氧等氣體環境。 又,熱處理使用的裝置係磊晶成長裝置,若欲連續進 行熱處理與磊晶沉積,可以高生產性進行處理。又,在長 時間進行熱處理時,使用可同時進行數十片以上的晶圓之 熱處理的加熱器加熱方式的熱處理爐,在進行分批處理時 較有效率。 在該單晶矽晶圓的主體中進行形成具有吸附能力的尺 寸之BMD之熱處理後,在晶圓表面形成磊晶層。該磊晶成 長以一般的CVD法進行。在該CVD法中,例如在鐘罩型 反應室內配置載置有矽基板的承受器之輻射加熱方式的磊 晶成長爐內導入三氯矽甲烷,藉以在單晶矽晶圓上磊晶成 長矽。 如此,在本發明中,在投入裝置步驟前的磊晶晶圓 中,存在108個/cm3以上之半徑大於10nm的氧析出物 (BMD)。從而,即使裝置步驟RTA化、短時間化或低溫 化,亦可發揮充分的吸附能力。即使習知摻雜氮之磊晶晶 圓的BMD密度爲lOM^cm3,其後的裝置製程在RTA化、 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
-12- 557496 A7 B7 五、發明説明(1() 低溫化時’尺寸皆無法成長至1 〇ηηι以上,亦有無法充分發 揮吸附能力之情況。 以下’雖列舉本發明的實施例及比較例進行具體說 明,惟本發明並不限定於此。 (實施例1 ) 利用 CZ法’引拉直徑 8英吋、初期氧濃度 14ppmaUEIDA :日本電子工業振興協會規格)、方位< 100> 的結晶棒。此時’原料中預先投入具有氮化矽膜之矽晶 圓,將氮濃度控制在3x 1013個/cm3,並進行添加。加工該 結晶棒使成爲基板晶圓。 在氮環境中對該基板晶圓施加(800°C、2hr ) + ( 1000 °C、8hr )的氧析出熱處理之後,沉積3 // m的磊晶層。磊 晶成長係使用在汽缸型的鐘罩型反應室內配置載置有矽基 板的承受器之輻射加熱方式的磊晶成長爐,以11 25 t的溫 度導入三氯矽甲烷而進行。藉由LST(光散射X線斷層照相 法)測定該磊晶晶圓之晶圓主體中的BMD。 該LST對半導體照射雷射光,以監視因半導體內部的 缺陷而散射的散射光,以觀測半導體內部的缺陷分布作爲 斷層像之手法,在應用於矽晶圓的BMD測定時’可測定 BMD的密度、尺寸、分布等。 如此,所測定之BMD密度的結果、BMD的密度爲i 〇g 個/cm3。此時之BMD假設爲球狀,其半徑平均約40nm ° 在該晶圓上故意污染N丨,以光學顯微鏡觀察表面產生 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇x297公酱) II-------f (讀先閱讀背面之注意事項再填寫本頁) 、11 線屬 經濟部智慧財產局員工消費合作社印製 -13- 557496 A7 B7 五、發明説明(〇 的淺溝時,並沒有觀察到淺溝,可知該實施例1的磊晶晶 圓具有高的吸附能力。 從該結果可判斷出,在本發明之磊晶晶圓上由於具有 足夠尺寸之BMD的密度高,故可製作出吸附能力優良的磊 晶晶圓。尤其是根據其後的熱處理,由於不需產生BMD, 故不依存於裝置步驟,且從裝置步驟的初期開始可製作出 具有吸附能力的晶圓。 (實施例2 ) 與實施例1相同’利用CZ法,引拉添加氮的砂晶棒。 並加工該矽晶棒,使成爲基板晶圓。 對該基板晶圓施加(85 0°C、1 hr ) + ( 1 1 00 °C、2hr )之 與實施例1相比,時間較短的熱處理之後,沉積3" m的磊 晶層。該磊晶晶圓與實施例1相同,以LST測定晶圓主體 中的BMD。 所測定之BMD密度的結果、BMD的密度爲4x 1〇9個 /cm3。此時之BMD假設爲球狀,其半徑平均約35nm。 與實施例1相同,在該晶圓上故意污染Ni,以光學顯 微鏡觀察表面產生的淺溝時,並沒有無法觀察到淺溝,可 知該實施例2的磊晶晶圓具有高的吸附能力。 從該結果可知,即使進行的熱處理時間短,亦可獲得 本發明之功效。 (比較例1 ) 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X;297公釐) II-------f (請先閱讀背面之注意事項再填寫本頁) 訂 線·· 經濟部智慧財產局員工消費合作社印製 -14- 557496 A7 B7 五、發明説明(d 與實施例1相同,引拉添加氮的矽晶棒,並加工該砂 晶棒,使成爲基板晶圓。 (請先閲讀背面之注意事項再填寫本頁} 不對該基板晶圓施加如實施例1及實施例2之磊晶成 長前的熱處理,而直接沉積3 # m的磊晶層。該磊晶晶圓與 實施例1相同,以LST測定晶圓主體中的BMD。 測定BMD密度的結果、所檢測出的BMD密度爲丨〇7個 /cm' 0 與貫施例1相同,在該晶圓上故意污染N i,以光學顯 微鏡觀察表面產生的淺溝時,可觀察到大量的淺溝,可知 該比較例1的磊晶晶圓之吸附能力不足。 (比較例2) 除了不添加氮之外,其餘皆與實施例1相同,引拉添 加氮的矽晶棒,並加工該矽晶棒,使成爲基板晶圓。 在氮環境中,對該基板晶圓施加(800 °C 、2hi. ) + (1 00 0°C、8hr )之與實施例1相同的氧析出熱處理之後, •沉積3 " m的磊晶層。以LST測定該磊晶晶圓之晶圓主體中 的 BMD。 經濟部智慧財產局員工消費合作社印製 所測定之BMD密度的結果、所檢測出之BMD密度爲 1 〇 7 個 / C 1Ή 3 0 與實施例1相同,在該晶圓上故意污染N i,以光學顯 微鏡觀察表面產生的淺溝時,可觀察到大量的淺溝,可知 該比較例2的磊晶晶圓之吸附能力不足。 此外,本發明並不限定於上述實施形態。上述形態爲 例示,舉凡具有與本發明的專利申請範圍所述之技術思想 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -15- 557496 A7 B7 五、發明説明(y 和實質上相同之構成,且可達相同之作用功效者,皆包含 於本發明之技術範圍內。 例如,在本發明中,不論磊晶前熱處理的條件之嚴密 性,即使使用其他溫度進行之熱處理、時間,或是組合數 階段的熱處理製程,只要製作出具有相同功效的磊晶矽晶 圓,皆包含於本發明的範圍內。 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 •—^1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -16-

Claims (1)

  1. 557496 A8 B8 C8 D8 六、申請專利範圍 1 1. 一種磊晶晶圓,其特徵爲:在摻雜氮的單晶矽晶圓表 面形成有矽磊晶層者,於主體中具有吸附能力的尺寸之氧 析出物密度高於108個/cm3。 2. —種磊晶晶圓的製造方法,其特徵在於:以拉晶法引 拉添加加氮的單晶矽,在晶圓上加工該單晶矽,以製造出 單晶矽晶圓,在該單晶矽晶圓上進行熱處理,使晶圓主體 中具有吸附能力的尺寸之氧析出物密度高於108個/cm3,繼 而在上述單晶砂晶圓上進彳了嘉晶成長。 3·如申請專利範圍第2項之磊晶晶圓的製造方法,·其中 在上述單晶矽晶圓上進行的熱處理,係進行600°C至ΐοοο °C、0.5小時至8小時的第1熱處理;以及800°C至li5Q °C、0小時至10小時的第2熱處理組成之熱處理。 4·如申請專利範圍第2項或第3項之磊晶晶圓的製造方法 ,其中在引拉添加上述氮的單晶矽之際,該單結晶所添加 的氮濃度設爲1013至1014個/cm3。 (請先聞讀背面之注意事項再填寫本頁} f 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) -17-
TW091119017A 2001-08-23 2002-08-22 Epitaxial wafer and its manufacturing method TW557496B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253510A JP4615161B2 (ja) 2001-08-23 2001-08-23 エピタキシャルウエーハの製造方法

Publications (1)

Publication Number Publication Date
TW557496B true TW557496B (en) 2003-10-11

Family

ID=19081823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119017A TW557496B (en) 2001-08-23 2002-08-22 Epitaxial wafer and its manufacturing method

Country Status (7)

Country Link
US (1) US7071079B2 (zh)
EP (1) EP1420440B1 (zh)
JP (1) JP4615161B2 (zh)
KR (1) KR100885762B1 (zh)
CN (1) CN1280879C (zh)
TW (1) TW557496B (zh)
WO (1) WO2003019647A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
DE602007004173D1 (de) * 2006-12-01 2010-02-25 Siltronic Ag Silicium-Wafer und dessen Herstellungsmethode
KR100839657B1 (ko) * 2006-12-28 2008-06-19 주식회사 실트론 에피텍셜 웨이퍼의 제작 방법
JP5846025B2 (ja) * 2012-04-12 2016-01-20 信越半導体株式会社 エピタキシャルウェーハの製造方法
US9945048B2 (en) 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US20150187597A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Method to improve slip resistance of silicon wafers
CN105280491A (zh) * 2015-06-17 2016-01-27 上海超硅半导体有限公司 硅片及制造方法
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN107151817A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
CN108511317B (zh) * 2017-02-28 2021-10-22 胜高股份有限公司 外延晶圆的制造方法及外延晶圆
JP6711320B2 (ja) * 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818929A (ja) * 1981-07-24 1983-02-03 Fujitsu Ltd 半導体装置の製造方法
JPS60251190A (ja) 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JP3771737B2 (ja) * 1998-03-09 2006-04-26 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3989122B2 (ja) * 1998-08-07 2007-10-10 シルトロニック・ジャパン株式会社 シリコン半導体基板の製造方法
DE19983188T1 (de) * 1998-05-01 2001-05-10 Nippon Steel Corp Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung
JP3433678B2 (ja) * 1998-08-31 2003-08-04 信越半導体株式会社 アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
EP1035236A4 (en) * 1998-08-31 2007-01-10 Shinetsu Handotai Kk MONOCRYSTALLINE SILICON PLATE, EPITAXIC SILICON PLATE, AND PROCESS FOR PRODUCING SAME
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP4122696B2 (ja) * 2000-08-31 2008-07-23 株式会社Sumco エピタキシャルウェーハを製造する方法
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法

Also Published As

Publication number Publication date
JP2003068743A (ja) 2003-03-07
JP4615161B2 (ja) 2011-01-19
EP1420440A1 (en) 2004-05-19
CN1545725A (zh) 2004-11-10
KR100885762B1 (ko) 2009-02-26
KR20040027957A (ko) 2004-04-01
EP1420440A4 (en) 2007-11-07
US7071079B2 (en) 2006-07-04
CN1280879C (zh) 2006-10-18
US20040180505A1 (en) 2004-09-16
EP1420440B1 (en) 2012-11-07
WO2003019647A1 (fr) 2003-03-06

Similar Documents

Publication Publication Date Title
TW546422B (en) Method of producing silicon wafer and silicon wafer
JP5537802B2 (ja) シリコンウエハの製造方法
JP3624827B2 (ja) シリコン単結晶の製造方法
TW200822231A (en) Silicon wafer for semiconductor and manufacturing method thereof
TW557496B (en) Epitaxial wafer and its manufacturing method
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP4460671B2 (ja) シリコン半導体基板及びその製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
TWI265218B (en) Silicon single crystal wafer having void denuded zone on the surface and diameter of 300 mm or more and its production method
JP2011029429A (ja) シリコンウェーハの熱処理方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
US20100052103A1 (en) Silicon wafer and method for producing the same
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
CN110869542A (zh) 由单晶硅制成的半导体晶片及其制造方法
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
TW515008B (en) Manufacturing method of silicon wafer
JP2007180427A (ja) エピタキシャルシリコンウェーハの製造方法
TW576876B (en) Silicon wafer and method for producing the same
JP3479001B2 (ja) シリコンウエハの製造方法
US20100051945A1 (en) Silicon wafer and method for producing the same
JP2002076005A (ja) シリコン単結晶ウエハ
JP3452042B2 (ja) シリコンウェーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2001127067A (ja) シリコン半導体基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees