JP2007180427A - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2007180427A
JP2007180427A JP2005379678A JP2005379678A JP2007180427A JP 2007180427 A JP2007180427 A JP 2007180427A JP 2005379678 A JP2005379678 A JP 2005379678A JP 2005379678 A JP2005379678 A JP 2005379678A JP 2007180427 A JP2007180427 A JP 2007180427A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
epitaxial
silicon wafer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005379678A
Other languages
English (en)
Inventor
Yasumitsu Ota
泰光 太田
Katsuhiko Nakai
克彦 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2005379678A priority Critical patent/JP2007180427A/ja
Publication of JP2007180427A publication Critical patent/JP2007180427A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】低温短時間熱処理化の進んだデバイスプロセスでも高いゲッタリング能力を発揮し得るエピタキシャルシリコンウェーハを実現する。
【解決手段】CZ法により窒素と炭素を添加したシリコン単結晶を引き上げ、エピタキシャル層を形成する前のシリコン単結晶をウェーハに加工する工程の中で750℃以上850℃以下の温度で、1時間以上3時間以下の熱処理を行ったシリコン単結晶ウェーハの表面にエピタキシャル法によりシリコン単結晶層を堆積させる。このようにして得られたウェーハに1000℃の温度で90分以上析出熱処理を行うと、2×10個/cm以上の酸素析出物が形成される。
【選択図】図12

Description

本発明は、最新の極微細なデバイス構造をもつ半導体デバイスの基板に要求される高いゲッタリング能力を持ったエピタキシャルシリコンウェーハに関するものである。より詳細には、極微細なデバイス構造を形成する際に問題となるドーピング不純物の拡散を防止する為に従来と比較して低温短時間化したデバイス形成熱処理しかウェーハに施されない場合であっても、ゲッタリング能力を発揮するのに十分な密度のBMD(Bulk Micro Defect)をウェーハ内部に形成し得るエピタキシャルシリコンウェーハの製造方法、並びに、その方法により製造されるエピタキシャルシリコンウェーハに関するものである。
高集積半導体デバイスの基板として用いられるチョクラルスキー(Cz)法により製造されたシリコン単結晶基板には、通常単結晶製造中に溶け込んだ酸素が過飽和に存在している。従来の高温熱処理を伴うデバイスプロセスでは、このシリコン中の酸素が熱処理の間に析出しシリコンウェーハ内部に酸素析出物を形成する。デバイスプロセス中にウェーハに微量の重金属が混入するとデバイスの特性が劣化したり製造歩留りが低下したりするが、シリコンウェーハの内部に十分な密度で酸素析出物が存在すると、微量の重金属が混入してしまった場合でも重金属がウェーハ内部の酸素析出物に補足され、デバイス活性層であるウェーハ表面は清浄に保たれ、デバイスの特性劣化や製造歩留りの低下を防止できることが知られている。このような現象はイントリンシックゲッタリングと呼ばれ、従来、重金属汚染によるデバイス特性劣化や歩留りの低下を防止する手段として利用されてきた。
一方、通常、チョクラルスキー(Cz)法により製造されたシリコン単結晶基板を鏡面研磨したシリコンウェーハ表面にはCOP(Crystal Originated Particle)と呼ばれるピット状のgrown−in欠陥が存在し、最新の微細デバイスではこれがデバイスの製造歩留りを低下させる原因となっていた。そこで近年では高品質デバイス用のシリコンウェーハとして、鏡面研磨したシリコン単結晶基板の表面にシリコン単結晶層をエピタキシャル成長させたシリコン半導体基板、いわゆるエピタキシャルシリコンウェーハが用いられるようになってきた。このエピタキシャルシリコンウェーハには、その表面にCOPが存在しないことから、COP起因の歩留り低下を防止できるという特長がある。
このシリコンエピタキシャル層の形成には一般的にはCVD法が用いられている。CVD法によるエピ層の堆積では、急速昇降温による1100℃以上の高温熱処理が行われるが、その過程でシリコンウェーハ中に存在していた酸素析出の核が溶解し消失してしまうため、通常のエピタキシャルシリコンウェーハにはデバイスプロセスの酸素析出によるイントリンジックゲッタリング効果が非常に弱いという欠点があった。
ゲッタリング能力を増強するためにデバイスプロセス中に酸素析出が起こるように工夫したp/p−エピタキシャルウェーハを製造する方法として、炭素を添加した鏡面シリコン単結晶ウェーハを用いたエピタキシャルウェーハの製造方法(特許文献1参照)、1×1014〜2×1015atoms/cmの濃度の窒素を添加した鏡面シリコン単結晶ウェーハを用いたエピタキシャルウェーハの製造方法(特許文献2参照)、窒素と炭素を添加した鏡面シリコン単結晶ウェーハを用いたエピタキシャルウェーハの製造方法(特許文献3参照)、などが提案されている。しかしながら最近これらのようなエピタキシャルウェーハを使用しても十分高いゲッタリング能力を確保できないという問題が生じてきた。
最新の半導体デバイスプロセスでは、超微細な構造を実現するためにデバイスプロセスの低温化や短時間化が進んでいる。このような低温あるいは短時間の熱処理では酸素の拡散距離が短いため、たとえエピタキシャルシリコンウェーハが予め酸素析出核をもっていたとしてもこのような熱処理では酸素析出物の成長が十分進むことができずゲッタリング能力不足に陥ることがあった。
例えば、炭素を添加した鏡面シリコン単結晶ウェーハにエピ堆積を行ったエピタキシャルウェーハの場合700℃付近の温度域で析出核の生成は起こると考えられるものの、低温短時間熱処理化の進んだデバイスプロセス中では、酸素析出核形成後に酸素析出核が十分に成長できないため、ゲッタリングに必要な酸素析出物を十分高密度に形成することが出来ず、その為にゲッタリング能力が不足する問題があった。
また、1×1014〜2×1015atoms/cmの濃度の窒素を添加した鏡面シリコン単結晶ウェーハにエピ堆積を行ったエピタキシャルウェーハの場合、エピ堆積でも消失しない10/cm台の比較的安定な酸素析出核をもっているので、従来のような高温熱処理をともなうデバイスプロセスでは10/cm台の酸素析出物が形成され十分高いゲッタリング能力をもつことが示されている。しかしながら低温短時間熱処理化の進んだデバイスプロセス中では酸素析出核が十分に成長してゲッタリングに効果のある酸素析出物になるころができないため、このようなウェーハを用いてもゲッタリング能力が不足する問題があった。またこの窒素添加ウェーハを用いる場合に、窒素をこの高濃度に添加してゲッタリング能力を増強する方法も考えられるが、このように高濃度に窒素を添加した鏡面シリコン単結晶ウェーハにエピ堆積を行った場合、エピ層に窒素添加に起因する結晶欠陥(N−SF、E−pit)が発生することがわかっている(特許文献2、非特許文献1、参照)。これらの結晶欠陥はエピタキシャルウェーハの上に作成したデバイスの特性を劣化させるため、このような結晶欠陥が発生するエピタキシャルウェーハは高集積MOSデバイスの基板としては使用できない。
窒素添加に起因するエピ層欠陥の問題を回避するための方法として、窒素に加えて炭素を添加することが有効である(特許文献3、非特許文献2、参照)。これは窒素添加することで鏡面シリコン単結晶ウェーハに発生する結晶欠陥(N−SFやE−pitの起源となると考えられる)が、炭素の同時添加により無害化されるためであると考えられている。このように炭素と窒素を添加した鏡面シリコン単結晶ウェーハにエピ堆積を行ったエピタキシャルウェーハの場合、比較的高濃度の窒素を添加することが可能な上に炭素添加による酸素析出核生成の促進の効果も期待できるので、特許文献2に示されているような、窒素だけを添加した鏡面シリコン単結晶ウェーハにエピ堆積を行ったエピタキシャルウェーハよりも更に高いゲッタリング能力を期待することができる。しかしながら、このような方法で比較的高密度の酸素析出核を特性を向上させたエピタキシャルシリコンウェーハであっても、最新のあるいは次世代の低温短時間熱処理のデバイスプロセスでは酸素析出核形成および酸素析出が十分に進まず確実に高いゲッタリング能力が得られない場合があった。
低温短時間熱処理プロセスであっても確実に酸素析出物によるゲッタリングをもつエピタキシャルシリコンウェーハを製造する方法としては、窒素を添加した鏡面シリコン単結晶ウェーハに予め熱処理を行って鏡面シリコン単結晶ウェーハの内部にゲッタリング能力を有するサイズの酸素析出物密度を10個/cm以上形成しておき、その後に該鏡面シリコン単結晶ウェーハにエピ堆積を行う方法が知られている(特許文献4参照)。
特許文献4に記載の方法は、エピ堆積前に、酸素析出の核生成を行うための熱処理とその後の酸素析出物を成長させる熱処理で、酸素析出物が十分に成長できるような2段熱処理を実施してからエピ堆積を行うことを特徴とする方法であり、この手法によりデバイスプロセスに依存せずに確実にゲッタリング能力を保持するための酸素析出物をもつエピタキシャルシリコンウェーハの製造を可能にするものである。
しかしながら、特許文献4に記載の方法では、窒素を高濃度にすると先ほどの述べた結晶欠陥がエピ層に形成されるため、窒素を低濃度(1013〜1014個/cm)にする必要がある。このような低窒素濃度の基板を用いて、特許文献4に記載されているように10個/cm以上のゲッタリング能力を有するサイズの酸素析出物を確実に形成する為には、エピ堆積前に、800℃で2時間の第1熱処理と1000℃で8時間の第2熱処理からなる熱処理、あるいは850℃で1時間の第1熱処理と1100℃22時間の第2熱処理からなる熱処理のような1000℃以上の高温処理を含む長時間の熱処理が必要となる。このような熱処理を行うためには1000℃以上の熱処理が可能な炉が必要であり、このような熱処理を行うための熱処理時間は、炉へのボート挿入引き出しの時間や、炉温の昇降温時間も考慮すると非常に長時間の処理が必要となることが明らかであり、そのために、この手法にはエピタキシャルシリコンウェーハの製造コストを大きく引き上げてしまうという欠点があった。
さらに、この手法で実現できるBMD密度は約10個/cm台であるが、デバイスプロセスで問題を起こすFe(鉄)のような比較的拡散速度の遅い金属を低温プロセスでゲッタリングさせるためには10個/cm程度のBMD密度では不十分であり、ゲッタリングが良く機能するためには、およそ1×10個/cm以上の密度のBMDが存在することが望ましい。
この酸素析出物(BMD)によるFeのゲッタリングのメカニズムは、以下のとおりである。汚染金属としてFeが付着したシリコンウェーハがデバイスプロセス中で高温になると、シリコン中でのFeの固溶度(Feがシリコンに固溶できる限界の濃度)の上昇にともなってFeがシリコン結晶に固溶しシリコンウェーハ内部にまで拡散していく。その後、該シリコンウェーハの温度が低下してシリコン中のFeの固溶度が固溶しているFeの濃度よりも下がると、固溶したFeは過飽和状態となる。このとき酸素析出物などの析出核がシリコン結晶中に存在すると、過飽和となったFeはそこにFeシリサイドとして析出するためその近傍のFe濃度は固溶度まで低下していく。この結果シリコンに固溶しているFeには場所による濃度差が生じ、この濃度差を駆動力とする拡散によって酸素析出物から遠い位置のFeも酸素析出物の近傍の位置まで移動し、そこで析出するという過程を経て、酸素析出物によるFeのゲッタリングが進行する。(非特許文献3参照)
以上のゲッタリング機構から、酸素析出物の密度が高いほど、汚染金属が析出するための平均の移動距離が短いので、ゲッタリングが急速に進行することが分かる。BMDによるゲッタリング能力を調査した結果、Ni(ニッケル)のような比較的シリコン中での拡散が速い金属のゲッタリングについては10個/cm程度のBMD密度であっても十分効果があるが、デバイスプロセスで問題となることの多いFeのような比較的拡散速度の遅い金属を低温プロセスでゲッタリングさせるためには、10個/cm程度のBMD密度では不十分であり、少なくとも1×10個/cm以上できうるならば2×10個/cm以上のBMD密度が必要ということが分かった。そのため、特許文献4には、確実に確保できるBMD密度は約10個/cm程度である旨記載されているが、低温プロセス向けのウェーハとしてはこれではBMD密度が不十分であり、Feなどの拡散の遅い金属についてのゲッタリング能力が不足するという問題点があった。
特開平10−50715号公報 特開平2002−154891号公報 特開平2002−201091号公報 特開平2003−68743号公報 Japanese Journal of Applied Physics Vol.43, No.4A, 2004, pp.1241−1246 Japanese Journal of Applied Physics Vol.43, No.4A, 2004, pp.1247−1253 "Gettering of iron by oxygen precipitates",H. Hieslmair, A. A. Istratov, S. A. McHugo, C. Flink, T. Heiser and R. Weber, , Appl. Phys. Lett. 72, 1460 (1998)
本発明は、上述した従来技術の問題点に鑑みてなされたもので、低温短時間熱処理プロセスにおいても高いゲッタリング能力を持ったエピタキシャルシリコンを低コストで製造することができるエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。
本発明は以下のように構成される。
(1) 1×1014atoms/cm以上2×1016atoms/cm以下の窒素と1×1016atoms/cm以上1×1017atoms/cm以下の炭素を添加して作成したシリコン単結晶インゴットから切り出したシリコンウェーハをシリコンウェーハに加工する工程の中で、当該シリコンウェーハを、750℃以上850℃以下の温度で1時間以上3時間以下熱処理(以下、プレアニールと記す。)し、当該プレアニール後のウェーハ表面にエピタキシャル法によりシリコン単結晶層を堆積させることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
この製造方法により得られたエピタキシャルシリコンウェーハに1000℃の温度で90分間熱処理を行うと、そのウェーハ内部には1×10cm以上の高密度な酸素析出物が形成されるようになる。すなわち、この製造方法によれば高密度の酸素析出物が形成されるエピタキシャルシリコンウェーハを形成することができる。これに対し、特許文献4で提案されているような低濃度の窒素だけを添加した基板を用いて同様の条件で処理した場合や、通常の窒素や炭素などを添加していない基板に800℃の温度で4時間のプレアニールを行った基板に同様の析出熱処理を行った場合、これらのエピタキシャルシリコンウェーハでは、その酸素析出物密度は同じ条件で試験してもおよそ10cm台程度のBMDしか形成されない。
エピタキシャル形成前の750℃以上850℃以下の温度での熱処理時間は長時間おこなった方が、より析出促進効果が大きい。ただし、長時間の熱処理はコストアップに繋がるので、できるだけ短時間の処理で効果的な処理を行うことが望ましい。
なお、窒素密度が1×1014atoms/cmよりも大きいと酸素析出物を形成する効果が弱くなり、必要なBMDが確保できない。この問題は炭素を添加しても改善されない。一方、窒素濃度が2×1016atoms/cmよりも小さいとエピ層に欠陥が生じ、製品歩留りが低下する。
また、炭素密度が1×1016atoms/cmよりも小さいと窒素に起因する欠陥が生じやすくなり、1×1017atoms/cmよりも大きいと、炭素がエピ層に拡散(リーク)して悪影響を及ぼすため、製品歩留りが低下する。
また、熱処理の時間が1時間に満たないと必要なBMDが確保できず、3時間を超えると生産効率が悪くなる。
(2) シリコンウェーハの初期格子間酸素濃度が7.5×1017atoms/cm(JEIDA)以上であることを特徴とする(1)に記載のエピタキシャルシリコンウェーハの製造方法。
初期格子間酸素濃度が7.5×1017atoms/cm(JEIDA)以上であるウェーハを使用することにより、酸素析出物を安定に析出させることができる。
(3) 前記熱処理を、シリコンウェーハの表面を鏡面研磨加工する前の工程で行うことを特徴とする(2)に記載のエピタキシャルシリコンウェーハの製造方法。
前記熱処理を、シリコンウェーハの表面を鏡面研磨加工する前の工程で行うことにより、当該熱処理工程におけるパーティクル付着などによる歩留りの低下およびそれによるコストの上昇を避けることができる。すなわち、鏡面化が完了したあとのウェーハを熱処理する場合、その工程においてパーティクルが付着したり、キズがついたりして、歩留りを低下させる可能性があるが、鏡面研磨加工する前の工程、たとえばドナーキラー熱処理工程で処理すれば、この歩留り低下の可能性を回避することができる。また通常のウェーハ加工プロセスにおいて行われるドナーキラー処理プロセスの条件を本特許で提案する条件に変更することで前記の熱処理を行うことになるので、新たに余分に追加する工程を減らすことができ、その分コスト上昇を抑制できる。
(4) (1)〜(3)のいずれかに記載の方法により製造されたエピタキシャルシリコンウェーハであって、1000℃の温度で90分以上プレアニールすると、そのウェーハ内部に少なくとも2×10個/cm以上の酸素析出物が形成されることを特徴とする、エピタキシャルシリコンウェーハ。
(5) 前記酸素析出物の密度の面内ばらつきが50%以下であることを特徴とする、(4)に記載のエピタキシャルシリコンウェーハ。ここで、「酸素析出物の密度の面内ばらつき」とは、ウェーハ面内で10点以上測定したウェーハ内部における酸素析出物の密度の面内ばらつき(=(最大BMD密度−最小BMD密度)/最大BMD密度)を意味する。測定点として、例えば、ウェーハの中心からの距離が互いに異なる10箇所以上の点が選ばれる。測定方法として、赤外トモグラフ法が挙げられる。
本発明の製造方法によれば、デバイス製造プロセスにおいて1000℃の温度で90分という短時間の熱処理しか施さない場合でもそのウェーハ内部に少なくとも1×10個/cm以上の酸素析出物が形成される高いゲッタリング能力を持ったエピタキシャルシリコンウェーハを低コストで製造することができる。
本発明のエピタキシャルシリコンウェーハは、デバイス製造プロセスにおいて1000℃の温度で90分という短時間の熱処理しか施さない場合でも、そのウェーハ内部に少なくとも2×10個/cm以上の酸素析出物が形成されるので、高いゲッタリング能力を有する。
次に、本発明の最良の実施形態について説明する。
1×1014atoms/cm以上2×1016atoms/cm以下の窒素と1×1016atoms/cm以上1×1017atoms/cm以下の炭素を添加して作成したシリコン単結晶インゴットから切り出したシリコンウェーハを、鏡面研磨加工する前に、750℃以上850℃以下の温度で1時間以上3時間以下プレアニールし、当該プレアニール後のウェーハ表面にエピタキシャル法によりシリコン単結晶層を堆積させることにより、エピタキシャルシリコンウェーハを製造する。その際、プレアニールを800℃で2時間実施することにより、高濃度で且つ安定に酸素析出物を形成し、その密度の面内ばらつきを抑えることができる。
この方法により得られたエピタキシャルシリコンウェーハでは、例えば1000℃の温度で90分という短時間の析出熱処理後でも1×10個/cm以上(多くの場合約1×1010個/cm程度)の高い密度の酸素析出物が形成される。またさらにこのウェーハについてTEMによって極微細な酸素析出物まで詳細に観察すると、これらのエピタキシャルシリコンウェーハには1010〜1012個/cm台の非常に高密度の酸素析出物が観察される。このように非常に高密度の酸素析出物が存在するために、これらのウェーハでは低温短時間の熱処理のプロセスであって酸素の移動可能距離が短い状況下にあった場合でも酸素の析出が迅速に進行することができ、そのために低温短時間熱処理プロセスでも十分高いゲッタリング能力を発揮することができると考えられる。
また、このエピタキシャルシリコンウェーハは、窒素と同時に炭素を添加した鏡面シリコン単結晶ウェーハを基板として用いているため、非特許文献2に示されているように、窒素添加に起因するエピ層欠陥が発生することもほとんど無い。そのため本発明によれば、低温短時間熱処理プロセスでも十分高いゲッタリング能力をもち、かつ良好なエピ層品質をもったエピタキシャルシリコンウェーハを再現性良く安定して製造することが可能となる。
図1は、1×1014atoms/cm以上2×1016atoms/cm以下の窒素と1×1016atoms/cm以上1×1017atoms/cm以下の炭素を添加したシリコンウェーハ(以下、N+Cシリコンウェーハと記す。)を800℃で所定の時間(0時間から7時間)プレアニールした後にエピ層を5μm堆積し、その後に析出熱処理として1000℃で16時間熱処理した前後での残留Oiの差をFT−IR(Fourier transform infrared spectroscopy、フーリエ変換赤外分光)で評価した結果である。ここで0時間のプレアニールとは800℃での保持時間が0(挿入引き出しと昇降温のみ)の熱処理のことである。またSample−Aは比較的高窒素濃度のN+Cシリコンウェーハ、Sample−Bは比較的低窒素濃度のN+Cシリコンウェーハ、Sample−Cはレファレンスで通常の、すなわち窒素と炭素を添加していないシリコンウェーハである。N+Cシリコンウェーハでは800℃でのプレアニールが非常に有効であることがわかる。
図2は、図1と同じ試料について、析出熱処理を1000℃で90分間熱処理した前後での残留酸素量Oiの差(Delta−Oi)をFT−IRで評価した結果である。このような非常に短い析出熱処理は、最新の低温プロセスにおける析出特性を評価する目的で実施したものである。図2から、800℃のプレアニールされたN+Cシリコンウェーハを用いたエピタキシャルウェーハは、低温プロセスで十分高い析出能力をもつことがわかる。
図3および図4は、図1および図2の試験のプレアニールの温度を700℃に変更して行った図1および図2それぞれに対する比較例である。700℃のプレアニールは、800℃でのプレアニールに比較すると効果が非常に弱いことがわかる。
図5は、800℃で2時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した前後の残留酸素量Oiの差(Delta−Oi)と、析出熱処理前のOiとの関係のグラフである。Oiが7.5×1017(JEIDA)以上では、安定したDelta−Oiが確保できることがわかる。
図6は、800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した前後の残留酸素量Oiの差(Delta−Oi)と、析出熱処理前のOiとの関係のグラフである。この場合でもOiが7.5×1017(JEIDA)以上では、安定したDelta−Oiが確保できることがわかる。
図7は、800℃で2時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した前後の残留酸素量Oiの差(Delta−Oi)と、析出熱処理前のOiとの関係のグラフである。このような短時間の熱処理でも、Oiが7.5×1017(JEIDA)以上では、安定したDelta−Oiが確保できることがわかる。
図8は、800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した前後の残留酸素量Oiの差(Delta−Oi)と、析出熱処理前のOiとの関係のグラフである。このような短時間のプレアニール(1時間)でかつ短時間の析出熱処理の場合でも、Oiが8.0×1017(JEIDA)以上あれば、ある程度のDelta−Oiが確保できることがわかる。
図9は、800℃で3時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した後のBMD密度の面内分布をBMDアナライザー(MO−4)で評価した結果である。Sample−C(通常の基板を同じ条件でプレアニールした後にエピ層を堆積したウェーハ)のBMD密度が10/cm台なのに対して Sample−A, Sample−BのBMD密度は1010/cm3以上と非常に高く、また面内分布も非常に均一であることがわかる。
図10は、800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した後のBMD密度の面内分布をBMDアナライザー(MO−4)で評価した結果である。Sample−C(通常の基板を同じ条件でプレアニールした後にエピ層を堆積したウェーハ)のBMD密度が10/cm程度なのに対して Sample−A, Sample−BのBMD密度は1010/cm程度と非常に高く、また面内分布も非常に均一であることがわかる。
図11は、800℃で3時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した後のBMD密度の面内分布をBMDアナライザー(MO−4)で評価した結果である。Sample−C(通常の基板を同じ条件でプレアニールした後にエピ層を堆積したウェーハ)のBMD密度が10/cm台程度なのに対して Sample−A, Sample−BのBMD密度は1010/cm程度と非常に高く、また面内分布も非常に均一であることがわかる。
図12は、800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した後のBMD密度の面内分布をBMDアナライザー(MO−4)で評価した結果である。Sample−C(通常の基板を同じ条件でプレアニールした後にエピ層を堆積したウェーハ)のBMD密度が10/cm台程度なのに対して Sample−A, Sample−BのBMD密度は2×1010/cm以上と非常に高く、また面内分布も非常に均一であることがわかる。
図13は、700℃で4時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した後のBMD密度の面内分布をBMDアナライザ(MO−4)で評価した結果である。この場合、Sample−A, Sample−BのBMD密度はBMD密度は2×1010/cm以下と、図9から図12に比較すると低く、また面内分布も大きいことがわかる。すなわち、Sample−C(通常の基板を同じ条件でプレアニールした後にエピ層を堆積したウェーハ)のBMD密度に比較すれば高い有効ではあるが、800℃でのプレアニールに比較すると、BMD密度の絶対値および面内分布が悪く、効果的ではないことがわかる。
なお、シリコン単結晶インゴットをウェーハに加工する途中(ドナーキラーアニール工程)でプレアニールする方法によっても、本発明と同等の品質のエピタキシャルウェーハを得ることができる。
窒素と炭素を同時に添加したシリコンウェーハを800℃で所定の時間プレアニールした後にエピ層を5μm堆積し、その後に析出熱処理として1000℃で16時間熱処理した前後での残留酸素量(Oi)の差(Delta−Oi)を評価した結果を示す図 図1と同じ試料について、析出熱処理を1000℃で90分間熱処理した前後での残留酸素量(Oi)の差(Delta−Oi)を評価した結果を示す図 図1の試験をプレアニールの温度を700℃に変更して行った比較例の結果を示す図 図2の試験をプレアニールの温度を700℃に変更して行った比較例の結果を示す図 800℃で2時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した前後の残留酸素量(Oi)の差(Delta−Oi)と、析出熱処理前の酸素量(Oi)との関係を示す図 800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した前後の残留酸素量(Oi)の差(Delta−Oi)と、析出熱処理前の酸素量(Oi)との関係を示す図 800℃で2時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した前後の残留酸素量(Oi)の差(Delta−Oi)と、析出熱処理前の酸素量(Oi)との関係を示す図 800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した前後の残留酸素量(Oi)の差(Delta−Oi)と、析出熱処理前の酸素量(Oi)との関係を示す図 800℃で3時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した後のBMD密度の面内分布の評価結果を示す図 800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した後のBMD密度の面内分布の評価結果を示す図 800℃で3時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した後のBMD密度の面内分布の評価結果を示す図 800℃で1時間プレアニールしたエピタキシャルウェーハを1000℃で90分間析出熱処理した後のBMD密度の面内分布の評価結果を示す図 700℃で4時間プレアニールしたエピタキシャルウェーハを1000℃で16時間析出熱処理した後のBMD密度の面内分布の評価結果を示す図

Claims (5)

  1. 1×1014atoms/cm以上2×1016atoms/cm以下の窒素と1×1016atoms/cm以上1×1017atoms/cm以下の炭素を添加して作成したシリコン単結晶インゴットをシリコンウェーハに加工する工程の中で、当該シリコンウェーハを750℃以上850℃以下の温度で1時間以上3時間以下熱処理し、当該熱処理後のウェーハ表面にエピタキシャル法によりシリコン単結晶層を堆積させることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
  2. シリコンウェーハの初期格子間酸素濃度が7.5×1017atoms/cm(JEIDA)以上であることを特徴とする、請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記熱処理を、シリコンウェーハの表面を鏡面研磨加工する前の工程で行うことを特徴とする、請求項又は2に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 請求項1〜3のいずれかに記載の方法により製造されたエピタキシャルシリコンウェーハであって、1000℃の温度で90分以上熱処理すると、そのウェーハ内部に少なくとも2×10個/cm以上の酸素析出物が形成されることを特徴とする、エピタキシャルシリコンウェーハ。
  5. 前記酸素析出物の密度の面内ばらつきが50%以下であることを特徴とする、請求項4に記載のエピタキシャルシリコンウェーハ。
JP2005379678A 2005-12-28 2005-12-28 エピタキシャルシリコンウェーハの製造方法 Withdrawn JP2007180427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005379678A JP2007180427A (ja) 2005-12-28 2005-12-28 エピタキシャルシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005379678A JP2007180427A (ja) 2005-12-28 2005-12-28 エピタキシャルシリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2007180427A true JP2007180427A (ja) 2007-07-12

Family

ID=38305287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005379678A Withdrawn JP2007180427A (ja) 2005-12-28 2005-12-28 エピタキシャルシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2007180427A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087327A (ja) * 2008-10-01 2010-04-15 Shin Etsu Handotai Co Ltd シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
WO2010116761A1 (ja) * 2009-04-10 2010-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ
JP2013197373A (ja) * 2012-03-21 2013-09-30 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法およびエピタキシャルウエーハならびに固体撮像素子の製造方法および固体撮像素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087327A (ja) * 2008-10-01 2010-04-15 Shin Etsu Handotai Co Ltd シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
WO2010116761A1 (ja) * 2009-04-10 2010-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ
JP5545293B2 (ja) * 2009-04-10 2014-07-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ
JP2013197373A (ja) * 2012-03-21 2013-09-30 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法およびエピタキシャルウエーハならびに固体撮像素子の製造方法および固体撮像素子

Similar Documents

Publication Publication Date Title
JP5537802B2 (ja) シリコンウエハの製造方法
US20090017291A1 (en) Silicon epitaxial wafer and production method for same
JP2002100632A (ja) シリコンウエーハの製造方法およびシリコンウエーハ
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
US9412622B2 (en) Epitaxial silicon wafer and method for manufacturing same
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
WO2011096489A1 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP2007180427A (ja) エピタキシャルシリコンウェーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
KR101089994B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
JP7188299B2 (ja) 炭素ドープシリコン単結晶ウェーハ及びその製造方法
JP5655319B2 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
CN111788662A (zh) 单晶硅晶圆的热处理方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2002076005A (ja) シリコン単結晶ウエハ
JP4951927B2 (ja) シリコンウエーハの選定方法及びアニールウエーハの製造方法
JP4414012B2 (ja) シリコン単結晶ウェハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081003

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Effective date: 20081006

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

RD04 Notification of resignation of power of attorney

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

RD02 Notification of acceptance of power of attorney

Effective date: 20111024

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A761 Written withdrawal of application

Effective date: 20120312

Free format text: JAPANESE INTERMEDIATE CODE: A761

A977 Report on retrieval

Effective date: 20120322

Free format text: JAPANESE INTERMEDIATE CODE: A971007