JP5545293B2 - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ - Google Patents
エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ Download PDFInfo
- Publication number
- JP5545293B2 JP5545293B2 JP2011508258A JP2011508258A JP5545293B2 JP 5545293 B2 JP5545293 B2 JP 5545293B2 JP 2011508258 A JP2011508258 A JP 2011508258A JP 2011508258 A JP2011508258 A JP 2011508258A JP 5545293 B2 JP5545293 B2 JP 5545293B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- epitaxial silicon
- less
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 178
- 229910052710 silicon Inorganic materials 0.000 title claims description 178
- 239000010703 silicon Substances 0.000 title claims description 177
- 238000004519 manufacturing process Methods 0.000 title claims description 78
- 238000010438 heat treatment Methods 0.000 claims description 85
- 239000013078 crystal Substances 0.000 claims description 78
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 66
- 229910052760 oxygen Inorganic materials 0.000 claims description 65
- 239000001301 oxygen Substances 0.000 claims description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 62
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 53
- 239000002244 precipitate Substances 0.000 claims description 53
- 229910052799 carbon Inorganic materials 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 47
- 125000004429 atom Chemical group 0.000 claims description 42
- 229910052757 nitrogen Inorganic materials 0.000 claims description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 18
- 238000001556 precipitation Methods 0.000 claims description 10
- 238000011282 treatment Methods 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 7
- 238000006467 substitution reaction Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005247 gettering Methods 0.000 description 16
- 229910001385 heavy metal Inorganic materials 0.000 description 16
- 239000000758 substrate Substances 0.000 description 10
- 239000000155 melt Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229940110728 nitrogen / oxygen Drugs 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ACZDXRVCACAKLV-UHFFFAOYSA-N [B].[C].[O] Chemical compound [B].[C].[O] ACZDXRVCACAKLV-UHFFFAOYSA-N 0.000 description 1
- YVGPBJXKKGORJD-UHFFFAOYSA-N [B].[N].[O] Chemical group [B].[N].[O] YVGPBJXKKGORJD-UHFFFAOYSA-N 0.000 description 1
- UHVIINMHYMRQHX-UHFFFAOYSA-N [O].[N].[C].[B] Chemical compound [O].[N].[C].[B] UHVIINMHYMRQHX-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、熱処理の低温化、短時間化が進んだ半導体デバイス製造プロセスであっても、高いゲッタリング能力を発揮することが可能なエピタキシャルシリコンウェーハおよびその製造方法に関する。
本願は、２００９年４月１０日に、日本に出願された特願２００９−０９５９３６号に基づき優先権を主張し、その内容をここに援用する。
本願は、２００９年４月１０日に、日本に出願された特願２００９−０９５９３６号に基づき優先権を主張し、その内容をここに援用する。
シリコン単結晶を製造するには種々の方法があるが、最も代表的なシリコン単結晶の製造方法としてチョクラルスキー法（以下、ＣＺ法と称する）が挙げられる。このＣＺ法によるシリコン単結晶の製造では、ポリシリコンをルツボで溶解してシリコン融液を形成する。そして、このシリコン融液に種結晶を浸漬して、所定の回転速度、引上速度で種結晶を引上げることによって、種結晶の下方に円柱状のシリコン単結晶インゴットが育成される。
このような、ＣＺ法により製造されたシリコン単結晶インゴットをスライスし、研磨、研削を行うことによって得られるシリコンウェーハには、シリコン単結晶インゴットの引上げ中に溶け込んだ酸素が過飽和（格子間に酸素が入り込んでいる状態）に存在している。このような過飽和の酸素によって、高温での熱処理、例えば、１０００℃以上の熱処理を伴うデバイス製造プロセスにおいて、シリコンウェーハの内部に酸素析出物が形成される。
デバイス製造プロセスにおいて、シリコンウェーハに重金属が混入すると、デバイス特性が劣化し、製造歩留りが低下する。しかし、シリコンウェーハの内部に上述したような酸素析出物が十分な密度で存在すると、シリコンウェーハに混入した重金属が、この酸素析出物に補足される。これによって、デバイス活性層であるシリコンウェーハの表面は清浄に保たれ、デバイスの特性劣化や製造歩留りの低下を防止できる。こうした作用はイントリンシックゲッタリング（ＩＧ）と称される。ＩＧは、従来より、重金属汚染によるデバイス特性劣化や歩留りの低下を防止する手段として用いられてきた。
一方、表面を鏡面研磨したシリコンウェーハにはＣＯＰ（Crystal Originated Particle） と称されるピット状のｇｒｏｗｎ−ｉｎ欠陥が存在する。微細化されたデバイスでは、このＣＯＰがデバイスの製造歩留りを低下させる原因となっていた。このため、高品質なデバイス向けシリコンウェーハとして、鏡面研磨したシリコンウェーハの表面に、シリコン単結晶層をエピタキシャル成長させた、エピタキシャルシリコンウェーハが用いられている。このエピタキシャルシリコンウェーハは、表面にＣＯＰが存在しないため、ＣＯＰに起因する歩留り低下を防止できる。
エピタキシャル成長によるシリコン単結晶層の形成は、一般的にＣＶＤ法が広く用いられている。このＣＶＤ法によるシリコン単結晶層の形成では、急速な昇温、降温を伴う１１００℃以上の高温熱処理を行うのが一般的である。しかし、こうした１１００℃以上の高温熱処理を行う過程で、シリコンウェーハ中に存在していた酸素析出物が溶解し、消失してしまう。このため、エピタキシャルシリコンウェーハは、デバイス製造プロセスでの、酸素析出によるＩＧ効果が非常に弱くなり、重金属を充分に捕捉することが難しいという課題があった。
このため、ゲッタリング能力を向上させる目的で、デバイス製造プロセス中に酸素析出物が生じるようなｐ／ｐ−エピタキシャルシリコンウェーハを用いることも知られている。このｐ／ｐ−エピタキシャルシリコンウェーハを製造する方法として、例えば、炭素を添加したシリコンウェーハの表面にシリコン単結晶層をエピタキシャル成長させたエピタキシャルシリコンウェーハの製造方法が知られている（例えば、特許文献１参照）。また、窒素を添加したシリコンウェーハの表面にシリコン単結晶層をエピタキシャル成長させたエピタキシャルシリコンウェーハの製造方法（例えば、特許文献２参照）や、窒素と炭素を添加したシリコンウェーハの表面にシリコン単結晶層をエピタキシャル成長させたエピタキシャルシリコンウェーハの製造方法（例えば、特許文献３参照）なども知られている。
しかしながら、近年、上述したような窒素や炭素を添加したｐ／ｐ−エピタキシャルシリコンウェーハを用いても、十分な重金属のゲッタリング能力を確保できない事例が生じている。即ち、近年の半導体デバイスの製造プロセスでは、超微細構造を実現するために、デバイス製造プロセスにおける熱処理の低温化（例えば、最高温度が３００〜９９０℃程度）、および短時間化（例えば、熱処理時間が５分程度）が進んでいる。このような低温あるいは短時間の熱処理では、酸素の拡散距離が短い。従って、エピタキシャルシリコンウェーハが予め酸素析出核をもっていたとしても、酸素析出物の成長を十分に促進させることが難しく、重金属のゲッタリング能力不足に陥ることがあった。
本発明は、半導体デバイスの製造プロセスにおける熱処理を低温化、短時間化しても酸素析出物を確実に析出させ、この酸素析出物によって確実に重金属を捕捉することにより、デバイスの特性劣化や製造歩留りの低下を防止することが可能なエピタキシャルシリコンウェーハの製造方法を提供する。
また、本発明は、半導体デバイスの製造プロセスにおける熱処理の低温化、短時間化に対応して、重金属を確実に捕捉し、デバイスの特性劣化や製造歩留りの低下を防止することが可能なエピタキシャルシリコンウェーハを提供する。
上記課題を解決するために、本発明は次のようなエピタキシャルシリコンウェーハの製造方法を提供する。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、３×１０ １３ ａｔｏｍｓ／ｃｍ ３ 以上、２×１０ １６ ａｔｏｍｓ／ｃｍ ３ 以下の濃度範囲の窒素、および／または５× １０ １５ ａｔｏｍｓ／ｃｍ ３ 以上、３×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下の濃度範囲の炭素を添加して、ＣＺ法により抵抗率が０．１Ωｃｍ〜１００Ωｃｍに相当する濃度のボロンを含むＰ−型のシリコン単結晶インゴットを引上げる工程と、
前記シリコン単結晶インゴットをシリコンウェーハに加工する工程と、
前記シリコンウェーハの一面にエピタキシャル法により抵抗率が０．１〜１００Ωｃｍに相当する濃度のボロンを含むＰ型のシリコン単結晶層を形成し、Ｐ／Ｐ−タイプのエピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャルシリコンウェーハに対して、６００℃以上、８５０℃以下で５分以上、３００分以下の第一の熱処理を行う工程と、
前記第一の熱処理を行った前記エピタキシャルシリコンウェーハに対して、９００℃以上、１１００℃以下の範囲まで昇温速度０．１℃／分以上且つ３℃／分以下で昇温させた後、９００℃以上、１１００℃以下の範囲で３０分以上、３００分以下の第二の熱処理を行う工程と、
を備え、
前記第一の熱処理および前記第二の熱処理を行った後のエピタキシャルシリコンウェーハの初期格子間酸素濃度が７．５×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以上、１８×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下であり、
前記第一の熱処理によって酸素析出核を発生させ、前記第二の熱処理によって酸素析出核を成長させて、エピタキシャルシリコンウェーハの置換位置炭素や置換位置窒素を起点にして、ボロン・炭素・窒素・酸素系の酸素析出物を析出し、サイズが１０〜３００ｎｍ、密度３×１０ ７ ／ｃｍ ２ 以上で存在させることを特徴とする。
本発明は、前記シリコン単結晶インゴットを水素を含む不活性ガス雰囲気で引上げることができる。
本発明は、３×１０１３ａｔｏｍｓ／ｃｍ３以上且つ、２×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度範囲の窒素、および／または５×１０１５ａｔｏｍｓ／ｃｍ３以上且つ、３×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲の炭素を添加して、ＣＺ法によりシリコン単結晶インゴットを引上げる工程と、
前記シリコン単結晶インゴットをシリコンウェーハに加工する工程と、
前記シリコンウェーハの一面にエピタキシャル法によりシリコン単結晶層を形成し、エピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャルシリコンウェーハに対して、６００℃以上且つ、８５０℃以下で５分以上、３００分以下の第一の熱処理を行う工程と、
前記第一の熱処理を行った前記エピタキシャルシリコンウェーハに対して、９００℃以上且つ、１１００℃以下の範囲まで昇温させた後、９００℃以上且つ、１１００℃以下の範囲で３０分以上且つ、３００分以下の第二の熱処理を行う工程と、を備えたことができる。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、３×１０ １３ ａｔｏｍｓ／ｃｍ ３ 以上、２×１０ １６ ａｔｏｍｓ／ｃｍ ３ 以下の濃度範囲の窒素、および／または５× １０ １５ ａｔｏｍｓ／ｃｍ ３ 以上、３×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下の濃度範囲の炭素を添加して、ＣＺ法により抵抗率が０．１Ωｃｍ〜１００Ωｃｍに相当する濃度のボロンを含むＰ−型のシリコン単結晶インゴットを引上げる工程と、
前記シリコン単結晶インゴットをシリコンウェーハに加工する工程と、
前記シリコンウェーハの一面にエピタキシャル法により抵抗率が０．１〜１００Ωｃｍに相当する濃度のボロンを含むＰ型のシリコン単結晶層を形成し、Ｐ／Ｐ−タイプのエピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャルシリコンウェーハに対して、６００℃以上、８５０℃以下で５分以上、３００分以下の第一の熱処理を行う工程と、
前記第一の熱処理を行った前記エピタキシャルシリコンウェーハに対して、９００℃以上、１１００℃以下の範囲まで昇温速度０．１℃／分以上且つ３℃／分以下で昇温させた後、９００℃以上、１１００℃以下の範囲で３０分以上、３００分以下の第二の熱処理を行う工程と、
を備え、
前記第一の熱処理および前記第二の熱処理を行った後のエピタキシャルシリコンウェーハの初期格子間酸素濃度が７．５×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以上、１８×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下であり、
前記第一の熱処理によって酸素析出核を発生させ、前記第二の熱処理によって酸素析出核を成長させて、エピタキシャルシリコンウェーハの置換位置炭素や置換位置窒素を起点にして、ボロン・炭素・窒素・酸素系の酸素析出物を析出し、サイズが１０〜３００ｎｍ、密度３×１０ ７ ／ｃｍ ２ 以上で存在させることを特徴とする。
本発明は、前記シリコン単結晶インゴットを水素を含む不活性ガス雰囲気で引上げることができる。
本発明は、３×１０１３ａｔｏｍｓ／ｃｍ３以上且つ、２×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度範囲の窒素、および／または５×１０１５ａｔｏｍｓ／ｃｍ３以上且つ、３×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲の炭素を添加して、ＣＺ法によりシリコン単結晶インゴットを引上げる工程と、
前記シリコン単結晶インゴットをシリコンウェーハに加工する工程と、
前記シリコンウェーハの一面にエピタキシャル法によりシリコン単結晶層を形成し、エピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャルシリコンウェーハに対して、６００℃以上且つ、８５０℃以下で５分以上、３００分以下の第一の熱処理を行う工程と、
前記第一の熱処理を行った前記エピタキシャルシリコンウェーハに対して、９００℃以上且つ、１１００℃以下の範囲まで昇温させた後、９００℃以上且つ、１１００℃以下の範囲で３０分以上且つ、３００分以下の第二の熱処理を行う工程と、を備えたことができる。
前記第一の熱処理および前記第二の熱処理を行った後のエピタキシャルシリコンウェーハの初期格子間酸素濃度が７．５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ、１８×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、前記エピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハは、後工程での熱処理が３００℃以上且つ、９９０℃以下の範囲とされる低温処理プロセス向けであるのが好ましい。
また、本発明のエピタキシャルシリコンウェーハは、前記エピタキシャルシリコンウェーハの製造方法によって製造されたことを特徴とする。
本発明のエピタキシャルシリコンウェーハの製造方法によれば、３×１０１３ａｔｏｍｓ／ｃｍ３以上且つ、２×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度範囲の窒素、および／または５× １０１５ａｔｏｍｓ／ｃｍ３以上且つ、３×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲の炭素を添加したシリコン単結晶インゴットからシリコンウェーハを形成する。そして、このシリコンウェーハにエピタキシャル成長によるシリコン単結晶層を形成した後、第一と第二の熱処理によって所定の濃度、例えばサイズが１０〜３００ｎｍ、密度が３×１０７／ｃｍ２以上の酸素析出物（ＢＭＤ）を形成させた。このようなエピタキシャルウェーハを用いれば、例えば３００〜９９０℃の範囲の低温熱処理や、熱処理時間が５分以下の短時間熱処理などの、いわゆる低温、短時間熱処理によるデバイス製造工程であっても、予め析出された充分な濃度の酸素析出物によって、重金属を確実に捕捉できる。従って、デバイス活性層であるシリコンウェーハの表面は清浄に保たれ、デバイスの特性劣化や製造歩留りの低下を防止することができる。
また、本発明のエピタキシャルシリコンウェーハには、所定の濃度、例えばサイズが１０〜３００ｎｍ、密度が３×１０７／ｃｍ２以上の酸素析出物（ＢＭＤ）が予め形成されている。従って、例えば３００〜９９０℃の範囲の低温熱処理や、熱処理時間が５分以下の短時間熱処理などの、いわゆる低温、短時間熱処理によるデバイス製造工程に、本発明のエピタキシャルシリコンウェーハを用いた場合、予め析出された充分な濃度の酸素析出物によって、重金属を確実に捕捉できる。即ち、本発明のエピタキシャルシリコンウェーハを用いると、デバイス活性層であるシリコンウェーハの表面は清浄に保たれ、デバイスの特性劣化や製造歩留りの低下を防止することができる。
以下、本発明に係るシリコン単結晶の製造方法の最良の実施形態について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。
以下、本発明に係るシリコン基板とその製造方法における一実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。なお、本実施形態では、デバイス製造プロセスにおける熱処理の最高温度が、例えば３００〜９９０℃の範囲の、いわゆる低温処理、ないし熱処理時間が５分以下の短時間処理に適したエピタキシャルシリコンウェーハについて説明する。
本実施形態の製造方法においては、図１に示すように、エピタキシャルシリコンウェーハ製造工程Ｐ１とデバイス製造工程Ｐ２とを備える。エピタキシャルシリコンウェーハ製造工程Ｐ１は、シリコン単結晶引上げ工程Ｓ１、ウェーハ加工工程Ｓ２、エピタキシャル成膜工程Ｓ３、第一の熱処理工程Ｓ４、及び第二の熱処理工程Ｓ５を備える。デバイス製造工程Ｐ２は、デバイス作り込み工程Ｓ６、及び薄膜化、仕上工程Ｓ７を備える。エピタキシャルシリコンウェーハ製造工程Ｐ１を経て得られた本発明のエピタキシャルシリコンウェーハを、デバイス製造工程Ｐ２に供して、半導体デバイスが得られる。なお、第一の熱処理工程Ｓ４、及び第二の熱処理工程Ｓ５は、デバイスプロセス（デバイス製造工程Ｐ２）の初期工程に組み込んでも良い。
図１は、本実施形態におけるエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。なお、本実施形態では、デバイス製造プロセスにおける熱処理の最高温度が、例えば３００〜９９０℃の範囲の、いわゆる低温処理、ないし熱処理時間が５分以下の短時間処理に適したエピタキシャルシリコンウェーハについて説明する。
本実施形態の製造方法においては、図１に示すように、エピタキシャルシリコンウェーハ製造工程Ｐ１とデバイス製造工程Ｐ２とを備える。エピタキシャルシリコンウェーハ製造工程Ｐ１は、シリコン単結晶引上げ工程Ｓ１、ウェーハ加工工程Ｓ２、エピタキシャル成膜工程Ｓ３、第一の熱処理工程Ｓ４、及び第二の熱処理工程Ｓ５を備える。デバイス製造工程Ｐ２は、デバイス作り込み工程Ｓ６、及び薄膜化、仕上工程Ｓ７を備える。エピタキシャルシリコンウェーハ製造工程Ｐ１を経て得られた本発明のエピタキシャルシリコンウェーハを、デバイス製造工程Ｐ２に供して、半導体デバイスが得られる。なお、第一の熱処理工程Ｓ４、及び第二の熱処理工程Ｓ５は、デバイスプロセス（デバイス製造工程Ｐ２）の初期工程に組み込んでも良い。
シリコン単結晶引上げ工程Ｓ１では、石英ルツボ内にシリコン結晶の原料であるポリシリコンを積層配置する。このポリシリコン表面上には、炭素成分としてグラファイト粉を適量塗布する。また、石英ルツボ内に窒素成分としてシリコンナイトライドを添加するとともに、ドーパントとしてＢ（ボロン）を投入する。これら石英ルツボ内に投入された原料より、例えばチョクラルスキー法（ＣＺ法）に従って、窒素および炭素を添加したＣＺ結晶を引上げる（育成する）。
なお、添加する窒素の濃度範囲は、３×１０１３ａｔｏｍｓ／ｃｍ３以上且つ、２×１０１６ａｔｏｍｓ／ｃｍ３以下、また、添加する炭素の濃度範囲は５× １０１５ａｔｏｍｓ／ｃｍ３以上且つ、３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、これら窒素および炭素は、両方添加するだけでなく、いずれか一方、例えば炭素だけを添加し、または窒素だけを添加してＣＺ結晶を引上げてもよい。
ボロンを含むＰ型のシリコン単結晶インゴットは、原料段階で炭素を添加して作成される。炭素添加原料からシリコン単結晶インゴットを作製する際、その酸素濃度Ｏｉを制御してシリコン単結晶インゴットが引き上げられる。以下、炭素だけを添加した場合のＣＺシリコン単結晶インゴットの引上げについて説明する。一例として直径３００ｍｍのウェーハについて説明するが、本発明はこれに限定されるものではない。
図２は、本実施形態におけるシリコン単結晶インゴットの製造を説明するのに適したＣＺ炉の縦断面図である。ＣＺ炉は、チャンバー内の中心部に配置されたルツボ１０１と、ルツボ１０１の外側に配置されたヒータ１０２とを備えている。ルツボ１０１は、内側に原料融液１０３を収容する石英ルツボ１０１ｃを外側の黒鉛ルツボ１０１ａで保持する二重構造であり、ペディスタルと呼ばれる支持軸１０１ｂにより回転および昇降駆動される。
ルツボ１０１の上方には、略円筒形状の熱遮蔽体１０７が設けられている。熱遮蔽体１０７は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体１０７の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体１０７の外面の上部は内面に対応するテーパー面であり、熱遮蔽体１０７の外面の下部は、熱遮蔽体１０７の厚みを下方に向かって漸増させるようにほぼストレート（鉛直）面に形成されている。即ち、熱遮蔽体１０７の外面の上部では、その外径が下部に向かって漸減する面が形成され、熱遮蔽体１０７の外面の下部では、外径が略一定である。
このＣＺ炉は、例えば、目標直径が３１０ｍｍ、ボディ長が例えば１２００ｍｍの３００ｍｍの単結晶インゴットの育成が可能なものとされる。
熱遮蔽体１０７の仕様例を挙げると次のとおりである。ルツボに入る部分の外径は例えば５７０ｍｍ、最下端における最小内径Ｓは例えば３７０ｍｍ、半径方向の幅（厚み）Ｗは例えば１００ｍｍとする。また、ルツボ１０１（又は石英ルツボ１０１ｃ）の外径は例えば６５０ｍｍであり、熱遮蔽体１０７の下端から融液面までの高さＨは例えば６０ｍｍである。
熱遮蔽体１０７の仕様例を挙げると次のとおりである。ルツボに入る部分の外径は例えば５７０ｍｍ、最下端における最小内径Ｓは例えば３７０ｍｍ、半径方向の幅（厚み）Ｗは例えば１００ｍｍとする。また、ルツボ１０１（又は石英ルツボ１０１ｃ）の外径は例えば６５０ｍｍであり、熱遮蔽体１０７の下端から融液面までの高さＨは例えば６０ｍｍである。
次に、炭素添加ＣＺシリコン単結晶インゴットを育成するための操業条件の設定方法について説明する。
まず、ルツボ内に高純度多結晶シリコンを装入する。その後、単結晶シリコン中の抵抗率がＰ−タイプとなるようドーパントとしてボロン（Ｂ）を添加する。なお、本発明において、ボロン（Ｂ）濃度がＰ＋タイプとは、単結晶シリコンの抵抗率が８ｍΩｃｍ〜１００ｍΩｃｍに相当する濃度であり、Ｐタイプとは単結晶シリコンの抵抗率が０．１〜１００Ωｃｍに相当する濃度であり、Ｐ−タイプとは単結晶シリコンの抵抗率が０．１Ωｃｍ〜１００Ωｃｍに相当する濃度である。また、Ｐ／Ｐ−タイプとは、Ｐ−タイプ基板の上に、エピタキシャル成長によってＰタイプのシリコン単結晶層を積層したウェーハを意味する。
まず、ルツボ内に高純度多結晶シリコンを装入する。その後、単結晶シリコン中の抵抗率がＰ−タイプとなるようドーパントとしてボロン（Ｂ）を添加する。なお、本発明において、ボロン（Ｂ）濃度がＰ＋タイプとは、単結晶シリコンの抵抗率が８ｍΩｃｍ〜１００ｍΩｃｍに相当する濃度であり、Ｐタイプとは単結晶シリコンの抵抗率が０．１〜１００Ωｃｍに相当する濃度であり、Ｐ−タイプとは単結晶シリコンの抵抗率が０．１Ωｃｍ〜１００Ωｃｍに相当する濃度である。また、Ｐ／Ｐ−タイプとは、Ｐ−タイプ基板の上に、エピタキシャル成長によってＰタイプのシリコン単結晶層を積層したウェーハを意味する。
本実施形態においては、炭素濃度が５× １０１５ａｔｏｍｓ／ｃｍ３以上、３×１０１７ａｔｏｍｓ／ｃｍ３以下の範囲となるようにシリコン溶融液にドーパントを添加する。また、所定の酸素濃度となるように、結晶回転速度、ルツボ回転速度、加熱条件、印加磁場条件、引き上げ速度等を制御する。
そして、装置内を不活性ガス雰囲気で、減圧の１．３３〜２６．７ｋＰａ（１０〜２００ｔｏｒｒ）とする。不活性ガス（Ａｒガス等）中に、例えば水素ガスを３〜２０体積％となるように混合して炉内に流入させ、不活性ガス雰囲気としてもよい。圧力は、１．３３ｋＰａ（１０ｔｏｒｒ）以上、好ましくは４ｋＰａ以上且つ２６．７ｋＰａ以下（３０ｔｏｒｒ以上且つ、２００ｔｏｒｒ以下）、さらに、好ましくは、４ｋＰａ以上且つ９．３ｋＰａ以下（３０ｔｏｒｒ以上且つ、７０ｔｏｒｒ以下）が望ましい。水素の分圧が低くなると、融液および結晶中の水素濃度が低くなる。これを防止するために上記の下限の圧力を規定する。
一方、炉内の圧力が増大するとＡｒ等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したＳｉＯ等の反応物ガスが排気しにくくなる。ガスの排気が困難になると、結晶中の炭素濃度が所望値より高くなる。また、ＳｉＯが炉内の融液上部の１１００℃程度またはより低温の部分に凝集することで、ダストを発生する。そして、前記ダストが融液に落下することで結晶の有転位化を引き起こす。これらを防止するために上記の上限の圧力を規定する。
次いで、ヒータ１０２により加熱してシリコンを溶融させ融液１０３とする。次に、シードチャック１０５に取り付けた種結晶を融液１０３に浸漬し、ルツボ１０１および引き上げ軸１０４を回転させつつ結晶引き上げを行う。結晶方位は｛１００｝、｛１１１｝または｛１１０｝のいずれかとする。結晶無転位化のためのシード絞りを行った後、ショルダー部を形成させ、肩変えして例えば３１０ｍｍの目標ボディ径とする。
その後、一定の引き上げ速度で例えば１２００ｍｍまでボディ部を育成し、通常条件で縮径しテイル絞りを行った後、結晶成長を終了する。ここで、引き上げ速度は、抵抗率、シリコン単結晶インゴットの径サイズ、使用する単結晶引き上げ装置のホットゾーン構造（熱環境）などに応じて適宜選定される。引き上げ速度としては、例えば、定性的には単結晶面内でＯＳＦリングが発生する領域が含まれる引き上げ速度を採用することができる。引き上げ速度の下限は、単結晶面内にＯＳＦリング領域が発生しかつ転位クラスタが発生しない引き上げ速度以上とすることができる。
以上のようなシリコン単結晶引上げ工程Ｓ１を経て、３×１０１３ａｔｏｍｓ／ｃｍ３以上且つ、２×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度範囲の窒素、および／または５×１０１５ａｔｏｍｓ／ｃｍ３以上且つ、３×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲の炭素を含むシリコン単結晶インゴットが得られる。
次に、このシリコン単結晶引上げ工程Ｓ１で得られたシリコン単結晶インゴットから、ウェーハ加工工程Ｓ２を経て、炭素を含むシリコン単結晶ウェーハ（以下、シリコンウェーハと称する）１１を得る（図３Ａ参照）。
ウェーハ加工工程Ｓ２におけるシリコンウェーハ１１の加工方法としては、例えば、ＩＤソーまたはワイヤソー等の切断装置によってシリコン単結晶インゴットをスライスする。スライスして得られたシリコンウェーハをアニールした後、その表面に研磨・洗浄等の表面処理を行う。なお、これらの工程の他にもラッピング、洗浄、研削等種々の工程があり、工程順の変更、省略等、目的に応じ適宜工程は変更使用される。
このようにして得られたシリコンウェーハ１１（シリコン基板）は、ボロン（Ｂ）濃度がＰ−タイプとされ、炭素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上且つ、３×１０１７ａｔｏｍｓ／ｃｍ３以下、および酸素濃度が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上且つ、１.７×１０１８ａｔｏｍｓ／ｃｍ３以下とされる。また、窒素を添加した場合には、窒素濃度が３×１０１３ａｔｏｍｓ／ｃｍ３以上且つ、２×１０１６ａｔｏｍｓ／ｃｍ３以下とされる。
炭素および／または窒素は固溶形態でシリコンに含有されるので、シリコン格子中に炭素および／または窒素をシリコンと置換する形で導入される。炭素および／または窒素の原子半径はシリコン原子と比較して小さいため、置換位置に炭素および／または窒素を配位した場合、結晶の応力場は圧縮応力場となる。これにより格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置炭素を起点に、転位を伴う酸素析出物が高密度で発現しやすくなり、シリコンウェーハ１１に高いゲッタリング効果を付与することができる。
このような炭素および／または窒素の添加濃度は、上述の範囲に規制する必要がある。なぜなら、炭素濃度が上記の範囲未満では、炭素・酸素系析出物、窒素・酸素系析出物の形成促進が活発にならない。即ち、炭素濃度が上記の範囲未満の場合、上記した高密度な炭素・酸素系析出物や窒素・酸素系析出物の形成を実現できない。
一方、上記の範囲を超えると、炭素・酸素系析出物や窒素・酸素系析出物の形成が促進され高密度な炭素・酸素系析出物や窒素・酸素系析出物を得られるが、析出物のサイズが抑制される。その結果、析出物周りの歪みが弱くなる傾向が強くなる。従って、歪みの効果が弱いことから不純物を捕獲するための効果が減少する。
一方、上記の範囲を超えると、炭素・酸素系析出物や窒素・酸素系析出物の形成が促進され高密度な炭素・酸素系析出物や窒素・酸素系析出物を得られるが、析出物のサイズが抑制される。その結果、析出物周りの歪みが弱くなる傾向が強くなる。従って、歪みの効果が弱いことから不純物を捕獲するための効果が減少する。
さらに、これらの析出物への影響として、より高ボロン濃度とすることで、ボロン・炭素・窒素・酸素による複合欠陥形成が促進される。
次に、炭素または／および窒素添加ＣＺ結晶であるシリコンウェーハ１１の表面を鏡面加工してから、例えばＳＣ１およびＳＣ２を組み合わせたＲＣＡ洗浄を行う。その後、エピタキシャル成膜工程Ｓ３において、エピタキシャル成長によるシリコン単結晶層を形成するためにエピタキシャル成長炉にシリコンウェーハ１１を装入する。そして、各種ＣＶＤ法（化学気相成長法）を用いて、ボロン（Ｂ）濃度がＰタイプとされるシリコン単結晶層１２をシリコンウェーハ１１の表面に成長させる（図３Ｂ参照）。
シリコンウェーハ１１の一面にシリコン単結晶層１２を形成したＰ／Ｐ−タイプのエピタキシャルウェーハ１０には、更に必要に応じて酸化膜１３や窒化膜１４を形成する（図３Ｃ参照）。この状態のエピタキシャルウェーハ１０は、ボロン並びに固溶炭素および／または固溶窒素を含むＣＺ結晶である。しかし、前記結晶成長中に形成された酸素析出核、あるいは酸素析出物がエピタキシャル成長時の熱処理によりシュリンクするため、顕在化された酸素析出物は光学顕微鏡では観察されない。
後述するデバイス製造工程Ｐ２において、熱処理の最高温度が、例えば３００〜９９０℃の範囲のいわゆる低温処理や、熱処理時間が５分以下の短時間処理が行われる。このように、デバイス製造工程Ｐ２が低温、短時間のプロセスであっても、重金属を確実に捕捉させるために、エピタキシャルウェーハ１０に対してゲッタリングシンクを確保する第一の熱処理工程Ｓ４、および第二の熱処理工程Ｓ５を行う。
まず、第一の熱処理工程Ｓ４では、エピタキシャルウェーハ１０をアニール炉に投入し、酸素と、アルゴン、窒素等の不活性ガスとの混合雰囲気中で６００℃以上且つ、８５０℃以下、５分以上且つ、３００分以下の熱処理を行う。そして、この第一の熱処理を経たエピタキシャルウェーハ１０を、９００℃以上且つ、１１００℃以下の範囲まで昇温させた後、９００℃以上且つ、１１００℃以下の範囲で３０分以上且つ、３００分以下の第二の熱処理工程Ｓ５を行う。
第一の熱処理工程Ｓ４は、温度が６００℃以上且つ、７５０℃以下であることが好ましく、６００℃以上且つ、７００℃以下であることがより好ましい。第一の熱処理工程Ｓ４の処理時間は、３０分以上且つ、３００分以下であることが好ましく、６０分以上且つ、３００分以下であることがより好ましい。第一の熱処理工程Ｓ４の温度が６００℃以上且つ８５０℃以下であれば十分な量の酸素析出核を発生させることができる。また、第一の熱処理工程Ｓ４の処理時間が５分以上且つ３００分以下であれば十分な量の酸素析出核を発生させることができる。
第二の熱処理工程Ｓ５における昇温速度は特に限定されないが０．１℃／分以上且つ３℃／分以下であることが好ましい。
第二の熱処理工程Ｓ５は、温度が９５０℃以上且つ、１１００℃以下であることが好ましく、１０００℃以上且つ、１０５０℃以下であることがより好ましい。第二の熱処理工程Ｓ５の処理時間は、６０分以上且つ、３００分以下であることが好ましく、１２０分以上且つ、３００分以下であることがより好ましい。第二の熱処理工程Ｓ５の温度が９００℃以上且つ１１００℃以下であれば、酸素析出核を確実に成長させて、この結果、十分な量の酸素析出物が得られる。また、第二の熱処理工程Ｓ５の処理時間が３０分以上であれば、格子間不純物を捕獲し易い大きさの酸素析出物を形成することができ、３００分以下であれば、格子間不純物を捕獲するのに十分な大きさ、歪をもった酸素析出物を確実に形成することができる。
第一の熱処理工程Ｓ４は、温度が６００℃以上且つ、７５０℃以下であることが好ましく、６００℃以上且つ、７００℃以下であることがより好ましい。第一の熱処理工程Ｓ４の処理時間は、３０分以上且つ、３００分以下であることが好ましく、６０分以上且つ、３００分以下であることがより好ましい。第一の熱処理工程Ｓ４の温度が６００℃以上且つ８５０℃以下であれば十分な量の酸素析出核を発生させることができる。また、第一の熱処理工程Ｓ４の処理時間が５分以上且つ３００分以下であれば十分な量の酸素析出核を発生させることができる。
第二の熱処理工程Ｓ５における昇温速度は特に限定されないが０．１℃／分以上且つ３℃／分以下であることが好ましい。
第二の熱処理工程Ｓ５は、温度が９５０℃以上且つ、１１００℃以下であることが好ましく、１０００℃以上且つ、１０５０℃以下であることがより好ましい。第二の熱処理工程Ｓ５の処理時間は、６０分以上且つ、３００分以下であることが好ましく、１２０分以上且つ、３００分以下であることがより好ましい。第二の熱処理工程Ｓ５の温度が９００℃以上且つ１１００℃以下であれば、酸素析出核を確実に成長させて、この結果、十分な量の酸素析出物が得られる。また、第二の熱処理工程Ｓ５の処理時間が３０分以上であれば、格子間不純物を捕獲し易い大きさの酸素析出物を形成することができ、３００分以下であれば、格子間不純物を捕獲するのに十分な大きさ、歪をもった酸素析出物を確実に形成することができる。
上記第一の熱処理Ｓ４によって酸素析出核を発生させることができ、上記第二の熱処理Ｓ５によって酸素析出核を成長させて酸素析出物が得られる。
このような第一の熱処理工程Ｓ４、および第二の熱処理工程Ｓ５を行うと、エピタキシャルウェーハ１０の置換位置炭素や置換位置窒素を起点にして、ボロン・炭素・窒素・酸素系の酸素析出物１６が多数析出される。なお、本発明においてボロン・炭素・窒素・酸素系析出物とは、ボロン・炭素を含有した複合体（クラスター）やボロン・窒素を含有した複合体（クラスター）である析出物を意味する。
このような第一の熱処理工程Ｓ４、および第二の熱処理工程Ｓ５を行うと、エピタキシャルウェーハ１０の置換位置炭素や置換位置窒素を起点にして、ボロン・炭素・窒素・酸素系の酸素析出物１６が多数析出される。なお、本発明においてボロン・炭素・窒素・酸素系析出物とは、ボロン・炭素を含有した複合体（クラスター）やボロン・窒素を含有した複合体（クラスター）である析出物を意味する。
この酸素析出物１６は、固溶炭素および／または固溶窒素を含有するシリコンウェーハ１１を出発材とすれば、デバイス製造工程の初期段階を経る過程でシリコンウェーハ１１の全体に渡って自然発生的に析出する。従って、デバイス製造工程での金属汚染に対するゲッタリング能力の高いゲッタリングシンクを、エピタキシャル成長によるシリコン単結晶層１２の直下からシリコンウェーハ１１の全厚にわたって形成することができる。従って、シリコン単結晶層１２の近接領域におけるゲッタリングが実現される。
このゲッタリングを実現するには、ボロン・炭素・酸素系の複合体や、ボロン・窒素・酸素系の複合体である酸素析出物（ＢＭＤ）１６は、サイズが例えば１０〜３００ｎｍあり、かつシリコンウェーハ１１中に３×１０７／ｃｍ２以上で存在させるようにする。なお、この場合のＢＭＤサイズとは、シリコンウェーハの厚み方向断面のＴＥＭ（透過型電子顕微鏡）観察像における析出物の対角線長を意味し、前記観察視野内の析出物の平均値で示すこととする。
酸素析出物１６のサイズを上記の範囲のうち下限以上にするのは、母体シリコン原子と酸素析出物の界面に生じる歪みの効果を用いて格子間不純物（例えば重金属など）を捕獲（ゲッタリング）する確率を増加するためである。また、酸素析出物１６のサイズが上記の範囲以上であっても問題ない。
シリコン結晶中における重金属の捕獲（ゲッタリング）は、母体シリコン原子と酸素析出物との界面に生じる歪みおよび界面準位密度（体積密度）に依存する。従って、酸素析出物１６のシリコンウェーハ１１中における密度範囲は、上記の範囲とすることが好ましい。
以上のような工程を経て、予め所定の密度で酸素析出物を析出させた本発明のエピタキシャルシリコンウェーハ１０が得られる。本発明のエピタキシャルシリコンウェーハ１０は、予め所定の密度の酸素析出物を析出している。従って、後述するデバイス製造工程Ｐ２での熱処理の最高温度が、例えば３００〜９９０℃の範囲の低温処理や、熱処理時間が５分以下の短時間処理などの、いわゆる低温、短時間プロセスであっても、本発明のエピタキシャルシリコンウェーハ１０は、重金属を確実に捕捉できる。
デバイス作り込み工程Ｓ６では、シリコンウェーハ１０の表面上にデバイスとなる構造を形成し、図４Ａに示すように、厚さＴ３が１０００μｍ以下且つ５００μｍ以上、８００μｍ以下且つ６００μｍ以上、７００μｍ程度とされるシリコンデバイス基板２１を製造する。デバイス作り込み工程Ｓ６としては、メモリ素子の一般的な製造工程も採用することができる。その一例を示すが、特にこの構造・工程に限定する必要はない。
デバイス作り込み工程Ｓ６では、フローティングゲートを有するMOS-FET（金属酸化物半導体接合トランジスタ）を形成する。これにより、表面にメモリ素子となる部分が形成されたシリコンデバイス基板２１を製造する。
上記のデバイス作り込み工程Ｓ６においては、例えば、ゲート酸化膜形成工程、素子分離工程およびポリシリコンゲート電極形成などの工程において、例えば３００〜９９０℃の範囲の低温熱処理や、熱処理時間が５分以下の範囲の短時間熱処理が行われる。このデバイス作り込み工程Ｓ６における低温、短時間熱処理の一例を図５に示す。なお、図５に示す短時間の高温熱処理（例えば、RTA /RTO /LSA）では、1000℃を超える温度帯にごく短時間だけ入る昇温工程が含まれている。
従来、こうした低温、短時間での熱処理では、ゲッタリングシンクとして充分な密度の酸素析出物を析出させることができなかった。しかしながら、本発明のエピタキシャルウェーハ１０では、上述した第一の熱処理工程Ｓ４、および第二の熱処理工程Ｓ５によって、ゲッタリングシンクとして充分な密度（３×１０７／ｃｍ２以上）の酸素析出物（ＢＭＤ）１６を予め析出させている。従って、デバイス製造工程Ｐ２での熱処理が低温、短時間であっても、重金属を確実に捕捉することができる。
次いでデバイス製造工程Ｐ２における薄膜化、仕上工程Ｓ７により、例えば、厚さ３０μｍ程度の基板２７を製造する。薄膜化、仕上工程Ｓ７においては、まず、研削処理工程として、図４Ａに示す厚さＴ３とされるシリコンデバイス基板２１の裏面２１ａを研削加工によって薄膜化して、図４Ｂに示す厚さＴ４のシリコンデバイス基板２３とする。
このときの条件の一例としては、次のように設定される。
厚さＴ３；７００μｍ
厚さＴ４；６０μｍ（５０〜８０μｍ）
裏面にランダムな加工変質層を形成
表面状態；粗さ５ｎｍ程度
このときの条件の一例としては、次のように設定される。
厚さＴ３；７００μｍ
厚さＴ４；６０μｍ（５０〜８０μｍ）
裏面にランダムな加工変質層を形成
表面状態；粗さ５ｎｍ程度
次に、研削加工の後、コロイダルシリカまたはシリコン結晶あるいはダイヤモンドライクカーボンからなる硬度１μｍ〜１０μｍ程度の硬質なスラリーでＣＭＰ加工し、図４Ｃに示す厚さＴ５のシリコンデバイス基板２７を得る。
このときの条件の一例としては、次のように設定される。
厚さＴ５；３０μｍ
表面状態；粗さ５ｎｍ程度
このときの条件の一例としては、次のように設定される。
厚さＴ５；３０μｍ
表面状態；粗さ５ｎｍ程度
このＣＭＰ処理条件としては、次のように設定される。
砥粒として、硬度２００ＨＶ〜１０００ＨＶ程度、粒径１０〜１００ｎｍ程度のコロイダルシリカまたはシリコン結晶あるいはダイヤモンドライクカーボンを用いる。前記砥粒を重量比１％ｗｔ〜５％ｗｔ含有するスラリーにより、アルミナからなる定盤上で、圧力９．８ｋＰａ〜４９ｋＰａ（１００ｇ／ｃｍ２〜５００ｇ／ｃｍ２）、処理時間１０〜６０ｓｅｃ程度の処理をおこなう。
砥粒として、硬度２００ＨＶ〜１０００ＨＶ程度、粒径１０〜１００ｎｍ程度のコロイダルシリカまたはシリコン結晶あるいはダイヤモンドライクカーボンを用いる。前記砥粒を重量比１％ｗｔ〜５％ｗｔ含有するスラリーにより、アルミナからなる定盤上で、圧力９．８ｋＰａ〜４９ｋＰａ（１００ｇ／ｃｍ２〜５００ｇ／ｃｍ２）、処理時間１０〜６０ｓｅｃ程度の処理をおこなう。
その後、研磨工程として、圧力９．８ｋＰａ〜４９ｋＰａ（１００ｇ／ｃｍ２〜５００ｇ／ｃｍ２）、処理時間１０〜６０ｓｅｃ程度の処理をおこなう。これにより、シリコンデバイス基板２７は、その厚みが４０μｍ以下５μｍ以上とされるとともに、その裏面２７ａに２００Ｍｐａ以下、５Ｍｐａ以上の残留応力が生じる外因性ゲッタリングが付与される。この際、裏面２７ａの表面状態は、割れ、欠けが発生しない程度である、粗さ５ｎｍ程度とされる。ここで、残留応力の測定は、顕微ラマン装置により、断面入射の方法でおこなうものである。
以上のように、本発明のエピタキシャルウェーハの製造方法では、３×１０１３ａｔｏｍｓ／ｃｍ３以上、２×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度範囲の窒素、および／または５×１０１５ａｔｏｍｓ／ｃｍ３以上、３×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲の炭素を添加したシリコン単結晶インゴットからシリコンウェーハを得る。そして、得られたシリコンウェーハにエピタキシャル成長によるシリコン単結晶層を形成した後、第一と第二の熱処理によって所定の濃度、例えばサイズが１０〜３００ｎｍ、密度が３×１０７／ｃｍ２以上の酸素析出物（ＢＭＤ）を形成させた。このようなエピタキシャルウェーハを用いれば、例えば３００〜９９０℃の範囲の低温熱処理や、熱処理時間が５分以下の範囲の短時間熱処理などの、いわゆる低温、短時間熱処理によるデバイス製造工程であっても、予め析出された充分な濃度の酸素析出物によって、重金属を確実に捕捉できる。従って、デバイス活性層であるシリコンウェーハの表面は清浄に保たれ、デバイスの特性劣化や製造歩留りの低下を防止することができる。
１０ エピタキシャルシリコンウェーハ、
１１ シリコンウェーハ、
１２ シリコン単結晶層。
１１ シリコンウェーハ、
１２ シリコン単結晶層。
Claims (5)
- ３×１０１３ａｔｏｍｓ／ｃｍ３以上、２×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度範囲の窒素、および／または５× １０１５ａｔｏｍｓ／ｃｍ３以上、３×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲の炭素を添加して、ＣＺ法により抵抗率が０．１Ωｃｍ〜１００Ωｃｍに相当する濃度のボロンを含むＰ−型のシリコン単結晶インゴットを引上げる工程と、
前記シリコン単結晶インゴットをシリコンウェーハに加工する工程と、
前記シリコンウェーハの一面にエピタキシャル法により抵抗率が０．１〜１００Ωｃｍに相当する濃度のボロンを含むＰ型のシリコン単結晶層を形成し、Ｐ／Ｐ−タイプのエピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャルシリコンウェーハに対して、６００℃以上、８５０℃以下で５分以上、３００分以下の第一の熱処理を行う工程と、
前記第一の熱処理を行った前記エピタキシャルシリコンウェーハに対して、９００℃以上、１１００℃以下の範囲まで昇温速度０．１℃／分以上且つ３℃／分以下で昇温させた後、９００℃以上、１１００℃以下の範囲で３０分以上、３００分以下の第二の熱処理を行う工程と、
を備え、
前記第一の熱処理および前記第二の熱処理を行った後のエピタキシャルシリコンウェーハの初期格子間酸素濃度が７．５×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以上、１８×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下であり、
前記第一の熱処理によって酸素析出核を発生させ、前記第二の熱処理によって酸素析出核を成長させて、エピタキシャルシリコンウェーハの置換位置炭素や置換位置窒素を起点にして、ボロン・炭素・窒素・酸素系の酸素析出物を析出し、サイズが１０〜３００ｎｍ、密度３×１０ ７ ／ｃｍ ２ 以上で存在させることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 前記シリコン単結晶インゴットを水素を含む不活性ガス雰囲気で引上げることを特徴とする、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記第二の熱処理の後、３００℃以上、９９０℃以下の範囲の低温処理を行うことを特徴とする、請求項１または２に記載のエピタキシャルシリコンウェーハの製造方法。
- 請求項１または２記載のエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハであって、
３００℃以上、９９０℃以下の範囲とされる低温処理プロセスに供されることを特徴とするエピタキシャルシリコンウェーハ。 - 請求項１から３のいずれかに記載のエピタキシャルシリコンウェーハの製造方法によって製造されたことを特徴とするエピタキシャルシリコンウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011508258A JP5545293B2 (ja) | 2009-04-10 | 2010-04-09 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009095936 | 2009-04-10 | ||
| JP2009095936 | 2009-04-10 | ||
| PCT/JP2010/002606 WO2010116761A1 (ja) | 2009-04-10 | 2010-04-09 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ |
| JP2011508258A JP5545293B2 (ja) | 2009-04-10 | 2010-04-09 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010116761A1 JPWO2010116761A1 (ja) | 2012-10-18 |
| JP5545293B2 true JP5545293B2 (ja) | 2014-07-09 |
Family
ID=42936051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011508258A Active JP5545293B2 (ja) | 2009-04-10 | 2010-04-09 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5545293B2 (ja) |
| TW (1) | TWI436429B (ja) |
| WO (1) | WO2010116761A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012204369A (ja) * | 2011-03-23 | 2012-10-22 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法 |
| JP6156188B2 (ja) | 2014-02-26 | 2017-07-05 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| KR20200094882A (ko) | 2019-01-30 | 2020-08-10 | 삼성전자주식회사 | 에피택셜 웨이퍼 및 그의 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227026A (ja) * | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | シリコン結晶基板のゲツタリング方法 |
| JP2002201091A (ja) * | 2000-09-01 | 2002-07-16 | Wacker Nsce Corp | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 |
| JP2003100760A (ja) * | 2001-09-19 | 2003-04-04 | Wacker Nsce Corp | エピタキシャルシリコンウェハおよびその製造方法 |
| JP2005051040A (ja) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体基板 |
| JP2007180427A (ja) * | 2005-12-28 | 2007-07-12 | Siltronic Ag | エピタキシャルシリコンウェーハの製造方法 |
-
2010
- 2010-04-08 TW TW99110880A patent/TWI436429B/zh active
- 2010-04-09 WO PCT/JP2010/002606 patent/WO2010116761A1/ja active Application Filing
- 2010-04-09 JP JP2011508258A patent/JP5545293B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227026A (ja) * | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | シリコン結晶基板のゲツタリング方法 |
| JP2002201091A (ja) * | 2000-09-01 | 2002-07-16 | Wacker Nsce Corp | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 |
| JP2003100760A (ja) * | 2001-09-19 | 2003-04-04 | Wacker Nsce Corp | エピタキシャルシリコンウェハおよびその製造方法 |
| JP2005051040A (ja) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体基板 |
| JP2007180427A (ja) * | 2005-12-28 | 2007-07-12 | Siltronic Ag | エピタキシャルシリコンウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201115647A (en) | 2011-05-01 |
| TWI436429B (zh) | 2014-05-01 |
| JPWO2010116761A1 (ja) | 2012-10-18 |
| WO2010116761A1 (ja) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5568837B2 (ja) | シリコン基板の製造方法 | |
| US7879695B2 (en) | Thin silicon wafer and method of manufacturing the same | |
| US7704318B2 (en) | Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate | |
| JP5343371B2 (ja) | シリコン基板とその製造方法 | |
| JP2013163598A (ja) | シリコンウェーハの製造方法 | |
| US20090226736A1 (en) | Method of manufacturing silicon substrate | |
| KR101847481B1 (ko) | 실리콘 에피택셜 웨이퍼, 그의 제조 방법 | |
| JP6020342B2 (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| TWI442478B (zh) | 矽基板及其製造方法 | |
| JP5545293B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ | |
| JPWO2009075288A1 (ja) | シリコン基板とその製造方法 | |
| JPWO2009075257A1 (ja) | シリコン基板とその製造方法 | |
| JP2013163597A (ja) | シリコンウェーハの製造方法 | |
| JP2011054622A (ja) | シリコン基板とその製造方法 | |
| JP2010040588A (ja) | シリコンウェーハ | |
| JP5401808B2 (ja) | シリコン基板とその製造方法 | |
| JP5401809B2 (ja) | シリコン基板とその製造方法 | |
| JP2011054654A (ja) | 薄厚化デバイス素子用シリコンウェーハの製造方法 | |
| JP2011023533A (ja) | シリコン基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5545293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |