JP5401808B2 - シリコン基板とその製造方法 - Google Patents

シリコン基板とその製造方法 Download PDF

Info

Publication number
JP5401808B2
JP5401808B2 JP2008054840A JP2008054840A JP5401808B2 JP 5401808 B2 JP5401808 B2 JP 5401808B2 JP 2008054840 A JP2008054840 A JP 2008054840A JP 2008054840 A JP2008054840 A JP 2008054840A JP 5401808 B2 JP5401808 B2 JP 5401808B2
Authority
JP
Japan
Prior art keywords
silicon substrate
silicon
single crystal
concentration
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008054840A
Other languages
English (en)
Other versions
JP2009212351A (ja
Inventor
一成 栗田
秀一 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008054840A priority Critical patent/JP5401808B2/ja
Priority to EP09003023A priority patent/EP2112254A3/en
Priority to US12/396,656 priority patent/US8101508B2/en
Priority to TW098106830A priority patent/TWI442478B/zh
Priority to KR1020090018562A priority patent/KR101028683B1/ko
Publication of JP2009212351A publication Critical patent/JP2009212351A/ja
Application granted granted Critical
Publication of JP5401808B2 publication Critical patent/JP5401808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、シリコン基板とその製造方法に関し、特に、ゲッタリング能を向上し、固体撮像素子の製造に供される固体撮像素子用シリコン基板に用いて好適な技術に関する。
固体撮像素子は、CZ(チョクラルスキー)法等により引き上げられたシリコン単結晶からスライスしたシリコン基板に回路を形成することにより製造されるものである。シリコン基板に重金属が不純物混入した場合、白傷欠陥の発生等、固体撮像素子の電気特性が著しく劣化することになる。
シリコン基板に重金属が不純物混入する要因としては、第一に、単結晶引き上げ、スライス、面取り、および、研磨、研削、エッチング等の表面処理からなるシリコン基板の製造工程における金属汚染、第二にシリコン基板に回路を形成する等のデバイス工程である固体撮像素子の製造工程における重金属汚染があげられる。
そこで、従来からシリコン基板に酸素析出物を形成するIG(イントリンシックゲッタリング)法、シリコン基板の裏面にバックサイドダメージなどのゲッタリングサイトを形成するEG(エキシントリックゲッタリング)法が利用されている。
固体撮像素子の電気特性に影響を与える、暗電流により発生する白傷欠陥の低減を目指すために、炭素イオン注入する技術が特許文献1,2に記載され、特許文献3の0005段にEG法の例が記載され、特許文献3に炭素イオン注入に関する技術が記載されている。
特開平6−338507号公報 特開2002−353434号公報 特開2006−313922号公報
このように、固体撮像素子に用いられるシリコン基板として、エピタキシャル成長前に酸素析出熱処理を実施し酸素析出物を形成するイントリンシックゲッタリング法あるいはシリコン基板に炭素イオンなどのイオンをイオン注入するイオン注入法が用いられている。
しかしながら、CCDやCISといった高速動作する素子の製造において、n/n+/nタイプの基板、つまり、nタイプのシリコンCZ基板上にn+タイプのエピタキシャルシリコン層、nタイプのエピタキシャルシリコン層を積層した基板から固体撮像素子を製造する場合には、固体撮像素子の心臓部であるフォトダイオードの電化のたまる部分、つまり、n+タイプのエピタキシャルシリコン層がリンゲッターとなり、この部分に汚染した重金属が偏斥してしまい、素子特性が低下してしまうという問題があった。
ここで、nタイプとはリン(P)濃度1.0×1016〜1.0×1018atoms/cm、n+タイプとはリン(P)濃度1.0×1018〜1.0×1020atoms/cm、n−タイプとはリン(P)濃度1.0×1014〜1.0×1016atoms/cm程度で、n+タイプとは抵抗率抵抗率8mΩcm〜10mΩcm、n-タイプとは抵抗率0.1〜100Ωcm、n++タイプとは抵抗率0.1mΩcm〜0.01mΩcm程度に相当するものである。
さらに、上記従来の方法で形成したゲッタリング法、例えば、イントリンシックゲッタリング法の場合はシリコン基板にあらかじめ酸素析出物を形成する必要があるため多段階の熱処理工程が必要であることから製造コストの増加が懸念される。さらに高温長時間の熱処理が必要であることから、この熱処理工程中や工程間におけるシリコン基板への金属汚染の増加も懸念される。また、エキシントリックゲッタリング法の場合は、裏面にバックサイドダメージなどを形成することからこのような加工工程中に金属汚染が発生しデバイスの不良要因を形成するなどの短所がある。
また、特許文献2のように高温の熱処理が炭素注入基板に施された場合、炭素注入で形成された結晶欠陥(結晶格子歪みなど)が緩和されゲッタリングシンクとしての機能が低下することが懸念される。
固体撮像素子に用いられるシリコン基板として、エピタキシャル成長前に酸素析出熱処理を実施し酸素析出物を形成するイントリンシックゲッタリング法、あるいは、シリコン基板に炭素イオンなどのイオンをイオン注入するイオン注入法では、両者ともにシリコン基板の作製工程中に重金属汚染が懸念される。一方、エキシントリックゲッタリング法の場合は、裏面にバックサイドダメージなどを形成することからデバイス工程中に裏面からパーティクルが発生し、デバイスの不良要因を形成するなどの短所がある。
本発明は、上記の事情に鑑みてなされたものであり、製造コストの削減を図ること、固体撮像素子におけるデバイス工程におけるゲッタリング能の低下を防止すること、固体撮像素子におけるゲッタリング能力の確実性とその向上を図ること、固体撮像素子における金属汚染の低減を図ること、固体撮像素子における収率の向上を図ることの可能なシリコン基板及びその製造方法を提供することを目的とする。
本発明のシリコン基板は、CZ法によりリン(P)が濃度1.0×10 16 〜1.0×10 18 atoms/cm としてドープされたnシリコン単結晶を育成し、該シリコン単結晶をスライスして、その表面に濃度1.0×10 19 atoms/cm 以上のリン(P)がドープされたn+エピタキシャル層と、該n+エピタキシャル層上に1.0×10 16 〜1.0×10 18 atoms/cm のリン(P)がドープされたnエピタキシャル層とを形成したn/n+/n タイプのシリコン基板の製造方法であって、
炭素濃度が1.0×10 16 〜1.0×10 17 atoms/cm 、初期酸素濃度が1.4×10 18 〜1.6×10 18 atoms/cm として水素を含む不活性雰囲気中で炭化添加CZシリコン単結晶を引き上げるとともに、
前記エピタキシャル層成長後に前記酸素析出物を形成する熱処理を温度600℃〜800℃、処理時間0.25時間〜3時間としておこなうことにより上記課題を解決した。
本発明は、前記n+エピタキシャル層が0.2〜0.6μmの膜厚とされることができる。
本発明は、前記nエピタキシャル層が2〜10μmの膜厚とされることができる。
本発明は、前記シリコン単結晶を引き上げる工程における不活性ガスに水素を添加した雰囲気の気圧を、減圧の1.33kPa〜26.7kPaとし、前記雰囲気中の水素ガス濃度を3体積%〜20体積%とするとともに、
COPおよび転位クラスタを含まずかつ格子間シリコン優勢領域(PI領域)の単結晶を引き上げ可能な引き上げ速度の範囲として炭化添加CZシリコン単結晶を引き上げることができる。
本発明は、前記酸素析出物を形成する熱処理を、酸素と、アルゴンまたは窒素とされた不活性ガスとの混合雰囲気中でおこなうことができる。
本発明の固体撮像素子のシリコン基板は、上記のいずれか記載の製造方法により製造され、固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリングシンクを形成してなることができる。
ここで、上記の酸素濃度はASTM F121−1979によるものである。
本発明に係わる固体撮像素子の製造に適したシリコン基板は、炭素添加による析出物の核(重金属のゲッタリングシンク)を有し直上にシリコンエピタキシャル層を形成したものである。
このようなシリコン基板を固体撮像素子の製造に用いることにより、炭素をドープした基板部分で重金属をゲッタリングして、リンゲッターとなるn+エピタキシャル層に汚染された重金属が偏斥することを防止することができる。これにより、固体撮像素子を構成するトランジスタおよび埋め込み型フォトダイオードに重金属汚染起因の欠陥が生じることがなくなり固体撮像素子の白傷欠陥等の発生を未然に防ぐことができ、固体撮像素子の歩留まりを向上させることができるものである。
したがって、本発明によれば、高いゲッタリング能を有するので、金属汚染の影響を低減可能なシリコン基板を提供でき、これにより、製造コスト、デバイス工程におけるパーティクル発生などの問題点を解決できるという効果を奏することができる。
以下、本発明に係るシリコン基板の一実施形態を、図面に基づいて説明する。
図1は、本実施形態におけるシリコン基板の製造方法の各工程におけるシリコン基板を示す正断面図であり、図において、符号1はシリコン基板である。
図1に示す例では、まず、例えば石英ルツボ内にシリコン結晶の原料であるポリシリコンを積層配置し、さらにこのポリシリコン表面上にグラファイト粉を適量塗布し、同時にドーパントとしてリン(P)を投入して、例えばチョクラルスキー法(CZ法)に従って、炭素を添加したCZ結晶を後述するように水素雰囲気として引き上げる。
なお、CZ結晶とは、磁場印加CZ結晶も含めたチョクラルスキー法で製造された結晶の呼称である。
ここで、リン(P)を含む型のシリコン単結晶としては、原料段階で炭素を添加し、炭素添加原料からシリコン単結晶を作製するとともに、その酸素濃度Oiを制御して引き上げられる。この炭素添加CZシリコン単結晶から、図1(a)に示すように、炭素を含むシリコン基板1が得られる。
かようにして得られたシリコン基板1は、リン(P)濃度がnタイプに相当する濃度であり、濃度が1.0×1016〜1.×1017atoms/cmの炭素および濃度が1.4×1018〜1.6×1018atoms/cmの酸素を含有する。
かようにして得られたシリコン基板1は、リン(P)濃度がnタイプに相当する濃度であり、濃度が1.0×1016〜1.6×1017atoms/cmの炭素および濃度が1.4×1018〜1.6.0×1018atoms/cmの酸素を含有する。
炭素は固溶形態でシリコンに含有されるので、シリコン格子中に炭素をシリコンと置換する形で導入される。すなわち、炭素の原子半径はシリコン原子と比較して小さいため置換位置に炭素を配位した場合、結晶の応力場は圧縮応力場となり格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置炭素を起点に、例えばデバイス工程において、転位を伴う酸素との析出物が高密度で発現しやすくなり、シリコン基板1に高いゲッタリング効果を付与することができる。
このような炭素の添加濃度は、上述の範囲に規制する必要がある。なぜなら、炭素濃度が上記の範囲未満では、炭素・酸素系析出物の形成促進が活発にならないため、上記した高密度な炭素・酸素系析出物の形成を実現できない。
一方、上記の範囲を超えると、炭素・酸素系析出物の形成が促進され高密度な炭素・酸素系析出物を得られるが、析出物のサイズが抑制される結果、析出物周りの歪みが弱くなる傾向が強くなる。従って、歪みの効果が弱いことから不純物を捕獲するための効果が減少する。
さらに、シリコン基板1中の酸素濃度を、上記の範囲に規制する必要がある。なぜなら、酸素濃度が上記の範囲未満では、炭素・酸素系析出物の形成が促進されないために、上記した高密度な析出物が得られない。
一方、上記の範囲を超えると、酸素析出物のサイズが減少し母体シリコン原子と析出物界面における歪みの効果が緩和され歪みによるゲッタリング効果が低下することが懸念されるからである。
さらに、このような炭素濃度、酸素濃度とすることで、ボロン(B)等をドープしたpタイプの基板に比べて、酸素析出物形成が弱いリンドープしたnタイプの基板であっても、炭素・酸素による複合欠陥形成を促進し、充分なゲッタリング能を得ることができる。
次に、炭素添加CZ結晶である上記シリコン基板1の表面を鏡面加工してから、エピタキシャル層を成長するために、例えばSC1およびSC2を組み合わせたRCA洗浄を行う。その後、エピタキシャル成長炉に装入し、各種CVD法(化学気相成長法)を用いて、図1(b)に示すように、n+ タイプであるn+エピタキシャル層2Aを成長させる。
ここで、n+エピタキシャル層2Aの厚さは、固体撮像素子の分光感度特性に関する設定から、2〜10μmの範囲とすることが好ましい。
ここで、n+エピタキシャル層2Aの厚さは、固体撮像素子の分光感度特性によって決定され、図6に示すように、固体撮像素子が検出する波長のピークが一点鎖線で示された短波長側の特性を有する場合から、破線で示す可視光に対応場合、実線で示す赤外側に対応する場合にそれぞれ対応して、膜厚が薄い場合から厚い場合へと設定され、上記の範囲とすることが好ましい。
次に、同様にして、図1(c)に示すように、n+エピタキシャル層2Aの上に、n タイプであるnエピタキシャル層2Bを成長させる。
ここで、nエピタキシャル層2Bの厚さは、固体撮像素子の分光感度特性に関する設定から、0.2〜0.6μmの範囲とすることが好ましい。
エピタキシャル層2A,2Bを形成したn/n+/n タイプのシリコン基板3は、図1(d)に示すように、該エピタキシャル層2B上に、必要に応じて酸化膜4、さらに窒化膜5を形成してから、後述するデバイス工程に供され、この工程においてエピタキシャル層2Bに埋め込み型フォトダイオードを形成することによって、固体撮像素子6となる。
なお、酸化膜4および窒化膜5の厚みは、転送トランジスタの駆動電圧を設計する際の制約から、それぞれ酸化膜4を50〜100nm、および、窒化膜5、具体的には固体撮像素子におけるポリシリコンゲート膜5を1.0〜2.0μmとすることが好ましい。
ここで、デバイス工程に供されるシリコン基板3のシリコン基板1は、ドーパント並びに固溶炭素を含むCZ結晶であるが、該結晶成長中に形成された酸素析出核、あるいは酸素析出物がエピタキシャル成長時の熱処理によりシュリンクするため、シリコン基板3段階のシリコン基板1には、顕在化された酸化析出物は光学顕微鏡では観察されない。
そのため、重金属をゲッタリングするためのゲッタリングシンクを確保するためには、エピタキシャル層2A,2B成長後に、この条件を付与することにより更なる析出促進が期待できる温度条件として、好ましくは600〜800℃程度で0.25〜3時間の低温熱処理を施し、置換位置炭素を起点にして炭素・酸素系の酸素析出物7を析出させる必要がある。
なお、本発明において炭素・酸素系析出物とは、少なくとも炭素を含有した複合体(クラスター)である析出物を意味する。
この酸素析出物7は、固溶炭素を含有するシリコン基板3を出発材とすれば、デバイス工程の初期段階を経る過程でシリコン基板3の全体にわたって自然発生的に析出するため、デバイス工程での金属汚染に対するゲッタリング能力の高いゲッタリングシンクを、エピタキシャル層の直下からシリコン基板1の全厚にわたって形成することができる。従って、エピタキシャル層の近接領域におけるゲッタリングが実現される。
このゲッタリングを実現するには、炭素・酸素系の複合体である酸素析出物7は、サイズが10〜100nmあり、かつシリコン基板1中に1.0×10〜1.0×1011個/cm で存在することが好ましい。
なお、この場合のBMDサイズとは、シリコン基板の厚み方向断面のTEM観察像における析出物の対角線長を意味し、該観察視野内の析出物の平均値で示すこととする。
酸素析出物7のサイズを上記の範囲のうち下限以上にするのは、母体シリコン原子と酸素析出物の界面に生じる歪みの効果を用いて格子間不純物(例えば重金属など)を捕獲(ゲッタリング)する確率を増加するためである。また、酸素析出物7のサイズが上記の範囲以上であると、基板強度が低下する、あるいは、エピタキシャル層での転位発生等の影響が出るため、好ましくない。
また、酸素析出物7のシリコン基板中における密度は、シリコン結晶中における重金属の捕獲(ゲッタリング)は、母体シリコン原子と酸素析出物との界面に生じる歪みおよび界面準位密度(体積密度)に依存するために、上記の範囲とすることが好ましい。
なお、上記したデバイス工程としては、固体撮像素子の一般的な製造工程を採用することができる。その一例としてCCDデバイスについて図2に示すが、特に図の工程に限定する必要はない。
すなわち、デバイス工程は、まず、図2(a)に示すように、図1(c)に示したシリコン基板1の上にn+タイプおよびnタイプのエピタキシャル層2A,2Bを形成した半導体基板3を用意し、図2(b)に示すように、このエピタキシャル層2Bの所定位置に第1のp型ウエル領域11を形成する。その後、図2(c)に示すように、表面にゲート絶縁膜12を形成するとともに、第1のp型ウエル領域11の内部にイオン注入によってn型及びp型の不純物を選択的に注入して、垂直転送レジスタを構成するn型の転送チャネル領域13、p型のチャネルストップ領域14および第2のp型ウエル領域15をそれぞれ形成する。
次に、図2(d)に示すように、ゲート絶縁膜12の表面の所定位置に転送電極16を形成する。その後、図2(e)に示すように、n型の転送チャネル領域13と第2のp型ウエル領域15との間にn型及びp型の不純物を選択的に注入することによって、p型の正電荷蓄積領域17とn型の不純物拡散領域18とを積層させたフォトダイオード19を形成する。
さらに、図2(f)に示すように、表面に層間絶縁膜20を形成した後、フォトダイオード19の直上方を除いた層間絶縁膜20の表面に遮光膜21を形成することによって、固体撮像素子10を製造することができる。
上記のデバイス工程においては、例えば、ゲート酸化膜形成工程、素子分離工程およびポリシリコンゲート電極形成において、600℃〜1000℃程度の熱処理が行われるのが通例であり、この熱処理において、上述した酸素析出物7の析出を図ることができ、以降の工程においてゲッタリングシンクとして作用させることができる。これにより、リンゲッターとなるn+エピタキシャル層2Aに重金属が偏析して、素子特性が悪化することを防止できる。
なお、これらのデバイス工程における熱処理条件は、図3に示す各条件に対応するものである。
具体的には、エピタキシャル層2A,2Bを成膜したシリコン基板3に対して、図3に示すinitialから、step1、step2、step3、step4、step5のそれぞれが、フォトダイオードおよび転送用のトランジスタ形成工程の各工程が終了した時点に対応するといえる。
なお上記の熱処理をデバイス工程とは別に行う場合には、600〜800℃で0.25〜3時間、酸素と、アルゴン、窒素等の不活性ガスとの混合雰囲気中で行う熱処理を行うことが望ましい。これにより、シリコン基板にIG(ゲッタリング)効果を持たせることができる。
なお、IG効果を持たせる熱処理が、デバイス工程かそれより前かに関わらず、この熱処理が上記の温度範囲より低いとボロン・炭素・酸素の複合体形成が不足し、基板の金属汚染が生じた場合に充分なゲッタリング能を発現できないため好ましくなく、また上記の温度範囲より高いと、酸素析出物の凝集が過剰におこり、結果的に、ゲッタリングシンクの密度が足りなくなるため、好ましくない。
また、この熱処理においては、600℃、30分の条件と同等な析出の発現が可能な熱処理温度・時間以上であれば、温度の上下および処理時間の増減は異なる条件に設定することも可能であり、また、800℃、4時間の条件と同等な析出の発現が可能な熱処理温度・時間以下であれば、温度の上下および処理時間の増減は異なる条件に設定することも可能である。
次に、炭化添加CZシリコン単結晶の引き上げについて説明する。直径300mmのウェーハについて説明するが、該発明はこれに限定されるものではない。
図4は、本実施形態におけるシリコン単結晶の製造を説明するのに適したCZ炉の縦断面図である。CZ炉は、チャンバー内の中心部に配置された石英ルツボ(ルツボ)101と、ルツボ101の外側に配置されたヒータ102とを備えている。石英ルツボ101は、内側に位置し原料融液103を収容する石英ルツボ101を外側の黒鉛ルツボ101aで保持する二重構造であり、ペディスタルと呼ばれる支持軸101bにより回転および昇降駆動される。ルツボ101の上方には、円筒形状の熱遮蔽体107が設けられている。熱遮蔽体107は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体107の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体107の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
このCZ炉は、例えば、目標直径が310mm、ボディ長が例えば1200mmの300mmの単結晶育成が可能なものとされる。
熱遮蔽体107の仕様例を挙げると次のとおりである。ルツボに入る部分の外径は例えば570mm、最下端における最小内径Sは例えば370mm、半径方向の幅Wは例えば100mm、逆円錐台面である内面の垂直方向に対する傾きは例えば21°とする。また、ルツボ1の内径は例えば650mmであり、熱遮蔽体7の下端の融液面からの高さHは例えば60mmである。
次に、炭化添加CZシリコン単結晶を育成するための操業条件の設定方法について説明する。
まず、ルツボ内に高純度シリコンの多結晶を例えば250kg装入し、結晶中の抵抗率がnタイプに対応する濃度となるようにn型のドーパント リン(P)を添加する。
本実施形態においては、炭素濃度が上述した範囲となるようにシリコン溶融液にドーパンドを添加する。
また、上述した酸素濃度となるように、結晶回転速度、ルツボ回転速度、加熱条件、印加磁場条件等を制御する。
そして、装置内を不活性ガス雰囲気で、減圧の1.33〜26.7kPa(10〜200torr)とし、不活性ガス(Arガス等)中に水素ガスを3〜20体積%となるように混合して炉内に流入させる。圧力は、1.33kPa(10torr)以上、好ましくは4〜26.7kPa(30〜200torr)、さらに、好ましくは、4〜9.3kPa(30〜70torr)が望ましい。圧力の下限は、水素の分圧が低くなると、融液および結晶中の水素濃度が低くなるため、これを防止するために上記の下限の圧力を規定した。圧力の上限は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の炭素濃度が所望値より高くなり、また、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。
次いで、ヒータ102により加熱してシリコンを溶融させ融液103とする。次に、シードチャック105に取り付けた種結晶を融液103に浸漬し、ルツボ101および引き上げ軸104を回転させつつ結晶引き上げを行う。結晶方位は{100}、{111}または{110}のいずれかとし、結晶無転位化のためのシード絞りを行った後、ショルダー部を形成させ、肩変えして例えば310mmの目標ボディ径とする。
その後は一定の引き上げ速度で例えば1200mmまでボディ部を育成し、通常条件で縮径しテイル絞りを行った後、結晶成長を終了する。ここで、引き上げ速度は、抵抗率、シリコン単結晶径サイズ、使用する単結晶引き上げ装置のホットゾーン構造(熱環境)などに応じて適宜選定されるが、例えば、定性的には単結晶面内でOSFリングが発生する領域が含まれる引き上げ速度を採用することができ、その下限は単結晶面内にOSFリング領域が発生しかつ転位クラスタが発生しない引き上げ速度以上とすることができる。
また、前記不活性雰囲気中における水素濃度を、炉内圧は、4.0〜9.33kPa(30〜70torr)に対して3%以上20%以下の範囲に設定することができる。炉内圧は、1.33kPa(10torr)以上、好ましくは4.0〜26.7kPa(30torr〜200torr)、さらに、好ましくは、4.0〜9.3kPa(30torr〜70torr)が望ましい。この下限値は、水素の分圧が低くなると、融液および結晶中の水素濃度が低くなるため、これを防止するために上記の下限の圧力を規定した。上限値は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の炭素濃度が所望値より高くなり、また、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。水素分圧として、40pa以上、400Pa以下となることが好ましい。
水素を含む不活性雰囲気中で育成時のシリコン単結晶中の水素濃度は、雰囲気中の水素分圧によって制御できる。水素の結晶への導入は、雰囲気中の水素がシリコン融液に溶解して定常(平衡)状態となり、さらに、結晶へは凝固時に濃度偏析によって液相と固相中の濃度が分配される。
融液中の水素濃度は、ヘンリーの法則から気相中の水素分圧に依存して決まり、凝固直後の結晶中水素濃度は雰囲気中の水素分圧を制御することで結晶の軸方向に一定に所望する濃度で制御できる。
このようなシリコン単結晶育成方法によれば、水素を含む不活性雰囲気中でシリコン単結晶を引き上げることにより、結晶径方向全域にCOPおよび転位クラスタを含まず、かつ、格子間シリコン優勢領域(PI領域)の単結晶を引き上げ可能なPI領域引き上げ速度の範囲を拡大して引き上げて、単結晶直胴部を転位クラスタを含まない格子間シリコン優勢領域(PI領域)とすることができ、同時にOSFリングの幅が縮小していることにより、従来、Grown−in欠陥フリー単結晶を引き上げる際には、非常に狭い範囲に設定しなくてはならなかったPI領域引き上げ速度を広げて、極めて容易に、かつ従来よりもはやい引き上げ速度でGrown−in欠陥フリー単結晶を育成することが可能となるとともに、結晶面内にOSFリング領域が発生する条件でシリコン単結晶を引き上げた場合には、OSFリングの幅を縮小してその影響を低減することが可能となる。
なお、ここで、PI領域引き上げ速度範囲は水素雰囲気中と水素のない不活性雰囲気中とで比較する際に、上述した凝固直後の結晶内の軸方向温度勾配Gの値が一定で変化しない状態で比較するものとする。
具体的には、格子間シリコン型のGrown−in欠陥フリー領域(PI領域)からなるGrown−in欠陥フリー単結晶を引き上げ可能なPI領域引き上げ速度範囲を、水素雰囲気とすることによって、水素のない時に比べて4倍以上、さらには、図5に示すように、4.5倍のマージンに拡大して引き上げをおこなうことができ、このような範囲の引き上げ速度によって所望の単結晶を引き上げることが可能となる。
このとき、OSFリングの発生領域を小さくすることができる。なお、PV領域(空孔型のGrown−in欠陥フリー領域)の大きさは水素添加によって変化しない。
本実施形態においては、上述したように水素添加をおこなうことで、Grown−in欠陥フリー単結晶を引き上げ容易とするとともに、炭素を添加することによって、OSFリングの影響も低減することができるため、これら相乗効果により、このウェーハ上にエピタキシャル層を成長させた際にOSFリングに起因する欠陥を低減することができ、前述した所望の品質を有する単結晶の引き上げをおこなうことができ、作業効率を向上して、シリコン単結晶、あるいはこのシリコン単結晶から製造するシリコン基板の製造コストを大幅に削減することが可能となる。
本発明のシリコン基板の製造方法は、CZ法によりn型ドーパント濃度が抵抗率8mΩcm〜10mΩcmに相当する濃度、C濃度が1.0×1016〜1.×1017atoms/cm、酸素濃度が1.4×1018〜1.6×1018atoms/cmを有するシリコン単結晶を引き上げる工程と、
引き上げたシリコン単結晶からスライスしたシリコン基板に、酸素析出物を形成する熱処理をおこなう熱処理工程とを有することにより上記課題を解決した。
本発明は、前記酸素析出物を形成する熱処理を温度600℃〜800℃、処理時間0.25時間〜3時間、酸素と、アルゴンまたは窒素等の不活性ガスとの混合雰囲気中でおこなうことができる。
また、他の本発明において、前記スライスしたシリコン基板表面にn型ドーパント濃度が抵抗率0.1〜100Ωcmとされたシリコンエピタキシャル層を酸素析出物を形成する熱処理を行う前に成膜する工程を有することがより好ましい。
さらに、他の本発明は、前記シリコン単結晶を育成する際の不活性雰囲気ガス中に水素を添加することが可能であり、この際、前記シリコン単結晶を引き上げる工程における不活性ガスに水素を添加した雰囲気の気圧を、減圧の1.33kPa〜26.7kPaとし、前記雰囲気中の水素ガス濃度を3体積%〜20体積%とすることができる。
また、本発明のシリコン基板は、上記のいずれか記載の製造方法により製造されたものであって、
イントリンシックゲッタリングシンクとなるBMDのうち、大きさ10〜100nmのものが密度1.0×10〜1.0×1011個/cm存在する手段を採用することもできる。
本発明の固体撮像素子のシリコン基板は、固体撮像素子の埋め込み型フォトダイオードの直下となる位置に大きさ10〜100nmのBMDが密度1.0×10〜1.0×1011個/cmで存在するゲッタリング層が形成されたシリコン基板であって、
上記の製造方法により製造されたシリコン基板の直上にn型ドーパント濃度が抵抗率0.1〜100Ωcmとされたシリコンエピタキシャル層が形成され、
前記エピタキシャル層の直下には、前記ゲッタリング層が設けられてなることができる。
発明者らは、シリコン基板への重金属汚染防止出来る技術について鋭意検討を行った。まず、炭素イオン注入によるゲッタリング法について検討したところ、炭素イオン注入によるゲッタリング作用は、主に高エネルギーを介したイオン注入によるシリコン格子の乱れ(歪み)を起点として析出する酸化物に負うものであり、かような格子の乱れはイオン注入した狭い領域に集中している上、例えばデバイス工程の高温熱処理において酸化物回りの歪みが開放され易いことから、特にデバイス熱処理工程におけるゲッタリング効果に乏しいことが判明した。
そこで、シリコン基板中においてゲッタリングシンクの形成に携わる炭素の作用を詳細に検討した結果、イオン注入によって炭素を強制的に導入するのでなく、シリコン格子中に炭素をシリコンと置換する形で固溶させることによって、この置換位置を起点に、例えばデバイス工程において、転位を伴う炭素・酸素系析出物を高密度で発現させると、この炭素・酸素系析出物が高いゲッタリング効果をもたらすことを知見した。さらに、かような置換は、シリコン単結晶中に固溶状態で炭素または酸素を含有させることで初めて導入されることを見出した。
発明者らは、炭素、酸素の状態・振る舞いを分析・検討した結果、n型ドーパント濃度が抵抗率8mΩcm〜10mΩcmに相当する濃度、炭素濃度が1.0×1016〜1.×1017atoms/cm 、酸素濃度が1.4×1018〜1.6×1018atoms/cm、という条件で引き上げたシリコン単結晶において、ウェーハに加工してエピタキシャル層を成膜し、600〜800℃とする熱処理工程を経れば、BMDの大きさ・密度として、重金属のゲッタリングに必要なゲッタリングシンクを形成可能で、充分なゲッタリング能を有するためのシリコン基板を製造可能であることを見出した。
さらに、本発明は、n型ドーパント添加シリコン結晶に炭素を1.0×1016〜1.0×1017atoms/cmの範囲で添加した場合、結晶成長過程において炭素、酸素を核とするゲッタリングシンクが形成され、これらは高温熱処理でも安定に存在しエピタキシャル成長後においても存在しうる。したがって、エピタキシャル成長直後から酸素析出の核として作用しデバイス熱処理工程で成長しデバイス熱処理工程での重金属汚染に対してゲッタリングシンクとして有効に働く。
なお、本願発明のシリコン基板は固体撮像素子用のシリコン基板に用いて好適であるが、これ以外の高ゲッタリング能を必要とするいかなる基板としても適用可能である。
例えば、NAND-FLASHあるいはNOR-FLASHなどのMulti Chip Package(MCP)用のウェーハとしての利用等が可能である。この場合もデバイス構造はCMOSであることからn型ドーパント濃度が抵抗率8mΩcm〜10mΩcmに相当する濃度、炭素濃度が1.0×1016〜1.0×1017atoms/cm、酸素濃度が1.4×1018〜1.6×1018atoms/cmの範囲にて高ゲッタリング能力の維持が可能である。
さらに、本発明は、固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子のシリコン基板であって、炭素を添加したCZ結晶およびその直上に形成したシリコンエピタキシャル層を形成し、エピタキシャル層の直下にゲッタリングシンクを形成することを特徴とする固体撮像素子シリコン基板の製造方法とすることができる。
この本発明では、CZ結晶に炭素を添加することによって固体撮像素子の製造プロセス(熱処理プロセス)を利用してエピタキシャル層の直下にゲッタリングシンクを形成しデバイス工程での重金属汚染を除去できるため電気特性などの品質を向上させることができる。
本発明は、固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子のシリコン基板であって、炭素が1.0×1016〜1.0×1017atoms/cm添加されたn型ドーパント濃度が抵抗率<10mΩcmのCZ結晶を基板とした炭素、酸素によるゲッタリングシンクを形成することを特徴とする固体撮像素子シリコン基板の製造方法とすることができる。
また、この本発明では、撮像素子デバイス工程においてエピタキシャル層の直下に高密度かつ2次転位をともなう微小な酸素析出物を形成し低温化した熱処理工程においても十分なゲッタリング能力を保持できる。
固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子のシリコン基板であって、炭素を添加したCZ結晶である。ここで炭素濃度が1.0×1016〜1.0×1017atoms/cmおよび酸素濃度が1.4×1018〜1.6×1018atoms/cmによるゲッタリングシンクを形成することを特徴とする固体撮像素子シリコン基板の製造方法とすることができる。
この本発明においても特に熱処理工程の温度帯域が600℃〜700℃である場合、エピタキシャル層直下に高密度な酸素析出物の形成を実現でき高ゲッタリング能力を期待できるため、これらの基板を用いて固体撮像素子を作製した場合は、電気特性を向上させることができる。これにより固体撮像素子の歩留まりを向上させることができる。
本発明の固体撮像素子用シリコン基板は、所定のn型ドーパント濃度・酸素濃度としたCZ結晶、MCZ結晶中に炭素を含有させ、このシリコン基板上にデバイスを載せる製造工程の熱処理工程を利用可能な熱処理条件を設定することによって、ゲッタリング能力の高い炭素・酸素の析出物を形成することができる。
従って、埋め込みフォトダイオードの直下からシリコン基板の全厚にわたって拡がるゲッタリングシンクを形成できるから、特にデバイス工程におけるn+エピタキシャル層より表面デバイス側への重金属拡散が抑制されてデバイスでの欠陥が回避される結果、電気特性の良好な高品質の固体撮像素子を低コストで提供することが可能になる。
本発明に係るシリコン基板の製造方法の一実施形態を示す正断面図である。 固体撮像素子の製造手順を示す図である。 本発明の実施例における熱処理を説明する図である。 CZ引上げ炉の縦断面図である。 水素添加による引き上げ速度領域の変化を示す模式図である。 固体撮像素子の分光特性を示す図である。
符号の説明
1…シリコン基板
2A,2B…エピタキシャル層

Claims (6)

  1. CZ法によりリン(P)が濃度1.0×10 16 〜1.0×10 18 atoms/cm としてドープされたnシリコン単結晶を育成し、該シリコン単結晶をスライスして、その表面に濃度1.0×1019atoms/cm以上のリン(P)がドープされたn+エピタキシャル層と、該n+エピタキシャル層上に1.0×1016〜1.0×1018atoms/cmのリン(P)がドープされたnエピタキシャル層とを形成したn/n+/n タイプのシリコン基板の製造方法であって、
    炭素濃度が1.0×10 16 〜1.0×10 17 atoms/cm 、初期酸素濃度が1.4×10 18 〜1.6×10 18 atoms/cm として水素を含む不活性雰囲気中で炭化添加CZシリコン単結晶を引き上げるとともに、
    前記エピタキシャル層成長後に前記酸素析出物を形成する熱処理を温度600℃〜800℃、処理時間0.25時間〜3時間としておこなうことを特徴とするシリコン基板の製造方法。
  2. 前記n+エピタキシャル層が0.2〜0.6μmの膜厚とされることを特徴とする請求項記載のシリコン基板の製造方法。
  3. 前記nエピタキシャル層が2〜10μmの膜厚とされることを特徴とする請求項記載のシリコン基板の製造方法。
  4. 前記シリコン単結晶を引き上げる工程における不活性ガスに水素を添加した雰囲気の気圧を、減圧の1.33kPa〜26.7kPaとし、前記雰囲気中の水素ガス濃度を3体積%〜20体積%とするとともに、
    COPおよび転位クラスタを含まずかつ格子間シリコン優勢領域(PI領域)の単結晶を引き上げ可能な引き上げ速度の範囲として炭化添加CZシリコン単結晶を引き上げることを特徴とする請求項1から3のいずれか記載のシリコン基板の製造方法。
  5. 前記酸素析出物を形成する熱処理を、酸素と、アルゴンまたは窒素とされた不活性ガスとの混合雰囲気中でおこなうことを特徴とする請求項1から3のいずれか記載のシリコン基板の製造方法。
  6. 請求項からのいずれか記載の製造方法により製造され、固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリングシンクを形成してなることを特徴とする固体撮像素子のシリコン基板。
JP2008054840A 2008-03-05 2008-03-05 シリコン基板とその製造方法 Active JP5401808B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008054840A JP5401808B2 (ja) 2008-03-05 2008-03-05 シリコン基板とその製造方法
EP09003023A EP2112254A3 (en) 2008-03-05 2009-03-03 Silicon substrate and manufacturing method thereof
US12/396,656 US8101508B2 (en) 2008-03-05 2009-03-03 Silicon substrate and manufacturing method thereof
TW098106830A TWI442478B (zh) 2008-03-05 2009-03-03 矽基板及其製造方法
KR1020090018562A KR101028683B1 (ko) 2008-03-05 2009-03-04 실리콘 기판과 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054840A JP5401808B2 (ja) 2008-03-05 2008-03-05 シリコン基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2009212351A JP2009212351A (ja) 2009-09-17
JP5401808B2 true JP5401808B2 (ja) 2014-01-29

Family

ID=41185203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054840A Active JP5401808B2 (ja) 2008-03-05 2008-03-05 シリコン基板とその製造方法

Country Status (1)

Country Link
JP (1) JP5401808B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772491B2 (ja) 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP2014078667A (ja) * 2012-10-12 2014-05-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
JP4013276B2 (ja) * 1997-02-17 2007-11-28 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
JP2003100760A (ja) * 2001-09-19 2003-04-04 Wacker Nsce Corp エピタキシャルシリコンウェハおよびその製造方法
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法

Also Published As

Publication number Publication date
JP2009212351A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP5568837B2 (ja) シリコン基板の製造方法
JP5343371B2 (ja) シリコン基板とその製造方法
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
US20090226736A1 (en) Method of manufacturing silicon substrate
TW201003746A (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
TWI442478B (zh) 矽基板及其製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5545293B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ
JP2011054622A (ja) シリコン基板とその製造方法
JP2011023533A (ja) シリコン基板とその製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5401808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250