KR101028683B1 - 실리콘 기판과 그 제조 방법 - Google Patents

실리콘 기판과 그 제조 방법 Download PDF

Info

Publication number
KR101028683B1
KR101028683B1 KR1020090018562A KR20090018562A KR101028683B1 KR 101028683 B1 KR101028683 B1 KR 101028683B1 KR 1020090018562 A KR1020090018562 A KR 1020090018562A KR 20090018562 A KR20090018562 A KR 20090018562A KR 101028683 B1 KR101028683 B1 KR 101028683B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
atoms
less
silicon
carbon
Prior art date
Application number
KR1020090018562A
Other languages
English (en)
Other versions
KR20090095514A (ko
Inventor
가즈나리 구리타
슈이치 오모테
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008054841A external-priority patent/JP5401809B2/ja
Priority claimed from JP2008054840A external-priority patent/JP5401808B2/ja
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20090095514A publication Critical patent/KR20090095514A/ko
Application granted granted Critical
Publication of KR101028683B1 publication Critical patent/KR101028683B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

이 실리콘 기판은, CZ 법에 의해 인 (P) 이 도프됨과 함께 탄소 농도 및 초기 산소 농도를 특정값으로 하여 육성된 실리콘 단결정으로 제조된 실리콘 기판이다. 이 실리콘 기판에는, 표면에 특정 농도 이상의 P 가 도프된 n+ 에피텍셜층 또는 n+ 주입층이 형성되어 있다. 또한, 이들 n+ 층 위에는 특정 농도의 P 가 도프된 n 에피텍셜층이 형성되어 있다.
실리콘 단결정, 실리콘 기판, CZ 법, 에피텍셜층, 게터링능

Description

실리콘 기판과 그 제조 방법{SILICON SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 실리콘 기판과 그 제조 방법에 관한 것이다. 특히, 게터링 (gettering) 능을 향상시켜, 고체 촬상 소자의 제조에 제공되는 고체 촬상 소자용 실리콘 기판에 이용하기에 바람직한 기술에 관한 것이다.
본원은, 2008년 3월 5일에 출원된 일본 특허출원 제 2008-054840 호, 및 2008년 3월 5일에 출원된 일본 특허출원 제 2008-054841 호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
고체 촬상 소자는, CZ (초크랄스키) 법 등에 의해 인상된 실리콘 단결정으로부터 슬라이스한 실리콘 기판에 회로를 형성함으로써 제조되는 것이다. 실리콘 기판에 중금속이 불순물 혼입된 경우, 백상 (白傷) 결함의 발생 등에 의해, 고체 촬상 소자의 전기 특성이 현저히 열화된다.
실리콘 기판에 중금속이 불순물 혼입되는 요인으로서 이하의 2 가지 요인을 들 수 있다. 첫째로 들 수 있는 요인은, 단결정 인상, 슬라이스, 모따기, 및 연마 (硏磨), 연삭 (硏削) 및 에칭 등의 표면 처리로 이루어지는 실리콘 기판의 제 조 공정에 있어서의 금속 오염이다. 둘째로 들 수 있는 요인은, 실리콘 기판에 회로를 형성하는 등의 디바이스 공정인 고체 촬상 소자의 제조 공정에 있어서의 중금속 오염이다.
그래서, 이들 중금속의 혼입을 방지하기 위하여 종래부터, 실리콘 기판에 산소 석출물을 형성하는 IG (인트린식 게터링) 법, 실리콘 기판의 이면에 백사이드 데미지 등의 게터링 사이트를 형성하는 EG (익스트린식 게터링) 법이 이용되고 있다.
고체 촬상 소자의 전기 특성에 영향을 주는, 암전류에 의해 발생하는 백상 결함의 저감을 목표로 하기 위하여, 탄소 이온 주입하는 기술이 일본 공개특허공보 평6-338507 호 및 일본 공개특허공보 2002-353434 호에 기재되어 있다. 또한, 일본 공개특허공보 2006-313922 호의 [0005] 단에 EG 법의 예가 기재되어 있다. 또한, 일본 공개특허공보 2006-313922 호에 탄소 이온 주입에 관한 기술이 기재되어 있다.
이와 같이, 고체 촬상 소자에 사용되는 실리콘 기판으로서, 에피택셜 성장 전에 산소 석출 열처리를 실시하여 산소 석출물을 형성하는 인트린식 게터링법에 의해 얻어진 실리콘 기판이 이용되고 있다. 혹은 실리콘 기판에 탄소 이온 등의 이온을 이온 주입하는 이온 주입법에 의해 얻어진 실리콘 기판이 이용되고 있다.
그러나, CCD (Charge Coupled Device) 나 CIS (CM0S 이미지 센서) 와 같은 고속 동작하는 소자의 제조에 있어서, n/n+/n 타입의 기판을 제조하는 경우에는, 소자 특성이 저하되어 버린다는 문제가 있었다. 요컨대, n 타입의 실리콘 CZ 기판 상에 n+ 타입의 에피텍셜 실리콘층 (또는 n+ 타입층), n 타입의 에피텍셜 실리콘층을 적층한 기판으로 고체 촬상 소자를 제조하는 경우에는, 고체 촬상 소자의 심장부인 포토 다이오드의 전하가 쌓이는 부분, 즉 n+ 타입의 에피텍셜 실리콘층 (또는 n+ 타입층) 이 인 게터가 되고, 이 부분에 오염된 중금속이 편석 (偏析) 되어, 소자 특성이 저하되어 버린다.
여기서, n 타입이란, 인 (P) 농도 1.0×1016atoms/㎤ ∼ 1.0×1018atoms/㎤ 정도에 상당하는 것이다. n+ 타입이란, 인 (P) 농도 1.0×1018atoms/㎤ ∼ 1.0×1020atoms/㎤ 정도에 상당하는 것이다. n- 타입이란, 인 (P) 농도 1.0×1014atoms/㎤ ∼ 1.0×1016atoms/㎤ 정도에 상당하는 것이다. n+ 타입이란, 저항률 8×10-3Ω㎝ ∼ 10×10-3Ω㎝ 정도에 상당하는 것이다. n- 타입이란, 저항률 0.1Ω㎝ ∼ 100Ω㎝ 정도에 상당하는 것이다. n++ 타입이란, 저항률 0.1×10-3Ω㎝ ∼ 0.01×10-3Ω㎝ 정도에 상당하는 것이다.
또한, 인트린식 게터링법의 경우에는, 실리콘 기판에 미리 산소 석출물을 형성할 필요가 있다. 이 때문에 인트린식 게터링법에서는, 다단계의 열처리 공정이 필요하여, 제조 비용의 증가가 우려된다. 또한 인트린식 게터링법에서는, 고온 장시간의 열처리가 필요하므로, 이 열처리 공정 중이나 공정 사이에 있어서의 실리콘 기판에 대한 금속 오염의 증가도 우려된다.
한편, 익스트린식 게터링법의 경우에는, 이면에 백사이드 데미지 등을 형성한다. 요컨대, 익스트린식 게터링법에서는, 가공 공정 중에 금속 오염이 발생하여 디바이스의 불량 요인을 형성하는 등의 단점이 있다.
또한, 일본 공개특허공보 2002-353434 호와 같이 고온의 열처리가 탄소 주입 기판에 실시된 경우, 탄소 주입으로 형성된 결정 결함 (결정 격자 변형 등) 이 완화되어 게터링 싱크로서의 기능이 저하될 것이 우려된다.
고체 촬상 소자에 사용되는 실리콘 기판으로서, 에피택셜 성장 전에 산소 석출 열처리를 실시하여 산소 석출물을 형성하는 인트린식 게터링법에 의해 얻어진 실리콘 기판, 혹은 실리콘 기판에 탄소 이온 등의 이온을 이온 주입하는 이온 주입법에 의해 얻어진 실리콘 기판이 있다. 이들은, 양자 모두 실리콘 기판의 제작 공정 중에 중금속 오염이 우려된다. 한편, 익스트린식 게터링법에 의해 얻어진 실리콘 기판의 경우에는, 이면에 백사이드 데미지 등을 형성한다. 이로부터, 익스트린식 게터링법에 의해 얻어진 실리콘 기판의 경우, 디바이스 공정 중에 이면으로부터 파티클이 발생하여, 디바이스의 불량 요인을 형성하는 등의 단점이 있다.
또한, 탄소 등의 이온 주입에 의해 실리콘 기판에 게터링층을 형성한 경우, 디바이스 공정 등의 후공정에 있어서의 열처리에 의해, 게터링 싱크가 되는 탄소 등이 확산되어 그 농도가 저하되는 경향이 있다. 그리고, 결과적으로 실리콘 기판이 충분한 게터링능을 발현할 수 없게 되어 버릴 가능성이 있다는 문제가 있었다.
본 발명은, 상기의 사정을 감안하여 이루어진 것으로서, 제조 비용의 삭감을 도모하는 것, 고체 촬상 소자에 있어서의 디바이스 공정에 있어서의 게터링능의 저하를 방지하는 것, 고체 촬상 소자에 있어서의 게터링 능력의 확실성과 그 향상을 도모하는 것, 고체 촬상 소자에 있어서의 금속 오염의 저감을 도모하는 것, 및 고체 촬상 소자에 있어서의 수율의 향상을 도모하는 것이 가능한 실리콘 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 제 1 실리콘 기판은, CZ 법에 의해 인 (P) 이 도프됨과 함께 탄소 농도가 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 초기 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하가 되도록 하여 육성된 실리콘 단결정으로 제조된 실리콘 기판으로서,
표면에 농도 1.0×1018atoms/㎤ 이상의 인 (P) 이 도프된 n+ 에피텍셜층과, n+ 에피텍셜층 상에 1.0×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 인 (P) 이 도프된 n 에피텍셜층을 형성함으로써 상기 과제를 해결하였다.
본 발명의 제 1 실리콘 기판은 상기 n+ 에피텍셜층을 0.2㎛ 이상 또한 0.6㎛ 이하의 막두께로 할 수 있다.
본 발명의 제 1 실리콘 기판은 상기 n 에피텍셜층을 2㎛ 이상 또한 10㎛ 이하의 막두께로 할 수 있다.
본 발명의 제 1 실리콘 기판의 제조 방법은, CZ 법에 의해 P 를 도프함과 함께 탄소 농도를 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 초기 산소 농도를 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하로 하여 실리콘 단결정을 육성하고, 실리콘 단결정을 슬라이스하는 준비 공정과,
그 슬라이스된 실리콘 단결정의 표면에 농도 1.0×1018atoms/㎤ 이상의 인 (P) 이 도프된 n+ 에피텍셜층을 형성하는 공정과, n+ 에피텍셜층 상에 1×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 P 가 도프된 n 에피텍셜층을 형성하는 공정을 가짐으로써 상기 과제를 해결하였다.
본 발명의 제 1 실리콘 기판의 제조 방법에서는, 상기 n+ 에피텍셜층을 0.2㎛ 이상 또한 0.6㎛ 이하의 막두께로 할 수 있다.
본 발명의 제 1 실리콘 기판의 제조 방법에서는, 상기 n 에피텍셜층을 2㎛ 이상 또한 10㎛ 이하의 막두께로 하는 것이 가능하다.
본 발명의 고체 촬상 소자용의 제 1 실리콘 기판은, 상기 중 어느 것에 기재된 제 1 실리콘 기판의 제조 방법에 의해 제조되어 이루어지면 된다.
여기서, 상기의 산소 농도는 ASTM F121-1979 에 의해 측정하는 것이다.
또한, 상기 탄소 농도는 적외선 흡수 측정에 의해 측정하는 것이다.
또한, n 타입, n+ 타입 및 n- 타입의 인 (P) 농도는 2 차 이온 질량 분석에 의해 측정하는 것이다.
또한, n 타입, n+ 타입, 및 n- 타입의 저항률은 4 탐침 저항률 측정 장치에 의해 측정하는 것이다.
본 발명에 관련된 고체 촬상 소자의 제조에 적합한 제 1 실리콘 기판은, 탄소 첨가에 의한 석출물의 핵 (중금속의 게터링 싱크) 을 갖고 바로 위에 실리콘 에피텍셜층을 형성한 것이다.
이와 같은 제 1 실리콘 기판을 고체 촬상 소자의 제조에 사용하면, 탄소를 도프한 기판 부분에서 중금속을 게터링하여, 인 게터가 되는 n+ 에피텍셜층에 오염된 중금속이 편석되는 것을 방지할 수 있다. 이로써, 고체 촬상 소자를 구성하는 트랜지스터 및 매립형 포토 다이오드에 중금속 오염 기인의 결함이 생기지 않게 되어 고체 촬상 소자의 백상 결함 등의 발생을 미연에 막을 수 있어, 고체 촬상 소자의 수율을 향상시킬 수 있다.
본 발명의 제 2 실리콘 기판은, CZ 법에 의해 인 (P) 이 도프됨과 함께 탄소 농도가 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 초기 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하가 되도록 하여 육성된 실리콘 단결정으로 제조된 실리콘 기판으로서,
표면에 농도 1.0×1018atoms/㎤ 이상의 n 형 도펀트가 이온 주입된 n+ 주입층과, n+ 주입층 상에 1.0×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 n 형 도펀트가 도프된 n 에피텍셜층을 형성함으로써 상기 과제를 해결하였다.
본 발명의 제 2 실리콘 기판은 상기 n+ 주입층을 표층에서 0.2㎛ 이상 또한 0.6㎛ 이하로 할 수 있다.
본 발명의 제 2 실리콘 기판은 상기 n 에피텍셜층을 2㎛ 이상 또한 10㎛ 이하의 막두께로 할 수 있다.
본 발명의 제 2 실리콘 기판의 제조 방법은, CZ 법에 의해 인 (P) 을 도프 함과 함께 탄소 농도를 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 초기 산소 농도를 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하로 하여 실리콘 단결정을 육성하고, 실리콘 단결정을 슬라이스하는 준비 공정과,
그 슬라이스된 실리콘 단결정의 표면에 농도 1.0×1018atoms/㎤ 이상의 n 형 도펀트를 이온 주입하여 n+ 주입층을 형성하는 주입 공정과,
n+ 주입층 상에 1.0×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 n 형 도펀트가 도프된 n 에피텍셜층을 형성하는 에피텍셜 공정을 가짐으로써 상기 과제를 해결하였다.
본 발명의 제 2 실리콘 기판의 제조 방법에서는, 상기 n+ 주입층을 표층에서 0.2㎛ 이상 또한 0.6㎛ 이하로 할 수 있다.
본 발명의 제 2 실리콘 기판의 제조 방법에서는, 상기 n 에피텍셜층을 2㎛ 이상 또한 10㎛ 이하의 막두께로 하는 것이 가능하다.
본 발명의 제 2 실리콘 기판의 제조 방법에서는, 상기 주입 공정 후에 950℃ 이상 또한 1200℃ 이하의 회복 열처리 공정을 가질 수 있다.
본 발명의 제 2 실리콘 기판의 제조 방법에서는, 상기 준비 공정 후에 600℃ 이상 또한 800℃ 이하, 15 분 이상 또한 4 시간 이하의 게터링 현재화 (顯在化) 열처리 공정을 갖는 것이 가능하다.
본 발명의 고체 촬상 소자용의 제 2 실리콘 기판은, 상기의 어느 한 기재의 제 2 실리콘 기판의 제조 방법에 의해 제조되어 이루어지면 된다.
본 발명에 관련된 고체 촬상 소자의 제조에 적합한 제 2 실리콘 기판은, 탄소 첨가에 의한 석출물의 핵 (중금속의 게터링 싱크) 을 갖고 바로 위에 실리콘 에피텍셜층을 형성한 것이다.
이와 같은 제 2 실리콘 기판을 고체 촬상 소자의 제조에 사용하면, 탄소를 도프한 기판 부분에서 중금속을 게터링하여, 인 게터가 되는 n+ 주입층에 오염된 중금속이 편석되는 것을 방지할 수 있다. 또한, 게터링을 띠는 부분이 이온 주입에 의해 형성되지 않고, 에피텍셜층 앞의 기판 전체 두께에 걸쳐 존재한다. 이 때문에, 제 2 실리콘 기판에서는, 후공정에 있어서의 특정 열처리 조건의 열처리에 의해 탄소 등이 확산되어 그 농도가 저하되어, 게터링능이 저하되는 일이 없다. 이로써, 고체 촬상 소자를 구성하는 트랜지스터 및 매립형 포토 다이오드에 중금속 오염 기인의 결함이 생기지 않게 되어 고체 촬상 소자의 백상 결함 등의 발생을 미연에 막을 수 있어, 고체 촬상 소자의 수율을 향상시킬 수 있다.
따라서, 본 발명에 의하면, 높은 게터링능을 유지할 수 있기 때문에, 금속 오염의 영향을 저감 가능한 제 1 실리콘 기판 및 제 2 실리콘 기판을 제공할 수 있다. 이들 실리콘 기판 및 그 제조 방법에 의해, 제조 비용, 디바이스 공정에 있어서의 파티클 발생 등의 문제점을 해결할 수 있다는 효과를 발휘할 수 있다.
(제 1 실시형태)
이하, 본 발명에 관련된 실리콘 기판의 제 1 실시형태를 도면에 기초하여 설명한다.
도 1a 내지 도 1d 는, 제 1 실시형태에 있어서의 실리콘 기판의 제조 방법의 각 공정에 있어서의 실리콘 기판을 나타내는 정단면도이며, 도 1a 내지 도 1d 에 있어서 부호 11 은 실리콘 기판이다.
도 1a 내지 도 1d 에 나타내는 예의 실리콘 기판 (11) 을 얻으려면, 먼저 예를 들어 석영 도가니 내에 실리콘 결정의 원료인 폴리실리콘을 적층 배치한다. 또한, 이 폴리실리콘 표면 상에 그라파이트 분말을 적량 도포한다. 그리고, 동시에 도펀트로서 B (보론) 을 투입하고, 예를 들어 초크랄스키법 (CZ 법) 에 따라, 탄소를 첨가한 CZ 결정을 후술하는 바와 같이 수소 분위기에서 인상한다.
또한, CZ 결정이란, 자기장 인가 CZ 결정도 포함한 초크랄스키법으로 제조된 결정의 호칭이다.
여기서, 보론을 함유하는 p 형의 실리콘 단결정이란, 원료 단계에서 탄소를 첨가하고, 탄소 첨가 원료로부터 실리콘 단결정을 제조함과 함께, 그 산소 농도 Oi 를 제어하여 인상된 것이다. 이 탄소 첨가 고농도 보론 CZ 실리콘 단결정으로부터, 도 1a 에 나타내는, 탄소를 함유하는 실리콘 기판 (11) 이 얻어진다.
실리콘 기판 (웨이퍼) (11) 의 가공 방법은 통상적인 방법에 따라, 먼저 ID 톱 또는 와이어톱 등의 절단 장치에 의해 실리콘 단결정을 슬라이스하여 실리콘 웨이퍼를 얻는다. 그리고, 얻어진 실리콘 웨이퍼를 어닐링한 후, 표면의 연마·세정 (洗淨) 등을 행하는 표면 처리 공정에 제공한다. 또한, 이들 공정 외에도 랩핑, 세정, 연삭 등 여러 가지의 공정이 있고, 공정 순서의 변경, 생략 등 목적에 따라 적절히 공정은 변경 사용된다.
얻어진 실리콘 기판 (11) 은, 인 (P) 농도가 n 타입에 상당하는 농도이며, 농도가 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하인 탄소 및 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하인 산소를 함유한다.
탄소 농도는 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하인 것이 바람직하고, 1.0×1016atoms/㎤ 이상 또한 1.0×1017atoms/㎤ 이하인 것이 보다 바람직하다.
탄소는 고용 형태로 실리콘에 함유되므로, 실리콘 격자 중에 탄소를 실리콘과 치환하는 형태로 도입된다. 즉, 탄소의 원자 반경은 실리콘 원자와 비교하여 작기 때문에 치환 위치에 탄소를 배위 (配位) 한 경우, 결정의 응력장은 압축 응력장이 되어 격자간의 산소 및 불순물이 압축 응력장에 포획 (捕獲) 되기 쉬워진다. 이 치환 위치 탄소를 기점으로, 예를 들어 디바이스 공정에 있어서, 전위를 수반하는 산소와의 석출물이 고밀도로 발현하기 쉬워져, 실리콘 기판 (11) 에 높은 게터링 효과를 부여할 수 있다.
탄소의 첨가 농도는 상기 서술한 범위로 규제할 필요가 있다. 왜냐하면, 탄소 농도가 상기의 범위 미만에서는, 탄소·산소계 석출물의 형성 촉진이 활발해지지 않기 때문에, 상기한 고밀도의 탄소·산소계 석출물의 형성을 실현할 수 없다.
한편, 탄소의 첨가 농도가 상기의 범위를 초과하면, 탄소·산소계 석출물의 형성이 촉진되어 고밀도의 탄소·산소계 석출물이 얻어지지만, 석출물의 사이즈가 억제되는 결과, 석출물 주위의 변형이 약해지는 경향이 강해진다. 따라서, 변형의 효과가 약하므로 불순물을 포획하기 위한 효과가 감소된다.
또한, 실리콘 기판 (11) 중의 산소 농도를 상기의 범위로 규제할 필요가 있다. 왜냐하면, 산소 농도가 상기의 범위 미만에서는, 탄소·산소계 석출물의 형성이 촉진되지 않기 때문에, 상기한 고밀도의 석출물이 얻어지지 않는다.
한편, 상기의 범위를 초과하면, 산소 석출물의 사이즈가 감소하여 모체 (母體) 실리콘 원자와 석출물 계면에 있어서의 변형의 효과가 완화된다. 따라서, 변형에 의한 게터링 효과가 저하될 것이 우려되기 때문이다.
또한, 이와 같은 탄소 농도, 산소 농도로 함으로써, 보론 (B) 등을 도프한 p 타입의 실리콘 기판에 비하여, 산소 석출물 형성이 약한 인 도프한 n 타입의 실리 콘 기판이어도, 탄소·산소에 의한 복합 결함 형성을 촉진하여, 충분한 게터링능을 얻을 수 있다.
다음으로, 탄소 첨가 CZ 결정인 상기 실리콘 기판 (11) 의 표면을 경면 (鏡面) 가공하고 나서, 에피텍셜층을 성장시키기 위하여, 예를 들어 SC1 및 SC2 를 조합한 RCA 세정을 실시한다. 그 후, 실리콘 기판 (11) 을 에피택셜 성장로에 장착해 넣고, 각종 CVD 법 (화학 기상 성장법) 을 이용하여, 도 1b 에 나타내는 바와 같이, n+ 타입인 n+ 에피텍셜층 (12A) 을 성장시킨다.
여기서, n+ 에피텍셜층 (12A) 의 두께는, 고체 촬상 소자의 분광 감도 특성에 관한 설정으로부터, 0.1㎛ 이상 또한 0.6㎛ 이하의 범위로 하는 것이 바람직하다.
여기서, n+ 에피텍셜층 (12A) 의 두께는 고체 촬상 소자의 분광 감도 특성에 의해 결정된다. 고체 촬상 소자의 분광 감도 특성은, 도 6 에 나타내는 바와 같이, 고체 촬상 소자가 검출하는 파장의 피크가 일점쇄선으로 나타낸 단파장측의 특성을 갖는 경우부터, 파선으로 나타내는 가시광에 대응하는 경우, 실선으로 나타내는 적외선측에 대응하는 경우에 각각 대응하는 것이 바람직하다. 이와 같은 분광 감도 특성은, 막두께가 얇은 경우에서 두꺼운 경우로 설정되고, 상기 에피텍셜층의 두께는 상기의 범위로 하는 것이 바람직하다.
다음으로, 동일하게 하여, 도 1c 에 나타내는 바와 같이, n+ 에피텍셜층 (12A) 위에 n 타입인 n 에피텍셜층 (12B) 을 성장시킨다.
여기서, n 에피텍셜층 (12B) 의 두께는, 고체 촬상 소자의 분광 감도 특성에 관한 설정으로부터, 2㎛ 이상 또한 10㎛ 이하의 범위로 하는 것이 바람직하다.
에피텍셜층 (12A), 에피텍셜층 (12B) 을 형성한 n/n+/n 타입의 제 1 실리콘 기판 (반도체 기판) (13) 은, 도 1d 에 나타내는 바와 같이, 에피텍셜층 (12B) 상에 필요에 따라 산화막 (14), 추가로 질화막 (폴리실리콘 게이트막) (15) 을 형성하고 나서, 후술하는 디바이스 공정에 제공된다. 그리고, 디바이스 공정에 있어서 에피텍셜층 (12B) 에 매립형 포토 다이오드를 형성함으로써, 고체 촬상 소자 (16) 가 된다.
또한, 산화막 (14) 및 질화막 (15) 의 두께는 전송 트랜지스터의 구동 전압을 설계할 때의 제약으로부터 결정하는 것이 바람직하다. 구체적으로는, 산화막 (14) 의 두께를 50㎚ 이상 또한 100㎚ 이하로 하는 것이 바람직하다. 또한, 질화막 (15), 구체적으로는 고체 촬상 소자에 있어서의 폴리실리콘 게이트막 (15) 의 두께를 1.0㎛ 이상 또한 2.0㎛ 이하로 하는 것이 바람직하다.
여기서, 디바이스 공정에 제공되는 제 1 실리콘 기판 (13) 의 실리콘 기판 (11) 은 도펀트 그리고 고용 탄소를 함유하는 CZ 결정이다. 이 CZ 결정에서는, 결정 성장 중에 형성된 산소 석출핵 (析出核), 혹은 산소 석출물이 에피택셜 성장시의 열처리에 의해 슈링크된다. 이 때문에, 제 1 실리콘 기판 (13) 단계의 실리콘 기판 (11) 에는, 현재화된 산화 석출물은 광학 현미경으로는 관찰되지 않는다.
중금속을 게터링하기 위한 게터링 싱크를 확보하기 위해서는, 에피텍셜층 (12A), 에피텍셜층 (12B) 성장 후에, 이하의 조건을 부여함으로써 추가적인 산소 석출물의 석출 촉진을 기대할 수 있다. 온도 조건이 바람직하게는 600℃ 이상 또한 800℃ 이하 정도에서, 0.25 시간 이상 또한 3 시간 이하의 저온 열처리를 실시하고, 치환 위치 탄소를 기점으로 하여 탄소·산소계의 산소 석출물 (17) 을 석출시키면 된다.
또한, 본 발명에 있어서 탄소·산소계 석출물이란, 적어도 탄소를 함유한 복합체 (클러스터) 인 석출물을 의미한다.
이 산소 석출물 (17) 은, 고용 탄소를 함유하는 제 1 실리콘 기판 (13) 을 출발재 (出發材) 로 하면, 디바이스 공정의 초기 단계를 거치는 과정에서 제 1 실리콘 기판 (13) 의 전체에 걸쳐 자연 발생적으로 석출된다. 이 때문에, 디바이스 공정에서의 금속 오염에 대한 게터링 능력이 높은 게터링 싱크를 에피텍셜층의 바로 아래부터 실리콘 기판 (11) 의 전체 두께에 걸쳐 형성할 수 있다. 따라서, 에피텍셜층의 근접 영역에 있어서의 게터링이 실현된다.
이 게터링을 실현하려면, 탄소·산소계의 복합체인 산소 석출물 (BMD: Bulk Micro Defect) (17) 은 사이즈가 10㎚ 이상 또한 100㎚ 이하이며, 또한 실리콘 기판 (11) 중에 1.0×106개/㎤ 이상 또한 1.0×1011개/㎤ 이하로 존재하는 것이 바람직하다.
또한, 이 경우의 BMD 사이즈란, 실리콘 기판의 두께 방향 단면의 TEM 관찰 이미지에 있어서의 석출물의 대각선 길이를 의미하고, 관찰 시야 내의 석출물의 평균치로 나타내는 것으로 한다.
산소 석출물 (17) 의 사이즈를 상기의 범위 중 하한 이상으로 하는 것은, 모체 실리콘 원자와 산소 석출물의 계면에 생기는 변형의 효과를 이용하여 격자간 불순물 (예를 들어 중금속 등) 을 포획 (게터링) 하는 확률을 증가시키기 위해서이다. 또한, 산소 석출물 (17) 의 사이즈가 상기의 범위 이상이면, 기판 강도가 저하되거나, 혹은 에피텍셜층에서의 전위 발생 등의 영향이 나오기 때문에, 바람직하지 않다.
또한, 산소 석출물 (17) 의 실리콘 기판 중에 있어서의 밀도는, 실리콘 결정 중에 있어서의 중금속의 포획 (게터링) 은, 모체 실리콘 원자와 산소 석출물의 계면에 생기는 변형 및 계면 준위 밀도 (체적 밀도) 에 의존하기 때문에, 상기의 범위로 하는 것이 바람직하다.
또한, 상기한 디바이스 공정으로서는, 고체 촬상 소자의 일반적인 제조 공정을 채용할 수 있다. 그 일례로서 CCD 디바이스의 제조 공정을 도 2a ∼ 도 2f 에 나타내지만, 특별히 도면의 공정에 한정할 필요는 없다.
즉, 디바이스 공정은, 먼저 도 2a 에 나타내는 바와 같이, 도 1c 에 나타낸 실리콘 기판 (11) 위에 n+ 타입 및 n 타입의 에피텍셜층 (12A) 및 에피텍셜층 (12B) 을 형성한 반도체 기판 (13) 을 준비한다. 그리고, 도 2b 에 나타내는 바와 같이, 이 에피텍셜층 (12B) 의 소정 위치에 제 1 의 p 형 웰 영역 (111) 을 형성한다. 그 후, 도 2c 에 나타내는 바와 같이, 표면에 게이트 절연막 (112) 을 형성한다. 동시에, 제 1 의 p 형 웰 영역 (111) 의 내부에 이온 주입에 의해 n 형 및 p 형의 불순물을 선택적으로 주입한다. 이와 같이 하여, 수직 전송 레지스터를 구성하는 n 형의 전송 채널 영역 (113), p 형의 채널 스톱 영역 (114) 및 제 2 의 p 형 웰 영역 (115) 을 각각 형성한다.
다음으로, 도 2d 에 나타내는 바와 같이, 게이트 절연막 (112) 의 표면의 소정 위치에 전송 전극 (116) 을 형성한다. 그 후, 도 2e 에 나타내는 바와 같이, n 형의 전송 채널 영역 (113) 과 제 2 의 p 형 웰 영역 (115) 사이에 n 형 및 p 형의 불순물을 선택적으로 주입한다. 이와 같이 하여, p 형의 정전하 축적 영역 (117) 과 n 형의 불순물 확산 영역 (118) 을 적층시킨 포토 다이오드 (119) 를 형성한다.
또한, 도 2f 에 나타내는 바와 같이, 표면에 층간절연막 (120) 을 형성한 후, 포토 다이오드 (119) 의 바로 상방을 제외한 층간절연막 (120) 의 표면에 차광막 (遮光膜) (121) 을 형성함으로써, 고체 촬상 소자 (110) 를 제조할 수 있다.
상기의 디바이스 공정에 있어서는, 예를 들어 게이트 산화막 형성 공정, 소자 분리 공정 및 폴리실리콘 게이트 전극 형성에 있어서, 600℃ ∼ 1000℃ 정도의 열처리가 행해지는 것이 통례이다. 이 열처리에 있어서, 상기 서술한 산소 석출물 (17) 의 석출을 도모할 수 있고, 이후의 공정에 있어서 게터링 싱크로서 작용시킬 수 있다. 이 게터링 싱크에 의해, 인 게터가 되는 n+ 에피텍셜층 (12A) 에 중금속이 편석되지 않아, 소자 특성이 악화되는 것을 방지할 수 있다.
또한, 이들 디바이스 공정에 있어서의 열처리 조건은 도 3 에 나타내는 각 조건에 대응하는 것이다.
구체적으로는, 에피텍셜층 (12A), 에피텍셜층 (12B) 을 성막한 제 1 실리콘 기판 (13) 에 대하여, 도 3 에 나타내는 개시로부터, 단계 1A, 단계 2A, 단계 3A, 단계 4A, 단계 5A 의 각각이 포토 다이오드 및 전송용의 트랜지스터 형성 공정의 각 공정이 종료된 시점에 대응한다.
또한 상기의 열처리를 디바이스 공정과는 별도로 실시하는 경우에는, 600℃ 이상 또한 800℃ 이하에서, 0.25 시간 이상 또한 3 시간 이하의 조건으로, 산소와, 아르곤, 질소 등의 불활성 가스의 혼합 분위기 중에서 실시하는 열처리가 바람직하다. 이 열처리에 의해, 실리콘 기판에 IG (게터링) 효과를 갖게 할 수 있다.
또한, IG 효과를 갖게 하는 열처리가, 디바이스 공정인지 그것보다 이전인지에 상관없이, 이 열처리가 상기의 온도 범위보다 낮으면, 붕소·탄소·산소의 복합체 형성이 부족하여, 기판의 금속 오염이 발생한 경우에 충분한 게터링능을 발현할 수 없기 때문에 바람직하지 않다. 또한 상기의 온도 범위보다 높으면, 산소 석출물의 응집 (凝集) 이 과잉하게 일어나, 결과적으로 게터링 싱크의 밀도가 부족하게 되기 때문에, 바람직하지 않다.
또한, 이 열처리에 있어서는, 600℃, 30 분의 조건과 동등한 석출물 (산소 석출물 등) 의 발현이 가능한 열처리 온도·시간 이상이면, 온도의 상하 및 처리 시간의 증감은 상이한 조건으로 설정하는 것도 가능하다. 또한, 800℃, 4 시간의 조건과 동등한 석출물 (산소 석출물 등) 의 발현이 가능한 열처리 온도·시간 이하이면, 온도의 상하 및 처리 시간의 증감은 상이한 조건으로 설정하는 것도 가능하다.
다음으로, 탄소 첨가 CZ 실리콘 단결정의 인상에 대하여 설명한다. 직경 300㎜ 의 웨이퍼에 대하여 설명하지만, 본 실시형태는 이것에 한정되는 것은 아니다.
도 4 는, 본 실시형태에 있어서의 실리콘 단결정의 제조를 설명하기에 적합한 CZ 노 (爐) 의 종단면도이다. CZ 노는, 챔버 내의 중심부에 배치된 석영 도가니 (도가니)(101) 와, 도가니 (101) 의 외측에 배치된 히터 (102) 를 구비하고 있다. 석영 도가니 (101) 는, 내측에 위치하여 원료 융액 (融液) (103) 을 수용하는 석영 도가니 (101) 를 외측의 흑연 도가니 (101a) 로 유지하는 이중 구조로서, 페데스탈 (pedestal) 이라 불리는 지지축 (101b) 에 의해 회전 및 승강 구동된다. 도가니 (101) 의 상방에는 원통 형상의 열차폐체 (熱遮蔽體) (107) 가 형성되어 있다.
열차폐체 (107) 는, 흑연으로 외각을 만들고, 내부에 흑연 펠트를 충전한 구조이다. 열차폐체 (107) 의 내면은, 상단부에서 하단부에 걸쳐 내경이 점차 감소되는 테이퍼 (taper) 면으로 되어 있다. 열차폐체 (107) 의 상부 외면은 내면에 대응하는 테이퍼면이다. 열차폐체 (107) 의 하부 외면은, 열차폐체 (107) 의 두께를 하방을 향하여 점차 증가시키도록 거의 스트레이트면으로 형성되어 있다.
이 CZ 노는, 예를 들어 목표 직경 (Dc) 이 310㎜, 바디 길이가 예를 들어 1 200㎜ 인 300㎜ 의 실리콘 단결정 육성이 가능한 것이 된다.
열차폐체 (107) 의 사양예 (仕樣例) 를 들면, 다음과 같다. 도가니에 들어가는 부분의 외경은 예를 들어 570㎜, 최하단에 있어서의 최소 내경 S 는 예를 들어 370㎜, 반경 방향의 폭 W 는 예를 들어 100㎜, 역원추대면인 내면의 수직 방향에 대한 기울기 (α) 는 예를 들어 21˚ 로 한다. 또한, 도가니 (101) 의 내경은 예를 들어 650㎜ 이며, 열차폐체 (107) 의 하단의 융액면 (融液面) 으로부터의 높이 H 는 예를 들어 60㎜ 이다.
다음으로, 탄소 첨가 CZ 실리콘 단결정을 육성하기 위한 조업 조건의 설정 방법에 대하여 설명한다.
먼저, 도가니 내에 고순도 실리콘의 다결정을 예를 들어 250㎏ 장착해 넣고, 결정 중의 저항률이 n 타입에 대응하는 농도가 되도록 n 형의 도펀트 (인 (P)) 를 첨가한다.
본 실시형태에 있어서는, 탄소 농도가 상기 서술한 범위가 되도록 실리콘 용융액에 도펀트를 첨가한다. 도펀트로서는 그라파이트 분말 등을 들 수 있다.
또한, 상기 서술한 산소 농도가 되도록, 결정 회전 속도, 도가니 회전 속도, 가열 조건, 인가 자기장 조건 등을 제어한다.
그리고, 장치 내를 불활성 가스 분위기에서, 감압의 1.33㎪ 이상 또한 26.7㎪ 이하 (10 Torr 이상 또한 200 Torr 이하) 로 한다. 그리고, 불활성 가스 (Ar 가스 등) 중에 수소 가스를 3 체적% 이상 또한 20 체적% 이하가 되도록 혼합하여 노 내에 유입시킨다. 이 때 압력은 1.33㎪ (10 Torr) 이상인 것이 바람직하고, 보다 바람직하게는 4㎪ 이상 또한 26.7㎪ 이하 (30 Torr 이상 또한 200 Torr 이하), 더욱 바람직하게는, 4㎪ 이상 또한 9.3㎪ 이하 (30 Torr 이상 또한 70 Torr 이하) 가 바람직하다.
수소의 분압이 낮아지면, 융액 및 결정 중의 수소 농도가 낮아진다. 이것을 방지하기 위하여 상기의 하한의 압력을 규정하였다. 한편, 노 내의 압력이 증대되면 Ar 등의 불활성 가스의 융액 상에서의 가스 유속이 저하됨으로써, 카본 히터나 카본 부재로부터 탈가스된 탄소나, 융액으로부터 증발된 SiO 등의 반응물 가스가 배기되기 어려워진다. 이로써, 결정 중의 탄소 농도가 소망치보다 높아진다. 또한, SiO 가 노 내의 융액 상부의 1100℃ 정도 또는 보다 저온의 부분에 응집됨으로써, 더스트를 발생시키고, 이것이 융액에 낙하되기 때문에 결정의 유전위화 (有轉位化) 를 일으킨다. 이들을 방지하기 위하여 상기의 상한의 압력을 규정하였다.
이어서, 히터 (102) 에 의해 가열하여 실리콘을 용융시켜 융액 (103) 으로 한다. 다음으로, 시드 척 (105) 에 장착한 종결정 (種結晶) 을 융액 (103) 에 침지시키고, 도가니 (101) 및 인상축 (104) 을 회전시키면서 결정 인상을 실시한다. 결정 방위는 {100}, {111} 또는 {110} 의 어느 것으로 하고, 결정 무전위화 (無轉位化) 를 위한 시드 조임을 실시한다. 그 후, 숄더부를 형성시키고, 숄더를 바꾸어 예를 들어 310㎜ 의 목표 바디 직경으로 한다.
그 후에는 일정한 인상 속도로 예를 들어 1200㎜ 까지 바디부를 육성하고, 통상 조건으로 직경을 축소하여 테일 조임을 실시한 후, 결정 성장을 종료한다. 여기서, 인상 속도는 저항률, 실리콘 단결정 직경 사이즈, 사용하는 단결정 인상 장치의 핫 존 구조 (열환경) 등에 따라 적절히 선정된다. 예를 들어, 정성적으로는 단결정면 내에서 0SF 링이 발생하는 영역이 포함되는 인상 속도를 채용할 수 있다. 인상 속도의 하한은 단결정면 내에 0SF 링 영역이 발생하고 또한 전위 클러스터가 발생하지 않는 인상 속도 이상으로 할 수 있다.
또한, 상기 불활성 분위기 중에 있어서의 수소 농도를, 노 내압은 4.0㎪ 이상 또한 9.33㎪ 이하 (30 Torr 이상 또한 70 Torr 이하) 에 대하여 3% 이상 또한20% 이하의 범위로 설정할 수 있다. 노 내압은 1.33㎪ (10 Torr) 이상인 것이 바람직하고, 보다 바람직하게는 4.0㎪ 이상 또한 26.7㎪ 이하 (30 Torr 이상 또한 200 Torr 이하), 더욱 바람직하게는 4.0㎪ 이상 또한 9.3㎪ 이하 (30 Torr 이상 또한 70 Torr 이하) 가 바람직하다.
수소의 분압이 낮아지면, 융액 및 결정 중의 수소 농도가 낮아진다. 이것을 방지하기 위하여 상기의 하한의 압력을 규정하였다. 한편, 노 내의 압력이 증대되면 Ar 등의 불활성 가스의 융액 상에서의 가스 유속이 저하됨으로써, 카본 히터나 카본 부재로부터 탈가스된 탄소나, 융액으로부터 증발된 SiO 등의 반응물 가스가 배기되기 어려워진다. 이로써, 결정 중의 탄소 농도가 소망치보다 높아진다. 또한, SiO 가 노 내의 융액 상부의 1100℃ 정도 또는 보다 저온의 부분에 응집함으로써, 더스트가 발생하고, 이 더스트가 융액에 낙하함으로써 결정의 유전위화를 일으킨다. 이들을 방지하기 위하여 상기의 상한의 압력을 규정하였다. 수소 분압은 40㎩ 이상 또한 400㎩ 이하가 되는 것이 바람직하다.
수소를 함유하는 불활성 분위기 중에서 육성시의 실리콘 단결정 중의 수소 농도는 분위기 중의 수소 분압에 의해 제어할 수 있다. 수소의 결정으로의 도입은, 먼저 분위기 중의 수소가 실리콘 융액에 용해되어 정상 (평형) 상태로 한다. 또한, 결정에 수소를 도입하려면 응고시에 농도 편석에 의해 액상과 고상 중의 수소 농도를 분배한다.
융액 중의 수소 농도는 헨리의 법칙으로부터 기상 중의 수소 분압에 의존하여 정해진다. 응고 직후의 결정 중 수소 농도는 분위기 중의 수소 분압을 제어함으로써 결정의 축방향에 일정하게 소망하는 농도로 제어할 수 있다.
이와 같은 실리콘 단결정 육성 방법에 의하면, 수소를 함유하는 불활성 분위기 중에서 실리콘 단결정을 인상으로써, 결정 직경 방향 전역에 C0P 및 전위 클러스터를 포함하지 않는다. 또한, 격자간 실리콘 우세 영역 (PI 영역) 의 단결정을 인상할 수 있는 PI 영역 인상 속도의 범위를 확대하여 인상하고, 단결정 직동부를 전위 클러스터를 포함하지 않는 격자간 실리콘 우세 영역 (PI 영역) 으로 할 수 있다. 동시에 0SF 링의 폭이 축소되어 있음으로써, 종래 Grown-in 결함 프리 단결정을 인상할 때에는, 매우 좁은 범위로 설정하지 않으면 안되었던 PI 영역 인상 속도를 넓힐 수 있다. 따라서, 매우 용이하게, 또한 종래보다 빠른 인상 속도로 Grown-in 결함 프리 단결정을 육성하는 것이 가능해진다. 동시에, 결정면 내에 0SF 링 영역이 발생하는 조건으로 실리콘 단결정을 인상한 경우에는, 0SF 링의 폭을 축소하여 그 영향을 저감시키는 것이 가능해진다.
또한, 여기서, PI 영역 인상 속도 범위를 수소 분위기 중과 수소가 없는 불활성 분위기 중에서 비교하려면, 상기 서술한 응고 직후의 결정 내의 축방향 온도 구배 G 의 값이 일정하여 변화하지 않는 상태에서 비교하는 것으로 한다.
구체적으로는, 격자간 실리콘형의 Grown-in 결함 프리 영역 (PI 영역) 으로 이루어지는 Grown-in 결함 프리 단결정을 인상할 수 있는 PI 영역 인상 속도 범위를, 수소 분위기하에서 실시함으로써, 수소가 없을 때에 비해 4 배 이상의 마진으로 확대하여 인상을 행할 수 있다. 예를 들어, 도 5 에 나타내는 바와 같이, 수소 분위기하 (수소 도프) 와 수소가 없을 때 (논도프) 를 비교했을 때, PI 영역 인상 속도 범위를 4.5 배의 마진으로 확대하여 인상을 행할 수 있다. 수소 분위기하에서는, 이와 같은 범위의 인상 속도에 의해 원하는 단결정을 인상하는 것이 가능해진다.
이 때, 0SF 링의 발생 영역을 작게 할 수 있다. 또한, PV 영역 (공공형(空孔型) 의 Grown-in 결함 프리 영역) 의 크기는 수소 첨가에 의해 변화하지 않는다.
본 실시형태에 있어서는, 상기 서술한 바와 같이 수소 첨가를 행함으로써, Grown-in 결함 프리 단결정을 인상하기 쉽게 함과 함께, 탄소를 첨가함으로써, 0SF 링의 영향도 저감시킬 수 있다. 이들 상승 효과에 의하여, 이 웨이퍼 상에 에피텍셜층을 성장시켰을 때에 0SF 링에서 기인되는 결함을 저감시킬 수 있어, 전술한 원하는 품질을 갖는 단결정의 인상을 행할 수 있다. 따라서, 실리콘 단결정의 인상의 작업 효율을 향상시켜, 실리콘 단결정, 혹은 이 실리콘 단결정으로 제조하는 실리콘 기판의 제조 비용을 대폭 삭감하는 것이 가능해진다.
제 1 실시형태의 제 1 실리콘 기판의 제조 방법에서는, CZ 법에 의해 n 형 도펀트 농도가 저항률 8×10-3Ω㎝ 이상 또한 10×10-3Ω㎝ 이하에 상당하는 농도, C 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하를 갖는 실리콘 단결정을 인상하는 공정과,
인상한 실리콘 단결정을 슬라이스하여 얻은 실리콘 기판에, 산소 석출물을 형성하는 열처리를 행하는 열처리 공정을 가짐으로써, 본 발명의 과제를 해결하였다.
또한, C 농도 (탄소 농도) 는 1.0×1016atoms/㎤ 이상 또한 1.0×1017atoms/㎤ 이하, 초기 산소 농도는 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하인 것이 보다 바람직하다.
상기 산소 석출물을 형성하는 열처리는, 온도 600℃ 이상 또한 800℃ 이하, 처리 시간 0.25 시간 이상 또한 3 시간 이하로 하고, 산소와, 아르곤 또는 질소 등의 불활성 가스의 혼합 분위기 중에서 행할 수 있다.
또한, 본 실시형태에 있어서, 상기 슬라이스한 실리콘 기판 표면에, n 형 도펀트 농도가 저항률 0.1Ω㎝ 이상 또한 100Ω㎝ 이하가 된 실리콘 에피텍셜층을, 산소 석출물을 형성하는 열처리를 실시하기 전에 성막하는 공정을 갖는 것이 보다 바람직하다.
또한, 본 실시형태에서는, 상기 실리콘 단결정을 육성할 때의 불활성 분위기 가스 중에 수소를 첨가하는 것이 가능하다. 이 때, 상기 실리콘 단결정을 인상 하는 공정에 있어서의 불활성 가스에 수소를 첨가한 분위기의 기압을, 감압의 1.33㎪ 이상 또한 26.7㎪ 이하로 하고, 상기 분위기 중의 수소 가스 농도를 3 체적% 이상 또한 20 체적% 이하로 할 수 있다.
또한, 본 실시형태의 제 1 실리콘 기판은, 상기의 어느 것에 기재된 제조 방법에 의해 제조된 것으로서, 인트린식 게터링 싱크가 되는 BMD 중, 크기 10㎚ 이상 또한 100㎚ 이하인 것이 밀도 1.0×106개/㎤ 이상 또한 1.0×1011개/㎤ 이하 존재하는 것이어도 된다.
본 실시형태의 고체 촬상 소자의 제 1 실리콘 기판은, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래가 되는 위치에 크기 10㎚ 이상 또한 100㎚ 이하의 BMD 가 밀도 1.0×106개/㎤ 이상 또한 1.0×1011개/㎤ 이하로 존재하는 게터링층이 형성된 제 1 실리콘 기판이어도 된다. 그리고, 이와 같이 제조된 제 1 실리콘 기판의 바로 위에 n 형 도펀트 농도가 저항률 0.1Ω㎝ 이상 또한 100Ω㎝ 이하가 된 실리콘 에피텍셜층이 형성된다. 또한, 상기 에피텍셜층의 바로 아래에는 상기 게터링층이 형성되어 있어도 된다.
발명자들은, 실리콘 기판으로의 중금속 오염을 방지할 수 있는 기술에 대하여 예의 (銳意) 검토를 실시하였다.
먼저, 탄소 이온 주입에 의한 게터링법에 대하여 검토한 결과, 탄소 이온 주입에 의한 게터링 작용은 주로 고에너지를 개재한 이온 주입에 의한 실리콘 격자의 흐뜨러짐 (변형) 을 기점으로 하여 석출되는 산화물에 힘입은 것이다. 이와 같 은 격자의 흐뜨러짐은 이온 주입한 좁은 영역에 집중되어 있고, 예를 들어 디바이스 공정의 고온 열처리에 있어서 산화물 주위의 변형이 개방되기 쉬운 점에서, 특히 디바이스 열처리 공정에 있어서의 게터링 효과가 부족한 것으로 판명되었다.
그래서, 실리콘 기판 중에 있어서 게터링 싱크의 형성에 관련된 탄소의 작용을 상세하게 검토하였다. 결과, 이온 주입에 의해 탄소를 강제적으로 도입하는 것이 아니라, 실리콘 격자 중에 탄소를 실리콘과 치환하는 형태로 고용시키는 것을 알아내었다. 이 방법에서는, 이 치환 위치를 기점으로, 예를 들어 디바이스 공정에 있어서, 전위를 수반하는 탄소·산소계 석출물을 고밀도로 발현시킬 수 있고, 이 탄소·산소계 석출물이 높은 게터링 효과를 초래하는 것을 견지하였다. 또한, 이와 같은 치환은, 실리콘 단결정 중에 고용 상태에서 탄소 또는 산소를 함유 시킴으로써 비로소 도입되는 것을 알아내었다.
발명자들은 탄소, 산소의 상태·동향을 분석·검토하였다. 그 결과, 먼저 n 형 도펀트 농도가 저항률 8×10-3Ω㎝ 이상 또한 10×10-3Ω㎝ 이하에 상당하는 농도, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하라는 조건으로 실리콘 단결정을 인상한다. 그리고, 이 인상한 실리콘 단결정에는, 웨이퍼로 가공하여 에피텍셜층을 성막하고, 추가로 600℃ 이상 또한 800℃ 이하로 하는 열처리 공정을 실시한다. 발명자들은, 이상의 제조 과정을 거침으로써, BMD 의 크기·밀도가 중금속의 게터링에 필요한 게터링 싱크를 형성 가능한 범위가 되어, 충분한 게터링 능을 갖는 실리콘 기판을 제조 가능한 것을 알아내었다.
또한, 본 발명은 n 형 도펀트 첨가 실리콘 결정에 탄소를 0.5×1016atoms/㎤ 이상 또한 1.610×1017atoms/㎤ 이하의 범위에서 첨가한 경우, 결정 성장 과정에 있어서 탄소, 산소를 핵으로 하는 게터링 싱크가 형성된다. 이들은 고온 열처리에서도 안정적으로 존재하여 에피택셜 성장 후에 있어서도 존재할 수 있다. 따라서, 에피택셜 성장 직후부터 산소 석출의 핵으로서 작용하고, 이 핵이 디바이스 열처리 공정에서 성장하여, 디바이스 열처리 공정에서의 중금속 오염에 대하여 게터링 싱크로서 유효하게 작용한다.
또한, 본원발명의 제 1 실리콘 기판은 고체 촬상 소자용의 실리콘 기판에 이용하기에 바람직하지만, 이것 이외의 고 게터링능을 필요로 하는 어떠한 기판으로 해도 적용 가능하다.
예를 들어, NAND-FLASH 혹은 NOR-FLASH 등의 멀티 칩 패키지 (MCP: Multi Chip Package) 용의 웨이퍼로서의 이용 등이 가능하다. 이 경우에도 디바이스 구조는 CM0S 인 점에서, n 형 도펀트 농도가 저항률 8×10-3Ω㎝ 이상 또한 10×10-3Ω㎝ 이하에 상당하는 농도, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하의 범위에서 고 게터링 능력의 유지가 가능하다.
또한, 본 실시형태는, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래 에 게터링층이 형성되어 중금속의 포획 효율이 높은 고체 촬상 소자용의 제 1 실리콘 기판에 대한 것이다. 또한, 본 실시형태는, 탄소를 첨가한 CZ 결정으로 실리콘 기판을 형성하고, 그 바로 위에 실리콘 에피텍셜층을 형성하고, 에피텍셜층의 바로 아래에 게터링 싱크를 형성하는 것을 특징으로 하는 고체 촬상 소자용의 제 1 실리콘 기판의 제조 방법이다.
이 본 실시형태에서는, CZ 결정에 탄소를 첨가함으로써 고체 촬상 소자의 제조 프로세스 (열처리 프로세스) 를 이용하여 에피텍셜층의 바로 아래에 게터링 싱크를 형성하고, 디바이스 공정에서의 중금속 오염을 제거할 수 있기 때문에, 고체 촬상 소자의 전기 특성 등의 품질을 향상시킬 수 있다.
본 실시형태는, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래에 게터링층을 형성하여, 중금속의 포획 효율을 향상시킨 고체 촬상 소자용의 제 1 실리콘 기판이다. 또한, 이 고체 촬상 소자용의 제 1 실리콘 기판의 제조 방법은, 탄소가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하 첨가되고, n 형 도펀트 농도가 저항률 10×10-3Ω㎝ 이하인 CZ 결정을 기판으로 하고, 이 기판에 탄소, 산소에 의한 게터링 싱크를 형성하는 것을 특징으로 한다.
또한, 이 본 실시형태에서는, 고체 촬상 소자 제조 공정에 있어서, 에피텍셜층의 바로 아래에 고밀도 또한 2 차 전위를 수반하는 미소한 산소 석출물을 형성한다. 그리고 이 산소 석출물에 의해, 저온화된 열처리 공정에 있어서도 충분한 게터링 능력을 유지할 수 있다.
본 실시형태의 제 1 실리콘 기판은, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래에 게터링층이 형성되어 중금속의 포획 효율이 높은 고체 촬상 소자용의 실리콘 기판으로서, 탄소를 첨가한 CZ 결정으로 이루어진다. 여기서 본 실시형태의 고체 촬상 소자의 제 1 실리콘 기판의 제조 방법은, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하 및 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하인 실리콘 기판에 게터링 싱크를 형성하는 것을 특징으로 할 수 있다.
이 본 실시형태에 있어서도 특히 열처리 공정의 온도 대역이 600℃ 이상 또한 700℃ 이하인 경우, 에피텍셜층 바로 아래에 고밀도의 산소 석출물의 형성을 실현할 수 있어 고 게터링 능력을 기대할 수 있다. 이 때문에, 이들 기판을 이용하여 고체 촬상 소자를 제작한 경우에는, 그 전기 특성을 향상시킬 수 있다. 이로써 고체 촬상 소자의 수율을 향상시킬 수 있다.
본 발명의 고체 촬상 소자용 제 1 실리콘 기판은, 소정의 n 형 도펀트 농도·산소 농도로 한 CZ 결정, MCZ 결정 중에 탄소를 함유시킨다. 그리고, 이들 단결정으로부터 얻어진 실리콘 기판에는, 이 실리콘 기판 상에 디바이스를 탑재하는 제조 공정의 열처리 공정에 있어서 특정한 열처리 조건을 설정함으로써, 게터링 능력이 높은 탄소·산소의 석출물을 형성시킬 수 있다.
따라서, 매립형 포토 다이오드의 바로 아래로부터 제 1 실리콘 기판의 전체 두께에 걸쳐 펼쳐지는 게터링 싱크를 형성할 수 있다. 특히 디바이스 공정에 있어서의 n+ 에피텍셜층으로부터 표면 디바이스측으로의 중금속 확산이 억제되어 디바이스에서의 결함이 회피된다. 이 결과, 전기 특성이 양호한 고품질의 고체 촬상 소자를 저비용으로 제공하는 것이 가능해진다.
(제 2 실시형태)
이하, 본 발명에 관련된 실리콘 기판의 제 2 실시형태를 도면에 기초하여 설명한다.
본 발명의 제 2 실시형태는, 제 2 실리콘 기판과 그 제조 방법에 관한 것으로서, 특히 디바이스 공정의 열처리에 관계 없이 게터링능을 띰과 함께 이것을 향상시켜, 고체 촬상 소자의 제조에 제공되는 고체 촬상 소자용 실리콘 기판에 사용하는 것이 바람직한 기술에 관한 것이다.
도 7a 내지 도 7d 는, 본 실시형태에 있어서의 제 2 실리콘 기판의 제조 방법의 각 공정에 있어서의 실리콘 기판을 나타내는 정단면도이고, 도 13 은, 본 실시형태에 있어서의 실리콘 기판의 제조 방법을 나타내는 플로우 차트로서, 도면에 있어서, 부호 21 은 실리콘 기판이다.
본 실시형태에 있어서의 제 2 실리콘 기판의 제조 방법에 있어서는, 도 13 에 나타내는 바와 같이, 실리콘 기판 (실리콘 웨이퍼) (21) 을 준비하는 준비 공정 S1 과, 게터링 현재화 열처리 공정 S2 와, 이온 주입 공정 (주입 공정) S3 과, 회복 열처리 공정 S4 와, 에피텍셜 공정 S5 와, 디바이스 공정 S6 을 갖는 것이 된다.
도 7a 내지 도 7d 에 나타내는 예에서는, 먼저 도 13 에 나타내는 준비 공정 S1 에서 제 2 실리콘 기판 (21) 을 얻는다. 예를 들어, 석영 도가니 내에 실리콘 결정의 원료인 폴리실리콘을 적층 배치하고, 또한 이 폴리실리콘 표면 상에 그라파이트 분말을 적량 도포하고, 동시에 도펀트로서 P (인) 를 투입하고, 예를 들어 초크랄스키법 (CZ 법) 에 따라, 탄소를 첨가한 CZ 결정을 후술하는 바와 같이 수소 분위기에서 인상한다.
여기서, 인 등의 n 형 도펀트를 함유하는 n 형의 실리콘 단결정은, 원료 단계에서 탄소를 첨가하고, 탄소 첨가 원료로 실리콘 단결정을 제조함과 함께, 그 산소 농도 Oi 를 제어하여 인상된 것이다. 이 탄소 첨가 CZ 실리콘 단결정으로부터, 도 7a 에 나타내는, 탄소를 함유하는 실리콘 기판 (21) 이 얻어진다.
실리콘 기판 (21) 의 가공 방법은 통상적인 방법에 따라, 먼저 ID 톱 또는 와이어톱 등의 절단 장치에 의해 실리콘 단결정을 슬라이스하여 실리콘 웨이퍼를 얻는다. 그리고, 얻어진 실리콘 웨이퍼를 어닐링한 후, 표면에 연마·세정 등을 실시하는 표면 처리 공정에 제공한다. 또한, 이들 공정 외에도 랩핑, 세정, 연삭 등 여러 가지의 공정이 있고, 공정 순서의 변경, 생략 등 목적에 따라 적절히 공정은 변경 사용된다.
얻어진 실리콘 기판 (21) 은, 인 (P) 농도가 n 타입에 상당하는 농도로서, 농도가 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하인 탄소 및 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하인 산소를 함유한다.
탄소는 고용 형태로 실리콘에 함유되므로, 실리콘 격자 중에 탄소를 실리콘 과 치환하는 형태로 도입된다. 즉, 탄소의 원자 반경은 실리콘 원자와 비교하여 작기 때문에 치환 위치에 탄소를 배위한 경우, 결정의 응력장은 압축 응력장이 되어 격자간의 산소 및 불순물이 압축 응력장에 포획되기 쉬워진다. 이 치환 위치 탄소를 기점으로, 예를 들어 디바이스 공정에 있어서, 전위를 수반하는 산소와의 석출물이 고밀도로 발현하기 쉬워져, 실리콘 기판 (21) 에 높은 게터링 효과를 부여할 수 있다.
탄소의 첨가 농도는 상기 서술한 범위로 규제할 필요가 있다. 왜냐하면, 탄소 농도가 상기의 범위 미만에서는, 탄소·산소계 석출물의 형성 촉진이 활발해지지 않기 때문에, 상기한 고밀도의 탄소·산소계 석출물의 형성을 실현할 수 없다.
한편, 탄소의 첨가 농도가 상기의 범위를 초과하면, 탄소·산소계 석출물의 형성이 촉진되어 고밀도의 탄소·산소계 석출물을 얻어지지만, 석출물의 사이즈가 억제되는 결과, 석출물 주위의 변형이 약해지는 경향이 강해진다. 따라서, 변형의 효과가 약하므로 불순물을 포획하기 위한 효과가 감소된다.
또한, 실리콘 기판 (21) 중의 산소 농도를 상기의 범위로 규제할 필요가 있다. 왜냐하면, 산소 농도가 상기의 범위 미만에서는, 탄소·산소계 석출물의 형성이 촉진되지 않기 때문에, 상기한 고밀도의 석출물이 얻어지지 않는다.
한편, 상기의 범위를 초과하면, 산소 석출물의 사이즈가 감소하여 모체 실리콘 원자와 석출물 계면에 있어서의 변형의 효과가 완화된다. 따라서, 변형에 의한 게터링 효과가 저하될 것이 우려되기 때문이다.
또한, 이와 같은 탄소 농도, 산소 농도로 함으로써, 보론 (B) 등을 도프한 p타입의 실리콘 기판에 비하여, 산소 석출물 형성이 약한 인 도프한 n 타입의 실리콘 기판이라도, 탄소·산소에 의한 복합 결함 형성을 촉진하여, 충분한 게터링능을 얻을 수 있다.
다음으로, 도 13 에 나타내는 게터링 현재화 열처리 공정 S2 로서, 탄소 첨가 CZ 결정인 상기 실리콘 기판 (21) 에, 산소와, 아르곤, 질소 등의 불활성 가스의 혼합 분위기 중에 있어서, 이하의 조건하에서, 탄소·산소계의 산소 석출물 (27) 을 석출시킨다. 탄소·산소계의 산소 석출물 (27) 의 석출 촉진을 기대할 수 있는 온도 조건은 600℃ 이상 또한 800℃ 이하의 온도 조건에서, 0.25 시간 이상 또한 4 시간 이하의 열처리 시간으로 한다. 이 조건에 의해 게터링 현재화 열처리를 실시하여, 치환 위치 탄소를 기점으로 하여 탄소·산소계의 산소 석출물 (27) 을 석출시킨다.
이로써, 고용 탄소를 함유하는 제 2 실리콘 기판 (23) 을 출발재로 하여, 후공정에서의 금속 오염에 대한 게터링 능력이 높은 게터링 싱크를 실리콘 기판 (21) 의 전체 두께에 걸쳐 형성할 수 있다. 따라서, 실리콘 기판 (21) 표면의 근접 영역에 있어서의 게터링이 실현된다.
또한, 본 발명에 있어서 탄소·산소계 석출물이란, 적어도 탄소를 함유한 복합체 (클러스터) 인 석출물을 의미한다.
이 게터링을 실현하려면, 탄소·산소계의 복합체인 산소 석출물 (27) 은, 사 이즈가 10㎚ 이상 또한 100㎚ 이하이며, 또한 실리콘 기판 (21) 중에 1.0×106개/㎤ 이상 또한 1.0×1011개/㎤ 이하 존재하는 것이 바람직하다.
산소 석출물 (27) 의 사이즈를 상기의 범위 중 하한 이상으로 하는 것은, 모체 실리콘 원자와 산소 석출물의 계면에 생기는 변형의 효과를 이용하여 격자간 불순물 (예를 들어 중금속 등) 을 포획 (게터링) 하는 확률을 증가시키기 위해서이다. 또한, 산소 석출물 (27) 의 사이즈가 상기의 범위 이상이면, 기판 강도가 저하되거나, 혹은 에피텍셜층에서의 전위 발생 등의 영향이 나오기 때문에, 바람직하지 않다.
또한, 산소 석출물 (27) 의 실리콘 기판 중에 있어서의 밀도는, 실리콘 결정 중에 있어서의 중금속의 포획 (게터링) 은, 모체 실리콘 원자와 산소 석출물의 계면에 생기는 변형 및 계면 준위 밀도 (체적 밀도) 에 의존하기 때문에, 상기의 범위로 하는 것이 바람직하다.
또한, IG 효과를 갖게 하는 게터링 현재화 열처리 공정 S2 는, 다른 공정과의 순서에 상관없이, 이 열처리가 상기의 온도 범위보다 낮으면, 탄소·산소의 복합체 형성이 부족하여, 기판의 금속 오염이 발생한 경우에 충분한 게터링능을 발현할 수 없기 때문에 바람직하지 않다. 또한 상기의 온도 범위보다 높으면, 산소 석출물의 응집이 과잉으로 일어나, 결과적으로 게터링 싱크의 밀도가 부족하게 되기 때문에, 바람직하지 않다.
또한, 이 열처리에 있어서는, 600℃, 30 분의 조건과 동등한 석출물 (산소 석출물 등) 의 발현이 가능한 열처리 온도·시간 이상이면, 온도의 상하 및 처리 시간의 증감은 상이한 조건으로 설정하는 것도 가능하다. 또한, 800℃, 4 시간의 조건과 동등한 석출물 (산소 석출물 등) 의 발현이 가능한 열처리 온도·시간 이하이면, 온도의 상하 및 처리 시간의 증감은 상이한 조건으로 설정하는 것도 가능하다.
여기서, 준비 공정 S1 종료시 (게터링 현재화 열처리 공정 S2 전) 에 있어서의 실리콘 기판 (21) 은 도펀트 그리고 고용 탄소를 함유하는 CZ 결정이다. 이 CZ 결정에서는, 결정 성장 중에 형성된 산소 석출핵, 혹은 산소 석출물이 에피택셜 성장시의 열처리에 의해 슈링크된다. 이 때문에, 실리콘 기판 (21) 에는, 현재화된 산화 석출물은 광학 현미경으로는 관찰되지 않는다.
게터링 현재화 열처리 공정 S2 에 의해, 중금속을 게터링하기 위한 게터링 싱크를 확보하여, 실리콘 기판에 IG (게터링) 효과를 갖게 할 수 있다.
다음으로, 도 13 에 나타내는 이온 주입 공정 (주입 공정) S3 으로서, 이온 주입노에 실리콘 기판 (21) 을 삽입하고, 실리콘 기판 (21) 표면에 n 형 도펀트 이온을 이온 주입하고, 도 7b 에 나타내는 바와 같이, 그 전체 표면에 n+ 주입층 (22A) 을 형성한다.
이 때, n+ 주입층 (22A) 의 두께는 고체 촬상 소자의 분광 감도 특성에 관한 설정으로부터 0.2㎛ 이상 또한 0.6㎛ 이하의 범위로 하는 것이 바람직하다. 또한, n+ 주입층 (22A) 에 있어서, 인이 되는 도펀트 농도는 n+ 타입이 되도록 설정된다.
이 때의 이온 주입 처리 조건으로서는, 주입 이온; P+ 주입 에너지; 100keV ∼ 150keV, 주입 도즈; 4×1017cm-2 ∼ 1×1017cm-2, 처리 기판 온도; 400℃ ∼ 600℃ 정도가 바람직하다.
여기서, n+ 주입층 (22A) 의 두께는 고체 촬상 소자의 분광 감도 특성에 의해 결정된다. 고체 촬상 소자의 분광 감도 특성은, 도 12 에 나타내는 바와 같이, 고체 촬상 소자가 검출하는 파장의 피크가 일점쇄선으로 나타낸 단파장측의 특성을 갖는 경우로부터, 파선으로 나타내는 가시광에 대응하는 경우, 실선으로 나타내는 적외선측에 대응하는 경우에 각각 대응하는 것이 바람직하다. 이와 같은 분광 감도 특성은, 막두께가 얇은 경우에서 두꺼운 경우로 설정되고, 상기의 범위로 하는 것이 바람직하다.
다음으로, 도 13 에 나타내는 회복 열처리 공정 S4 로서, 어닐링 처리를 행한다. 어닐링 처리에 의해, 이온 주입에 의해 거칠어진 실리콘 기판 (21) 을 양생 (養生) 하여 실리콘 단결정의 결합 상태를 회복함과 함께, 실리콘 기판 (21) 의 표면 상태를 회복한다.
어닐링 처리의 처리 조건으로서는, 처리 온도; 950℃ ∼ 1200℃, Ar 분위기, 처리 시간; 5 ∼ 10 시간 정도인 것이 바람직하다.
다음으로, 도 13 에 나타내는 에피텍셜 공정 S5 에서는, 실리콘 기판 (21) 을 에피택셜 성장노에 장착해 넣고, 각종 CVD 법 (화학 기상 성장법) 을 이용하여, 도 7c 에 나타내는 바와 같이, n+ 주입층 (22A) 상에 n 타입인 n 에피텍셜층 (22B) 을 성장시켜 제 2 실리콘 기판 (23) 으로 한다.
여기서, n 에피텍셜층 (22B) 의 두께는 고체 촬상 소자의 분광 감도 특성에 관한 설정으로부터 2㎛ 이상 또한 10㎛ 이하의 범위로 하는 것이 바람직하다.
에피텍셜 공정 S5 에서는, 에피텍셜층을 성장시키기 전에, 예를 들어 SC1 및 SC2 를 조합한 RCA 세정을 실시하는 것도 가능하다.
n+ 주입층 (22A) 및 n 에피텍셜층 (22B) 을 형성한 n/n+/n 타입의 제 2 실리콘 기판 (23) 은, 도 7d 에 나타내는 바와 같이, n 에피텍셜층 (22B) 상에 필요에 따라 산화막 (24), 추가로 질화막 (폴리실리콘 게이트막) (25) 을 형성하고 나서, 후술하는 디바이스 공정에 제공된다. 그리고, 디바이스 공정에 있어서 n 에피텍셜층 (22B) 에 매립형 포토 다이오드를 형성함으로써, 고체 촬상 소자 (26) 가 된다.
또한, 산화막 (24) 및 질화막 (25) 의 두께는 전송 트랜지스터의 구동 전압을 설계할 때의 제약으로부터 결정하는 것이 바람직하다. 구체적으로는, 산화막 (24) 의 두께를 50㎚ 이상 또한 100㎚ 이하로 하는 것이 바람직하다. 또한, 질화막 (25), 구체적으로는 고체 촬상 소자에 있어서의 폴리실리콘 게이트막 (25) 의 두께를 1.0㎛ 이상 또한 2.0㎛ 이하로 하는 것이 바람직하다.
다음으로, 도 13 에 나타내는 디바이스 공정 S6 에서는, 고체 촬상 소자 등의 디바이스를 형성한다. 또한, 이 디바이스 공정 S6 으로서는, 고체 촬상 소자의 일반적인 제조 공정을 채용할 수 있다. 그 일례로서 CCD 디바이스에 대하여 도 8a ∼ 도 8f 에 나타내지만, 특별히 도면의 공정에 한정할 필요는 없다.
즉, 디바이스 공정 S6 에서는, 먼저 도 8a 에 나타내는 바와 같이, 도 7c 에 나타낸 실리콘 기판 (21) 위에 n+ 타입 및 n 타입의 층 (n+ 주입층 (22A), n 에피텍셜층 (22B)) 을 형성한 제 2 반도체 기판 (23) 을 준비한다. 그리고, 도 8b 에 나타내는 바와 같이, 이 n 에피텍셜층 (22B) 의 소정 위치에 제 1 의 p 형 웰 영역 (211) 을 형성한다. 그 후, 도 8c 에 나타내는 바와 같이, 표면에 게이트 절연막 (212) 을 형성한다. 동시에, 제 1 의 p 형 웰 영역 (211) 의 내부에 이온 주입에 의해 n 형 및 p 형의 불순물을 선택적으로 주입한다. 이와 같이 하여, 수직 전송 레지스터를 구성하는 n 형의 전송 채널 영역 (213), p 형의 채널 스톱 영역 (214) 및 제 2 의 p 형 웰 영역 (215) 을 각각 형성한다.
다음으로, 도 8d 에 나타내는 바와 같이, 게이트 절연막 (212) 의 표면의 소정 위치에 전송 전극 (216) 을 형성한다. 그 후, 도 8e 에 나타내는 바와 같이, n 형의 전송 채널 영역 (213) 과 제 2 의 p 형 웰 영역 (215) 사이에 n 형 및 p 형의 불순물을 선택적으로 주입한다. 이와 같이 하여, p 형의 정전하 축적 영역 (217) 과 n 형의 불순물 확산 영역 (218) 을 적층시킨 포토 다이오드 (219) 를 형성한다.
또한, 도 8f 에 나타내는 바와 같이, 표면에 층간절연막 (220) 을 형성한 후, 포토 다이오드 (219) 의 바로 상방을 제외한 층간절연막 (220) 의 표면에 차광막 (221) 을 형성함으로써, 고체 촬상 소자 (210) 를 제조할 수 있다.
상기의 디바이스 공정에 있어서는, 예를 들어 게이트 산화막 형성 공정, 소자 분리 공정 및 폴리실리콘 게이트 전극 형성에 있어서, 600℃ ∼ 1000℃ 정도의 열처리가 행해지는 것이 통례이다. 이 열처리에 있어서, 상기 서술한 산소 석출물 (27) 의 석출을 도모할 수 있어, 이후의 공정에 있어서 게터링 싱크로서 작용시킬 수 있다. 이 게터링 싱크에 의해, 인 게터가 되는 n+ 주입층 (22A) 에 중금속이 편석되어, 소자 특성이 악화되는 것을 더욱 방지할 수 있다.
또한, 이들 디바이스 공정에 있어서의 열처리 조건은, 도 9 에 나타내는 각 조건에 대응하는 것이다.
구체적으로는, n+ 주입층 (22A), n 에피텍셜층 (22B) 을 성막한 제 2 실리콘 기판 (23) 에 대하여 도 9 에 나타내는 개시로부터, 단계 1B, 단계 2B, 단계 3B, 단계 4B, 단계 5B 의 각각이 포토 다이오드 및 전송용의 트랜지스터 형성 공정의 각 공정이 종료된 시점에 대응한다.
다음으로, 탄소 첨가 CZ 실리콘 단결정의 인상에 대하여 설명한다. 직경 300㎜ 의 웨이퍼에 대하여 설명하지만, 본 실시형태는 이것에 한정되는 것은 아니다.
도 10 은, 본 실시형태에 있어서의 실리콘 단결정의 제조를 설명하기에 적합한 CZ 노의 종단면도이다. CZ 노는, 챔버 내의 중심부에 배치된 석영 도가니 (도가니)(201) 와, 도가니 (201) 의 외측에 배치된 히터 (202) 를 구비하고 있다. 석영 도가니 (201) 는, 내측에 위치하여 원료 융액 (203) 을 수용하는 석영 도가니 (201) 를 외측의 흑연 도가니 (201a) 로 유지하는 이중 구조로서, 페데스탈이라 불리는 지지축 (201b) 에 의해 회전 및 승강 구동된다. 도가니 (201) 의 상방에는 원통 형상의 열차폐체 (207) 가 형성되어 있다.
열차폐체 (207) 는 흑연으로 외각을 만들고 내부에 흑연 펠트를 충전한 구조이다. 열차폐체 (207) 의 내면은, 상단부에서 하단부에 걸쳐 내경이 점차 감소되는 테이퍼면으로 되어 있다. 열차폐체 (207) 의 상부 외면은 내면에 대응하는 테이퍼면이다. 열차폐체 (207) 의 하부 외면은, 열차폐체 (207) 의 두께를 하방을 향하여 점차 증가시키도록 거의 스트레이트면으로 형성되어 있다.
이 CZ 로는, 예를 들어 목표 직경 (Dc) 이 310㎜, 바디 길이가 예를 들어 1200㎜ 인 300㎜ 의 단결정 육성이 가능한 것이 된다.
열차폐체 (207) 의 사양예를 들면 다음과 같다. 도가니에 들어가는 부분의 외경은 예를 들어 570㎜, 최하단에 있어서의 최소 내경 S 는 예를 들어 370㎜, 반경 방향의 폭 W 는 예를 들어 100㎜, 역원추대면인 내면의 수직 방향에 대한 기울기 (α) 는 예를 들어 21˚ 로 한다. 또한, 도가니 (201) 의 내경은 예를 들어 650㎜ 이며, 열차폐체 (207) 의 하단의 융액면으로부터의 높이 H 는 예를 들어 60㎜ 이다.
다음으로, 탄소 첨가 CZ 실리콘 단결정을 육성하기 위한 조업 조건의 설정 방법에 대하여 설명한다.
먼저, 도가니 내에 고순도 실리콘의 다결정을 예를 들어 250㎏ 장착해 넣고, 결정 중의 저항률이 n 타입에 대응하는 농도가 되도록 n 형의 도펀트 (인 (P)) 를 첨가한다.
본 실시형태에 있어서는, 탄소 농도가 상기 서술한 범위가 되도록 실리콘 용융액에 도펀트를 첨가한다. 도펀트로서는, 제 1 실시형태와 동일한 것을 들 수 있다.
또한, 상기 서술한 산소 농도가 되도록, 결정 회전 속도, 도가니 회전 속도, 가열 조건, 인가 자기장 조건 등을 제어한다.
그리고, 장치 내를 불활성 가스 분위기에서, 감압의 1.33㎪ 이상 또한 26.7㎪ 이하 (10 Torr 이상 또한 200 Torr 이하) 로 한다. 그리고 불활성 가스 (Ar 가스 등) 중에 수소 가스를 3 체적% 이상 또한 20 체적% 이하가 되도록 혼합하여 노 내에 유입시킨다. 이 때 압력은 1.33㎪ (10 Torr) 이상인 것이 바람직하고, 보다 바람직하게는 4㎪ 이상 또한 26.7㎪ 이하 (30 Torr 이상 또한 200 Torr 이하), 더욱 바람직하게는 4㎪ 이상 또한 9.3㎪ 이하 (30 Torr 이상 또한 70 Torr 이하) 가 바람직하다.
수소의 분압이 낮아지면, 융액 및 결정 중의 수소 농도가 낮아진다. 이것을 방지하기 위하여 상기의 하한의 압력을 규정하였다. 한편, 노 내의 압력이 증대되면 Ar 등의 불활성 가스의 융액 상에서의 가스 유속이 저하됨으로써, 카본 히터나 카본 부재로부터 탈가스된 탄소나, 융액으로부터 증발된 SiO 등의 반응물 가스가 배기되기 어려워진다. 이로써, 결정 중의 탄소 농도가 소망치보다 높아진다. 또한, SiO 가 노 내의 융액 상부의 1100℃ 정도 또는 보다 저온의 부분에 응집됨으로써, 더스트를 발생시키고, 이것이 융액에 낙하하기 때문에 결정의 유전위화를 일으킨다. 이들을 방지하기 위하여 상기의 상한의 압력을 규정하였다.
이어서, 히터 (202) 에 의해 가열하여 실리콘을 용융시켜 융액 (203) 으로 한다. 다음으로, 시드 척 (205) 에 장착한 종결정을 융액 (203) 에 침지시키고, 도가니 (201) 및 인상축 (204) 을 회전시키면서 결정 인상을 실시한다. 결정 방위는 {100}, {111} 또는 {110} 의 어느 것으로 하여, 결정 무전위화를 위한 시드 조임을 실시한다. 그 후, 숄더부를 형성시키고, 숄더를 바꾸어 예를 들어 310㎜ 의 목표 바디 직경으로 한다.
그 후에는 일정한 인상 속도로 예를 들어 1200㎜ 까지 바디부를 육성하고, 통상 조건으로 직경 축소하여 테일 조임을 실시한 후, 결정 성장을 종료한다. 여기서, 인상 속도는 저항률, 실리콘 단결정 직경 사이즈, 사용하는 단결정 인상 장치의 핫 존 구조 (열환경) 등에 따라 적절히 선정된다. 예를 들어, 정성적으로는 단결정면 내에서 OSF 링이 발생하는 영역이 포함되는 인상 속도를 채용할 수 있다. 인상 속도의 하한은 단결정면 내에 OSF 링 영역이 발생하고 또한 전위 클러스터가 발생하지 않는 인상 속도 이상으로 할 수 있다.
또한, 상기 불활성 분위기 중에 있어서의 수소 농도를, 노 내압은 4.0㎪ 이상 또한 9.33㎪ 이하 (30 Torr 이상 또한 70 Torr 이하) 에 대하여 3% 이상 또한20% 이하의 범위로 설정할 수 있다. 노 내압은 1.33㎪ (10 Torr) 이상인 것이 바람직하고, 보다 바람직하게는 4.0㎪ 이상 또한 26.7㎪ 이하 (30 Torr 이상 또한 200 Torr 이하), 더욱 바람직하게는 4.0㎪ 이상 또한 9.3㎪ 이하 (30 Torr 이상 또한 70 Torr 이하) 가 바람직하다.
수소의 분압이 낮아지면, 융액 및 결정 중의 수소 농도가 낮아진다. 이것을 방지하기 위하여 상기의 하한의 압력을 규정하였다. 한편, 노 내의 압력 이 증대되면 Ar 등의 불활성 가스의 융액 상에서의 가스 유속이 저하됨으로써, 카본 히터나 카본 부재로부터 탈가스된 탄소나, 융액으로부터 증발된 SiO 등의 반응물 가스가 배기되기 어려워진다. 이로써, 결정 중의 탄소 농도가 소망치보다 높아진다. 또한, SiO 가 노 내의 융액 상부의 1100℃ 정도 또는 보다 저온의 부분에 응집됨으로써, 더스트가 발생하고, 이 더스트가 융액에 낙하함으로써 결정의 유전위화를 일으킨다. 이들을 방지하기 위하여 상기의 상한의 압력을 규정하였다. 수소 분압은 40㎩ 이상 또한 400㎩ 이하가 되는 것이 바람직하다.
수소를 함유하는 불활성 분위기 중에서 육성시의 실리콘 단결정 중의 수소 농도는 분위기 중의 수소 분압에 의해 제어할 수 있다. 수소의 결정으로의 도입은, 먼저 분위기 중의 수소가 실리콘 융액에 용해되어 정상 (평형) 상태로 한다. 또한, 결정에 수소를 도입하려면 응고시에 농도 편석에 의해 액상과 고상 중의 수소 농도를 분배한다.
융액 중의 수소 농도는 헨리의 법칙으로부터 기상 중의 수소 분압에 의존하여 정해진다. 응고 직후의 결정 중 수소 농도는 분위기 중의 수소 분압을 제어함으로써 결정의 축방향에 일정하게 소망하는 농도로 제어할 수 있다.
이와 같은 실리콘 단결정 육성 방법에 의하면, 수소를 함유하는 불활성 분위기 중에서 실리콘 단결정을 인상으로써, 결정 직경 방향 전역에 COP 및 전위 클러스터를 포함하지 않는다. 또한, 격자간 실리콘 우세 영역 (PI 영역) 의 단결정을 인상할 수 있는 PI 영역 인상 속도의 범위를 확대하여 인상하여, 단결정직동부 (單結晶直胴剖) 를 전위 클러스터를 포함하지 않는 격자간 실리콘 우세 영역 (PI 영역) 으로 할 수 있다. 동시에 OSF 링의 폭이 축소되어 있음으로써, 종래 Grown-in 결함 프리 단결정을 인상할 때에는, 매우 좁은 범위로 설정하지 않으면 안되었던 PI 영역 인상 속도를 넓힐 수 있다. 따라서, 매우 용이하게, 또한 종래보다 빠른 인상 속도로 Grown-in 결함 프리 단결정을 육성하는 것이 가능해진다. 동시에, 결정면 내에 OSF 링 영역이 발생하는 조건으로 실리콘 단결정을 인상한 경우에는, OSF 링의 폭을 축소시켜 그 영향을 저감시키는 것이 가능해진다.
또한, 여기서 PI 영역 인상 속도 범위를 수소 분위기 중과 수소가 없는 불활성 분위기 중에서 비교하려면, 상기 서술한 응고 직후의 결정 내의 축방향 온도 구배 G 의 값이 일정하여 변화하지 않는 상태에서 비교하는 것으로 한다.
구체적으로는, 격자간 실리콘형의 Grown-in 결함 프리 영역 (PI 영역) 으로 이루어지는 Grown-in 결함 프리 단결정을 인상할 수 있는 PI 영역 인상 속도 범위를, 수소 분위기에서 실시함으로써, 수소가 없을 때에 비해 4 배 이상의 마진으로 확대하여 인상을 행할 수 있다. 예를 들어, 도 11 에 나타내는 바와 같이, 수소 분위기하 (수소 도프) 와 수소가 없을 때 (논도프) 를 비교했을 때, PI 영역 인상 속도 범위를 4.5 배의 마진으로 확대하여 인상을 행할 수 있다. 수소 분위기하에서는, 이와 같은 범위의 인상 속도에 의해 원하는 단결정을 인상하는 것이 가능해진다.
이 때, OSF 링의 발생 영역을 작게 할 수 있다. 또한, PV 영역 (공공형의 Grown-in 결함 프리 영역) 의 크기는 수소 첨가에 의해 변화하지 않는다.
본 실시형태에 있어서는, 상기 서술한 바와 같이 수소 첨가를 행함으로써 Grown-in 결함 프리 단결정을 인상하기 쉽게 함과 함께, 탄소를 첨가함으로써 OSF 링의 영향도 저감시킬 수 있다. 이들 상승 효과에 의해, 이 웨이퍼 상에 에피텍셜층을 성장시켰을 때에 OSF 링에서 기인되는 결함을 저감시킬 수 있어, 전술한 원하는 품질을 갖는 단결정의 인상을 행할 수 있다. 따라서, 실리콘 단결정의 인상의 작업 효율을 향상시켜, 실리콘 단결정, 혹은 이 실리콘 단결정으로 제조하는 실리콘 기판의 제조 비용을 대폭 삭감하는 것이 가능해진다.
본 실시형태는, 상기 서술한 바와 같이, 탄소, 산소 농도를 설정한 실리콘 기판 (21) 에 있어서, 도 13 에 나타내는 바와 같이 이온 주입 공정 (주입 공정) S3 전에 게터링 현재화 열처리 공정 S2 를 행하고 있다. 이 때문에, 중금속 오염이 발생할 가능성이 높은 공정인 이온 주입 공정에 있어서, 오염이 발생한 경우에도 대응할 수 있을 정도로 충분히 게터링능을 발휘하는 것이 가능하다. 동시에, 게터링 현재화 열처리 공정 S2 보다 이후의 공정에서 오염이 발생한 경우, 특히 디바이스 공정 S6 에 있어서 금속 오염이 발생한 경우에도 대응할 수 있을 정도로 충분히 게터링능을 계속 유지하는 것이 가능하다.
또한, 게터링 현재화 열처리 공정 S2 는, 디바이스 공정 S6 보다 이전이면, 다른 순번으로 행하는 것도 가능하다. 이 경우에는, 게터링 현재화 열처리 공정 S2 보다 이후의 공정에 있어서 금속 오염이 발생한 경우에도 대응할 수 있을 정도로 충분히 게터링능을 계속 유지하는 것이 가능하다.
제 2 실시형태의 실리콘 기판의 제조 방법은, CZ 법에 의해 n 형 도펀트 농 도가 저항률 8×10-3Ω㎝ 이상 또한 10×10-3Ω㎝ 이하에 상당하는 농도, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하를 갖는 실리콘 단결정을 인상하는 공정과,
인상한 실리콘 단결정을 슬라이스하여 얻은 실리콘 기판에, 산소 석출물을 형성하는 열처리를 행하는 열처리 공정을 가짐으로써, 본 발명의 과제를 해결하였다.
또한, 탄소 농도는 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하인 것이 바람직하고, 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하인 것이 보다 바람직하다.
상기 산소 석출물을 형성하는 열처리는 온도 600℃ 이상 또한 800℃ 이하, 처리 시간 0.25 시간 이상 또한 3 시간 이하로 하고, 산소와, 아르곤 또는 질소 등의 불활성 가스의 혼합 분위기 중에서 행할 수 있다.
또한, 본 실시형태에 있어서, 상기 슬라이스한 실리콘 기판 표면에 n 형 도펀트 농도가 저항률 0.1Ω㎝ 이상 또한 100Ω㎝ 이하가 된 실리콘 에피텍셜층을 산소 석출물을 형성하는 열처리를 실시하기 전에 성막하는 공정을 갖는 것이 보다 바람직하다.
또한, 본 실시형태에서는, 상기 실리콘 단결정을 육성할 때의 불활성 분위기 가스 중에 수소를 첨가하는 것이 가능하다. 이 때, 상기 실리콘 단결정을 인상하는 공정에 있어서의 불활성 가스에 수소를 첨가한 분위기의 기압을, 감압의 1.33㎪ 이상 또한 26.7㎪ 이하로 하고, 상기 분위기 중의 수소 가스 농도를 3 체적% 이상 또한 20 체적% 이하로 할 수 있다.
또한, 본 실시형태의 제 2 실리콘 기판은, 상기의 어느 것에 기재된 제조 방법에 의해 제조된 것으로서, 인트린식 게터링 싱크가 되는 BMD 중, 크기 10㎚ 이상 또한 100㎚ 이하인 것이 밀도 1.0×106개/㎤ 이상 또한 1.0×1011개/㎤ 이하 존재하는 것이어도 된다.
본 실시형태의 고체 촬상 소자의 실리콘 기판은, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래가 되는 위치에 크기 10㎚ 이상 또한 100㎚ 이하의 BMD가 밀도 1.0×106개/㎤ 이상 또한 1.0×1011개/㎤ 이하로 존재하는 게터링층이 형성된 실리콘 기판이어도 된다. 그리고, 이와 같이 제조된 실리콘 기판의 바로 위에 n 형 도펀트 농도가 저항률 0.1Ω㎝ 이상 또한 100Ω㎝ 이하가 된 실리콘 에피텍셜층이 형성된다. 또한, 상기 에피텍셜층의 바로 아래에는 상기 게터링층이 형성되어 있어도 된다.
발명자들은, 실리콘 기판에 대한 중금속 오염을 방지할 수 있는 기술에 대하여 예의 검토를 실시하였다.
먼저, 탄소 이온 주입에 의한 게터링법에 대하여 검토한 결과, 탄소 이온 주입에 의한 게터링 작용은, 주로 고에너지를 개재한 이온 주입에 의한 실리콘 격자 의 흐뜨러짐 (변형) 을 기점으로 하여 석출되는 산화물에 힘입은 것이다. 이와 같은 격자의 흐뜨러짐은 이온 주입한 좁은 영역에 집중되어 있고, 예를 들어 디바이스 공정의 고온 열처리에 있어서 산화물 주위의 변형이 개방되기 쉬우므로, 특히 디바이스 열처리 공정에 있어서의 게터링 효과가 부족한 것으로 판명되었다.
그래서, 실리콘 기판 중에 있어서 게터링 싱크의 형성에 관련된 탄소의 작용을 상세하게 검토하였다. 결과, 이온 주입에 의해 탄소를 강제적으로 도입하는 것이 아니라, 실리콘 격자 중에 탄소를 실리콘과 치환하는 형태로 고용시키는 것을 알아내었다. 이 방법에서는, 이 치환 위치를 기점으로, 예를 들어 디바이스 공정에 있어서, 전위를 수반하는 탄소·산소계 석출물을 고밀도로 발현시킬 수 있어, 이 탄소·산소계 석출물이 높은 게터링 효과를 초래하는 것을 견지하였다. 또한, 이와 같은 치환은, 실리콘 단결정 중에 고용 상태에서 탄소 또는 산소를 함유 시킴으로써 비로소 도입되는 것을 알아내었다.
발명자들은 탄소, 산소의 상태·동향을 분석·검토하였다. 그 결과, 먼저 n 형 도펀트 농도가 저항률 8×10-3Ω㎝ 이상 또한 10×10-3Ω㎝ 이하에 상당하는 농도, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하라는 조건으로 실리콘 단결정을 인상한다. 그리고, 이 인상한 실리콘 단결정에는, 웨이퍼로 가공하여 에피텍셜층을 성막하고, 또한 600℃ 이상 또한 800℃ 이하로 하는 열처리 공정을 실시한다. 발명자들은, 이상의 제조 과정을 거침으로써, BMD 의 크기·밀도가 중 금속의 게터링에 필요한 게터링 싱크를 형성 가능한 범위가 되어, 충분한 게터링능을 갖는 실리콘 기판을 제조 가능한 것을 알아내었다.
또한, 본 발명은, n 형 도펀트 첨가 실리콘 결정에 탄소를 0.5×1016atoms/㎤ 이상 또한 1.6×1016atoms/㎤ 이하의 범위에서 첨가한 경우, 결정 성장 과정에 있어서 탄소, 산소를 핵으로 하는 게터링 싱크가 형성된다. 이들은 고온 열처리에서도 안정적으로 존재하여 에피택셜 성장 후에 있어서도 존재할 수 있다. 따라서, 에피택셜 성장 직후부터 산소 석출의 핵으로서 작용하고, 이 핵이 디바이스 열처리 공정에서 성장하여 디바이스 열처리 공정에서의 중금속 오염에 대하여 게터링 싱크로서 유효하게 작용한다.
또한, 본원발명의 제 2 실리콘 기판은 고체 촬상 소자용의 실리콘 기판에 이용하기에 바람직한데, 이것 이외의 고 게터링능을 필요로 하는 어떠한 기판으로 해도 적용 가능하다.
예를 들어, NAND-FLASH 혹은 NOR-FLASH 등의 MCP (Multi Chip Package) 용의 웨이퍼로서의 이용 등이 가능하다. 이 경우에도 디바이스 구조는 CM0S 인 점에서 n 형 도펀트 농도가 저항률 8×10-3Ω㎝ 이상 또한 10×10-3Ω㎝ 이하에 상당하는 농도, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하의 범위에서 고 게터링 능력의 유지가 가능하다.
또한, 본 실시형태는, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래에 게터링층이 형성되어 중금속의 포획 효율이 높은 고체 촬상 소자용의 제 2 실리콘 기판에 대한 것이다. 또한, 본 실시형태는, 탄소를 첨가한 CZ 결정으로 실리콘 기판을 형성하고, 그 바로 위에 n+ 주입층, n 에피텍셜층을 형성하고, n+ 주입층의 바로 아래에 게터링 싱크를 형성하는 것을 특징으로 하는 고체 촬상 소자용의 제 2 실리콘 기판의 제조 방법이다.
이 본 실시형태에서는, CZ 결정에 탄소를 첨가함으로써 고체 촬상 소자의 제조 프로세스 (열처리 프로세스) 를 이용하여 n+ 주입층의 바로 아래에 게터링 싱크를 형성하여, 디바이스 공정에서의 중금속 오염을 제거할 수 있기 때문에, 고체 촬상 소자의 전기 특성 등의 품질을 향상시킬 수 있다.
본 실시형태는, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래에 게터링층을 형성하여, 중금속의 포획 효율을 향상시킨 고체 촬상 소자용의 제 2 실리콘 기판이다. 또한, 이 고체 촬상 소자용의 제 2 실리콘 기판의 제조 방법은, 탄소가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하 첨가되고, n 형 도펀트 농도가 저항률 10×10-3Ω㎝ 이하인 CZ 결정을 기판으로 하여, 이 기판에 탄소, 산소에 의한 게터링 싱크를 형성하는 것을 특징으로 한다.
또한, 이 본 실시형태에서는, 고체 촬상 소자 제조 공정에 있어서, 에피텍셜층의 바로 아래에 고밀도 또한 2 차 전위를 수반하는 미소한 산소 석출물을 형성한다. 그리고 이 산소 석출물에 의해, 저온화된 열처리 공정에 있어서도 충분한 게터링 능력을 유지할 수 있다.
본 실시형태의 제 2 실리콘 기판은, 고체 촬상 소자의 매립형 포토 다이오드의 바로 아래에 게터링층이 형성되어 중금속의 포획 효율이 높은 고체 촬상 소자용의 실리콘 기판으로서, 탄소를 첨가한 CZ 결정으로 이루어진다. 여기서 본 실시형태의 고체 촬상 소자의 제 2 실리콘 기판의 제조 방법은, 탄소 농도가 0.5×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하 및 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하인 실리콘 기판에 게터링 싱크를 형성하는 것을 특징으로 할 수 있다.
이 본 실시형태에 있어서도 특히 열처리 공정의 온도 대역이 600℃ 이상 또한 700℃ 이하인 경우, 에피텍셜층 바로 아래에 고밀도의 산소 석출물의 형성을 실현할 수 있는 고 게터링 능력을 기대할 수 있다. 이 때문에, 이들 기판을 이용하여 고체 촬상 소자를 제작한 경우에는, 그 전기 특성을 향상시킬 수 있다. 이로써 고체 촬상 소자의 수율을 향상시킬 수 있다.
본 발명의 고체 촬상 소자용 제 2 실리콘 기판은, 소정의 n 형 도펀트 농도·산소 농도로 한 CZ 결정, MCZ 결정 중에 탄소를 함유시킨다. 그리고, 이들 단결정으로부터 얻어진 실리콘 기판에는, 이 실리콘 기판 상에 디바이스를 탑재하는 제조 공정의 열처리 공정에 있어서 특정 열처리 조건을 설정함으로써, 게터링 능력이 높은 탄소·산소의 석출물을 형성시킬 수 있다.
따라서, 매립형 포토 다이오드의 바로 아래부터 실리콘 기판의 전체 두께에 걸쳐 펼쳐지는 게터링 싱크를 형성할 수 있다. 특히 디바이스 공정에 있어서의 n+ 주입층부터 표면 디바이스측으로의 중금속 확산이 억제되어 디바이스에서의 결함이 회피된다. 이 결과, 전기 특성이 양호한 고품질의 고체 촬상 소자를 저비용으로 제공하는 것이 가능해진다.
이상, 본 발명의 바람직한 실시형태를 설명했지만, 본 발명은 이들 실시형태에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환 및 그 밖의 변경이 가능하다. 본 발명은 전술한 설명에 의해 한정되는 것이 아니고, 첨부한 클레임의 범위에 의해서만 한정된다.
도 1a ∼ 도 1d 는 본 발명에 관련된 제 1 실리콘 기판의 제조 방법의 일 실시형태를 나타내는 정단면도의 하나이다.
도 2a ∼ 도 2f 는 제 1 실리콘 기판을 이용하여 고체 촬상 소자의 제조 순서를 나타내는 정단면도의 하나이다.
도 3 은 본 발명의 제 1 실리콘 기판을 사용하는 실시예에 있어서의 열처리를 설명하는 도면이다.
도 4 는 제 1 실리콘 기판에 사용하는 실리콘 단결정을 제조하는 CZ 인상로의 종단면도이다.
도 5 는 제 1 실리콘 기판에 사용하는 실리콘 단결정을 제조할 때의 수소 첨가에 의한 인상 속도 영역의 변화를 나타내는 모식도이다.
도 6 은 제 1 실리콘 기판으로부터 얻어진 고체 촬상 소자의 분광 특성을 나타내는 도면이다.
도 7a ∼ 도 7d 는 본 발명에 관련된 제 2 실리콘 기판의 제조 방법의 일 실시형태를 나타내는 정단면도의 하나이다.
도 8a ∼ 도 8f 는 제 2 실리콘 기판을 이용하여 고체 촬상 소자의 제조 순서를 나타내는 정단면도의 하나이다.
도 9 는 본 발명의 제 2 실리콘 기판을 사용하는 실시예에 있어서의 열처리를 설명하는 도면이다.
도 10 은 제 2 실리콘 기판에 사용하는 실리콘 단결정을 제조하는 CZ 인상로 의 종단면도이다.
도 11 은 제 2 실리콘 기판에 사용하는 실리콘 단결정을 제조할 때의 수소 첨가에 의한 인상 속도 영역의 변화를 나타내는 모식도이다.
도 12 는 제 2 실리콘 기판으로부터 얻어진 고체 촬상 소자의 분광 특성을 나타내는 도면이다.
도 13 은 제 2 실리콘 기판의 제조 방법의 일 실시형태를 나타내는 플로우 차트이다.

Claims (16)

  1. CZ 법에 의해 인 (P) 이 도프됨과 함께 탄소 농도가 1.0×1016atoms/㎤ 이상 또한 1.0×1017atoms/㎤ 이하, 초기 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하가 되도록 하여 육성된 실리콘 단결정으로 제조된 실리콘 기판으로서,
    표면에 농도 1.0×1018atoms/㎤ 이상의 인 (P) 이 도프된 n+ 에피텍셜층과, n+ 에피텍셜층 상에 1.0×1016atoms/㎤ ∼ 1.0×1018atoms/㎤ 의 인 (P) 이 도프된 n 에피텍셜층이 형성되어 있는, 제 1 실리콘 기판.
  2. 제 1 항에 있어서,
    상기 n+ 에피텍셜층이 0.1㎛ 이상 또한 0.6㎛ 이하의 막두께이면 되는, 제 1 실리콘 기판.
  3. 제 1 항에 있어서,
    상기 n 에피텍셜층이 2㎛ 이상 또한 10㎛ 이하의 막두께이면 되는, 제 1 실리콘 기판.
  4. CZ 법에 의해 인 (P) 을 도프함과 함께 탄소 농도를 1.0×1016atoms/㎤ 이상 또한 1.0×1017atoms/㎤ 이하, 초기 산소 농도를 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하로 하여 실리콘 단결정을 육성하고, 실리콘 단결정을 슬라이스하는 준비 공정과,
    상기 슬라이스된 실리콘 단결정의 표면에 농도 1.0×1019atoms/㎤ 이상의 인 (P) 이 도프된 n+ 에피텍셜층을 형성하는 공정과,
    상기 n+ 에피텍셜층 상에 1.0×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 인 (P) 이 도프된 n 에피텍셜층을 형성하는 공정을 갖는, 제 1 실리콘 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 n+ 에피텍셜층을 0.2㎛ 이상 또한 0.6㎛ 이하의 막두께로 하면 되는, 제 1 실리콘 기판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 n 에피텍셜층을 2㎛ 이상 또한 10㎛ 이하의 막두께로 하면 되는, 제 1 실리콘 기판의 제조 방법.
  7. 제 4 항에 기재된 제조 방법에 의해 제조되어 이루어지는, 고체 촬상 소자용의 제 1 실리콘 기판.
  8. CZ 법에 의해 인 (P) 이 도프됨과 함께 탄소 농도가 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 초기 산소 농도가 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하가 되도록 하여 육성된 실리콘 단결정으로 제조된 실리콘 기판으로서,
    표면에 농도 1.0×1018atoms/㎤ 이상의 n 형 도펀트가 이온 주입된 n+ 주입층과, n+ 주입층 상에 1.0×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 n 형 도펀트가 도프된 n 에피텍셜층이 형성되어 있는, 제 2 실리콘 기판.
  9. 제 8 항에 있어서,
    상기 n+ 주입층이 표층에서 0.2㎛ 이상 또한 0.6㎛ 이하의 막두께로 하면 되는, 제 2 실리콘 기판.
  10. 제 8 항에 있어서,
    상기 n 에피텍셜층이 2㎛ 이상 또한 10㎛ 이하의 막두께이면 되는, 제 2 실리콘 기판.
  11. CZ 법에 의해 P 을 도프함과 함께 탄소 농도를 1.0×1016atoms/㎤ 이상 또한 1.6×1017atoms/㎤ 이하, 초기 산소 농도를 1.4×1018atoms/㎤ 이상 또한 1.6×1018atoms/㎤ 이하로 하여 실리콘 단결정을 육성하고, 실리콘 단결정을 슬라이스하는 준비 공정과,
    상기 슬라이스된 실리콘 단결정의 표면에 농도 1.0×1018atoms/㎤ 이상의 n 형 도펀트를 이온 주입하여 n+ 주입층을 형성하는 주입 공정과,
    상기 n+ 주입층 상에 1.0×1016atoms/㎤ 이상 또한 1.0×1018atoms/㎤ 이하의 n 형 도펀트가 도프된 n 에피텍셜층을 형성하는 에피텍셜 공정을 갖는, 제 2 실리콘 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 n+ 주입층을 표층으로부터 0.2㎛ ∼ 0.6㎛ 로 하면 되는, 제 2 실리콘 기판의 제조 방법.
  13. 제 11 항에 있어서,
    상기 n 에피텍셜층을 2㎛ ∼ 10㎛ 의 막두께로 하면 되는, 제 2 실리콘 기판의 제조 방법.
  14. 제 11 항에 있어서,
    상기 주입 공정 후에 950℃ ∼ 1200℃ 의 회복 열처리 공정을 가지면 되는, 제 2 실리콘 기판의 제조 방법.
  15. 제 11 항에 있어서,
    상기 준비 공정 후에 600℃ ∼ 800℃, 15 분 ∼ 4 시간의 게터링 현재화 (顯在化) 열처리 공정을 가지면 되는, 제 2 실리콘 기판의 제조 방법.
  16. 제 11 항에 기재된 제조 방법에 의해 제조되어 이루어지는, 고체 촬상 소자용의 제 2 실리콘 기판.
KR1020090018562A 2008-03-05 2009-03-04 실리콘 기판과 그 제조 방법 KR101028683B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008054841A JP5401809B2 (ja) 2008-03-05 2008-03-05 シリコン基板とその製造方法
JPJP-P-2008-054841 2008-03-05
JPJP-P-2008-054840 2008-03-05
JP2008054840A JP5401808B2 (ja) 2008-03-05 2008-03-05 シリコン基板とその製造方法

Publications (2)

Publication Number Publication Date
KR20090095514A KR20090095514A (ko) 2009-09-09
KR101028683B1 true KR101028683B1 (ko) 2011-04-12

Family

ID=40984804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018562A KR101028683B1 (ko) 2008-03-05 2009-03-04 실리콘 기판과 그 제조 방법

Country Status (4)

Country Link
US (1) US8101508B2 (ko)
EP (1) EP2112254A3 (ko)
KR (1) KR101028683B1 (ko)
TW (1) TWI442478B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772491B2 (ja) 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP6009237B2 (ja) * 2012-06-18 2016-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP5845143B2 (ja) 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP6020342B2 (ja) * 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP5921498B2 (ja) * 2013-07-12 2016-05-24 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328188B1 (ko) 1993-03-30 2002-06-20 이데이 노부유끼 반도체 기판,고체 촬상 장치 및 그 제조 방법
KR20060090516A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP2006313922A (ja) 1993-03-30 2006-11-16 Sony Corp 固体撮像素子の製造方法、固体撮像素子、Ｓｉ基板及び半導体基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247859A (en) * 1974-11-29 1981-01-27 Westinghouse Electric Corp. Epitaxially grown silicon layers with relatively long minority carrier lifetimes
US4160985A (en) 1977-11-25 1979-07-10 Hewlett-Packard Company Photosensing arrays with improved spatial resolution
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JP2735407B2 (ja) * 1990-08-30 1998-04-02 株式会社東芝 半導体装置およびその製造方法
JPH0715981A (ja) 1993-06-25 1995-01-17 Fuji Electric Co Ltd 静電式アクチュエータ
JP3232168B2 (ja) 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
US6351001B1 (en) * 1996-04-17 2002-02-26 Eastman Kodak Company CCD image sensor
DE69736900T2 (de) 1996-07-29 2007-09-06 Sumco Corp. Verfahren zur herstellung einer epitaxialscheibe aus silizium
JP4061418B2 (ja) * 1996-07-30 2008-03-19 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2002353434A (ja) 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
EP1780781B1 (en) * 2004-06-30 2019-08-07 SUMCO Corporation Process for producing silicon wafer
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4944545B2 (ja) 2006-08-30 2012-06-06 旭化成せんい株式会社 食品用フィルター材及びそれを用いた食品封入袋体の製法
JP2008054841A (ja) 2006-08-30 2008-03-13 Chung Sheen Technology Co Ltd 医療廃棄物の処理設備及びその処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328188B1 (ko) 1993-03-30 2002-06-20 이데이 노부유끼 반도체 기판,고체 촬상 장치 및 그 제조 방법
JP2006313922A (ja) 1993-03-30 2006-11-16 Sony Corp 固体撮像素子の製造方法、固体撮像素子、Ｓｉ基板及び半導体基板の製造方法
KR20060090516A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서

Also Published As

Publication number Publication date
US8101508B2 (en) 2012-01-24
EP2112254A3 (en) 2011-06-01
TWI442478B (zh) 2014-06-21
TW200947561A (en) 2009-11-16
US20090224367A1 (en) 2009-09-10
KR20090095514A (ko) 2009-09-09
EP2112254A2 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
KR101073419B1 (ko) 실리콘 기판과 그 제조 방법
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
KR101208651B1 (ko) 실리콘 기판과 그 제조방법
KR101028683B1 (ko) 실리콘 기판과 그 제조 방법
EP2098620A1 (en) Method of manufacturing silicon substrate
KR101007678B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
TWI436429B (zh) 製造磊晶矽晶圓的方法以及磊晶矽晶圓
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP2011054622A (ja) シリコン基板とその製造方法
KR20230065174A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
KR20230065175A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
JP2011023533A (ja) シリコン基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 8