JP6711320B2 - シリコンウェーハ - Google Patents
シリコンウェーハ Download PDFInfo
- Publication number
- JP6711320B2 JP6711320B2 JP2017124294A JP2017124294A JP6711320B2 JP 6711320 B2 JP6711320 B2 JP 6711320B2 JP 2017124294 A JP2017124294 A JP 2017124294A JP 2017124294 A JP2017124294 A JP 2017124294A JP 6711320 B2 JP6711320 B2 JP 6711320B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- time
- silicon wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 46
- 229910052710 silicon Inorganic materials 0.000 title claims description 46
- 239000010703 silicon Substances 0.000 title claims description 46
- 238000010438 heat treatment Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 30
- 238000003325 tomography Methods 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 48
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 32
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 32
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 32
- 239000013078 crystal Substances 0.000 description 18
- 238000011156 evaluation Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 9
- 238000005247 gettering Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
- G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
- G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
Description
本発明は、シリコンウェーハに関し、低温デバイスプロセスにも適したシリコンウェーハに関するものである。
半導体デバイスの製造工程中の熱処理が低温であっても、十分なゲッタリング能力が得られるエピタキシャルシリコンウェーハを提供するものとして、チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が３００ｍｍ以上であり、育成時にシリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間を４５０分以下とし、格子間酸素濃度を１．５×１０１８〜２．２×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ ＡＳＴＭ）とし、窒素濃度と炭素濃度を所定値以下にし、シリコンウェーハの全面がＣＯＰ領域からなり、エピタキシャル層表面のウェーハのバルク部のＢＭＤ密度が、１０００℃×１６時間の熱処理後に１×１０４／ｃｍ２以下となるエピタキシャルシリコンウェーハが知られている（特許文献１）。
しかしながら、上記従来においては、評価熱処理として１０００℃×１６時間といった長時間の熱処理を行い、この熱処理後のＢＭＤ密度により、ゲッタリング能力を保証していたが、半導体デバイスの製造工程中の熱処理の低温化に合わせた、より信頼性のある評価熱処理で保証することが必要とされている。
本発明が解決しようとする課題は、低温デバイスプロセスにも適したシリコンウェーハを提供することである。
本発明の第１の観点によれば、時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上、２．５×１０１０／ｃｍ３以下であるシリコンウェーハによって上記課題を解決する。
Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上、２．５×１０１０／ｃｍ３以下であるシリコンウェーハによって上記課題を解決する。
本発明の第2の観点によれば、時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハによって上記課題を解決する。
Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハによって上記課題を解決する。
本発明の第3の観点によれば、時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上、２．５×１０１０／ｃｍ３以下であり、且つ、
時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハによって上記課題を解決する。
Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上、２．５×１０１０／ｃｍ３以下であり、且つ、
時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハによって上記課題を解決する。
上記発明において、表面に厚さが１〜５μｍのエピタキシャル層を形成してもよい。また、シリコンウェーハの窒素濃度が、１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度が、８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３であってもよい。
本発明によれば、時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて評価熱処理するので、比較的低温度かつ短時間の条件でゲッタリング能力が高い信頼性で保証することができ、その結果、低温デバイスプロセスにも適したシリコンウェーハを提供することができる。
本発明に係るシリコンウェーハは、たとえばチョクラルスキー法により育成されたシリコン単結晶をスライスして得られるシリコンウェーハであり、必要に応じてその表面に、好ましくは１〜５μｍの厚さのエピタキシャル層が形成されてなる。シリコン単結晶を育成するにあたっては、結晶中の窒素濃度を好ましくは１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度を好ましくは８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３とする。
上述した製造工程によって得られたシリコンウェーハの酸素析出物（ＢＭＤ）の密度及び平均サイズは、評価のための熱処理を施したのち、たとえば、赤外トモグラフィー法による結晶欠陥測定装置（日本セミラボ社製結晶欠陥測定装置）を用いて評価することができる。そして、その一つの評価指標として、赤外トモグラフィー法による結晶欠陥測定装置のレザーパワーを５０ｍＷ，検出器（ＣＣＤカメラ）の露光時間を５０ｍｓｅｃに設定し、この測定条件下で、エピタキシャルシリコンウェーハの表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度及び平均ＢＭＤサイズを測定する。
ここで、本発明者らが知見したところによれば、評価のための熱処理の温度Ｘが７００〜１０００℃、熱処理の時間ＹがＹ＝７．８８×１０６７×Ｘ−２２．５を満たす場合に、ＢＭＤ密度が５×１０８／ｃｍ３以上であるときは、半導体デバイスプロセスのたとえば１０００℃以下の低温デバイスプロセスにおいても、十分なゲッタリング能力を有するシリコンウェーハを得ることができる。逆に、同様の評価のための熱処理を施した場合に、ＢＭＤ密度が５×１０８／ｃｍ３未満であるときは、半導体デバイスプロセスのたとえば１０００℃以下の低温デバイスプロセスにおいて十分なゲッタリング能力が発揮されない。
さらに、本発明者らが知見したところによれば、評価のための熱処理の温度Ｘが７００〜１０００℃、Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす熱処理の時間Ｙである場合に、平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であれば、転位の発生がないシリコンウェーハを得ることができる。逆に、同様の評価のための熱処理を施した場合に、平均ＢＭＤサイズが１６ｎｍ未満もしくは２８ｎｍを超えるとき、又は１．０≦Ｙ／Ｙ１≦１．５を満たさない熱処理の時間Ｙであるときは、転位が発生する。
したがって、低温デバイスプロセスにおいて十分なゲッタリング能力を発揮し、且つ転位の発生がないシリコンウェーハを得るためには、時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上、２．５×１０１０／ｃｍ３以下であり、且つ、時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハであることがより好ましい。
《実施例１》
チョクラルスキー法により、結晶中の窒素ドープ濃度（１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３）と酸素濃度（８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３）とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件（エピタキシャル層の厚さは、１〜５μｍ）でエピタキシャル成長を行い、エピタキシャルウェーハとした。
チョクラルスキー法により、結晶中の窒素ドープ濃度（１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３）と酸素濃度（８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３）とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件（エピタキシャル層の厚さは、１〜５μｍ）でエピタキシャル成長を行い、エピタキシャルウェーハとした。
これらのエピタキシャルウェーハに種々の温度及び時間の評価熱処理を行い、赤外トモグラフィー法による結晶欠陥測定装置（日本セミラボ社製結晶欠陥測定装置）を用いて、熱処理後のエピタキシャルシリコンウェーハの酸素析出物（ＢＭＤ）密度を測定した。ＢＭＤ密度の測定条件は、レザーパワーを５０ｍＷ，検出器（ＣＣＤカメラ）の露光時間を５０ｍｓｅｃに設定し、この測定条件下で、エピタキシャルシリコンウェーハの表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度を測定した。
このＢＭＤ密度の評価結果を図１に示す。同図において、ＢＭＤが５×１０８／ｃｍ３以上検出された熱処理水準を○、検出されなかった熱処理水準を×で示した。上記赤外トモグラフィー法による測定条件にてＢＭＤが５×１０８／ｃｍ３以上検出される熱処理水準は、図１の〇と×との境界を結ぶ直線であって、時間をＹ（ｍｉｎ）， 温度をＸ（℃）とした場合に、Ｙ＝７．８８×１０６７×Ｘ−２２．５（ただし、７００℃≦Ｘ≦１０００℃）を臨界線とする右上の領域であった。
これらの測定を行った同一水準のエピタキシャルシリコンウェーハに、重金属汚染を想定してＮｉを１×１０１２／ｃｍ２汚染し、その後、半導体製造プロセスの低温デバイス処理を模擬した熱処理（下記熱処理１及び熱処理２）を行い、この模擬熱処理後、ライトエッチング液を用いて、ウェーハの表面に形成されたシリサイドをピット化（シャローピット）して、シャローピットの有無を観察した。
＜低温デバイス相当熱処理１＞
第１ステップ：６５０℃で１００分保持
第２ステップ：９００℃で２０分保持
第３ステップ：８２５℃で３０分保持
第４ステップ：７２５℃で１００分保持
（いずれも昇降温速度は５℃／ｍｉｎ）
第１ステップ：６５０℃で１００分保持
第２ステップ：９００℃で２０分保持
第３ステップ：８２５℃で３０分保持
第４ステップ：７２５℃で１００分保持
（いずれも昇降温速度は５℃／ｍｉｎ）
＜低温デバイス相当熱処理２＞
第１ステップ：６５０℃で１００分保持
第２ステップ：1０００℃で６０分保持
第３ステップ：８７５℃で３０分保持
第４ステップ：８２５℃で１００分保持
（いずれも昇降温速度は５℃／ｍｉｎ）
第１ステップ：６５０℃で１００分保持
第２ステップ：1０００℃で６０分保持
第３ステップ：８７５℃で３０分保持
第４ステップ：８２５℃で１００分保持
（いずれも昇降温速度は５℃／ｍｉｎ）
その結果、図１に示した○の熱処理水準、すなわち、赤外トモグラフィー法による測定条件にてＢＭＤが５×１０８／ｃｍ３以上検出されるエピタキシャルシリコンウェーハは、シャローピットが観察されなかった。これに対し、図１の×の熱処理水準のエピタキシャルシリコンウェーハでは、シャローピットが観察され、ゲッタリング能力が低いことが分かった。
すなわち、半導体製造プロセスの低温デバイスプロセスにおいて、ゲッタリング能力を示すウェーハは、時間をＹ（ｍｉｎ），温度をＸ（℃）とした場合に、Ｙ＝７．８８×１０６７×Ｘ−２２．５（ただし、７００℃≦Ｘ≦１０００℃）の熱処理後（つまり、温度Ｘに対してＹがそれ以上となるように時間を設定する）、赤外トモグラフィー法による結晶欠陥測定装置（日本セミラボ社製結晶欠陥測定装置）を用いて、レザーパワーを５０ｍＷ，検出器（ＣＣＤカメラ）の露光時間を５０ｍｓｅｃに設定し、エピタキシャルシリコンウェーハの表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度を測定した場合、当該ＢＭＤ密度が、５×１０８／ｃｍ３以上検出されるウェーハである。なお、上記結晶欠陥測定装置の測定上限は、２．５×１０１０／ｃｍ３であるため、当該装置を用いた場合の上限はこの数値となる。
《実施例２》
チョクラルスキー法により、結晶中の窒素ドープ濃度（１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３）と酸素濃度（８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３）とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件（エピタキシャル層の厚さは、１〜５μｍ）でエピタキシャル成長を行い、エピタキシャルウェーハとした。
チョクラルスキー法により、結晶中の窒素ドープ濃度（１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３）と酸素濃度（８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３）とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件（エピタキシャル層の厚さは、１〜５μｍ）でエピタキシャル成長を行い、エピタキシャルウェーハとした。
これらのエピタキシャルシリコンウェーハに実施例1で示した種々の温度及び時間の評価熱処理を行い、赤外トモグラフィー法による結晶欠陥測定装置（日本セミラボ社製結晶欠陥測定装置）を用いて、熱処理後のエピタキシャルシリコンウェーハの酸素析出物（ＢＭＤ）の平均サイズ（ｎｍ）を測定した。ＢＭＤ密度の測定条件は、レザーパワーを５０ｍＷ，検出器（ＣＣＤカメラ）の露光時間を５０ｍｓｅｃに設定し、この測定条件下で、エピタキシャルシリコンウェーハの表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズ（ｎｍ）を測定した。
このときの評価熱処理は、次のように行った。まず、Ｙ１＝７．８８×１０６７×Ｘ−２２．５（ただし、７００℃≦Ｘ≦１０００℃）で示される関係から、最初に温度Ｘ（℃）を決めて時間Ｙ１を求める。そして、実際の処理時間Ｙは、１．５Ｙ１＞Ｙ＞１．０（つまり、１．５＞Ｙ／Ｙ１＞１．０））の範囲で実施した。
上記の評価熱処理で示される様々なサイズのＢＭＤが成長するようなエピタキシャルシリコンウェーハに実施例１で示した低温デバイス相当熱処理（上記熱処理１及び熱処理２）を行った。その熱処理後に、熱応力負荷試験として、エピタキシャルシリコンウェーハに対して、フラッシュランプアニール熱処理炉を用いて、最高到達温度が１２００℃のミリ秒アニールを５回連続で実施した。その後、エピタキシャルシリコンウェーハの表面に対してライトエッチングを行い、エピタキシャルシリコンウェーハの表面の転位エッチピットの有無を確認した。この結果を表１に示す。表１の「熱応力負荷試験」の欄において、転位エッチピットが見られた（熱応力負荷試験の結果が良好ではなかった）ものを「×」で示し、転位エッチピットが見られなかった（熱応力負荷試験の結果が良好であった）ものを「○」で示す。転位エッチピットが見られたエピタキシャルシリコンウェーハには、大きな反りが生じた。
Ｙ／Ｙ１が１〜１．５のエピタキシャルシリコンウェーハにおいて、平均ＢＭＤサイズが２８ｎｍを超えるエピタキシャルシリコンウェーハ（サンプル５，８，１０，１３，１４）は、低温デバイス熱処理後のフラッシュランプ熱処理後に転位が発生しており、ウェーハに反りが生じた。これらのサンプルでは、低温デバイスで成長したＢＭＤが起因で、Ｓｌｉｐ転位が発生したものと考えられる。これに対し、平均ＢＭＤサイズが１６ｎｍ〜２８ｎｍに関しては転位の発生が観察されず、良好であった。なお、サンプル１３では、平均ＢＭＤサイズが２８ｎｍ以下であるにも拘らず転位が発生した。これは、Ｙ／Ｙ１が２であり、１．５以下ではないため、ウェーハ強度をあらわす指標として適切でなかったためである。
Claims (5)
- 時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上であるシリコンウェーハ。 - 時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハ。 - 時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ＝７．８８×１０６７×Ｘ−２２．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲におけるＢＭＤ密度が、５×１０８／ｃｍ３以上、２．５×１０１０／ｃｍ３以下であり、且つ、
時間をＹ（ｍｉｎ），温度をＸ（℃，ただし７００℃≦Ｘ≦１０００℃）とした場合に、
Ｙ１＝７．８８×１０６７×Ｘ−２２．５且つ１．０≦Ｙ／Ｙ１≦１．５を満たす時間Ｙと温度Ｘにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを５０ｍＷ，検出器の露光時間を５０ｍｓｅｃに設定した場合の、ウェーハ表面から８０μｍ〜２８５μｍの範囲における平均ＢＭＤサイズが、１６ｎｍ以上、２８ｎｍ以下であるシリコンウェーハ。 - 表面に、厚さが１〜５μｍのエピタキシャル層が形成された請求項１〜３のいずれか一項に記載のシリコンウェーハ。
- 窒素濃度が、１×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度が、８×１０１７〜１５×１０１７ａｔｏｍｓ／ｃｍ３である請求項１〜４のいずれか一項に記載のシリコンウェーハ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017124294A JP6711320B2 (ja) | 2017-06-26 | 2017-06-26 | シリコンウェーハ |
| TW107120166A TWI671441B (zh) | 2017-06-26 | 2018-06-12 | 矽晶圓 |
| KR1020207000513A KR102294183B1 (ko) | 2017-06-26 | 2018-06-19 | 실리콘 웨이퍼 |
| US16/609,021 US11094557B2 (en) | 2017-06-26 | 2018-06-19 | Silicon wafer |
| CN201880043135.2A CN111051580B (zh) | 2017-06-26 | 2018-06-19 | 硅晶片 |
| PCT/JP2018/023218 WO2019003999A1 (ja) | 2017-06-26 | 2018-06-19 | シリコンウェーハ |
| DE112018003274.4T DE112018003274T5 (de) | 2017-06-26 | 2018-06-19 | Siliciumwafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017124294A JP6711320B2 (ja) | 2017-06-26 | 2017-06-26 | シリコンウェーハ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019006639A JP2019006639A (ja) | 2019-01-17 |
| JP2019006639A5 JP2019006639A5 (ja) | 2019-09-19 |
| JP6711320B2 true JP6711320B2 (ja) | 2020-06-17 |
Family
ID=64741510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017124294A Active JP6711320B2 (ja) | 2017-06-26 | 2017-06-26 | シリコンウェーハ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11094557B2 (ja) |
| JP (1) | JP6711320B2 (ja) |
| KR (1) | KR102294183B1 (ja) |
| CN (1) | CN111051580B (ja) |
| DE (1) | DE112018003274T5 (ja) |
| TW (1) | TWI671441B (ja) |
| WO (1) | WO2019003999A1 (ja) |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1192283A (ja) * | 1997-09-18 | 1999-04-06 | Toshiba Corp | シリコンウエハ及びその製造方法 |
| JP3624827B2 (ja) * | 2000-12-20 | 2005-03-02 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
| JP4566478B2 (ja) * | 2001-08-09 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| JP4615161B2 (ja) | 2001-08-23 | 2011-01-19 | 信越半導体株式会社 | エピタキシャルウエーハの製造方法 |
| US7201800B2 (en) * | 2001-12-21 | 2007-04-10 | Memc Electronic Materials, Inc. | Process for making silicon wafers with stabilized oxygen precipitate nucleation centers |
| DE10205084B4 (de) | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| KR20060040733A (ko) | 2003-08-12 | 2006-05-10 | 신에쯔 한도타이 가부시키가이샤 | 웨이퍼의 제조방법 |
| JP2005060168A (ja) * | 2003-08-12 | 2005-03-10 | Shin Etsu Handotai Co Ltd | ウエーハの製造方法 |
| JP5276863B2 (ja) * | 2008-03-21 | 2013-08-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
| JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
| US8476149B2 (en) * | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| JP2010147248A (ja) * | 2008-12-18 | 2010-07-01 | Siltronic Ag | アニールウェハおよびアニールウェハの製造方法 |
| JP2012049397A (ja) * | 2010-08-27 | 2012-03-08 | Sumco Corp | シリコンウェーハの製造方法 |
| JP2013163598A (ja) * | 2012-01-10 | 2013-08-22 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
| JP6260100B2 (ja) | 2013-04-03 | 2018-01-17 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP6118765B2 (ja) * | 2014-07-03 | 2017-04-19 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| KR102175689B1 (ko) * | 2014-07-31 | 2020-11-09 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
| JP6100226B2 (ja) | 2014-11-26 | 2017-03-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP6447351B2 (ja) | 2015-05-08 | 2019-01-09 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
| DE102015224983B4 (de) * | 2015-12-11 | 2019-01-24 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
-
2017
- 2017-06-26 JP JP2017124294A patent/JP6711320B2/ja active Active
-
2018
- 2018-06-12 TW TW107120166A patent/TWI671441B/zh active
- 2018-06-19 WO PCT/JP2018/023218 patent/WO2019003999A1/ja active Application Filing
- 2018-06-19 DE DE112018003274.4T patent/DE112018003274T5/de active Pending
- 2018-06-19 KR KR1020207000513A patent/KR102294183B1/ko active IP Right Grant
- 2018-06-19 US US16/609,021 patent/US11094557B2/en active Active
- 2018-06-19 CN CN201880043135.2A patent/CN111051580B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019006639A (ja) | 2019-01-17 |
| TWI671441B (zh) | 2019-09-11 |
| WO2019003999A1 (ja) | 2019-01-03 |
| CN111051580A (zh) | 2020-04-21 |
| KR102294183B1 (ko) | 2021-08-25 |
| TW201905253A (zh) | 2019-02-01 |
| DE112018003274T5 (de) | 2020-03-05 |
| KR20200016359A (ko) | 2020-02-14 |
| US20200083060A1 (en) | 2020-03-12 |
| CN111051580B (zh) | 2021-10-26 |
| US11094557B2 (en) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
| KR101829505B1 (ko) | 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼 | |
| JP6260100B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2004006615A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| JP5207706B2 (ja) | シリコンウエハ及びその製造方法 | |
| JP2018510492A (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
| US7936051B2 (en) | Silicon wafer and its manufacturing method | |
| JP2021168382A (ja) | シリコンウェーハ及びその製造方法 | |
| WO2016006145A1 (ja) | エピタキシャルシリコンウェーハおよびその製造方法 | |
| JP6711320B2 (ja) | シリコンウェーハ | |
| TWI604532B (zh) | Wafer wafer quality judgment method, wafer fabrication method using the same, and silicon wafer | |
| JP2011029578A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| CN109075076B (zh) | 硅晶片 | |
| JP3874255B2 (ja) | シリコンウェーハ中のｂｍｄサイズの評価方法 | |
| WO2024009659A1 (ja) | シリコンウェーハ及びその製造方法 | |
| JP2011165812A (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JP2011228459A (ja) | シリコンウェーハ及びその製造方法 | |
| JP2023169790A (ja) | シリコンウェーハの熱処理方法 | |
| JP6024710B2 (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
| JP6369388B2 (ja) | シリコン単結晶基板の評価方法 | |
| KR20130100987A (ko) | 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치 | |
| JP2019006639A5 (ja) | ||
| JP2014160784A (ja) | エピタキシャルシリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200511 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6711320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |