WO2019003999A1 - シリコンウェーハ - Google Patents
シリコンウェーハ Download PDFInfo
- Publication number
- WO2019003999A1 WO2019003999A1 PCT/JP2018/023218 JP2018023218W WO2019003999A1 WO 2019003999 A1 WO2019003999 A1 WO 2019003999A1 JP 2018023218 W JP2018023218 W JP 2018023218W WO 2019003999 A1 WO2019003999 A1 WO 2019003999A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- time
- heat treatment
- temperature
- silicon wafer
- wafer
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 52
- 239000010703 silicon Substances 0.000 title claims abstract description 52
- 238000010438 heat treatment Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000003325 tomography Methods 0.000 claims abstract description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 54
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 32
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 32
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 32
- 239000013078 crystal Substances 0.000 description 18
- 238000011156 evaluation Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 9
- 238000005247 gettering Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
- G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
- G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
Definitions
- the present invention relates to silicon wafers and to silicon wafers suitable for low temperature device processes.
- an epitaxial silicon wafer capable of obtaining sufficient gettering ability even when the heat treatment in the manufacturing process of semiconductor devices is at a low temperature, it is cut out from a silicon single crystal grown by the Czochralski method and has a diameter of 300 mm.
- the above is the time required to lower the temperature of each part of the silicon single crystal from 800 ° C. to 600 ° C. during growth to 450 minutes or less, and the interstitial oxygen concentration is 1.5 ⁇ 10 18 to 2.2 ⁇ 10 18 atoms / cm 3 (Old ASTM), nitrogen concentration and carbon concentration are below specified values, entire surface of silicon wafer consists of COP region, BMD density of bulk part of wafer on surface of epitaxial layer is 1 ⁇ after heat treatment at 1000 ° C. ⁇ 16 hours 10 4 / cm 2 or less and comprising an epitaxial silicon wafer is known (Patent documents ).
- the problem to be solved by the present invention is to provide a silicon wafer that is also suitable for low temperature device processing.
- the time is Y (min) and the temperature is X (° C., where 700 ° C. ⁇ X ⁇ 1000 ° C.)
- the temperature is X (° C., where 700 ° C. ⁇ X ⁇ 1000 ° C.)
- Y 7.88 ⁇ 10 67 ⁇ X ⁇ 2.25
- the laser power is set to 50 mW and the exposure time of the detector is set to 50 msec using an infrared tomography method
- the BMD density in the range of 80 ⁇ m to 285 ⁇ m from the wafer surface is 5 ⁇ 10 8 / cm 3 or more;
- the above problem is solved by a silicon wafer having 5 ⁇ 10 10 / cm 3 or less.
- the time is Y (min) and the temperature is X (° C., where 700 ° C. ⁇ X ⁇ 1000 ° C.)
- the temperature is X (° C., where 700 ° C. ⁇ X ⁇ 1000 ° C.)
- Y 7.88 ⁇ 10 67 ⁇ X ⁇ 2.25
- the laser power is set to 50 mW and the exposure time of the detector is set to 50 msec using an infrared tomography method
- the BMD density in the range of 80 ⁇ m to 285 ⁇ m from the wafer surface is 5 ⁇ 10 8 / cm 3 or more; 5 ⁇ 10 10 / cm 3 or less
- the time is Y (min) and the temperature is X (° C., but 700 ° C.
- an epitaxial layer having a thickness of 1 to 5 ⁇ m may be formed on the surface.
- the nitrogen concentration of the silicon wafer may be 1 ⁇ 10 12 to 5 ⁇ 10 14 atoms / cm 3
- the oxygen concentration may be 8 ⁇ 10 17 to 15 ⁇ 10 17 atoms / cm 3 .
- the time is Y (min) and the temperature is X (° C., where 700 ° C. ⁇ X ⁇ 1000 ° C.)
- the time satisfying Y 7.88 ⁇ 10 67 ⁇ X ⁇ 2.25 Since the evaluation heat treatment is performed at Y and temperature X, the gettering ability can be reliably guaranteed at relatively low temperature and short time conditions, and as a result, a silicon wafer suitable for low temperature device process is provided. be able to.
- the silicon wafer according to the present invention is, for example, a silicon wafer obtained by slicing a silicon single crystal grown by the Czochralski method, and an epitaxial layer having a thickness of preferably 1 to 5 ⁇ m on its surface, if necessary. Is formed.
- the nitrogen concentration in the crystal is preferably 1 ⁇ 10 12 to 5 ⁇ 10 14 atoms / cm 3
- the oxygen concentration is preferably 8 ⁇ 10 17 to 15 ⁇ 10 17 atoms / cm 3 .
- the density and average size of the oxygen precipitates (BMD) of the silicon wafer obtained by the above-described manufacturing process are subjected to heat treatment for evaluation, and then, for example, a crystal defect measuring apparatus by infrared tomography (Nihon Semilabo Co., Ltd.) It can evaluate using a crystal defect measuring device). Then, as one evaluation index, the laser power of the crystal defect measuring apparatus by infrared tomography is set to 50 mW, and the exposure time of the detector (CCD camera) is set to 50 msec. Under this measurement condition, the surface of the epitaxial silicon wafer Measure BMD density and average BMD size in the range of 80 ⁇ m to 285 ⁇ m.
- the temperature X of the heat treatment for evaluation is 700 to 1000 ° C.
- the BMD density is 5 ⁇ 10 8 / cm 3 or more
- a silicon wafer having sufficient gettering ability can be obtained even in a low temperature device process of, for example, 1000 ° C. or less in a semiconductor device process.
- sufficient gettering ability is obtained, for example, in the low temperature device process of 1000 ° C. or less of the semiconductor device process when the BMD density is less than 5 ⁇ 10 8 / cm 3. Can not be demonstrated.
- the temperature X of the heat treatment for evaluation is 700 to 1000 ° C.
- Y1 7.88 ⁇ 10 67 ⁇ X ⁇ 2.25 and 1.0 ⁇ Y / Y 1
- the average BMD size is 16 nm or more and 28 nm or less when the heat treatment time Y satisfies ⁇ 1.5
- a silicon wafer free of occurrence of dislocation can be obtained.
- the heat treatment for the same evaluation when the heat treatment for the same evaluation is performed, when the average BMD size is less than 16 nm or more than 28 nm, or when the time Y of the heat treatment that does not satisfy 1.0 ⁇ Y / Y1 ⁇ 1.5.
- the time is Y (min)
- the temperature is X (° C., but 700 ° C. ⁇ X ⁇ 1000 ° C.)
- Heat treatment for a time Y and temperature X that satisfy Y 7.88 ⁇ 10 67 ⁇ X- 2.25 , and then using infrared tomography, with a laser power of 50 mW and a detector
- the BMD density in the range of 80 ⁇ m to 285 ⁇ m from the wafer surface is 5 ⁇ 10 8 / cm 3 or more and 2.5 ⁇ 10 10 / cm 3 or less when the exposure time of 50 ms is set, and the time is Assuming that Y (min) and the temperature are X (° C., but 700 ° C.
- the silicon wafer is an average BMD size at 16 nm or more and 28 nm or less.
- Example 1 The nitrogen doping concentration (1 ⁇ 10 12 to 5 ⁇ 10 14 atoms / cm 3 ) and the oxygen concentration (8 ⁇ 10 17 to 15 ⁇ 10 17 atoms / cm 3 ) in the crystal are respectively changed by the Czochralski method.
- Various silicon single crystals were grown to prepare silicon wafers, and these silicon wafers were epitaxially grown under the same conditions (the thickness of the epitaxial layer is 1 to 5 ⁇ m) to obtain an epitaxial wafer.
- the evaluation result of this BMD density is shown in FIG.
- the heat treatment level at which BMD is detected at 5 ⁇ 10 8 / cm 3 or more is indicated by ⁇
- the heat treatment level not detected is indicated by x.
- the heat treatment level at which BMD is detected at 5 ⁇ 10 8 / cm 3 or more under the measurement conditions by the above-mentioned infrared tomography method is a straight line connecting the boundaries of ⁇ and ⁇ in FIG.
- the temperature was X (° C.)
- ⁇ Low temperature device equivalent heat treatment 1> First step: Hold at 650 ° C for 100 minutes Second step: Hold at 900 ° C for 20 minutes Third step: Hold at 825 ° C for 30 minutes Fourth step: Hold at 725 ° C for 100 minutes (all temperature rising / fall rate is 5 ° C / min)
- ⁇ Low temperature device equivalent heat treatment 2> First step: Hold at 650 ° C for 100 minutes Second step: Hold at 1000 ° C for 60 minutes Third step: Hold at 875 ° C for 30 minutes Fourth step: Hold at 825 ° C for 100 minutes (all temperature rising / fall rate is 5 ° C / min)
- time is Y (min) and temperature is X (° C.) .
- a crystal defect measuring apparatus (Nippon Semilabo Co., Ltd.) by infrared tomography
- the laser power is set to 50 mW
- the exposure time of the detector is set to 50 msec
- the BMD density in the range of 80 ⁇ m to 285 ⁇ m from the surface of the epitaxial silicon wafer is measured. It is a wafer in which BMD density is detected at 5 ⁇ 10 8 / cm 3 or more.
- the measurement upper limit of the said crystal defect measuring apparatus is 2.5 * 10 ⁇ 10 > / cm ⁇ 3 >, the upper limit at the time of using the said apparatus turns into this numerical value.
- Example 2 The nitrogen doping concentration (1 ⁇ 10 12 to 5 ⁇ 10 14 atoms / cm 3 ) and the oxygen concentration (8 ⁇ 10 17 to 15 ⁇ 10 17 atoms / cm 3 ) in the crystal are respectively changed by the Czochralski method.
- Various silicon single crystals were grown to prepare silicon wafers, and these silicon wafers were epitaxially grown under the same conditions (the thickness of the epitaxial layer is 1 to 5 ⁇ m) to obtain an epitaxial wafer.
- the low temperature device equivalent heat treatment (the above-mentioned heat treatment 1 and heat treatment 2) shown in Example 1 was performed on an epitaxial silicon wafer on which BMDs of various sizes shown in the above evaluation heat treatment grow.
- an epitaxial silicon wafer was subjected to five consecutive millisecond annealings with a maximum reach temperature of 1200 ° C. using a flash lamp annealing heat treatment furnace. Thereafter, light etching was performed on the surface of the epitaxial silicon wafer to confirm the presence or absence of dislocation etch pits on the surface of the epitaxial silicon wafer. The results are shown in Table 1.
- epitaxial silicon wafers with Y / Y1 of 1 to 1.5 In epitaxial silicon wafers with Y / Y1 of 1 to 1.5, epitaxial silicon wafers with an average BMD size exceeding 28 nm (samples 5, 8, 10, 13, 14) have dislocations after flash lamp heat treatment after low temperature device heat treatment The wafer is warped. In these samples, it is considered that slip dislocations are generated due to BMD grown in a low temperature device. On the other hand, occurrence of dislocation was not observed for the average BMD size of 16 nm to 28 nm, which was good. In Sample 13, dislocation occurred even though the average BMD size was 28 nm or less. This is because Y / Y1 is 2 and not 1.5 or less, and therefore, it is not appropriate as an index that represents the wafer strength.
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thermal Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であるシリコンウェーハ。
Description
本発明は、シリコンウェーハに関し、低温デバイスプロセスにも適したシリコンウェーハに関するものである。
半導体デバイスの製造工程中の熱処理が低温であっても、十分なゲッタリング能力が得られるエピタキシャルシリコンウェーハを提供するものとして、チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が300mm以上であり、育成時にシリコン単結晶の各部を800℃から600℃まで降温させる所要時間を450分以下とし、格子間酸素濃度を1.5×1018~2.2×1018atoms/cm3(old ASTM)とし、窒素濃度と炭素濃度を所定値以下にし、シリコンウェーハの全面がCOP領域からなり、エピタキシャル層表面のウェーハのバルク部のBMD密度が、1000℃×16時間の熱処理後に1×104/cm2以下となるエピタキシャルシリコンウェーハが知られている(特許文献1)。
しかしながら、上記従来においては、評価熱処理として1000℃×16時間といった長時間の熱処理を行い、この熱処理後のBMD密度により、ゲッタリング能力を保証していたが、半導体デバイスの製造工程中の熱処理の低温化に合わせた、より信頼性のある評価熱処理で保証することが必要とされている。
本発明が解決しようとする課題は、低温デバイスプロセスにも適したシリコンウェーハを提供することである。
本発明の第1の観点によれば、時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であるシリコンウェーハによって上記課題を解決する。
Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であるシリコンウェーハによって上記課題を解決する。
本発明の第2の観点によれば、時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハによって上記課題を解決する。
Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハによって上記課題を解決する。
本発明の第3の観点によれば、時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であり、且つ、
時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハによって上記課題を解決する。
Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であり、且つ、
時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハによって上記課題を解決する。
上記発明において、表面に厚さが1~5μmのエピタキシャル層を形成してもよい。また、シリコンウェーハの窒素濃度が、1×1012~5×1014atoms/cm3、酸素濃度が、8×1017~15×1017atoms/cm3であってもよい。
本発明によれば、時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて評価熱処理するので、比較的低温度かつ短時間の条件でゲッタリング能力が高い信頼性で保証することができ、その結果、低温デバイスプロセスにも適したシリコンウェーハを提供することができる。
本発明に係るシリコンウェーハは、たとえばチョクラルスキー法により育成されたシリコン単結晶をスライスして得られるシリコンウェーハであり、必要に応じてその表面に、好ましくは1~5μmの厚さのエピタキシャル層が形成されてなる。シリコン単結晶を育成するにあたっては、結晶中の窒素濃度を好ましくは1×1012~5×1014atoms/cm3、酸素濃度を好ましくは8×1017~15×1017atoms/cm3とする。
上述した製造工程によって得られたシリコンウェーハの酸素析出物(BMD)の密度及び平均サイズは、評価のための熱処理を施したのち、たとえば、赤外トモグラフィー法による結晶欠陥測定装置(日本セミラボ社製結晶欠陥測定装置)を用いて評価することができる。そして、その一つの評価指標として、赤外トモグラフィー法による結晶欠陥測定装置のレザーパワーを50mW,検出器(CCDカメラ)の露光時間を50msecに設定し、この測定条件下で、エピタキシャルシリコンウェーハの表面から80μm~285μmの範囲におけるBMD密度及び平均BMDサイズを測定する。
ここで、本発明者らが知見したところによれば、評価のための熱処理の温度Xが700~1000℃、熱処理の時間YがY=7.88×1067×X-2.25を満たす場合に、BMD密度が5×108/cm3以上であるときは、半導体デバイスプロセスのたとえば1000℃以下の低温デバイスプロセスにおいても、十分なゲッタリング能力を有するシリコンウェーハを得ることができる。逆に、同様の評価のための熱処理を施した場合に、BMD密度が5×108/cm3未満であるときは、半導体デバイスプロセスのたとえば1000℃以下の低温デバイスプロセスにおいて十分なゲッタリング能力が発揮されない。
さらに、本発明者らが知見したところによれば、評価のための熱処理の温度Xが700~1000℃、Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす熱処理の時間Yである場合に、平均BMDサイズが、16nm以上、28nm以下であれば、転位の発生がないシリコンウェーハを得ることができる。逆に、同様の評価のための熱処理を施した場合に、平均BMDサイズが16nm未満もしくは28nmを超えるとき、又は1.0≦Y/Y1≦1.5を満たさない熱処理の時間Yであるときは、転位が発生する。
したがって、低温デバイスプロセスにおいて十分なゲッタリング能力を発揮し、且つ転位の発生がないシリコンウェーハを得るためには、時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であり、且つ、時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハであることがより好ましい。
《実施例1》
チョクラルスキー法により、結晶中の窒素ドープ濃度(1×1012~5×1014atoms/cm3)と酸素濃度(8×1017~15×1017atoms/cm3)とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件(エピタキシャル層の厚さは、1~5μm)でエピタキシャル成長を行い、エピタキシャルウェーハとした。
チョクラルスキー法により、結晶中の窒素ドープ濃度(1×1012~5×1014atoms/cm3)と酸素濃度(8×1017~15×1017atoms/cm3)とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件(エピタキシャル層の厚さは、1~5μm)でエピタキシャル成長を行い、エピタキシャルウェーハとした。
これらのエピタキシャルウェーハに種々の温度及び時間の評価熱処理を行い、赤外トモグラフィー法による結晶欠陥測定装置(日本セミラボ社製結晶欠陥測定装置)を用いて、熱処理後のエピタキシャルシリコンウェーハの酸素析出物(BMD)密度を測定した。BMD密度の測定条件は、レザーパワーを50mW,検出器(CCDカメラ)の露光時間を50msecに設定し、この測定条件下で、エピタキシャルシリコンウェーハの表面から80μm~285μmの範囲におけるBMD密度を測定した。
このBMD密度の評価結果を図1に示す。同図において、BMDが5×108/cm3以上検出された熱処理水準を○、検出されなかった熱処理水準を×で示した。上記赤外トモグラフィー法による測定条件にてBMDが5×108/cm3以上検出される熱処理水準は、図1の〇と×との境界を結ぶ直線であって、時間をY(min), 温度をX(℃)とした場合に、Y=7.88×1067×X-2.25(ただし、700℃≦X≦1000℃)を臨界線とする右上の領域であった。
これらの測定を行った同一水準のエピタキシャルシリコンウェーハに、重金属汚染を想定してNiを1×1012/cm2汚染し、その後、半導体製造プロセスの低温デバイス処理を模擬した熱処理(下記熱処理1及び熱処理2)を行い、この模擬熱処理後、ライトエッチング液を用いて、ウェーハの表面に形成されたシリサイドをピット化(シャローピット)して、シャローピットの有無を観察した。
<低温デバイス相当熱処理1>
第1ステップ:650℃で100分保持
第2ステップ:900℃で20分保持
第3ステップ:825℃で30分保持
第4ステップ:725℃で100分保持
(いずれも昇降温速度は5℃/min)
第1ステップ:650℃で100分保持
第2ステップ:900℃で20分保持
第3ステップ:825℃で30分保持
第4ステップ:725℃で100分保持
(いずれも昇降温速度は5℃/min)
<低温デバイス相当熱処理2>
第1ステップ:650℃で100分保持
第2ステップ:1000℃で60分保持
第3ステップ:875℃で30分保持
第4ステップ:825℃で100分保持
(いずれも昇降温速度は5℃/min)
第1ステップ:650℃で100分保持
第2ステップ:1000℃で60分保持
第3ステップ:875℃で30分保持
第4ステップ:825℃で100分保持
(いずれも昇降温速度は5℃/min)
その結果、図1に示した○の熱処理水準、すなわち、赤外トモグラフィー法による測定条件にてBMDが5×108/cm3以上検出されるエピタキシャルシリコンウェーハは、シャローピットが観察されなかった。これに対し、図1の×の熱処理水準のエピタキシャルシリコンウェーハでは、シャローピットが観察され、ゲッタリング能力が低いことが分かった。
すなわち、半導体製造プロセスの低温デバイスプロセスにおいて、ゲッタリング能力を示すウェーハは、時間をY(min),温度をX(℃)とした場合に、Y=7.88×1067×X-2.25(ただし、700℃≦X≦1000℃)の熱処理後(つまり、温度Xに対してYがそれ以上となるように時間を設定する)、赤外トモグラフィー法による結晶欠陥測定装置(日本セミラボ社製結晶欠陥測定装置)を用いて、レザーパワーを50mW,検出器(CCDカメラ)の露光時間を50msecに設定し、エピタキシャルシリコンウェーハの表面から80μm~285μmの範囲におけるBMD密度を測定した場合、当該BMD密度が、5×108/cm3以上検出されるウェーハである。なお、上記結晶欠陥測定装置の測定上限は、2.5×1010/cm3であるため、当該装置を用いた場合の上限はこの数値となる。
《実施例2》
チョクラルスキー法により、結晶中の窒素ドープ濃度(1×1012~5×1014atoms/cm3)と酸素濃度(8×1017~15×1017atoms/cm3)とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件(エピタキシャル層の厚さは、1~5μm)でエピタキシャル成長を行い、エピタキシャルウェーハとした。
チョクラルスキー法により、結晶中の窒素ドープ濃度(1×1012~5×1014atoms/cm3)と酸素濃度(8×1017~15×1017atoms/cm3)とをそれぞれ変化させた様々なシリコン単結晶を育成して、シリコンウェーハを準備し、これらのシリコンウェーハに同一条件(エピタキシャル層の厚さは、1~5μm)でエピタキシャル成長を行い、エピタキシャルウェーハとした。
これらのエピタキシャルシリコンウェーハに実施例1で示した種々の温度及び時間の評価熱処理を行い、赤外トモグラフィー法による結晶欠陥測定装置(日本セミラボ社製結晶欠陥測定装置)を用いて、熱処理後のエピタキシャルシリコンウェーハの酸素析出物(BMD)の平均サイズ(nm)を測定した。BMD密度の測定条件は、レザーパワーを50mW,検出器(CCDカメラ)の露光時間を50msecに設定し、この測定条件下で、エピタキシャルシリコンウェーハの表面から80μm~285μmの範囲における平均BMDサイズ(nm)を測定した。
このときの評価熱処理は、次のように行った。まず、Y1=7.88×1067×X-2.25(ただし、700℃≦X≦1000℃)で示される関係から、最初に温度X(℃)を決めて時間Y1を求める。そして、実際の処理時間Yは、1.5Y1>Y>1.0(つまり、1.5>Y/Y1>1.0))の範囲で実施した。
上記の評価熱処理で示される様々なサイズのBMDが成長するようなエピタキシャルシリコンウェーハに実施例1で示した低温デバイス相当熱処理(上記熱処理1及び熱処理2)を行った。その熱処理後に、熱応力負荷試験として、エピタキシャルシリコンウェーハに対して、フラッシュランプアニール熱処理炉を用いて、最高到達温度が1200℃のミリ秒アニールを5回連続で実施した。その後、エピタキシャルシリコンウェーハの表面に対してライトエッチングを行い、エピタキシャルシリコンウェーハの表面の転位エッチピットの有無を確認した。この結果を表1に示す。表1の「熱応力負荷試験」の欄において、転位エッチピットが見られた(熱応力負荷試験の結果が良好ではなかった)ものを「×」で示し、転位エッチピットが見られなかった(熱応力負荷試験の結果が良好であった)ものを「○」で示す。転位エッチピットが見られたエピタキシャルシリコンウェーハには、大きな反りが生じた。
Y/Y1が1~1.5のエピタキシャルシリコンウェーハにおいて、平均BMDサイズが28nmを超えるエピタキシャルシリコンウェーハ(サンプル5,8,10,13,14)は、低温デバイス熱処理後のフラッシュランプ熱処理後に転位が発生しており、ウェーハに反りが生じた。これらのサンプルでは、低温デバイスで成長したBMDが起因で、Slip転位が発生したものと考えられる。これに対し、平均BMDサイズが16nm~28nmに関しては転位の発生が観察されず、良好であった。なお、サンプル13では、平均BMDサイズが28nm以下であるにも拘らず転位が発生した。これは、Y/Y1が2であり、1.5以下ではないため、ウェーハ強度をあらわす指標として適切でなかったためである。
Claims (5)
- 時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上であるシリコンウェーハ。 - 時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハ。 - 時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y=7.88×1067×X-2.25を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲におけるBMD密度が、5×108/cm3以上、2.5×1010/cm3以下であり、且つ、
時間をY(min),温度をX(℃,ただし700℃≦X≦1000℃)とした場合に、
Y1=7.88×1067×X-2.25且つ1.0≦Y/Y1≦1.5を満たす時間Yと温度Xにて熱処理を行なった後に、
赤外トモグラフィー法を用いて、レザーパワーを50mW,検出器の露光時間を50msecに設定した場合の、ウェーハ表面から80μm~285μmの範囲における平均BMDサイズが、16nm以上、28nm以下であるシリコンウェーハ。 - 表面に、厚さが1~5μmのエピタキシャル層が形成された請求項1~3のいずれか一項に記載のシリコンウェーハ。
- 窒素濃度が、1×1012~5×1014atoms/cm3、酸素濃度が、8×1017~15×1017atoms/cm3である請求項1~4のいずれか一項に記載のシリコンウェーハ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/609,021 US11094557B2 (en) | 2017-06-26 | 2018-06-19 | Silicon wafer |
KR1020207000513A KR102294183B1 (ko) | 2017-06-26 | 2018-06-19 | 실리콘 웨이퍼 |
DE112018003274.4T DE112018003274T5 (de) | 2017-06-26 | 2018-06-19 | Siliciumwafer |
CN201880043135.2A CN111051580B (zh) | 2017-06-26 | 2018-06-19 | 硅晶片 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017124294A JP6711320B2 (ja) | 2017-06-26 | 2017-06-26 | シリコンウェーハ |
JP2017-124294 | 2017-06-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019003999A1 true WO2019003999A1 (ja) | 2019-01-03 |
Family
ID=64741510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/023218 WO2019003999A1 (ja) | 2017-06-26 | 2018-06-19 | シリコンウェーハ |
Country Status (7)
Country | Link |
---|---|
US (1) | US11094557B2 (ja) |
JP (1) | JP6711320B2 (ja) |
KR (1) | KR102294183B1 (ja) |
CN (1) | CN111051580B (ja) |
DE (1) | DE112018003274T5 (ja) |
TW (1) | TWI671441B (ja) |
WO (1) | WO2019003999A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1192283A (ja) * | 1997-09-18 | 1999-04-06 | Toshiba Corp | シリコンウエハ及びその製造方法 |
JP2003055088A (ja) * | 2001-08-09 | 2003-02-26 | Wacker Nsce Corp | シリコン半導体基板およびその製造方法 |
JP2012049397A (ja) * | 2010-08-27 | 2012-03-08 | Sumco Corp | シリコンウェーハの製造方法 |
JP2013163598A (ja) * | 2012-01-10 | 2013-08-22 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
WO2016084287A1 (ja) * | 2014-11-26 | 2016-06-02 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
WO2016181787A1 (ja) * | 2015-05-08 | 2016-11-17 | 株式会社Sumco | シリコンエピタキシャルウェーハ、その製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3624827B2 (ja) * | 2000-12-20 | 2005-03-02 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
JP4615161B2 (ja) | 2001-08-23 | 2011-01-19 | 信越半導体株式会社 | エピタキシャルウエーハの製造方法 |
US7201800B2 (en) * | 2001-12-21 | 2007-04-10 | Memc Electronic Materials, Inc. | Process for making silicon wafers with stabilized oxygen precipitate nucleation centers |
DE10205084B4 (de) | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
WO2005014898A1 (ja) | 2003-08-12 | 2005-02-17 | Shin-Etsu Handotai Co.,Ltd. | ウエーハの製造方法 |
JP2005060168A (ja) | 2003-08-12 | 2005-03-10 | Shin Etsu Handotai Co Ltd | ウエーハの製造方法 |
JP5276863B2 (ja) * | 2008-03-21 | 2013-08-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
US8476149B2 (en) * | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
JP2010147248A (ja) * | 2008-12-18 | 2010-07-01 | Siltronic Ag | アニールウェハおよびアニールウェハの製造方法 |
JP6260100B2 (ja) | 2013-04-03 | 2018-01-17 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
JP6118765B2 (ja) * | 2014-07-03 | 2017-04-19 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
US11111602B2 (en) * | 2014-07-31 | 2021-09-07 | Globalwafers Co., Ltd. | Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size |
DE102015224983B4 (de) * | 2015-12-11 | 2019-01-24 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
-
2017
- 2017-06-26 JP JP2017124294A patent/JP6711320B2/ja active Active
-
2018
- 2018-06-12 TW TW107120166A patent/TWI671441B/zh active
- 2018-06-19 WO PCT/JP2018/023218 patent/WO2019003999A1/ja active Application Filing
- 2018-06-19 DE DE112018003274.4T patent/DE112018003274T5/de active Pending
- 2018-06-19 CN CN201880043135.2A patent/CN111051580B/zh active Active
- 2018-06-19 KR KR1020207000513A patent/KR102294183B1/ko active IP Right Grant
- 2018-06-19 US US16/609,021 patent/US11094557B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1192283A (ja) * | 1997-09-18 | 1999-04-06 | Toshiba Corp | シリコンウエハ及びその製造方法 |
JP2003055088A (ja) * | 2001-08-09 | 2003-02-26 | Wacker Nsce Corp | シリコン半導体基板およびその製造方法 |
JP2012049397A (ja) * | 2010-08-27 | 2012-03-08 | Sumco Corp | シリコンウェーハの製造方法 |
JP2013163598A (ja) * | 2012-01-10 | 2013-08-22 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
WO2016084287A1 (ja) * | 2014-11-26 | 2016-06-02 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
WO2016181787A1 (ja) * | 2015-05-08 | 2016-11-17 | 株式会社Sumco | シリコンエピタキシャルウェーハ、その製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112018003274T5 (de) | 2020-03-05 |
CN111051580B (zh) | 2021-10-26 |
JP2019006639A (ja) | 2019-01-17 |
TW201905253A (zh) | 2019-02-01 |
JP6711320B2 (ja) | 2020-06-17 |
CN111051580A (zh) | 2020-04-21 |
KR20200016359A (ko) | 2020-02-14 |
TWI671441B (zh) | 2019-09-11 |
US20200083060A1 (en) | 2020-03-12 |
KR102294183B1 (ko) | 2021-08-25 |
US11094557B2 (en) | 2021-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE45238E1 (en) | Silicon wafer and method of manufacturing the same | |
JP5256195B2 (ja) | シリコンウエハ及びその製造方法 | |
WO2011096489A1 (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
JP5207706B2 (ja) | シリコンウエハ及びその製造方法 | |
WO2014162373A1 (ja) | エピタキシャルシリコンウェーハおよびその製造方法 | |
JP2018510492A (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP2021168382A (ja) | シリコンウェーハ及びその製造方法 | |
WO2019003999A1 (ja) | シリコンウェーハ | |
JP5207705B2 (ja) | シリコンウエハ及びその製造方法 | |
US11761118B2 (en) | Carbon-doped silicon single crystal wafer and method for manufacturing the same | |
JP5655319B2 (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
CN109075076B (zh) | 硅晶片 | |
JP6333182B2 (ja) | シリコンウェーハ及びその製造方法 | |
WO2024009659A1 (ja) | シリコンウェーハ及びその製造方法 | |
JP2011228459A (ja) | シリコンウェーハ及びその製造方法 | |
JP2009272443A (ja) | シリコンウェーハおよびその製造方法 | |
JP6024710B2 (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
JP6136346B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2023169790A (ja) | シリコンウェーハの熱処理方法 | |
KR20130100987A (ko) | 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치 | |
JP5227586B2 (ja) | アニールシリコンウエハの製造方法 | |
WO2015079777A1 (ja) | エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法 | |
JPH1121200A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP2019006639A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18823739 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20207000513 Country of ref document: KR Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18823739 Country of ref document: EP Kind code of ref document: A1 |