KR102294183B1 - 실리콘 웨이퍼 - Google Patents
실리콘 웨이퍼 Download PDFInfo
- Publication number
- KR102294183B1 KR102294183B1 KR1020207000513A KR20207000513A KR102294183B1 KR 102294183 B1 KR102294183 B1 KR 102294183B1 KR 1020207000513 A KR1020207000513 A KR 1020207000513A KR 20207000513 A KR20207000513 A KR 20207000513A KR 102294183 B1 KR102294183 B1 KR 102294183B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- time
- temperature
- silicon wafer
- wafer
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 52
- 239000010703 silicon Substances 0.000 title claims abstract description 52
- 238000010438 heat treatment Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000003325 tomography Methods 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 55
- 239000013078 crystal Substances 0.000 description 19
- 238000011156 evaluation Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 238000005247 gettering Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 1
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
- G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
- G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thermal Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에, Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에, 적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도가, 5×108/㎤ 이상, 2.5×1010/㎤ 이하인 실리콘 웨이퍼.
Description
본 발명은, 실리콘 웨이퍼에 관한 것으로서, 저온 디바이스 프로세스에도 적합한 실리콘 웨이퍼에 관한 것이다.
반도체 디바이스의 제조 공정 중의 열처리가 저온이라도, 충분한 게터링 능력이 얻어지는 에피택셜 실리콘 웨이퍼를 제공하는 것으로서, 초크랄스키법에 의해 육성된 실리콘 단결정으로부터 잘려내어져, 직경이 300㎜ 이상이고, 육성 시에 실리콘 단결정의 각부(each part)를 800℃에서 600℃까지 강온시키는 소요 시간을 450분 이하로 하고, 격자 간 산소 농도를 1.5×1018∼2.2×1018atoms/㎤(old ASTM)로 하고, 질소 농도와 탄소 농도를 소정값 이하로 하고, 실리콘 웨이퍼의 전체면이 COP 영역으로 이루어지고, 에피택셜층 표면의 웨이퍼의 벌크부(bulk part)의 BMD 밀도가, 1000℃×16시간의 열처리 후에 1×104/㎠ 이하가 되는 에피택셜 실리콘 웨이퍼가 알려져 있다(특허문헌 1).
그러나, 상기 종래에 있어서는, 평가 열처리로서 1000℃×16시간과 같은 장시간의 열처리를 행하고, 이 열처리 후의 BMD 밀도에 의해, 게터링 능력을 보증하고 있었지만, 반도체 디바이스의 제조 공정 중의 열처리의 저온화에 맞춘, 보다 신뢰성이 있는 평가 열처리로 보증하는 것이 필요시 되고 있다.
본 발명이 해결하고자 하는 과제는, 저온 디바이스 프로세스에도 적합한 실리콘 웨이퍼를 제공하는 것이다.
본 발명의 제1 관점에 의하면, 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법(infrared tomography method)을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도가, 5×108/㎤ 이상, 2.5×1010/㎤ 이하인 실리콘 웨이퍼에 의해 상기 과제를 해결한다.
본 발명의 제2 관점에 의하면, 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y1＝7.88×1067×X－22.5 또한 1.0≤Y/Y1≤1.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 평균 BMD 사이즈가, 16㎚ 이상, 28㎚ 이하인 실리콘 웨이퍼에 의해 상기 과제를 해결한다.
본 발명의 제3 관점에 의하면, 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도가, 5×108/㎤ 이상, 2.5×1010/㎤ 이하이고, 또한,
시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y1＝7.88×1067×X－22.5 또한 1.0≤Y/Y1≤1.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 평균 BMD 사이즈가, 16㎚ 이상, 28㎚ 이하인 실리콘 웨이퍼에 의해 상기 과제를 해결한다.
상기 발명에 있어서, 표면에 두께가 1∼5㎛인 에피택셜층을 형성해도 좋다. 또한, 실리콘 웨이퍼의 질소 농도가, 1×1012∼5×1014atoms/㎤, 산소 농도가, 8×1017∼15×1017atoms/㎤이라도 좋다.
본 발명에 의하면, 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에, Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 평가 열처리하기 때문에, 비교적 저온도 그리고 단시간의 조건으로 게터링 능력을 높은 신뢰성으로 보증할 수 있고, 그 결과, 저온 디바이스 프로세스에도 적합한 실리콘 웨이퍼를 제공할 수 있다.
도 1은 본 발명의 실시예 1에 있어서의 평가 열처리 온도와 열처리 시간의 관계를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
본 발명에 따른 실리콘 웨이퍼는, 예를 들면 초크랄스키법에 의해 육성된 실리콘 단결정을 슬라이스하여 얻어지는 실리콘 웨이퍼이고, 필요에 따라서 그 표면에, 바람직하게는 1∼5㎛인 두께의 에피택셜층이 형성되어 이루어진다. 실리콘 단결정을 육성함에 있어서는, 결정 중의 질소 농도를 바람직하게는 1×1012∼5×1014atoms/㎤, 산소 농도를 바람직하게는 8×1017∼15×1017atoms/㎤로 한다.
전술한 제조 공정에 의해 얻어진 실리콘 웨이퍼의 산소 석출물(BMD)의 밀도 및 평균 사이즈는, 평가를 위한 열처리를 실시한 후, 예를 들면, 적외 토모그래피법에 의한 결정 결함 측정 장치(니혼세미라보사 제조 결정 결함 측정 장치)를 이용하여 평가할 수 있다. 그리고, 그의 하나의 평가 지표로서, 적외 토모그래피법에 의한 결정 결함 측정 장치의 레이저 파워를 50㎽, 검출기(CCD 카메라)의 노광 시간을 50msec로 설정하고, 이 측정 조건하에서, 에피택셜 실리콘 웨이퍼의 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도 및 평균 BMD 사이즈를 측정한다.
여기에서, 본 발명자들이 인식한 것에 의하면, 평가를 위한 열처리의 온도 X가 700∼1000℃, 열처리의 시간 Y가 Y＝7.88×1067×X－22.5를 충족하는 경우에, BMD 밀도가 5×108/㎤ 이상일 때는, 반도체 디바이스 프로세스의 예를 들면 1000℃ 이하의 저온 디바이스 프로세스에 있어서도, 충분한 게터링 능력을 갖는 실리콘 웨이퍼를 얻을 수 있다. 반대로, 동일한 평가를 위한 열처리를 실시한 경우에, BMD 밀도가 5×108/㎤ 미만일 때는, 반도체 디바이스 프로세스의 예를 들면 1000℃ 이하의 저온 디바이스 프로세스에 있어서 충분한 게터링 능력이 발휘되지 않는다.
또한, 본 발명자들이 인식한 것에 의하면, 평가를 위한 열처리의 온도 X가 700∼1000℃, Y1＝7.88×1067×X－22.5 또한 1.0≤Y/Y1≤1.5를 충족하는 열처리의 시간 Y인 경우에, 평균 BMD 사이즈가, 16㎚ 이상, 28㎚ 이하이면, 전위의 발생이 없는 실리콘 웨이퍼를 얻을 수 있다. 반대로, 동일한 평가를 위한 열처리를 실시한 경우에, 평균 BMD 사이즈가 16㎚ 미만 혹은 28㎚를 초과할 때, 또는 1.0≤Y/Y1≤1.5를 충족하지 않는 열처리의 시간 Y일 때는, 전위가 발생한다.
따라서, 저온 디바이스 프로세스에 있어서 충분한 게터링 능력을 발휘하고, 또한 전위의 발생이 없는 실리콘 웨이퍼를 얻기 위해서는, 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에, Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에, 적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도가, 5×108/㎤ 이상, 2.5×1010/㎤ 이하이고, 또한, 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에, Y1＝7.88×1067×X－22.5 또한 1.0≤Y/Y1≤1.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에, 적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 평균 BMD 사이즈가, 16㎚ 이상, 28㎚ 이하인 실리콘 웨이퍼인 것이 보다 바람직하다.
실시예
《실시예 1》
초크랄스키법에 의해, 결정 중의 질소 도프 농도(1×1012∼5×1014atoms/㎤)와 산소 농도(8×1017∼15×1017atoms/㎤)를 각각 변화시킨 여러가지 실리콘 단결정을 육성하여, 실리콘 웨이퍼를 준비하고, 이들 실리콘 웨이퍼에 동일 조건(에피택셜층의 두께는, 1∼5㎛)으로 에피택셜 성장을 행하여, 에피택셜 웨이퍼로 하였다.
이들 에피택셜 웨이퍼에 여러 가지의 온도 및 시간의 평가 열처리를 행하고, 적외 토모그래피법에 의한 결정 결함 측정 장치(니혼세미라보사 제조 결정 결함 측정 장치)를 이용하여, 열처리 후의 에피택셜 실리콘 웨이퍼의 산소 석출물(BMD) 밀도를 측정했다. BMD 밀도의 측정 조건은, 레이저 파워를 50㎽, 검출기(CCD 카메라)의 노광 시간을 50msec로 설정하고, 이 측정 조건하에서, 에피택셜 실리콘 웨이퍼의 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도를 측정했다.
이 BMD 밀도의 평가 결과를 도 1에 나타낸다. 동(同) 도면에 있어서, BMD가 5×108/㎤ 이상 검출된 열처리 수준을 ○, 검출되지 않은 열처리 수준을 ×로 나타냈다. 상기 적외 토모그래피법에 의한 측정 조건에서 BMD가 5×108/㎤ 이상 검출되는 열처리 수준은, 도 1의 ○와 ×의 경계를 연결하는 직선이고, 시간을 Y(min), 온도를 X(℃)로 한 경우에, Y＝7.88×1067×X－22.5(단, 700℃≤X≤1000℃)를 임계선으로 하는 오른쪽 위의 영역이었다.
이들 측정을 행한 동일 수준의 에피택셜 실리콘 웨이퍼에, 중금속 오염을 상정하여 Ni를 1×1012/㎠ 오염하고, 그 후, 반도체 제조 프로세스의 저온 디바이스 처리를 모의한 열처리(하기 열처리 1 또는 열처리 2)를 행하고, 이 모의 열처리 후, 라이트 에칭액(Wright etching liquid)을 이용하여, 웨이퍼의 표면에 형성된 실리사이드를 피트(pit)화(쉘로우 피트) 하여, 쉘로우 피트의 유무를 관찰했다.
<저온 디바이스 상당 열처리 1>
제1 스텝：650℃에서 100분 유지
제2 스텝：900℃에서 20분 유지
제3 스텝：825℃에서 30분 유지
제4 스텝：725℃에서 100분 유지
(모두 승강온 속도는 5℃/min)
<저온 디바이스 상당 열처리 2>
제1 스텝：650℃에서 100분 유지
제2 스텝：1000℃에서 60분 유지
제3 스텝：875℃에서 30분 유지
제4 스텝：825℃에서 100분 유지
(모두 승강온 속도는 5℃/min)
그 결과, 도 1에 나타낸 ○의 열처리 수준, 즉, 적외 토모그래피법에 의한 측정 조건에서 BMD가 5×108/㎤ 이상 검출되는 에피택셜 실리콘 웨이퍼는, 쉘로우 피트가 관찰되지 않았다. 이에 대하여, 도 1의 ×의 열처리 수준의 에피택셜 실리콘 웨이퍼에서는, 쉘로우 피트가 관찰되어, 게터링 능력이 낮은 것을 알 수 있었다.
즉, 반도체 제조 프로세스의 저온 디바이스 프로세스에 있어서, 게터링 능력을 나타내는 웨이퍼는, 시간을 Y(min), 온도를 X(℃)로 한 경우에, Y＝7.88×1067×X－22.5(단, 700℃≤X≤1000℃)의 열처리 후(즉, 온도 X에 대하여 Y가 그 이상되도록 시간을 설정함), 적외 토모그래피법에 의한 결정 결함 측정 장치(니혼세미라보사 제조 결정 결함 측정 장치)를 이용하여, 레이저 파워를 50㎽, 검출기(CCD 카메라)의 노광 시간을 50msec로 설정하고, 에피택셜 실리콘 웨이퍼의 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도를 측정한 경우, 당해 BMD 밀도가, 5×108/㎤ 이상 검출되는 웨이퍼이다. 또한, 상기 결정 결함 측정 장치의 측정 상한은, 2.5×1010/㎤이기 때문에, 당해 장치를 이용한 경우의 상한은 이 수치가 된다.
《실시예 2》
초크랄스키법에 의해, 결정 중의 질소 도프 농도(1×1012∼5×1014atoms/㎤)와 산소 농도(8×1017∼15×1017atoms/㎤)를 각각 변화시킨 여러가지 실리콘 단결정을 육성하여, 실리콘 웨이퍼를 준비하고, 이들 실리콘 웨이퍼에 동일 조건(에피택셜층의 두께는, 1∼5㎛)으로 에피택셜 성장을 행하여, 에피택셜 웨이퍼로 하였다.
이들 에피택셜 실리콘 웨이퍼에 실시예 1로 나타낸 여러 가지의 온도 및 시간의 평가 열처리를 행하고, 적외 토모그래피법에 의한 결정 결함 측정 장치(니혼세미라보사 제조 결정 결함 측정 장치)를 이용하여, 열처리 후의 에피택셜 실리콘 웨이퍼의 산소 석출물(BMD)의 평균 사이즈(㎚)를 측정했다. BMD 밀도의 측정 조건은, 레이저 파워를 50㎽, 검출기(CCD 카메라)의 노광 시간을 50msec로 설정하고, 이 측정 조건하에서, 에피택셜 실리콘 웨이퍼의 표면으로부터 80㎛∼285㎛의 범위에 있어서의 평균 BMD 사이즈(㎚)를 측정했다.
이때의 평가 열처리는, 다음과 같이 행했다. 우선, Y1＝7.88×1067×X－22.5(단, 700℃≤X≤1000℃)로 나타나는 관계로부터, 맨 처음에 온도 X(℃)를 결정하여 시간 Y1을 구한다. 그리고, 실제의 처리 시간 Y는, 1.5Y1＞Y＞1.0(즉, 1.5＞Y/Y1＞1.0))의 범위로 실시했다.
상기의 평가 열처리로 나타나는 여러가지 사이즈의 BMD가 성장하는 바와 같은 에피택셜 실리콘 웨이퍼에 실시예 1로 나타낸 저온 디바이스 상당 열처리(상기 열처리 1 또는 열처리 2)를 행했다. 그 열처리 후에, 열응력 부하 시험으로서, 에피택셜 실리콘 웨이퍼에 대하여, 플래시 램프 어닐 열처리로(flash lamp annealing heat treatment furnace)를 이용하여, 최고 도달 온도가 1200℃의 밀리초 어닐을 5회 연속으로 실시했다. 그 후, 에피택셜 실리콘 웨이퍼의 표면에 대하여 라이트 에칭을 행하고, 에피택셜 실리콘 웨이퍼의 표면의 전위 에치 피트의 유무를 확인했다. 이 결과를 표 1에 나타낸다. 표 1의 「열응력 부하 시험」의 란에 있어서, 전위 에치 피트(dislocation etch pit)가 보인(열응력 부하 시험의 결과가 양호하지 않았음) 것을 「×」로 나타내고, 전위 에치 피트가 보이지 않은(열응력 부하 시험의 결과가 양호했음) 것을 「○」로 나타낸다. 전위 에치 피트가 보인 에피택셜 실리콘 웨이퍼에는, 큰 휨이 발생했다.
Y/Y1가 1∼1.5인 에피택셜 실리콘 웨이퍼에 있어서, 평균 BMD 사이즈가 28㎚를 초과하는 에피택셜 실리콘 웨이퍼(샘플 5, 8, 10, 13, 14)는, 저온 디바이스 열처리 후의 플래시 램프 열처리 후에 전위가 발생하고 있어, 웨이퍼에 휨이 발생했다. 이들 샘플에서는, 저온 디바이스에서 성장한 BMD가 기인으로, Slip 전위가 발생한 것이라고 생각된다. 이에 대하여, 평균 BMD 사이즈가 16㎚∼28㎚에 관해서는 전위의 발생이 관찰되지 않고, 양호했다. 또한, 샘플 13에서는, 평균 BMD 사이즈가 28㎚ 이하임에도 불구하고 전위가 발생했다. 이는, Y/Y1가 2로서, 1.5 이하가 아니기 때문에, 웨이퍼 강도를 나타내는 지표로서 적절하지 않았기 때문이다.
Claims (5)
- 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도가, 5×108/㎤ 이상인 실리콘 웨이퍼. - 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y1＝7.88×1067×X－22.5 또한 1.0≤Y/Y1≤1.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 평균 BMD 사이즈가, 16㎚ 이상, 28㎚ 이하인 실리콘 웨이퍼. - 시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y＝7.88×1067×X－22.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 BMD 밀도가, 5×108/㎤ 이상, 2.5×1010/㎤ 이하이고, 또한,
시간을 Y(min), 온도를 X(℃, 단 700℃≤X≤1000℃)로 한 경우에,
Y1＝7.88×1067×X－22.5 또한 1.0≤Y/Y1≤1.5를 충족하는 시간 Y와 온도 X로 열처리를 행한 후에,
적외 토모그래피법을 이용하여, 레이저 파워를 50㎽, 검출기의 노광 시간을 50msec로 설정한 경우의, 웨이퍼 표면으로부터 80㎛∼285㎛의 범위에 있어서의 평균 BMD 사이즈가, 16㎚ 이상, 28㎚ 이하인 실리콘 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
표면에, 두께가 1∼5㎛인 에피택셜층이 형성된 실리콘 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
질소 농도가, 1×1012∼5×1014atoms/㎤, 산소 농도가, 8×1017∼15×1017atoms/㎤인 실리콘 웨이퍼.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017124294A JP6711320B2 (ja) | 2017-06-26 | 2017-06-26 | シリコンウェーハ |
| JPJP-P-2017-124294 | 2017-06-26 | ||
| PCT/JP2018/023218 WO2019003999A1 (ja) | 2017-06-26 | 2018-06-19 | シリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200016359A KR20200016359A (ko) | 2020-02-14 |
| KR102294183B1 true KR102294183B1 (ko) | 2021-08-25 |
Family
ID=64741510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207000513A KR102294183B1 (ko) | 2017-06-26 | 2018-06-19 | 실리콘 웨이퍼 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11094557B2 (ko) |
| JP (1) | JP6711320B2 (ko) |
| KR (1) | KR102294183B1 (ko) |
| CN (1) | CN111051580B (ko) |
| DE (1) | DE112018003274T5 (ko) |
| TW (1) | TWI671441B (ko) |
| WO (1) | WO2019003999A1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049397A (ja) | 2010-08-27 | 2012-03-08 | Sumco Corp | シリコンウェーハの製造方法 |
| JP2016015426A (ja) | 2014-07-03 | 2016-01-28 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP2016100542A (ja) | 2014-11-26 | 2016-05-30 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP2016210649A (ja) | 2015-05-08 | 2016-12-15 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1192283A (ja) * | 1997-09-18 | 1999-04-06 | Toshiba Corp | シリコンウエハ及びその製造方法 |
| JP3624827B2 (ja) * | 2000-12-20 | 2005-03-02 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
| JP4566478B2 (ja) * | 2001-08-09 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| JP4615161B2 (ja) * | 2001-08-23 | 2011-01-19 | 信越半導体株式会社 | エピタキシャルウエーハの製造方法 |
| US7201800B2 (en) | 2001-12-21 | 2007-04-10 | Memc Electronic Materials, Inc. | Process for making silicon wafers with stabilized oxygen precipitate nucleation centers |
| DE10205084B4 (de) | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| US7211141B2 (en) | 2003-08-12 | 2007-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing a wafer |
| JP2005060168A (ja) | 2003-08-12 | 2005-03-10 | Shin Etsu Handotai Co Ltd | ウエーハの製造方法 |
| JP5276863B2 (ja) * | 2008-03-21 | 2013-08-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
| US8476149B2 (en) * | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
| JP2010147248A (ja) * | 2008-12-18 | 2010-07-01 | Siltronic Ag | アニールウェハおよびアニールウェハの製造方法 |
| JP2013163598A (ja) * | 2012-01-10 | 2013-08-22 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
| JP6260100B2 (ja) | 2013-04-03 | 2018-01-17 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| KR102384041B1 (ko) * | 2014-07-31 | 2022-04-08 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
| DE102015224983B4 (de) * | 2015-12-11 | 2019-01-24 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
-
2017
- 2017-06-26 JP JP2017124294A patent/JP6711320B2/ja active Active
-
2018
- 2018-06-12 TW TW107120166A patent/TWI671441B/zh active
- 2018-06-19 DE DE112018003274.4T patent/DE112018003274T5/de active Pending
- 2018-06-19 CN CN201880043135.2A patent/CN111051580B/zh active Active
- 2018-06-19 US US16/609,021 patent/US11094557B2/en active Active
- 2018-06-19 KR KR1020207000513A patent/KR102294183B1/ko active IP Right Grant
- 2018-06-19 WO PCT/JP2018/023218 patent/WO2019003999A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049397A (ja) | 2010-08-27 | 2012-03-08 | Sumco Corp | シリコンウェーハの製造方法 |
| JP2016015426A (ja) | 2014-07-03 | 2016-01-28 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP2016100542A (ja) | 2014-11-26 | 2016-05-30 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP2016210649A (ja) | 2015-05-08 | 2016-12-15 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200016359A (ko) | 2020-02-14 |
| US20200083060A1 (en) | 2020-03-12 |
| JP6711320B2 (ja) | 2020-06-17 |
| DE112018003274T5 (de) | 2020-03-05 |
| JP2019006639A (ja) | 2019-01-17 |
| WO2019003999A1 (ja) | 2019-01-03 |
| US11094557B2 (en) | 2021-08-17 |
| CN111051580B (zh) | 2021-10-26 |
| TWI671441B (zh) | 2019-09-11 |
| TW201905253A (zh) | 2019-02-01 |
| CN111051580A (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7632349B2 (en) | Silicon wafer surface defect evaluation method | |
| US9842779B2 (en) | Method of evaluating metal contamination in semiconductor wafer and method of manufacturing semiconductor wafer | |
| KR100959624B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| KR102294183B1 (ko) | 실리콘 웨이퍼 | |
| KR101882290B1 (ko) | 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
| KR102333618B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| CN109075076B (zh) | 硅晶片 | |
| JP3896919B2 (ja) | シリコンウエーハのＮｉ汚染の評価方法 | |
| KR20180016580A (ko) | 에피택셜 실리콘 웨이퍼 | |
| US6013556A (en) | Method of integrated circuit fabrication | |
| KR100783440B1 (ko) | 저산소 실리콘 웨이퍼의 결함 분석 방법 | |
| KR101851604B1 (ko) | 웨이퍼 및 그 제조방법 | |
| JP6136346B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP6369388B2 (ja) | シリコン単結晶基板の評価方法 | |
| JP2023169790A (ja) | シリコンウェーハの熱処理方法 | |
| JPH0469422B2 (ko) | ||
| KR20050059910A (ko) | 실리콘 웨이퍼의 결함을 검출하는 방법 | |
| JP2019006639A5 (ko) | ||
| Adegboyega et al. | Intrinsic gettering of nickel impuriy deep levels in silicon substrate | |
| JPH0527974B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |