JP2016015426A - シリコン単結晶ウェーハの熱処理方法 - Google Patents

シリコン単結晶ウェーハの熱処理方法 Download PDF

Info

Publication number
JP2016015426A
JP2016015426A JP2014137350A JP2014137350A JP2016015426A JP 2016015426 A JP2016015426 A JP 2016015426A JP 2014137350 A JP2014137350 A JP 2014137350A JP 2014137350 A JP2014137350 A JP 2014137350A JP 2016015426 A JP2016015426 A JP 2016015426A
Authority
JP
Japan
Prior art keywords
heat treatment
single crystal
silicon single
crystal wafer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014137350A
Other languages
English (en)
Other versions
JP6118765B2 (ja
Inventor
曲 偉峰
Takemine Magari
偉峰 曲
田原 史夫
Fumio Tawara
史夫 田原
昌弘 櫻田
Masahiro Sakurada
昌弘 櫻田
高橋 修治
Shuji Takahashi
修治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimasu Semiconductor Industry Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Mimasu Semiconductor Industry Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mimasu Semiconductor Industry Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Mimasu Semiconductor Industry Co Ltd
Priority to JP2014137350A priority Critical patent/JP6118765B2/ja
Priority to KR1020167036364A priority patent/KR102211567B1/ko
Priority to PCT/JP2015/002484 priority patent/WO2016002123A1/ja
Priority to TW104116732A priority patent/TW201603141A/zh
Publication of JP2016015426A publication Critical patent/JP2016015426A/ja
Application granted granted Critical
Publication of JP6118765B2 publication Critical patent/JP6118765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

【課題】ウェーハ内部にゲッタリングサイトとなる酸素析出物を均一に形成することができるシリコン単結晶ウェーハの製造方法を提供する。【解決手段】チョクラルスキー法により作製した、径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハを準備する工程S101、シリコン単結晶ウェーハを1000−1275℃で10−30秒間、酸化性雰囲気下で急速熱処理する酸化性熱処理を実施しする工程S102、更に連続して、形成された酸化膜が付いたままのシリコン単結晶ウェーハを、酸化性熱処理における熱処理温度以上の温度で10−30秒間、非酸化性雰囲気下で急速熱処理する非酸化性熱処理を実施する工程S103、からなる。【選択図】図1

Description

本発明は、シリコン単結晶ウェーハの熱処理方法に関する。
シリコン単結晶ウェーハの品質評価における一つの指標に、TDDB(Time Dependent Dielectric Breakdown:経時絶縁破壊)特性がある。このTDDB特性が優れたウェーハを提供する方法として、特許文献1には、ベーカンシー(Vacancy:以下、Vaとも表記する。)と呼ばれる点欠陥である空孔や、インタースティシャルシリコン(Interstitial Silicon:以下、I−Siとも表記する。)と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル(Neutral:以下Nともいう)領域を径方向の全面に有するウェーハを、急速熱処理装置を用いて熱処理することが記載されている。
特許文献1によれば、まず、ウェーハを酸化性雰囲気下で急速熱処理(以下、酸化性雰囲気下での急速熱処理を、RTOと呼称する場合がある)し、その後、酸化膜を除去してから、非酸化性雰囲気下で急速熱処理(以下、非酸化性雰囲気下での急速熱処理を、ここでは単にRTAと呼称する場合がある)する方法が開示されている。しかし、特許文献1等の方法で、空孔や点欠陥の過不足が少ないN領域結晶から成るウェーハを熱処理する場合であっても、ウェーハの面内に酸素析出核の不均一部分が存在し、RTAの酸素析出促進効果で酸素析出が不均一となる現象が顕著化してしまう。その結果、大きな酸素析出物が形成されることによりTDDB特性に影響を及ぼすという問題がある。
特開2008−207991号公報
この現象が起こる主な原因を以下に説明する。
上記の空孔や点欠陥の過不足が少ないN領域から成るウェーハであっても、そのN領域には、Vaが優勢なNv領域とI−Siが優勢なNi領域が存在する。ここで、Nv領域はNi領域と比較して酸素析出核が多いので、径方向の全面がNv領域からなるシリコン単結晶ウェーハを、非酸化性雰囲気下で急速熱処理すると、径方向の全面がNi領域からなるシリコン単結晶ウェーハを同様に熱処理した場合に比べ酸素析出促進効果が大きくなる。同様に、径方向の全面にOSF(Oxidation induced Stacking Faults:酸化誘起積層欠陥)領域とNv領域が混在しているシリコン単結晶ウェーハを、非酸化性雰囲気下で急速熱処理すると、径方向の全面がNi領域からなるシリコン単結晶ウェーハに比べ酸素析出促進効果が大きくなる。
さらに、特許文献1のように、RTO後に、酸化膜を除去してからRTAを行うと、RTAにおいて空孔が注入されやすく、過剰に空孔が注入されてしまい、酸素析出促進効果をより加速する作用をもたらす。よって、ウェーハ面内に、酸素析出しやすいNv領域及びOSF領域と、酸素析出し難いNi領域が混在すると、ウェーハ面内において、酸素析出物密度のばらつきや、大きな酸素析出物が生じてしまい、その結果、優れたTDDB特性が得られないと考えられる。
また、シリコン単結晶ウェーハの径方向の全面がNv領域のみやNi領域のみとなるように、シリコン単結晶インゴットを引き上げることは非常に困難であり、製造歩留の大きな低下を招き、この方法でのシリコン単結晶ウェーハの量産は現実的でない。
本発明は前述のような問題に鑑みてなされたもので、ウェーハ内部にゲッタリングサイトとなる酸素析出物を均一に形成することができるシリコン単結晶ウェーハを得ることができるシリコン単結晶ウェーハの熱処理方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶ウェーハの熱処理方法であって、チョクラルスキー法により作製した、径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハを、1000−1275℃で10−30秒間、酸化性雰囲気下で急速熱処理する酸化性熱処理を実施し、更に、該酸化性熱処理に連続して、当該酸化性熱処理で形成された酸化膜が付いたままのシリコン単結晶ウェーハを、前記酸化性熱処理における熱処理温度以上の温度で10−30秒間、非酸化性雰囲気下で急速熱処理する非酸化性熱処理を実施することを特徴とするシリコン単結晶ウェーハの熱処理方法を提供する。
このように、酸化性雰囲気下でのRTOでは、熱処理温度を1000℃以上にすることにより、OSF領域におけるOSF核を消滅又は不活性化させたり、格子間シリコンを注入してNv領域をNi領域に変化させたりすることができる。また、RTOにおける熱処理温度を1275℃以下にすることにより、Ni領域がI領域になるのを抑制することができる。また、その後の非酸化性雰囲気下でのRTAでは、熱処理温度をRTOの温度以上にすることにより空孔が注入されるが、このとき酸化膜を介してウェーハ内部に空孔を注入することにより、過剰に空孔が注入されるのを抑制できる。これらの、Ni領域化や、過剰な空孔注入の抑制によって、酸素析出が不均一となる現象が顕著化するのを防止できる。従って、ウェーハ面内の酸素析出物を均一な分布で形成することができるシリコン単結晶ウェーハを得ることができる。そのため、大きな酸素析出物などが形成されるのを抑制することができ、TDDB特性等に悪影響が及ぶのを防ぐことができる。また、表層にDZ層を形成できる。更に、本発明はRTOで形成された酸化膜を除去する工程がないので、シリコン単結晶ウェーハの製造工程を簡略化することができ、高い生産効率を維持することができる。また、連続した急速熱処理のため、熱処理に費やす時間が短時間で済む。
このとき、前記非酸化性熱処理における熱処理温度を、前記酸化性熱処理の熱処理温度より25℃以上高い温度とすることが好ましい。
本発明では、酸化膜を介してシリコン単結晶ウェーハの内部に空孔を注入するため、このようにRTAの熱処理温度をRTOの熱処理温度より25℃以上高温とすれば、より効率良く、かつ、面内均一に空孔を注入することができる。
またこのとき、前記酸化性熱処理における熱処理温度を1025℃以上とすることができる。
このようにすれば、OSF核をより確実に消滅または不活性化させ、かつ、Nv領域のNi領域化をより一層促進させることができる。
このとき、前記酸化性熱処理における酸化性雰囲気を、酸素を含む雰囲気とすることができる。
このように、酸化性雰囲気として、酸素を含む雰囲気を使用すれば、効率よくシリコン単結晶ウェーハの表面に酸化膜を形成することができる。
またこのとき、前記非酸化性熱処理における非酸化性雰囲気を、窒化性雰囲気、Ar雰囲気、またはこれらの混合雰囲気とすることができる。
非酸化性雰囲気としては、これらのような雰囲気がよく用いられる。
本発明のシリコン単結晶ウェーハの熱処理方法であれば、ウェーハ表面からデバイス活性領域となる一定の深さまで、結晶欠陥の発生がないDZ層を形成することができる。また、酸素析出熱処理等によって、ウェーハ内部にはゲッタリングサイトとなる酸素析出物を均一に形成することができるシリコン単結晶ウェーハを得ることができる。
本発明のシリコン単結晶ウェーハの熱処理方法の一例を示したフロー図である。 本発明において用いることができる単結晶引き上げ装置の一例を示す概略図である。 本発明において用いることができる急速熱処理装置の一例を示す概略図である。 実施例1−4のTDDBの評価結果をまとめた図である。 実施例1−4のシリコン単結晶ウェーハの表面からの深さに対する、BMDの密度を示す図である。 比較例1−4の熱処理条件、BMDの評価結果、及びTDDBの評価結果をまとめた図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記のように、従来、二段階の急速熱処理を施す熱処理方法が行われてきたが、酸素析出熱処理等を行うと、特に、ウェーハ面内に酸素析出しやすいNv領域やOSF領域と、酸素析出し難いNi領域が混在している場合に、酸素析出物の密度のばらつきが生じ易くなり、その結果、優れたTDDB特性が得られないという問題があった。
そこで、本発明者等はこのような問題を解決すべく鋭意検討を重ねた。その結果、RTOに連続して、RTOで形成された酸化膜が付いたままのシリコン単結晶ウェーハをRTO以上の温度でRTAすることで、酸素析出熱処理等を施した時に、ウェーハ面内で酸素析出物の密度のばらつきを低減できることに想到し、本発明を完成させた。
図1に示すように、本発明のシリコン単結晶ウェーハの熱処理方法は、まず、チョクラルスキー法により作製した、径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハを準備する(図1のS101)。次に、準備したシリコン単結晶ウェーハを1000−1275℃で10−30秒間、酸化性雰囲気下で急速熱処理する酸化性熱処理を実施する(図2のS102)。更に、酸化性熱処理に連続して、当該酸化性熱処理で形成された酸化膜が付いたままの状態のシリコン単結晶ウェーハを、前記酸化性熱処理における熱処理温度以上の温度で10−30秒間、非酸化性雰囲気下で急速熱処理する非酸化性熱処理を実施する(図1のS103)。
ここで、上記工程に用いることのできる装置について説明する。
径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハの準備でチョクラルスキー法によりシリコン単結晶を引き上げるにあたっては、例えば図2のような単結晶引き上げ装置を使用することができる。
図2に示すように、この単結晶引き上げ装置1には、引き上げ室2内に、シリコン単結晶インゴット10の原料となるシリコン融液11を収容するルツボ3が設けられている。そして、このルツボ3にはルツボ保持軸5及びその回転機構(図示せず)が備えられており、単結晶の育成中にルツボ3を回転できるようになっている。さらに、このルツボ3の周囲には、加熱のためのヒータ4が配設されており、さらにヒータ4の外側周囲には断熱材9が配置されている。そして、ルツボ3内のシリコン融液11の上方には、シリコンの種結晶6を保持するシードチャック7、シードチャック7を引上げるワイヤ8、ワイヤ8を回転又は巻き取る巻取機構(図示せず)が備えられている。このような装置1により、シリコン単結晶インゴット10は、原料のシリコン融液11から、引き上げ速度等を調整してワイヤ8によって引上げられる。このように、本発明の熱処理方法では従来と同様の単結晶引き上げ装置を用いて製造したシリコン単結晶インゴット10から切り出したシリコン単結晶ウェーハを用いることができる。
次に、上記のような単結晶引き上げ装置1によって引き上げられたシリコン単結晶インゴット10から切り出したシリコン単結晶ウェーハWに各急速熱処理を施すための装置について述べる。
図3に示す急速熱処理装置12は、石英からなるチャンバー13を有し、このチャンバー13内でシリコン単結晶ウェーハWを急速熱処理できるようになっている。加熱は、チャンバー13を上下左右から囲繞するように配置される加熱ランプ14(例えばハロゲンランプ)によって行う。この加熱ランプ14はそれぞれ独立に供給される電力を制御できるようになっている。
ガスの排気側は、オートシャッター15が装備され、外気を封鎖している。オートシャッター15は、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター15にはガス排気口20が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコン単結晶ウェーハWは石英トレイ16に形成された3点支持部17の上に配置される。トレイ16のガス導入口側には、石英製のバッファ18が設けられており、酸化性ガスや窒化性ガス、Arガス等の導入ガスがシリコン単結晶ウェーハWに直接当たるのを防ぐことができる。
また、チャンバー13には不図示の温度測定用特殊窓が設けられており、チャンバー13の外部に設置されたパイロメータ19により、その特殊窓を通してシリコン単結晶ウェーハWの温度を測定することができる。
急速熱処理装置12もまた、従来と同様のものを用いることができる。
以下、図2、3の各装置を用いて行う本発明の熱処理方法における各工程について説明する。
(シリコン単結晶ウェーハの準備)
この工程では、後に二段階の急速熱処理(酸化性雰囲気下の急速熱処理(初段のRTO(Rapid Thermal Oxidation)処理)、非酸化性雰囲気下の急速熱処理(二段目のRTA(Rapid Thermal Annealing)処理))を施す、径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハWを準備する。
すなわち、まず、図2の単結晶引き上げ装置1を用い、チョクラルスキー法によってシリコン単結晶インゴット10を引き上げる。このとき、この引き上げたシリコン単結晶インゴット10から径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハWを切り出せるように、例えば引き上げ速度などを適当に調整して、シリコン単結晶インゴット10の内部の欠陥領域が目的に沿った分布となるように引き上げを行う。
このようにしてシリコン単結晶インゴット10を引き上げた後、例えばワイヤソー等のインゴットの切断装置を用いてウェーハ状に切り出し、径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハWを得る。
(酸化性雰囲気下の急速熱処理)
次に、準備したシリコン単結晶ウェーハWに対し、図3の急速熱処理装置12を用いて、酸化性雰囲気下で急速熱処理(RTO)を施す。なお、この酸化性雰囲気下の急速熱処理によって、シリコン単結晶ウェーハWの表面には熱酸化膜が形成される。
このときの熱処理条件としては、1000〜1275℃の温度範囲で10〜30秒間保持し、熱処理する。この酸化性雰囲気下の急速熱処理では、熱処理温度を1000℃以上にすることにより、OSF核を消滅または不活性化させたり、格子間シリコンを注入してシリコン単結晶ウェーハWのNv領域をNi領域に変化させたりすることができる。また、熱処理温度を1275℃以下にすることにより、シリコン単結晶ウェーハWにNi領域が存在している場合に、Ni領域がI領域になることを抑制することができる。
またこのとき、酸化性熱処理における熱処理温度を1025℃以上とすることができる。このようにすれば、OSF核をより確実に消滅または不活性化させ、Nv領域のNi領域化をより一層促進させることができる。
また、チャンバー13内の酸化性雰囲気としては、例えば酸素を含む雰囲気を使用することができる。好ましくは、100%酸素雰囲気とする。
酸化性雰囲気として、酸素を含む雰囲気を使用すれば、効率よくシリコン単結晶ウェーハWの表面に酸化膜を形成することができる。
(非酸化性雰囲気下での急速熱処理)
ここでは、前工程のRTOにて形成した酸化膜を除去することなく、連続して、図3の急速熱処理装置12を用い、非酸化性雰囲気下での急速熱処理(RTA)をシリコン単結晶ウェーハWに施す。このとき、RTOの熱処理温度以上の温度で10−30秒間熱処理することにより、シリコン単結晶ウェーハの表面に形成された酸化膜を介して、シリコン単結晶ウェーハWの内部に空孔を注入する。また、このときのチャンバー13内の雰囲気は、窒化性雰囲気、Ar雰囲気、またはこれらの混合雰囲気とすることができる。窒化性雰囲気としては、例えばNH、N等の雰囲気が挙げられる。
このRTAでは、上述のように、熱処理温度をRTOの温度より高温にすることにより空孔が注入されるが、RTOで形成された酸化膜を介して空孔を注入することにより、後に酸素析出熱処理等を施した際に、ウェーハ面内の酸素析出物の形成をより均一にすることができる。
更に、本発明はRTOによる酸化膜を除去しないので、熱処理工程をより簡略化することができ、効率の面でも好ましい熱処理方法となる。
また、本発明は、RTAの熱処理温度をRTOの熱処理温度より25℃以上高温とすることができる。具体的には、1025−1300℃の温度範囲とすることが好ましい。このような熱処理温度であれば、酸化膜を介して空孔を注入する場合であっても、より効率よく空孔を注入することができるので、より一層好ましい。
以上のように、本発明の熱処理方法は、まず、一段目のRTOにより、OSF領域におけるOSF核の消滅又は不活性化を促進、及び格子間シリコンを注入してNv領域のNi領域化を促進させる。また、酸化膜を除去せず、酸化膜をつけたまま、RTOに連続して二段目のRTAを行うことで、酸化膜を介して空孔を注入する。これらによって、Ni領域及びNv領域が混在するウェーハであっても、酸素析出熱処理等で、面内均一に酸素析出物を形成することができ、さらにはN領域とOSF領域が混在するシリコン単結晶ウェーハであっても優れたTDDB特性を得ることが可能である
また、連続した急速熱処理のため、熱処理に費やす時間が短時間で済む。このため、表層にDZ層を有し、TDDB特性が優れ、かつ、酸素析出熱処理等によってバルク領域内に十分なBMDを形成することが可能なシリコン単結晶ウェーハを、効率的にコストをかけずに製造することが可能である。このとき、RTO後、シリコン単結晶ウェーハを一旦冷却してからRTAを行ってもよいし、RTO後、シリコン単結晶ウェーハを冷却せずに熱処理雰囲気を切り替えてRTAを行ってもよい。
尚、シリコン単結晶ウェーハの面内の酸素析出物を面内均一に形成するにはシリコン単結晶ウェーハの酸素濃度が低い方が容易となるが、酸素濃度が高い場合であっても、本発明ではRTO及びRTAの熱処理条件を制御することにより、酸素析出物を面内均一に形成することが可能であるので、シリコン単結晶ウェーハの酸素濃度は特に限定されない。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず、直径が200mm、酸素濃度が12ppma(JEIDA:日本電子工業振興協会による換算係数を使用)、欠陥領域として最外周部にOSF領域を含むCOPフリーのシリコン単結晶ウェーハを実施例1用に準備した。すなわち、最外周部にOSF領域を有するN領域ウェーハである。
そして、本発明の熱処理方法にあたる実施例1として、まず、図3に示すような急速熱処理装置12を用い、上記準備したウェーハに、100%酸素雰囲気中で、1225℃、10秒の急速熱処理(一段目のRTO処理)を施した。このとき、シリコン単結晶ウェーハには、膜厚が11〜12.2nmの酸化膜が形成された。
その後、この酸化膜をつけたまま、ArとNHの混合雰囲気下で1225℃、10秒の急速熱処理(二段目のRTA処理)を施した。このように、二段目の熱処理であるRTAの熱処理温度は、一段目の熱処理であるRTOの熱処理温度と同じとした。
RTA処理後、酸素析出熱処理等(条件:600℃で6時間、800℃で4時間、1000℃で16時間)を施し、シリコン単結晶ウェーハのTDDB評価及びBMDの評価を行った。
尚、BMD評価は、シリコン単結晶ウェーハを劈開面に沿って分割し、その断面をエッチングした後に、観察することでBMDの単位体積当たりの密度を測定した。
図4に、実施例1及び後述する実施例2−4のTDDBの評価結果を、図5に実施例1及び後述する実施例2−4のBMDの評価結果を示す。
図5に示すように、上記のような本発明の熱処理方法に従って、熱処理を施すことで、特に、ウェーハ表面から深さ100μmの位置で、体積密度が7.0×10/cmとなり、BMDを十分に形成することができ、後述する比較例1、2よりも効率よく十分なBMDを形成することができた。
また、TDDBのCモード(真性故障)の評価を行ったところ、図4に示すように、その良品率は後述する比較例よりも良好な97.8%となった。本発明によって、シリコン単結晶ウェーハ内部にBMDを均一に形成でき、大きな酸素析出物が形成されるのを防ぎ、優れたTDDB特性が得られたものと考えられる。
(実施例2)
RTO及びRTAの熱処理温度をいずれも1250℃に設定したこと以外は、実施例1と同様な条件で熱処理し、実施例1と同様な方法でTDDB及びBMDを評価した。
その結果、図5に示すように、ウェーハ表面から深さ100μmの位置で、体積密度が6.0×10/cmとなり、十分なBMDを形成でき、後述する比較例1、2よりも効率よく十分なBMDを形成することができた。
また、TDDBのCモード(真性故障)の評価を行ったところ、図4に示すように、その良品率は後述する比較例よりも良好な98.0%となり、このことから、シリコン単結晶ウェーハ内部にBMDを均一に形成できたと考えられる。
(実施例3)
RTOの熱処理温度を1225℃、RTAの熱処理温度を1250℃、即ち、RTAの熱処理温度をRTOの熱処理温度より25℃高くしたこと以外は、実施例1と同様な条件で熱処理し、実施例1と同様な方法でTDDB及びBMDを評価した。
その結果、図5に示すように、特に、ウェーハ表面から深さ75μmの位置で、体積密度が2.6×10/cmとなり、十分な密度のBMDを形成することができた。このように、非酸化性熱処理(RTA)における熱処理温度を、酸化性熱処理(RTO)の熱処理温度より25℃以上高い温度とすることで、前述の実施例1、2よりも更に、高密度でBMDを形成できることが確認された。
また、TDDBのCモード(真性故障)の評価を行ったところ、図4に示すように、その良品率は100%となり、このことから、RTAにおける熱処理温度を、RTOの熱処理温度より25℃以上高い温度とすることで、シリコン単結晶ウェーハ内部にBMDをより均一に形成できたと考えられる。
(実施例4)
RTOの熱処理温度を1250℃、RTAの熱処理温度を1275℃、即ち、RTAの熱処理温度をRTOの熱処理温度より25℃高くしたこと以外は、実施例1と同様な条件で熱処理し、実施例1と同様な方法でTDDB及びBMDを評価した。
その結果、図5に示すように、特に、ウェーハ表面から深さ75μmの位置で、体積密度が2.3×10/cmとなり、十分にBMDを形成することができた。このように、非酸化性熱処理(RTA)における熱処理温度を、酸化性熱処理(RTO)の熱処理温度より25℃以上高い温度とすることで、前述の実施例1、2よりも更に、高密度でBMDを形成できることが確認された。
また、TDDBのCモード(真性故障)の評価を行ったところ、図4に示すように、その良品率は100%となり、このことから、RTAにおける熱処理温度を、RTOの熱処理温度より25℃以上高い温度とすることで、シリコン単結晶ウェーハ内部にBMDをより均一に形成できたと考えられる。
(比較例1)
RTOを熱処理温度980℃、熱処理時間20秒とし、RTA熱処理温度1175℃、熱処理時間10秒としたこと以外は、実施例1と同様な条件で熱処理し、実施例1と同様な方法でTDDB及びBMDを評価した。
その結果、図6に示すように、体積密度がピーク値で1.05×10/cmとなり、前述の実施例1−4と比較すると、BMDの体積密度が低くなることが確認された。
また、TDDBのCモード(真性故障)の評価を行ったところ、その良品率は65.2%と前述の実施例1−4に大幅に劣っていた。これは、RTOにおける熱処理温度を1000℃未満としたことで、シリコン単結晶ウェーハのNi領域化が促進されず、面内でBMDの密度にばらつきが生じたためと考えられる。
(比較例2)
RTOの熱処理温度を1225℃、RTAの熱処理温度を1200℃としたこと、即ち、RTAの熱処理温度をRTOの熱処理温度未満としたこと以外は、実施例1と同様な条件で熱処理し、実施例1と同様な方法でTDDB及びBMDを評価した。
その結果、図6に示すように、体積密度がピーク値で3.5×10/cmとなり、前述の実施例1−4と比較すると、BMDの体積密度が大幅に低くなることが確認された。このように、RTAの熱処理温度をRTOの熱処理温度未満とすると、空孔が注入されず、BMDが十分に形成されない。
また、TDDBのCモード(真性故障)の評価を行ったところ、その良品率は88.6%と実施例1−4に大幅に劣っていた。これは、RTOで残存した大きいサイズの酸素析出物が、その後のRTAにおいて、周りの酸素を吸収し、大きなBMDに成長したことが原因と考えられる。
(比較例3)
RTO後に酸化膜を除去してから、RTAを行ったこと以外は、実施例1と同様な条件で熱処理し、実施例1と同様な方法でTDDB及びBMDを評価した。
その結果、図6に示すように、体積密度がピーク値で1.0×10/cmとなり、前述の実施例1、2と同等の、体積密度となることが確認された。これは、酸化膜を除去したため、RTAにおいて空孔の注入が効率よくでき、BMDを十分に形成できたためである。
また、TDDBのCモード(真性故障)の評価を行ったところ、良品率は80.9%と実施例1−4に大幅に劣っていた。これは、前述の実施例1−4のように酸化膜を介して空孔を注入していないため、面内でBMDの密度にばらつきが生じたことが原因と考えられる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…単結晶引き上げ装置、 2…引き上げ室、 3…ルツボ、 4…ヒータ、
5…ルツボ保持軸、 6…種結晶、 7…シードチャック、
8…ワイヤ、 9…断熱材、 10…シリコン単結晶インゴット、
11…シリコン融液、 12…急速熱処理装置、 13…チャンバー、
14…加熱ランプ 15…オートシャッター、 16…石英トレイ、
17…3点支持部、 18…バッファ、 19…パイロメータ、
20…ガス排気口、 W…シリコン単結晶ウェーハ。

Claims (5)

  1. シリコン単結晶ウェーハの熱処理方法であって、
    チョクラルスキー法により作製した、径方向の全面がN領域、又は径方向の全面がOSF領域とN領域が混在したシリコン単結晶ウェーハを、1000−1275℃で10−30秒間、酸化性雰囲気下で急速熱処理する酸化性熱処理を実施し、
    更に、該酸化性熱処理に連続して、当該酸化性熱処理で形成された酸化膜が付いたままのシリコン単結晶ウェーハを、前記酸化性熱処理における熱処理温度以上の温度で10−30秒間、非酸化性雰囲気下で急速熱処理する非酸化性熱処理を実施することを特徴とするシリコン単結晶ウェーハの熱処理方法。
  2. 前記非酸化性熱処理における熱処理温度を、前記酸化性熱処理の熱処理温度より25℃以上高い温度とすることを特徴とする請求項1に記載のシリコン単結晶ウェーハの熱処理方法。
  3. 前記酸化性熱処理における熱処理温度を1025℃以上とすることを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの熱処理方法。
  4. 前記酸化性熱処理における酸化性雰囲気を、酸素を含む雰囲気とすることを特徴とする請求項1から請求項3のいずれか1項に記載のシリコン単結晶ウェーハの熱処理方法。
  5. 前記非酸化性熱処理における非酸化性雰囲気を、窒化性雰囲気、Ar雰囲気、またはこれらの混合雰囲気とすることを特徴とする請求項1から請求項4のいずれか1項に記載のシリコン単結晶ウェーハの熱処理方法。
JP2014137350A 2014-07-03 2014-07-03 シリコン単結晶ウェーハの熱処理方法 Active JP6118765B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014137350A JP6118765B2 (ja) 2014-07-03 2014-07-03 シリコン単結晶ウェーハの熱処理方法
KR1020167036364A KR102211567B1 (ko) 2014-07-03 2015-05-18 실리콘 단결정 웨이퍼의 열처리방법
PCT/JP2015/002484 WO2016002123A1 (ja) 2014-07-03 2015-05-18 シリコン単結晶ウェーハの熱処理方法
TW104116732A TW201603141A (zh) 2014-07-03 2015-05-26 單晶矽晶圓的熱處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014137350A JP6118765B2 (ja) 2014-07-03 2014-07-03 シリコン単結晶ウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
JP2016015426A true JP2016015426A (ja) 2016-01-28
JP6118765B2 JP6118765B2 (ja) 2017-04-19

Family

ID=55018707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014137350A Active JP6118765B2 (ja) 2014-07-03 2014-07-03 シリコン単結晶ウェーハの熱処理方法

Country Status (4)

Country Link
JP (1) JP6118765B2 (ja)
KR (1) KR102211567B1 (ja)
TW (1) TW201603141A (ja)
WO (1) WO2016002123A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190101414A (ko) * 2016-12-28 2019-08-30 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
KR20200016359A (ko) * 2017-06-26 2020-02-14 가부시키가이샤 사무코 실리콘 웨이퍼

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD901609S1 (en) * 2019-02-01 2020-11-10 Eleiko Group Ab Dumbbell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08273991A (ja) * 1995-03-29 1996-10-18 Sumitomo Sitix Corp シリコン単結晶ウェーハの製造方法
JP2001044193A (ja) * 1999-07-30 2001-02-16 Shin Etsu Handotai Co Ltd シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ
JP2008207991A (ja) * 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2013163597A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08273991A (ja) * 1995-03-29 1996-10-18 Sumitomo Sitix Corp シリコン単結晶ウェーハの製造方法
JP2001044193A (ja) * 1999-07-30 2001-02-16 Shin Etsu Handotai Co Ltd シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ
JP2008207991A (ja) * 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2013163597A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190101414A (ko) * 2016-12-28 2019-08-30 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP2020504069A (ja) * 2016-12-28 2020-02-06 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
KR102306730B1 (ko) 2016-12-28 2021-09-30 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
KR20210122867A (ko) * 2016-12-28 2021-10-12 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP7110204B2 (ja) 2016-12-28 2022-08-01 サンエディソン・セミコンダクター・リミテッド イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
KR102453743B1 (ko) 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
KR20200016359A (ko) * 2017-06-26 2020-02-14 가부시키가이샤 사무코 실리콘 웨이퍼
KR102294183B1 (ko) 2017-06-26 2021-08-25 가부시키가이샤 사무코 실리콘 웨이퍼

Also Published As

Publication number Publication date
KR20170026386A (ko) 2017-03-08
JP6118765B2 (ja) 2017-04-19
KR102211567B1 (ko) 2021-02-03
WO2016002123A1 (ja) 2016-01-07
TW201603141A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
JP5239155B2 (ja) シリコンウエーハの製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
TWI591726B (zh) Silicon wafer heat treatment methods, and silicon wafers
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP3407629B2 (ja) シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP6118765B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2011029429A (ja) シリコンウェーハの熱処理方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP4716372B2 (ja) シリコンウエハの製造方法
TWI671440B (zh) 矽單結晶的製造方法、矽單結晶及矽晶圓
JP2017157812A (ja) ウェハの熱処理方法
JP2010016099A (ja) シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
JP2612033C (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6118765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250