KR101882290B1 - 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 Download PDF

Info

Publication number
KR101882290B1
KR101882290B1 KR1020160021934A KR20160021934A KR101882290B1 KR 101882290 B1 KR101882290 B1 KR 101882290B1 KR 1020160021934 A KR1020160021934 A KR 1020160021934A KR 20160021934 A KR20160021934 A KR 20160021934A KR 101882290 B1 KR101882290 B1 KR 101882290B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
heat treatment
stress
cri
oxygen concentration
Prior art date
Application number
KR1020160021934A
Other languages
English (en)
Other versions
KR20160103944A (ko
Inventor
준 후지세
토시아키 오노
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20160103944A publication Critical patent/KR20160103944A/ko
Application granted granted Critical
Publication of KR101882290B1 publication Critical patent/KR101882290B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/24—Investigating strength properties of solid materials by application of mechanical stress by applying steady shearing forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Abstract

(과제) 디바이스 제작 공정의 열처리가 행해진 후에 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정할 수 있는 실리콘 웨이퍼의 양부(良否) 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼를 제안한다.
(해결 수단) 실리콘 웨이퍼에 있어서의, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 산소 석출물의 사이즈 및 잔존 산소 농도를 구한 후(스텝 S2), 구한 산소 석출물의 사이즈 및 잔존 산소 농도에 기초하여, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하는 임계 선단 응력 τcri를 구하고(스텝 S3), 구한 임계 선단 응력 τcri와 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ을 비교하여, 열응력 τ이 임계 선단 응력 τcri 이상인 경우에는 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생한다고 판정하고, 열응력 τ이 임계 선단 응력 τcri를 하회하는 경우에는, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하지 않는다고 판정하는(스텝 S4) 것을 특징으로 한다.

Description

실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼{QUALITY DETERMINATION METHOD OF SILICON WAFER, METHOD OF MANUFACTURING SILICON WAFER BY USING THE SAME, AND SILICON WAFER}
본 발명은, 실리콘 웨이퍼의 양부(良否) 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼에 관한 것으로, 특히, 디바이스 제작 공정의 열처리가 행해진 후에 슬립 전위(轉位)가 발생하는지 아닌지를 고정밀도로 판정할 수 있는 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼에 관한 것이다.
예를 들면, 초크랄스키(Czochralski, CZ)법에 의해 작성한 폴리시드 웨이퍼에 불가피하게 포함되는 산소는, 디바이스 제작 공정에 있어서 그 일부가 석출되어 게터링사이트가 형성되는 것이 통례이다.
여기에서, 실리콘 웨이퍼에 열처리가 행해지면, 웨이퍼에 포함되는 산소가 실리콘과 반응하여 산소 석출물(Bulk Micro Defect, BMD)이 발생한다. 이 산소 석출이 과잉하게 진행하면, 실리콘 웨이퍼의 기계적 강도가 저하되고, 디바이스 제작 공정에 있어서 낮은 부하 응력하에서도 슬립 전위가 발생하여, 웨이퍼에 휨이 발생하는 것이 알려져 있다(예를 들면, 비특허문헌 1 및 2 참조). 또한, 비특허문헌 3에는, BMD 사이즈가 커지면, 웨이퍼에 열응력을 부하했을 때의 슬립 전위의 발생이 증가하는 취지가 기재되어 있다.
이러한 디바이스 제작 공정에 있어서의 슬립 전위의 발생에 의해, 실리콘 디바이스의 수율이 저하되기 때문에, 디바이스 제작 공정의 열처리가 행해진 후에도 슬립 전위가 발생하는 일이 없는 실리콘 웨이퍼를 제공하는 것이 중요하다. 이 슬립 전위의 억제에 관하여, 특허문헌 1에는, BMD 사이즈를 작게 함으로써, BMD로부터 발생하는 슬립 전위의 발생 응력이 증가하여, 산소 석출에 의한 실리콘 웨이퍼의 강도 저하가 억제되는 것이 기재되어 있다.
또한, 특허문헌 2에는, 웨이퍼 중에 작은 사이즈를 갖는 BMD를 고밀도로 형성하여, 큰 사이즈를 갖는 BMD의 밀도를 낮게 억제하는 것이, 슬립 전위의 발생의 억제에 유효한 취지가 기재되어 있다.
국제공개공보 제2006/003812호 팜플렛 일본공개특허공보 제2008-103673호
B.Leroy and C.Plougonven, Journal of the Electrochemical Society, 1980, Vol. 127, p.961 Hirofumi Shimizu, Tetsuo Watanabe and Yoshiharu Kakui, Japanese Journal of Applied Physics, 1985, Vol. 24, p.815 Koji Sueoka, Masanori Akatsuka, Hisashi Katahama and Naoshi Adachi, Japanese Journal of Applied Physics, 1997, Vol. 36, p.7095
그런데, 최근, 실리콘의 디바이스 제작 공정에서는, 고속 승강온 프로세스가 많이 사용되고 있고, 실리콘 웨이퍼는 종래보다도 과혹한 열응력에 노출되기 때문에, 실리콘 웨이퍼 내에 슬립 전위가 발생하기 쉬운 환경이 되어 있다.
그러나, 특허문헌 1 및 2는, BMD 사이즈나 밀도와 슬립 전위의 발생과의 관계에 대해서 기재하고 있기는 하지만, 이러한 과혹한 환경하에 있어서 슬립 전위의 발생을 회피하려면 특허문헌 1 및 2의 방법으로는 불충분하다.
그래서, 본 발명의 목적은, 디바이스 제작 공정의 열처리가 행해진 후에 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정할 수 있는 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼를 제안하는 것에 있다.
본 발명자들은, 상기 과제를 해결하기 위한 방도에 대해서 예의 구명했다. 본 발명자들은, 앞선 출원(일본공개특허공보 2011-238664호, 일본특허공보 제5533210호)에 있어서, 웨이퍼 제조 단계에서 실리콘 웨이퍼에 대하여 적절한 열처리를 행함으로써, 디바이스 제작 공정에 있어서 슬립 전위를 발생시키지 않는 열처리 방법을 제안하고, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri는, 웨이퍼 제조 단계에서 행하는 열처리를 거친 웨이퍼에 있어서의 BMD 사이즈(L)에 대한 잔존 산소 농도(CO)의 비(즉, L의 역수 1/L과 CO와의 곱) CO/L에 밀접하게 관계하고 있는 것을 발견했다.
그러나, 실리콘 웨이퍼 중의 BMD 사이즈(L)은, 시간이 경과함에 따라 증대하는 한편, 잔존 산소 농도(CO)는 감소한다. 즉, 슬립 전위가 발생하는 임계 선단 응력 τcri는, 시간이 경과함에 따라 저하되어, 슬립 전위는 발생하기 쉬워진다. 따라서, 디바이스 제작 공정에 있어서 슬립 전위가 발생하지 않는 실리콘 웨이퍼를 제조하기 위해서는, 디바이스 제작 공정에 있어서의 BMD 사이즈(L) 및 잔존 산소 농도(CO)의 변화를 고려하여, 「디바이스 제작 공정에 있어서 행해지는 열처리 후」의 BMD 사이즈(L) 및 잔존 산소 농도(CO)에 기초하여 임계 선단 응력 τcri를 구하는 것이 중요하다.
또한, 본 발명자들은, 임계 선단 응력 τcri를 보다 고정밀도로 구하기 위해 검토를 진행시킨 결과, 임계 선단 응력 τcri를, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 실리콘 웨이퍼에 있어서의 BMD 사이즈(L)의 역수 1/L과, 잔존 산소 농도(CO)와의 합으로서 정식화하는 것이 매우 유효한 것을 발견했다. 그리고, 이와 같이 정식화한 식으로부터 구한 임계 선단 응력 τcri와, 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ을 비교함으로써, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정하여, 실리콘 웨이퍼의 양부를 판정할 수 있는 것도 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 실리콘 웨이퍼에 있어서의, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 산소 석출물의 사이즈 및 잔존 산소 농도를 구한 후, 구한 상기 산소 석출물의 사이즈 및 상기 잔존 산소 농도에 기초하여, 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하는 임계 선단 응력 τcri를 구하고, 구한 상기 임계 선단 응력 τcri와 상기 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ을 비교하여, 상기 열응력 τ이 상기 임계 선단 응력 τcri 이상인 경우에는 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생한다고 판정하고, 상기 열응력 τ이 상기 임계 선단 응력 τcri를 하회하는 경우에는, 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하지 않는다고 판정하는 것을 특징으로 하는 실리콘 웨이퍼의 양부 판정 방법.
(2) 상기 임계 선단 응력 τcri는, L: 상기 산소 석출물의 사이즈, CO: 상기 잔존 산소 농도, T: 상기 열처리의 온도, G: 강성률, b: 상기 슬립 전위의 버거스벡터, k: 볼츠만 정수로서 이하의 식 (A)로 부여되는, 상기 (1)에 기재된 실리콘 웨이퍼의 양부 판정 방법.
Figure 112016018242031-pat00001
(3) 상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 산소 석출물의 사이즈(L) 및 상기 잔존 산소 농도(CO)를 구하는 처리는, 상기 실리콘 웨이퍼에 대하여 상기 디바이스 제작 공정에 있어서의 열처리를 행한 후, 당해 열처리 후의 실리콘 웨이퍼에 있어서의 상기 산소 석출물의 사이즈 및 상기 잔존 산소 농도를 측정함으로써 행하는, 상기 (1) 또는 (2)에 기재된 실리콘 웨이퍼의 양부 판정 방법.
(4) 상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 산소 석출물의 사이즈(L) 및 상기 잔존 산소 농도(CO)를 구하는 처리는 시뮬레이션 계산에 의해 행하는, 상기 (1) 또는 (2)에 기재된 실리콘 웨이퍼의 양부 판정 방법.
(5) 상기 열응력 τ은, 열처리 장치에 상기 실리콘 웨이퍼를 투입하여 가열하고, 가열된 상기 실리콘 웨이퍼의 반경 방향의 온도 분포에 기초하여 구하는, 상기 (1)∼(4) 중 어느 하나에 기재된 실리콘 웨이퍼의 양부 판정 방법.
(6) 상기 열응력 τ은 시뮬레이션 계산에 의해 구하는, 상기 (1)∼(4) 중 어느 하나에 기재된 실리콘 웨이퍼의 양부 판정 방법.
(7) 상기 (1)∼(6) 중 어느 하나에 기재된 실리콘 웨이퍼의 양부 판정 방법에 의해 상기 디바이스 제작 공정에 있어서 슬립 전위가 발생하지 않는다고 판정되는 실리콘 웨이퍼가 얻어지는 육성 조건으로 단결정 실리콘 잉곳을 육성하고, 육성한 상기 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(8) 상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 산소 석출물의 사이즈는 10㎚ 이상 150㎚ 이하인, 상기 (7)에 기재된 실리콘 웨이퍼의 제조 방법.
(9) 상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 잔존 산소 농도는 10×1017atoms/㎤ 이상 18×1017atoms/㎤ 이하인, 상기 (7) 또는 (8)에 기재된 실리콘 웨이퍼의 제조 방법.
(10) 디바이스 제작 공정에 있어서 부여되는 열응력 τ이, 상기 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri를 하회하는 산소 석출물의 사이즈 및 잔존 산소 농도를 갖는 실리콘 웨이퍼.
(11) 상기 디바이스 제작 공정의 열처리 후의 상기 산소 석출물의 사이즈는 10㎚ 이상 150㎚ 이하인, 상기 (10)에 기재된 실리콘 웨이퍼.
(12) 상기 디바이스 제작 공정의 열처리 후의 상기 잔존 산소 농도는 10×1017atoms/㎤ 이상 18×1017 이하인, 상기 (10) 또는 (11)에 기재된 실리콘 웨이퍼.
본 발명에 의하면, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력을 고정밀도로 구하여, 디바이스 제작 공정의 열처리에 의해 실리콘 웨이퍼 중에 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정할 수 있다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 양부 판정 방법의 일 실시 형태의 플로우 차트이다.
도 2는 샘플 웨이퍼에 있어서의 잔존 산소 농도와 BMD 사이즈와의 관계를 나타내는 도면이다.
도 3은 고온 3점 굽힘 시험을 설명하는 도면이다.
도 4는 고온 3점 굽힘 시험에 있어서 샘플 웨이퍼 중에 부여되는 응력 분포를 나타내는 도면이다.
도 5는 고온 3점 굽힘 시험에 의해 얻어진 BMD 사이즈와 임계 선단 응력과의 관계를 나타내는 도면이다.
도 6은 고온 3점 굽힘 시험에 의해 얻어진 잔존 산소 농도와 임계 선단 응력과의 관계를 나타내는 도면이다.
도 7은 본 발명에 있어서 사용하는 임계 선단 응력의 식에 있어서의 성분을 설명하는 도면이다.
도 8은 임계 선단 응력의 실험값과 계산값과의 관계를 나타내는 도면이다.
도 9는 본 발명에 따른 실리콘 웨이퍼의 제조 방법의 일 실시 형태의 플로우 차트이다.
도 10은 고온 4점 굽힘 시험에 있어서 샘플 웨이퍼 중에 부여되는 응력 분포를 나타내는 도면이다.
도 11은 본 발명에 의해 디바이스 제작 공정에 있어서 슬립 전위를 고정밀도로 예측할 수 있는 것을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
(실리콘 웨이퍼의 양부 판정 방법)
이하, 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다. 도 1은, 본 발명에 따른 실리콘 웨이퍼의 양부 판정 방법의 일 실시 형태의 플로우 차트를 나타내고 있다. 우선, 스텝 S1에 있어서, 실리콘 웨이퍼(W)를 준비한다. 이 실리콘 웨이퍼(W)로서는, CZ법이나 부유 대역 용융법(Floating Zone, FZ법)에 의해 육성된 단결정 실리콘 잉곳(I)에 대하여, 공지의 외주 연삭, 슬라이스, 랩핑, 에칭, 경면 연마의 가공 처리를 행하여 얻어진, 소정의 두께를 갖는 실리콘 웨이퍼를 이용할 수 있다. 단결정 실리콘 잉곳(I)의 육성은, 육성한 실리콘 잉곳(I)으로부터 채취된 실리콘 웨이퍼(W)가 소망하는 특성을 갖도록, 산소 농도나 탄소 농도, 질소 농도 등을 적절히 조정할 수 있다. 또한, 도전형에 대해서도, 적절한 도펀트를 첨가하여 n형 또는 p형으로 할 수 있다.
이어서, 스텝 S2에 있어서, 실리콘 웨이퍼(W)에 있어서의, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 구한다. 본 발명에 있어서는, 실리콘 웨이퍼(W)에 있어서의, 「디바이스 제작 공정에 있어서 행해지는 열처리 후」의 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 구한다.
여기에서, 「디바이스 제작 공정에 있어서 행해지는 열처리 후」의 BMD 사이즈(L) 및 잔존 산소 농도(CO)는, 상기 실리콘 웨이퍼(W)에 대하여, 디바이스 제작 공정에 있어서 행해지는 열처리, 혹은 디바이스 제작 공정에 있어서 행해지는 열처리를 모방한 열처리를 실제로 행하여, 열처리 후의 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 측정함으로써 구할 수 있다. 이러한 열처리는, 고속 승강온(Rapid Thermal Annealing, RTA) 장치 등을 이용하여 행할 수 있다.
일반적으로, 디바이스 제작 공정에 있어서 행해지는 열처리는, 복수의 스텝으로 구성되고, 각 스텝에 있어서, 개시 온도에서 소정의 열처리 온도까지의 승온을 행한 후, 일정 시간 보존유지(保持)하고, 그 후, 종료 온도까지 강온하는 처리를 행한다. 본 발명에 있어서는, 디바이스 제작 공정에 있어서 행해지는 열처리가 복수 스텝으로 구성되는 경우에는, 가장 열응력 τ이 높은 공정의 열처리 온도로 한다.
이러한 열처리 후에 실리콘 웨이퍼(W)에 잔존하는 잔존 산소 농도(CO)는, ASTM F121-1979에 규정되는 적외 흡수법에 준거하여, 푸리에 변환형 적외 분광계(Fourier Transform Infrared Spectroscopy, FT-IR)에 의해 측정한다. 또한, BMD 사이즈(L)는, 투과 전자 현미경(Transmission Electron Microscope, TEM)법에 의해 구할 수 있다.
또한, 디바이스 제작 공정에 있어서 행해지는 열처리를 실리콘 웨이퍼(W)에 대하여 실제로는 행하지 않고, 시뮬레이션 계산에 의해, 열처리 후의 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 구할 수도 있다. 구체적으로는, 공지의 수치 해석 기술(예를 들면, Sumio Kobayashi, Journal of Crystal Growth, 1997, Vol. 174, p.163 참조)을 이용하여 구할 수 있다. 이러한 시뮬레이션 계산에 의해, 실리콘 웨이퍼(W)에 대하여 열처리를 행하는 경우에 비하여, 간편하고 또한 단시간에 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 구할 수 있다.
또한, 시뮬레이션 계산에 의해, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 구하는 경우, 스텝 S1에 있어서 실제의 실리콘 웨이퍼(W)를 준비할 필요는 없다. 즉, 스텝 S1은 생략할 수 있고, 소정의 조건하에서 육성된 단결정 실리콘 잉곳에 있어서의 초기 산소 농도, 육성 중의 열이력, 도펀트 농도의 데이터가 있으면 좋다.
이어서, 스텝 S3에 있어서, 스텝 S2에 있어서 구한 BMD 사이즈(L) 및 잔존 산소 농도(CO)에 기초하여, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하는 임계 선단 응력 τcri를 구한다. 전술한 바와 같이, 본 발명자들은, 앞선 출원(일본 공개특허공보 2011-238664, 일본특허공보 제5533210호)에 있어서, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri는, 웨이퍼 제조 단계에서 행하는 열처리를 거친 웨이퍼에 있어서의 BMD 사이즈(L)에 대한 잔존 산소 농도(CO)의 비(즉, L의 역수 1/L과 CO와의 곱) CO/L에 밀접하게 관계하고 있는 것을 발견했다.
본 발명자들은, τcri를 보다 고정밀도로 구하기 위해 검토를 진행시킨 결과, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri는, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 실리콘 웨이퍼에 있어서의 BMD 사이즈(L)의 역수 1/L과 잔존 산소 농도(CO)와의 합으로서 정식화하는 것이 매우 유효한 것을 발견했다. 이하, 이 인식을 얻기에 이른 실험에 대해서 설명한다.
우선, 도 2에 나타내는 여러 가지 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 갖는 다수의 실리콘 웨이퍼의 샘플(이하, 「샘플 웨이퍼」라고 함)을 준비했다. 이들 샘플 웨이퍼에 대하여, 700℃ 내지 1200℃의 범위의 온도에서 고온 3점 굽힘 시험을 행했다. 「고온 3점 굽힘 시험」은, 샘플 웨이퍼에 대하여 임의의 온도로 응력을 부하하는 것이 가능한 방법이며, 그 온도에 있어서 샘플 웨이퍼에 슬립 전위가 발생하는 임계 선단 응력 τcri를 구할 수 있다.
구체적으로는, 샘플 웨이퍼를 10㎜×40㎜로 절출하고, 도 3에 나타나는 바와 같이, 절출한 샘플편(1)을 지점 간이 30㎜인 지지봉(2) 위에 배치했다. 배치한 샘플편(1)을 열처리로(도시하지 않음)에 넣고, 임의의 온도로 설정하고, 도 3에 나타내는 바와 같이 응력을 부하했다. 응력을 부하한 후에, 실온까지 강온하고, 샘플편(1)을 취출하여 선택 에칭을 행하면, BMD로부터 발생하는 슬립 전위는, 전위 피트로서 작용점을 중심으로 한 띠 형상으로 현재화(顯在化)되기 때문에, 현재화한 전위 피트의 띠폭을 측정했다. 고온 3점 굽힘 시험의 경우, 응력은 도 4에 나타내는 분포를 갖는다. 전위 피트가 발생하는 한계의 응력, 즉 BMD로부터 발생하는 슬립 전위의 임계 응력은 띠의 선단에 부하된 응력이기 때문에, τcri는 하기 식 (1)에 의해 구할 수 있다.
Figure 112016018242031-pat00002
여기에서, τmax는 시험에 있어서 샘플편(1)에 부하된 선단 응력, L은 지점 간 거리, X는 전위 피트의 띠폭이다. 이 시험에서는, 부하된 하중을 로드 셀을 이용하여 판독하고, 선단 응력으로 변환했다. 실리콘에 있어서의 슬립 전위는, (111) 면에 있어서 ＜110＞방향으로 발생하기 때문에, 그것을 고려하여, 하기 식으로 최대 선단 응력 τmax를 구했다.
Figure 112016018242031-pat00003
여기에서, P는 로드 셀이 판독한 최대 하중, b는 샘플편(1)의 폭, d는 샘플편(1)의 두께이다. 이 방법으로 최대 선단 응력 τmax를 산출하고, 지점 간 거리, 전위 피트의 폭을 측정하여 임계 선단 응력 τcri를 산출했다.
　도 5는, 고온 3점 굽힘 시험에 의해 얻어진 샘플 웨이퍼에 있어서의 BMD 사이즈(L)와 임계 선단 응력 τcri와의 관계를 나타내고 있다. 이 도면으로부터, BMD 사이즈가 커지면 임계 선단 응력 τcri가 저하되는 것을 알 수 있다. 또한, 도 6은, 고온 3점 굽힘 시험에 의해 얻어진 샘플 웨이퍼에 있어서의 잔존 산소 농도(CO)와 임계 선단 응력 τcri의 관계를 나타내고 있다. 이 도면으로부터, 잔존 산소 농도(CO)가 저하되면 임계 선단 응력 τcri가 저하되는 것을 알 수 있다.
종래, BMD 사이즈(L)는, BMD가 방출하는 펀치 아웃 전위의 사이즈와 동일한 정도인 것이 알려져 있다(예를 들면, M.Tanaka et al., J.Mater.Res., 25(2010) 2292 참조). 따라서, 도 2에 나타난 바와 같이, BMD 사이즈(L)가 변화하면 임계 선단 응력 τcri가 변화하는 것은, BMD 사이즈(L)(펀치 아웃 전위의 사이즈)가 Frank-Read원으로서 작용하는 전위의 길이라고 하면, 펀치 아웃 전위로부터 슬립 전위가 발생하는 데에 필요한 응력 τFR은, 하기 식 (3)으로 나타낼 수 있다.
Figure 112016018242031-pat00004
여기에서, A는 정수, G는 강성률, b는 슬립 전위의 버거스벡터, L은 BMD 사이즈이다.
이에 대하여, 잔존 산소 농도(CO)의 변화가 임계 선단 응력 τcri에 미치는 영향은, Frank-Read원으로서 작용하는 펀치 아웃 전위를 BMD 중의 산소가 고착하는 응력(로킹력)의 거동이라고 파악할 수 있다. 로킹력은, 하기의 식 (4)로 나타낼 수 있다.
Figure 112016018242031-pat00005
여기에서, B는 정수, k는 볼츠만 정수, T는 온도이다.
이들 2개의 식을 조합함으로써, 임계 선단 응력 τcri를 기재할 수 있다고 생각할 수 있다. 예를 들면, τcri를 τFR과 τSL과의 곱으로서 표현할 수 있다. 그러나, 이 경우, 잔존 산소 농도(CO)가 0인 경우에 임계 선단 응력 τcri가 0이 되어, 응력의 부하 없이 슬립 전위가 발생하게 되기 때문에, 물리적으로 부자연스럽다. 그래서, 본 발명자들은, τcri를 τFR과 τSL과의 합으로서 정식화하는 것에 생각이 이르렀다. 즉, 임계 선단 응력 τcri를 이하의 식 (5)로서 정식화한다.
Figure 112016018242031-pat00006
상기 식 (5)에 있어서는, 디바이스 제작 공정에 있어서의 슬립 전위가 발생하는 임계 선단 응력 τcri가, BMD에 수반하는 펀치 아웃 전위로부터 슬립 전위를 발생시키는 데에 필요로 하는 응력 성분τFR과, 생성된 펀치 아웃 전위가 BMD 중의 산소에 의한 고착으로부터의 해방하기 위한 응력 성분τSL과의 합으로서 나타나 있으며, 물리적으로 매우 자연스러운 표식이다. 그리고, 후의 실시예에 나타내는 바와 같이, 상기 식 (5)에 의해, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri를 매우 고정밀도로 예측할 수 있다.
이 식 (5)에 대해서, 도 7을 참조하여 더욱 상세하게 설명한다. 도 7은, 식 (5)의 구성 이미지를 나타내고 있고, 도면 중의 2개의 파선은, 식 (5)에 있어서의 잔존 산소 농도(CO)가 상이한 경우에 대하여, BMD 사이즈(L)가 변화했을 때의 임계 선단 응력 τcri의 거동을 나타내고 있다. 전술한 바와 같이, 식 (5)에 있어서, BMD에 있어서 발생한 펀치 아웃 전위의 로킹력을 나타내고 있는 것이 제2항 τSL이며, 이것은 CO에 따라서 변화한다. 이 식 (5)에 의하면, 횡축에 나타내는 BMD 사이즈(L)가 무한하게 커져도, 로킹력을 초과하는 응력을 부하하지 않으면 슬립 전위는 발생하지 않는다. 또한, 로킹력을 초과하는 응력을 부하하여, 처음에 BMD 사이즈(L)의 영향이 기울기 A로서 나타나고, 그 BMD 사이즈(L)가 작아질수록, 높은 응력을 부하하지 않으면 슬립 전위가 발생하지 않는다.
상기 식 (5)에 있어서의 정수 A 및 B를 회귀 분석으로 구한 결과, 디바이스 열처리 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri는, 이하의 식 (6)과 같이 된다.
Figure 112016018242031-pat00007
도 8은, 상기 식 (6)을 이용하여 얻어진 임계 선단 응력 τcri의 계산값과, 상기한 고온 3점 굽힘 시험으로부터 얻어진 실험값과의 관계를 나타내고 있다. 이 도면으로부터, 상기 식 (6)을 이용함으로써, 700℃∼1200℃까지의 온도 범위에 있어서, 임계 선단 응력 τcri를 재현 좋게 계산할 수 있는 것을 알 수 있다. 그래서, 본 발명에 있어서는, 상기 식 (6)을 이용하여, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri를 구한다.
이어서, 구한 임계 선단 응력 τcri와, 디바이스 제작 공정에 있어서 실리콘 웨이퍼(W)에 부여되는 열응력 τ을 비교한다. 여기에서, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ은, 이하와 같이 구할 수 있다. 즉, 우선, RTA 장치 등의 열처리 장치에 실리콘 웨이퍼를 투입하고, 실리콘 웨이퍼를 가열하여 열응력을 부여한다. 통상의 RTA의 가열 조건에서는 웨이퍼면 내에 온도차를 발생시키지 않도록 가열 분포를 조정하지만, 여기에서는 의도적으로 가열 균형을 바꾸어 열응력을 발생시킨다. 이어서, 실리콘 웨이퍼의 반경 방향의 온도 분포 T(r')를 열전대에 의해 측정한다. 반경 방향 및 원주 방향으로의 응력은, 각각 이하의 식 (7) 및 (8)로 주어진다.
Figure 112016018242031-pat00008
단, r은 실리콘 웨이퍼의 반경 방향의 위치, R은 실리콘 웨이퍼의 반경, α는 열팽창률, E는 영률이다.
실리콘 웨이퍼와 같은 단결정체에 있어서는, 슬립 전위가 발생하는 면 및 방향이 특정되기 때문에, 미끄럼면을 고려한 해석이 필요해진다. 실리콘에 있어서의 슬립 전위는, {111}면에 있어서 ＜110＞방향으로 발생한다. 등가인 것을 제외하면, 4개의 {111}면에 대해서 3개의 ＜110＞방향의 미끄럼이 존재하게 되어, 12종의 선단 응력을 구할 필요가 있다.
상기의 원통 좌표계로 구한 응력을 직교 좌표계로 변환함으로써, 각 미끄럼면에 있어서의 각 미끄럼 방향으로의 선단 응력을 이하의 식 (9)와 같이 구할 수 있다. 단, 미끄럼면을 (ijk), 미끄럼 방향을 [lmn]으로 한다.
Figure 112016018242031-pat00009
본 발명에 있어서는, 전술한 바와 같이 얻어지는 12종의 선단 응력 중, 최대가 되는 선단 응력을, 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ으로 했다.
디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ은, 전술한 바와 같이, 열처리 장치를 이용하여 구하는 대신에, 시뮬레이션 계산에 의해 구할 수도 있다. 이에 따라, 간편하고 또한 단시간에 열응력 τ을 구할 수 있다. 구체적으로는, 히터로부터 웨이퍼에 입사되는 복사열 및, 그 열전도를 유한 요소법으로 해석하고, 열처리 공정에 있어서의 웨이퍼면 내의 온도 분포를 구한다. 구해진 온도 분포로부터, 식 (7), (8) 및 (9)를 이용하여 열응력 τ을 구할 수 있다.
그 후, 스텝 S4에 있어서, 디바이스 제작 공정에 있어서 실리콘 웨이퍼(W)에 슬립 전위가 발생하는지 아닌지를 판정한다. 본 발명에 있어서는, 이렇게 하여 구한 디바이스 제작 공정에 있어서 실리콘 웨이퍼(W)에 부여되는 열응력 τ이, 식 (6)에 의해 구해진 임계 선단 응력 τcri 이상인 경우에, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생한다고 판정하고, 슬립 전위가 발생한다고 판정된 실리콘 웨이퍼를 불량품으로 판정한다. 환언하면, 열응력 τ이 임계 선단 응력 τcri를 하회하는 경우, 디바이스 제작 공정의 열처리를 행해도 슬립 전위가 발생하지 않는다고 판정하고, 슬립 전위가 발생하지 않으면 판정된 실리콘 웨이퍼를 양품으로 판정한다.
이렇게 하여, 디바이스 제작 공정의 열처리가 행해진 후에 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정하여, 실리콘 웨이퍼의 양부를 판정할 수 있다.
(실리콘 웨이퍼의 제조 방법)
다음으로, 본 발명에 따른 실리콘 웨이퍼의 제조 방법에 대해서 설명한다. 본 발명에 따른 실리콘 웨이퍼의 제조 방법은, 상기한 실리콘 웨이퍼의 양부 판정 방법에 의해 디바이스 제작 공정에 있어서 슬립 전위가 발생하지 않는다고 판정되는 실리콘 웨이퍼가 얻어지는 육성 조건으로 단결정 실리콘 잉곳을 육성하고, 육성한 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 행하는 것을 특징으로 한다.
도 9는, 본 발명에 따른 실리콘 웨이퍼의 제조 방법의 일 실시 형태의 플로우 차트를 나타내고 있다. 이하, 이 플로우 차트에 따라 각 공정을 설명한다. 우선, 스텝 S11에 있어서, 단결정 실리콘 잉곳(I)을 육성한다. 이 단결정 실리콘 잉곳(I)의 육성은, CZ법이나 부유 대역 용융법(Floating Zone, FZ법)에 의해 행할 수 있다. 단결정 실리콘 잉곳(I)의 육성은, 육성한 실리콘 잉곳(I)으로부터 채취된 실리콘 웨이퍼(W)가 소망하는 특성을 갖도록, 산소 농도나 탄소 농도, 질소 농도 등을 적절히 조정할 수 있다. 또한, 도전형에 대해서도, 적절한 도펀트를 첨가하여 n형 또는 p형으로 할 수 있다.
육성한 단결정 실리콘 잉곳(I)은, 공지의 외주 연삭, 슬라이스, 랩핑, 에칭, 경면 연마의 가공 처리를 행함으로써, 소정의 두께를 갖는 실리콘 웨이퍼(W)를 얻을 수 있다.
계속되는 스텝 S12∼스텝 S14는, 도 1에 있어서의 스텝 S2∼S4에 각각 대응하고 있고, 상기한 본 발명에 따른 실리콘 웨이퍼의 양부 판정 방법에 관한 스텝이며, 설명을 생략한다.
본 발명에 있어서는, 스텝 S14에 있어서, 디바이스 제작 공정에 있어서 실리콘 웨이퍼(W)에 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정할 수 있고, 디바이스 제작 공정에 있어서 실리콘 웨이퍼(W)에 부여되는 열응력 τ이, 식 (6)에 의해 구해진 임계 선단 응력 τcri 이상인 경우에, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생한다고 판정한다. 환언하면, 열응력 τ이 임계 선단 응력 τcri를 하회하는 경우, 디바이스 제작 공정의 열처리를 행해도 슬립 전위가 발생하지 않는다고 판정한다.
그리고, 스텝 S14에 있어서 슬립 전위가 발생하지 않는다고 판정되는 실리콘 웨이퍼가 얻어지는 육성 조건으로 단결정 실리콘 잉곳을 육성하고, 육성한 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 행함으로써, 디바이스 제작 공정에 있어서 슬립 전위가 발생하지 않는 실리콘 웨이퍼를 얻을 수 있다.
스텝 S14에 있어서, 열응력 τ이 임계 선단 응력 τcri 이상인 경우에는, 스텝 S15에 있어서, 단결정 실리콘 잉곳의 육성 조건을 변경하고, 열응력 τ이 임계 선단 응력 τcri를 하회할 때까지, 단결정 실리콘 잉곳의 육성하는 스텝 S11에서 디바이스 제작 공정에 있어서 슬립 전위가 발생하는지 아닌지를 판정하는 스텝 S14까지의 처리를 반복하여 행한다.
단결정 실리콘 잉곳(I)의 육성 조건의 변경은, 구체적으로는, 임계 선단 응력 τcri가 상승하도록, BMD 사이즈(L)를 작게 하거나, 및/또는 잔존 산소 농도(CO)를 저하시키도록 행한다. 이것은, 예를 들면 CZ법에 의해 단결정 실리콘 잉곳(I)을 육성하는 경우에는, 산소 농도, 질소 농도나 탄소 농도를 변경하거나, 도가니의 회전 속도나 인상 속도 등을 변경하거나 함으로써 행할 수 있다.
또한, 시뮬레이션 계산에 의해, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 구하는 경우, 스텝 S11에 있어서 단결정 실리콘 잉곳(I)을 육성하지 않고 스텝 S12∼S14의 처리를 행하고, 최종적으로 슬립 전위가 발생하지 않는다고 판정된 실리콘 웨이퍼가 얻어지는 육성 조건으로 단결정 실리콘 잉곳을 육성하고, 육성한 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 행함으로써, 디바이스 제작 공정에 있어서 슬립 전위가 발생하지 않는 실리콘 웨이퍼를 얻을 수 있다.
디바이스 제작 공정에 있어서의 열처리 후의 BMD 사이즈(L)는, 10㎚ 이상 150㎚ 이하로 조정하는 것이 바람직하다. 이에 따라, 고온에 있어서 고응력이 부하되어도 슬립 전위의 발생을 방지할 수 있다. 또한, 디바이스 제작 공정에 있어서의 열처리 후의 잔존 산소 농도(CO)는, 10×1017atoms/㎤ 이상 18×1017atoms/㎤ 이하로 조정하는 것이 바람직하다. 이에 따라, 고온에 있어서 고응력이 부하되어도 슬립 전위의 발생을 방지할 수 있다.
이렇게 하여, 디바이스 제작 공정에 있어서의 열처리 후에 슬립 전위가 발생하지 않는 실리콘 웨이퍼를 제조할 수 있다.
(실리콘 웨이퍼)
이어서, 본 발명에 따른 실리콘 웨이퍼에 대해서 설명한다. 본 발명에 따른 실리콘 웨이퍼는, 디바이스 제작 공정에 있어서 부여되는 열응력 τ이, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri를 하회하는 BMD 사이즈(L) 및 잔존 산소 농도(CO)를 갖는 실리콘 웨이퍼이며, 디바이스 제작 공정의 열처리가 행해져도 슬립 전위가 발생하지 않는 실리콘 웨이퍼이다.
본 발명에 따른 실리콘 웨이퍼에 있어서, 디바이스 제작 공정의 열처리 후의 BMD 사이즈(L)는, 10㎚ 이상 150㎚ 이하인 것이 바람직하다. 이에 따라, 고온에 있어서 고응력이 부하되어도 슬립 전위의 발생을 방지할 수 있다. 또한, 디바이스 제작 공정의 열처리 후의 잔존 산소 농도(CO)는, 10×1017atoms/㎤ 이상 18×1017atoms/㎤ 이하인 것이 바람직하다. 이에 따라, 고온에 있어서 고응력이 부하 되어도 슬립 전위의 발생을 방지할 수 있다.
(실시예 1)
이하, 본 발명의 실시예에 대해서 설명한다.
온도를 설정하고, 임의의 응력을 부하할 수 있는 고온 4점 굽힘 시험을 행했다. 고온 4점 굽힘 시험은, 상기한 고온 3점 굽힘 시험의 작용점을 2점으로 하고, 그 작용점 간을 15㎜로 하여 응력을 부하하는 시험 방법이다. 고온 4점 굽힘 시험의 특징은, 도 10의 응력 분포도에 나타내는 바와 같이, 샘플편에 일정한 응력을 부하할 수 있다. 그 때문에, 슬립 전위의 발생, 비발생을 확인하기 위해서는 유효한 수법이다. 표 1에 나타내는 바와 같은 BMD 밀도, 초기 산소 농도, 잔존 산소 농도(CO), 석출 산소 농도 ΔOi, BMD 사이즈가 상이한 다수의 샘플 웨이퍼를 이용하고, 표 2에 나타내는 조건으로 고온 4점 굽힘 시험을 행했다. 여기에서, 샘플 웨이퍼 중의 산소 농도는 모두, ASTM F121-1979에 규정되는 적외 흡수법에 준거하고, FT-IR법을 이용하여 측정한 것이다.
Figure 112016018242031-pat00010
Figure 112016018242031-pat00011
각 샘플 웨이퍼에 응력을 부하한 후에 BMD를 기점으로 한 슬립 전위가 발생했는지 아닌지를 선택 에칭하고, 전위 피트의 유무를 광학 현미경에 의해 확인했다. 횡축을 BMD 사이즈(L)로 하고, 종축을 잔존 산소 농도(CO)로 했을 때의 슬립 전위 발생의 유무를 도 11에 나타낸다. 이 도면의 각 그래프 중의 ○는 슬립 전위가 발생하지 않았던 것을 확인한 샘플 웨이퍼를, ×는 슬립 전위가 발생한 것을 확인한 샘플 웨이퍼를 나타내고 있다. 또한, 각 그래프 중의 파선은, 식 (6)에 있어서, τcri에 부하한 응력을, L에 BMD 사이즈를 입력함으로써 CO를 산출하여 얻어진 선이다.
식 (6)으로부터 알 수 있는 바와 같이, 상기 파선보다도 아래에 있는 샘플 웨이퍼는, 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ보다도 임계 선단 응력 τcri가 작은 것을 나타내고 있고, 본 발명에 있어서는 슬립 전위가 발생한다고 판정되는 실리콘 웨이퍼가 된다. 도 11로부터 분명한 바와 같이, 파선은, 어느 그래프에 있어서도, 슬립 전위가 발생한 샘플 웨이퍼와, 슬립 전위가 발생하지 않았던 샘플 웨이퍼의 경계가 되어 있다. 이것은, 식 (6)에 의해, 디바이스 제작 공정에 있어서 행해지는 열처리 후에 슬립 전위가 발생하는 임계 선단 응력을 고정밀도로 구하여, 슬립 전위의 발생의 유무를 고정밀도로 판정할 수 있는 것을 나타내고 있다.
(실시예 2)
표준적인 디바이스 제작 공정을 모방하여 샘플 웨이퍼에 대하여 열처리를 행하고, BMD로부터의 슬립 전위가 발생하는지 아닌지를 확인했다. 여기에서, 모의 디바이스 제작 공정에 있어서의 열처리로서, 2개의 공정 A 및 B를 설정했다. 여기에서, 공정 A는 4개의 열처리 스텝으로 이루어지고, 각 스텝의 열처리 온도 및 열처리 시간은 상이하다. 또한, 공정 B는 6개의 열처리 스텝으로 이루어지고, 공정 A와 동일하게, 각 스텝의 열처리 온도 및 열처리 시간은 상이하며, 마지막 스텝은 RTA 처리이다.
공정 A에 있어서는, 스텝 1∼3에 있어서의 샘플 웨이퍼의 투입 온도 및 취출 온도는, 모두 600℃로 하고, 승온 레이트 및 강온 레이트는, 모두 8℃/분으로 했다. 스텝 4에 있어서의 샘플 웨이퍼의 투입 온도 및 취출 온도는, 800℃로 하고, 승온 레이트 및 강온 레이트는, 15℃/분으로 했다. 또한, 공정 B에 있어서는, 스텝 1∼5까지에 대해서는, 샘플 웨이퍼의 투입 온도 및 취출 온도는, 모두 600℃, 승온 레이트 및 강온 레이트는, 모두 8℃/분으로 하고, 스텝 6에 대해서는, 샘플 웨이퍼의 투입 온도 및 취출 온도는, 모두 650℃로 하고, 승온 레이트는 150℃/초, 강온 레이트는 75℃/초로 했다. 공정 A 및 B에 있어서의 열처리 조건을 표 3 및 4에 각각 나타낸다. 또한, 공정 A 및 B에 제공한 샘플 웨이퍼의 초기 산소 농도 InOi, 잔존 산소 농도(CO), BMD 사이즈(L)를, 표 5 및 6에 각각 나타낸다.
Figure 112016018242031-pat00012
Figure 112016018242031-pat00013
Figure 112016018242031-pat00014
Figure 112016018242031-pat00015
디바이스 제작 공정에 있어서의 열응력 τ은, 식 (7)∼(9)를 이용하고, 열처리로 내에 투입한 샘플 웨이퍼의 면 내 온도를 열전대에 의해 측정했다. 그 결과, 공정 A에 있어서는, 제4 스텝에 있어서, 열처리 온도 1100℃에서 5.5㎫의 응력이 부하되었다. 또한, 공정 B에 있어서는, 제6 스텝에 있어서, 열처리 온도 1000℃에서 16.5㎫의 열응력이 부하되는 것을 알 수 있었다.
표 5 및 6에, 공정 A 및 B에 제공한 샘플 웨이퍼에 대해서, 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ이 식 (6)을 이용하여 계산한 τcri를 하회하고 있는지 아닌지의 판정 결과 및, 슬립 전위가 실제로 발생했는지 아닌지를 확인한 결과를 나타낸다.
전술한 바와 같이, 본 발명에 있어서는, 디바이스 제작 공정의 열처리에 있어서 샘플 웨이퍼에 부여되는 열응력 τ이, 임계 선단 응력 τcri를 하회하는 경우, 즉 τ＜τcri이면, 디바이스 제작 공정에 있어서의 열처리가 행해진 실리콘 웨이퍼에 슬립 전위는 발생하지 않는다고 판정하고 있다. 표 5 및 6으로부터 분명한 바와 같이, 본 발명에 있어서의 판정 결과와 실제로 슬립 전위가 발생했는지 아닌지의 결과가 완전하게 일치하고 있다. 이와 같이, 식 (6)을 이용함으로써, BMD 기인의 슬립 전위가 발생하는지 아닌지를 고정밀도로 예측할 수 있는 것을 알 수 있다.
또한, 표 5 및 6에 있어서, 슬립 전위가 발생한 샘플 웨이퍼 1 및 3에 대해서, 이들 샘플 웨이퍼를 육성한 경우보다도 산소 농도를 저하시켜 단결정 실리콘 잉곳을 육성하고, 육성한 잉곳으로부터 채취한, 초기 산소 농도가 저하된 실리콘 웨이퍼(W)에 있어서의, 디바이스 제작 공정에 있어서의 열처리 후의 BMD 사이즈 및 잔존 산소 농도에 기초하여 임계 선단 응력 τcri를 구한 결과, 육성 조건을 변경하기 전보다도 임계 선단 응력 τcri가 상승하여 τ＜τcri를 만족시킬 수 있고, 디바이스 제작 공정에 있어서의 열처리를 행한 후에도 슬립 전위가 발생하지 않는 실리콘 웨이퍼(W)를 얻을 수 있었다.
본 발명에 의하면, 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력을 고정밀도로 구하여, 디바이스 제작 공정의 열처리에 의해 실리콘 웨이퍼 중에 슬립 전위가 발생하는지 아닌지를 고정밀도로 판정할 수 있기 때문에, 반도체 산업에 유용하다.

Claims (13)

  1. 실리콘 웨이퍼에 있어서의, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 산소 석출물의 사이즈 및 잔존 산소 농도를 구한 후, 구한 상기 산소 석출물의 사이즈 및 상기 잔존 산소 농도에 기초하여, 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하는 임계 선단 응력 τcri를 구하고, 구한 상기 임계 선단 응력 τcri와 상기 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ을 비교하여, 상기 열응력 τ이 상기 임계 선단 응력 τcri 이상인 경우에는 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생한다고 판정하고, 상기 열응력 τ이 상기 임계 선단 응력 τcri를 하회하는 경우에는, 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하지 않는다고 판정하고,
    상기 임계 선단 응력 τcri는, L: 상기 산소 석출물의 사이즈, CO: 상기 잔존 산소 농도, T: 상기 열처리의 온도, G: 강성률, b: 상기 슬립 전위의 버거스벡터, k: 볼츠만 정수로서 이하의 식 (A)로 부여되는 것을 특징으로 하는 실리콘 웨이퍼의 양부(良否) 판정 방법.
    Figure 112017081685752-pat00028
  2. 제1항에 있어서,
    상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 산소 석출물의 사이즈(L) 및 상기 잔존 산소 농도(CO)를 구하는 처리는, 상기 실리콘 웨이퍼에 대하여 상기 디바이스 제작 공정에 있어서의 열처리를 행한 후, 당해 열처리 후의 실리콘 웨이퍼에 있어서의 상기 산소 석출물의 사이즈(L) 및 상기 잔존 산소 농도(CO)를 측정함으로써 행하는 실리콘 웨이퍼의 양부 판정 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 산소 석출물의 사이즈(L) 및 상기 잔존 산소 농도(CO)를 구하는 처리는 시뮬레이션 계산에 의해 행하는 실리콘 웨이퍼의 양부 판정 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 열응력 τ은, 열처리 장치에 상기 실리콘 웨이퍼를 투입하여 가열하고, 가열된 상기 실리콘 웨이퍼의 반경 방향의 온도 분포에 기초하여 구하는 실리콘 웨이퍼의 양부 판정 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 열응력 τ은 시뮬레이션 계산에 의해 구하는 실리콘 웨이퍼의 양부 판정 방법.
  6. 제1항 또는 제2항에 기재된 실리콘 웨이퍼의 양부 판정 방법에 의해 상기 디바이스 제작 공정에 있어서 슬립 전위가 발생하지 않는다고 판정되는 실리콘 웨이퍼가 얻어지는 육성 조건으로 단결정 실리콘 잉곳을 육성하고, 육성한 상기 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 산소 석출물의 사이즈는 10㎚ 이상 150㎚ 이하인 실리콘 웨이퍼의 제조 방법.
  8. 제6항에 있어서,
    상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 잔존 산소 농도는 10×1017atoms/㎤ 이상 18×1017atoms/㎤ 이하인 실리콘 웨이퍼의 제조 방법.
  9. 실리콘 웨이퍼에 있어서의, 디바이스 제작 공정에 있어서 행해지는 열처리 후의 산소 석출물의 사이즈 및 잔존 산소 농도를 구한 후, 구한 상기 산소 석출물의 사이즈 및 상기 잔존 산소 농도에 기초하여, 상기 디바이스 제작 공정에 있어서 실리콘 웨이퍼에 슬립 전위가 발생하는 임계 선단 응력 τcri를 구하고, 구한 상기 임계 선단 응력 τcri와 상기 디바이스 제작 공정의 열처리에 있어서 실리콘 웨이퍼에 부여되는 열응력 τ을 비교하여, 상기 디바이스 제작 공정에 있어서 부여되는 열응력 τ이, 상기 디바이스 제작 공정에 있어서 슬립 전위가 발생하는 임계 선단 응력 τcri를 하회하는 산소 석출물의 사이즈 및 잔존 산소 농도를 갖고,
    상기 임계 선단 응력 τcri는, L: 상기 산소 석출물의 사이즈, CO: 상기 잔존 산소 농도, T: 상기 디바이스 제작 공정에 있어서의 열처리의 온도, G: 강성률, b: 상기 슬립 전위의 버거스벡터, k: 볼츠만 정수로서 이하의 식 (A)로 부여되는 실리콘 웨이퍼.
    Figure 112018031366091-pat00029
  10. 제9항에 있어서,
    상기 디바이스 제작 공정의 열처리 후의 상기 산소 석출물의 사이즈는 10㎚ 이상 150㎚ 이하인 실리콘 웨이퍼.
  11. 제9항 또는 제10항에 있어서,
    상기 디바이스 제작 공정의 열처리 후의 상기 잔존 산소 농도는 10×1017atoms/㎤ 이상 18×1017atoms/㎤ 이하인 실리콘 웨이퍼.
  12. 제7항에 있어서,
    상기 디바이스 제작 공정에 있어서의 열처리 후의 상기 잔존 산소 농도는 10×1017atoms/㎤ 이상 18×1017atoms/㎤ 이하인 실리콘 웨이퍼의 제조 방법.
  13. 삭제
KR1020160021934A 2015-02-25 2016-02-24 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 KR101882290B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-035646 2015-02-25
JP2015035646A JP6458551B2 (ja) 2015-02-25 2015-02-25 シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20160103944A KR20160103944A (ko) 2016-09-02
KR101882290B1 true KR101882290B1 (ko) 2018-07-26

Family

ID=56693669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021934A KR101882290B1 (ko) 2015-02-25 2016-02-24 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼

Country Status (4)

Country Link
US (1) US9748112B2 (ko)
JP (1) JP6458551B2 (ko)
KR (1) KR101882290B1 (ko)
TW (1) TWI604532B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241381B2 (ja) 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
EP4386819A1 (de) 2022-12-15 2024-06-19 Siltronic AG Verfahren zum testen der widerstandsfähigkeit von halbleiterscheiben aus einkristallinem silizium gegen thermisch induzierte versetzungen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100075267A1 (en) * 2006-09-29 2010-03-25 Shinya Sadohara Silicon wafer heat treatment method
JP2013045955A (ja) * 2011-08-25 2013-03-04 Sumco Corp シミュレーションによるレーザースパイクアニールを施す際に生じる酸素析出物からの発生転位予測方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690902B2 (ja) * 1986-07-23 1997-12-17 株式会社日立製作所 ウエハ面内熱応力転位発生抑制方法
JPH1084024A (ja) * 1996-09-06 1998-03-31 Sumitomo Sitix Corp 欠陥発生有無の予測方法及び半導体基板の熱処理方法
US6866713B2 (en) * 2001-10-26 2005-03-15 Memc Electronic Materials, Inc. Seed crystals for pulling single crystal silicon
AU2003290909A1 (en) * 2002-07-05 2004-03-11 Sumitomo Mitsubishi Silicon Corporation Method of producing silicon monocrystal
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP4791073B2 (ja) * 2005-04-26 2011-10-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP5072460B2 (ja) 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
KR101507360B1 (ko) 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
US9502266B2 (en) 2010-02-08 2016-11-22 Sumco Corporation Silicon wafer and method of manufacturing thereof, and method of manufacturing semiconductor device
JP5533210B2 (ja) * 2010-05-06 2014-06-25 株式会社Ｓｕｍｃｏ シリコンウェーハの熱処理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100075267A1 (en) * 2006-09-29 2010-03-25 Shinya Sadohara Silicon wafer heat treatment method
JP2013045955A (ja) * 2011-08-25 2013-03-04 Sumco Corp シミュレーションによるレーザースパイクアニールを施す際に生じる酸素析出物からの発生転位予測方法

Also Published As

Publication number Publication date
TWI604532B (zh) 2017-11-01
JP6458551B2 (ja) 2019-01-30
KR20160103944A (ko) 2016-09-02
TW201643964A (zh) 2016-12-16
JP2016157865A (ja) 2016-09-01
US9748112B2 (en) 2017-08-29
US20160247694A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
KR101878702B1 (ko) 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법
EP2065924B1 (en) Silicon wafer heat treatment method
JP5256195B2 (ja) シリコンウエハ及びその製造方法
KR101882290B1 (ko) 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR101116949B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법
JP6520754B2 (ja) スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP5533210B2 (ja) シリコンウェーハの熱処理方法
CN113281304B (zh) 一种退火炉降温速率校准的方法
JP6716344B2 (ja) シリコンウェーハの熱処理方法
CN109075076B (zh) 硅晶片
JP3874255B2 (ja) シリコンウェーハ中のｂｍｄサイズの評価方法
CN111051580B (zh) 硅晶片
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
CN117219508A (zh) 处理外延片的方法和装置以及检测外延片的方法
CN116646244A (zh) 处理外延片的方法和装置以及检测外延片的方法
JP5227586B2 (ja) アニールシリコンウエハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right