KR101116949B1 - 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법 - Google Patents
실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법 Download PDFInfo
- Publication number
- KR101116949B1 KR101116949B1 KR1020090120506A KR20090120506A KR101116949B1 KR 101116949 B1 KR101116949 B1 KR 101116949B1 KR 1020090120506 A KR1020090120506 A KR 1020090120506A KR 20090120506 A KR20090120506 A KR 20090120506A KR 101116949 B1 KR101116949 B1 KR 101116949B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- less
- heat treatment
- concentration
- bmd
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 85
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 85
- 239000010703 silicon Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 45
- 235000012431 wafers Nutrition 0.000 claims description 139
- 201000006935 Becker muscular dystrophy Diseases 0.000 claims description 109
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 claims description 109
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 claims description 109
- 238000010438 heat treatment Methods 0.000 claims description 98
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 43
- 229910052760 oxygen Inorganic materials 0.000 claims description 43
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 22
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 2
- 210000004185 liver Anatomy 0.000 claims 1
- 125000004429 atom Chemical group 0.000 description 23
- 239000013078 crystal Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 15
- 238000000137 annealing Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011088 calibration curve Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
- Y10T428/2813—Heat or solvent activated or sealable
- Y10T428/2817—Heat sealable
- Y10T428/2822—Wax containing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31855—Of addition polymer from unsaturated monomers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 디바이스 제조 프로세스에서의 슬립 전위 및 휨의 발생을 함께 억제할 수 있는 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 실리콘 웨이퍼는 각각의 BMD의 형상이 팔면체인 실리콘 웨이퍼로서, 이 실리콘 웨이퍼 표면으로부터 20㎛ 이하의 깊이의 위치에 존재하고 대각선 길이가 200 ㎚ 이상인 BMD는 2×109/㎝3 이하의 농도를 갖고, 50 ㎛가 넘는 깊이의 위치에 존재하고 대각선 길이가 10 ㎚ 이상 50 ㎚ 이하인 BMD는 1×1012/㎝3 이상의 농도를 갖는다.
Description
본 발명은 반도체 웨이퍼 제조 기술 분야, 특히 디바이스 제조 프로세스에서 슬립 전위 및 휨의 발생 모두를 억제할 수 있는 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법에 관한 것이다.
반도체 디바이스 등의 기판으로서 이용되는 실리콘 웨이퍼는, 실리콘 단결정 잉곳을 슬라이싱하고, 열처리나 경면 가공 등을 행하는 것에 의해 제조된다. 이러한 실리콘 단결정 잉곳의 제조 방법으로는, 예컨대 초크랄스키법(이하 "CZ법"이라고함)이 주어진다. CZ법은 직경이 큰 단결정 잉곳을 용이하게 얻을 수 있고 결함을 비교적 용이하게 제어할 수 있기 때문에, 실리콘 단결정 잉곳 제조의 대부분을 차지한다.
CZ법에 의해 인상된 실리콘 단결정(이하, "CZ-Si"라고 함)에는 그로운(grown-in) 결함으로 불리는 결정 결함이 존재한다. CZ-Si는 산소를 격자 사이에 과포화 상태로 포함된다. 그러나, 이러한 과포화산소는 차후의 열처리(어닐링)에 의해 벌크 마이크로 결함(Bulk Micro Defect; 이하, "BMD"이라고 함)이라고 하 는 미소 결함을 야기한다.
실리콘 웨이퍼에 반도체 디바이스를 형성하기 위해서는, 반도체 디바이스 형성 영역에 결정 결함이 없을 것이 요구된다. 회로를 형성하는 면에 결정 결함이 존재하는 경우, 그 결함 부분은 회로 파괴 등을 야기한다. 다른 한편으로, 실리콘 웨이퍼 내부에는 적절한 BMD가 존재할 것이 요구된다. 그 이유는 BMD가 반도체 디바이스 오작동을 야기하는 금속 불순물 등을 게터링하는 기능을 하기 때문이다.
상기 요구를 만족시키기 위해, 실리콘 웨이퍼를 고온 어닐링하는 것에 의해 실리콘 웨이퍼에 BMD를 유도하여 진성 게터링층(이하, "IG층"이라고 함)을 형성하고, 실리콘 웨이퍼의 표면에 존재하는 그로운인 결함을 제거하며, 결정 결함의 개수가 극히 작은 무결함 구역(Denuded Zone; 이하, "DZ층"이라고 함)층을 형성하는 방법이 이용된다.
구체예로서, 질소 첨가한 기판을 고온 어닐링하여, 표면의 그로운인 결함을 저감하고, 질소를 코어로 하는 BMD를 기판에 형성하는 방법(특허문헌 1)이 제안되어 있다.
그러나, 상기한 고온 어닐링 프로세스에 의해 실리콘 웨이퍼 표리면에 형성된 DZ층은, 열처리중의 산소의 외측 확산으로 인해 매우 낮은 산소 농도를 갖는다. 그 결과, 웨이퍼 표리면의 전위 결함 확장의 억제력이 현저히 저하된다. 이러한 이유로, 어닐링 단계에서 형성된 표리면의 미소한 흠집으로 인해, 전위 결함(이하, "슬립"이라고 함)이 벌크에서 확장되기 쉽다. 이러한 슬립 전위의 확장은 바람직하지 않게는 실리콘 웨이퍼의 강도를 감소시킨다. 예컨대, 웨이퍼를 열처리 포트 등에 의해 지지한 상태로 어닐링하는 경우, 종종 웨이퍼 이면의 둘레부의 지지되어 있는 부분으로부터 슬립 전위가 확장된다. 실리콘 웨이퍼 에지로부터 슬립 전위가 확장될 수도 있다.
실리콘 웨이퍼의 강도가 저하되는 경우, 제조 단계중에 웨이퍼가 손상될 수도 있고, 웨이퍼가 파괴될 수도 있다. 그러나 DZ층은 반도체 디바이스 제조에 있어서 필수 불가결하다. DZ층을 가지면서 강도 특성이 우수한 실리콘 웨이퍼가 요망된다.
특허문헌 1에 설명되어 있는 종래 기술에서는 실리콘 웨이퍼의 강도 저하가 고려되지 않는다. 상기 방법에 의해 형성된 실리콘 웨이퍼는 슬립 전위의 확장을 회피할 수 없다.
다른 한편으로, 이러한 슬립 전위의 발생을 방지하기 위해, BMD를 고농도로 발생시키는 방법도 제안되어 있다.
보다 구체적으로는, 실리콘 단결정 잉곳으로부터 취출한 기판을, 질소 가스 또는 불활성 가스 또는 암모니아 가스와 불활성 가스와의 혼합 가스 분위기에서, 500℃ 이상 1200℃ 이하의 온도에서 1분 이상 600분 이하의 시간 동안 급속 승강온 열처리하여, BMD층에 크기가 20 ㎚ 이하인 산소 석출핵을 1×1010/㎝3 이상의 농도로 형성하는 실리콘 웨이퍼 제조 방법이 제안되어 있다(특허문헌 2). 산소 농도가 12×1018 atoms/㎝3 내지 1.4×1018 atoms/㎝3, 탄소 농도가 0.5×1016 atoms/㎝3 내지 2×1017 atoms/㎝3인 실리콘 웨이퍼를 비산화성 분위기에서, 온도 1100℃ 내지 1250 ℃, 시간 1시간 내지 5시간, 및 1100℃ 내지 1250℃의 온도 범위에서 승온 속도 0.1℃/분 내지 1℃/분의 조건으로 열처리하여, 크기가 150 ㎚ 이하인 BMD를 5×109/㎝3 이상의 농도로 형성하는 실리콘 웨이퍼 제조 방법도 제안되어 있다(특허문헌 3). 열처리를 수회 반복하여, 고농도(1×1010/㎝3 내지 1×1012/㎝3)의 BMD가 생성된 실리콘 웨이퍼도 제안되어 있다(특허문헌 4). 또한, 각기 표면으로부터 50 ㎛ 이상의 깊이의 위치에 존재하고 크기 10 ㎚ 이상 50 ㎚ 이하인 BMD를 5×1011/㎝3 이상의 농도로 형성하여, 슬립과 휨을 억제한 실리콘 웨이퍼도 제안되어 있다(특허문헌 5).
[특허문헌 1] 일본 특허 공개 평10-98047호 공보
[특허문헌 2] 일본 특허 공개 제2006-40980호 공보
[특허문헌 3] 일본 특허 공개 제2006-269896호 공보
[특허문헌 4] 일본 특허 공개 평08-213403호 공보
[특허문헌 5] 일본 특허 공개 제2008-160069호 공보
그러나, 최근에 실리콘 웨이퍼의 직경이 증가하고, 반도체 디바이스 패턴의 집적도가 증가함에 따라 슬립 전위의 발생뿐만 아니라, 웨이퍼에 발생하는 휨이 문제가 된다.
열처리용 노(爐)로는 일괄식 열처리용 노와 RTA가 알려져 있다. 슬립은 실리콘 웨이퍼 에지 이면과 실리콘 웨이퍼 유지부의 접점, 또는 실리콘 웨이퍼 에지부로부터 발생된다. 발생된 슬립은 [110] 방향으로 연장되고, 경우에 따라서는 실리콘 웨이퍼가 손상되거나 파괴될 수 있다. 휨은 열처리시의 열변형에 의해 실리콘 웨이퍼가 변형하는 현상이다. 통상, 원하는 특성을 부여하기 위한 열처리가 실시되기 전의 실리콘 웨이퍼의 휨은 10 ㎛ 이하로 억제된다. 그러나, 열처리가 실시되면, 실리콘 웨이퍼의 산부와 계곡부 높이의 차는 수십 ㎛에 이른다. 웨이퍼 표면에 반도체 디바이스 패턴을 정확하게 노광할 수 없게 되어, 반도체 디바이스 수율 저하가 야기된다.
휨의 문제는 웨이퍼 직경이 200 ㎜ 이상인 경우에 현저하다. 특히, 일괄식 열처리에 있어서의 휨에 의해 야기되는 문제는 표층의 BMD 농도와 크기에 주목하지 않으면 해결할 수 없다. 상기한 바와 같이, 간단히 BMD를 50 ㎛ 이상의 깊이의 위치에 크기가 작게 형성되도록 조정하더라도 상기 문제를 회피할 수 없다.
본 발명이 해결하고자 하는 과제는 적절한 넓이의 DZ층을 가지며, 디바이스 제조 프로세스에서의 슬립 전위 및 휨의 발생을 함께 억제할 수 있는 BMD 농도를 제어하는 실리콘 웨이퍼의 제조 방법을 제공하는 것이다.
본 발명자들은 상기 과제를 해결하기 위한 연구를 수행하였다. 그 결과, 본 발명자들은 본 발명을 안출하기 위한 다음 지식을 얻었다. 즉, DZ층 바로 아래의 BMD중에서, 각기 크기가 200 ㎛ 이상인 BMD를 2×109/㎝3 이하의 농도로 제어하고, 50 ㎛ 이상의 깊이의 벌크에서, 각기 크기가 10 ㎚ 이상 50 ㎚ 이하인 BMD를 1×1012/㎝3 이상의 농도로 제어하여, 디바이스 제조 프로세스에서의 일괄식 열처리용 노에 의해 야기되는 슬립 및 휨의 발생을 억제할 수 있다.
일괄식 열처리에서는, 웨이퍼 둘레부와 웨이퍼 중심부의 온도차가 증가한다. 그 결과 웨이퍼를 볼록형, 또는 오목형으로 변형시키는 응력이 작용한다. 이때 작용하는 응력은 웨이퍼 두께의 중심에서는 0이고, 웨이퍼의 표면 부근에 근접함에 따라서 증가한다. 다른 한편으로, 휨이 발생하는 원인으로는 BMD에서 발생하는 전위가 있다. BMD의 크기가 큰 경우에 전위가 쉽게 발생한다. 따라서, 응력이 큰 웨이퍼 표면 부근에 크기가 큰 BMD가 존재하는 경우, BMD에서 전위가 발생하고 웨이퍼가 쉽게 휜다. 본 발명자들은 웨이퍼에서 비교적 깊은 위치(50 ㎛ 이상의 깊이의 위치)에 존재하는 BMD의 농도 및 크기를 제어하는 것은 휨 특성의 개선에는 중요하지 않고, 오히려 표층 근방(20 ㎛ 이하의 깊이의 위치)의 BMD의 농도 및 크기를 제어하는 것이 휨 특성을 개선하는 데 매우 유효한 것을 발견하였다. 종래문헌 1 내지 5에 있는 종래 기술 중 어느 하나의 종래 기술도 표면으로부터 20 ㎛ 이 하의 깊이의 위치에 있는 BMD의 농도 및 크기의 제어에 대해서는 언급하고 있지 않다. 이러한 이유로, 상기 종래 기술에서는 일괄식 열처리에서의 웨이퍼의 휨 특성을 개선할 수 없다.
보다 구체적으로는, 본 발명은 벌크에서 BMD를 고농도로 석출시켜 슬립 전위를 억제하고, 일괄식 열처리용 노에서 최대 열응력이 발생하는 표층 부근의 BMD 크기를 감소시켜 휨을 억제하는 실리콘 웨이퍼와 이러한 실리콘 웨이퍼 제조 방법에 관한 것이다.
본 발명에는, 이하의 (1) 내지 (3)의 발명이 포함된다.
(1) BMD가 각기 팔면체 형상인 실리콘 웨이퍼로서,
각기 실리콘 웨이퍼 표면으로부터 20 ㎛보다 얕은 깊이의 위치에 존재하고 대각선 길이가 200 ㎚ 이상인 BMD가 2×109/㎝3 이하의 농도를 갖고, 50 ㎛ 이상의 깊이의 위치에 존재하고 대각선 길이가 10 ㎚ 이상 50 ㎚ 이하인 BMD가 1×1012/㎝3 이상의 농도를 갖는 것을 특징으로 하는 실리콘 웨이퍼.
(2) 상기 (1)에서 설명한 실리콘 웨이퍼를 제조하는 방법으로서,
기판의 질소 농도가 5×1014 atoms/㎝3 이상 1×1016 atoms/㎝3 이하이고, 탄소 농도가 1×1015 atoms/㎝3 이상 3×1016 atoms/㎝3 이하이며,
(A) 650℃ 이상 750℃ 이하의 온도 범위에서 30분 이상 5시간 이하의 소요 시간 동안 열처리를 실시하는 저온 열처리 단계와,
(B) 또한, 850℃까지의 온도 범위에서 0.5℃/분 이상 2℃/분 이하의 승온 속도로 승온시키는 열처리와,
(C) 1℃/분 이상 10℃/분 이하의 강온 속도로 노의 온도를 감소시키고, 노의 온도가 600℃ 이상 750℃ 이하의 온도일 때에 기판을 노 밖으로 취출하여 실온으로 냉각하는 강온 및 취출 단계, 그리고
(D) 강온 및 취출 단계후, 노의 온도를 600℃ 이상 750℃ 이하로 세팅하고, 노에 기판을 삽입하며, 노의 온도를 1100℃ 미만의 온도 범위에서는 5℃/분 이상 10℃/분 이하의 승온 속도로 승온하며, 1100℃ 이상 1250℃ 이하의 온도 범위는 1℃/분 이상 2℃/분 이하의 승온 속도로 승온하고, 1000℃ 이상 1250℃ 이하의 온도로 유지하여 격자간 산소의 확산 길이가 50 ㎛ 이상이 되게 하는 고온 열처리
를 포함하는 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
(3) 상기 (1)에서 설명한 실리콘 웨이퍼를 제조하는 방법으로서,
기판의 질소 농도가 5×1014 atoms/㎝3 이상 1×1016 atoms/㎝3 이하이고, 탄소 농도가 1×1015 atoms/㎝3 이상 3×1016 atoms/㎝3 이하이며,
(A) 650℃ 이상 750℃ 이하의 온도 범위에서, 30분 이상 5시간 이하의 소요 시간 동안 열처리를 실시하는 저온 열처리 단계와,
(B) 또한, 850℃까지의 온도 범위에서 0.5℃/분 이상 2℃/분 이하의 승온 속도로 승온시키는 열처리, 그리고
(C) 또한, 1100℃ 미만까지의 승온 처리를, 5℃/분 이상 10℃/분 이하의 승온 속도로 실시하고, 1100℃ 이상 1250℃ 이하의 온도 범위에서는 1℃/분 이상 2℃/분 이하의 승온 속도로 승온하며, 온도를 1000℃ 이상 1250℃ 이하로 유지하여 격자간 산소의 확산 길이가 50 ㎛ 이상이 되게 하는 고온 열처리
를 포함하는 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
이 경우에, 본 발명에 따르면 팔면체 형상의 BMD란, 복수의 {111}면과 그 이외의 면으로 둘러싸인 형상을 갖는 BMD를 의미한다. 통상, 상기 형상은 8개의 {111}면으로 둘러싸인 형상과, {111}면과 {100}면으로 둘러싸인 형상을 포함한다. {111}면이나 {100}면 이외의 면이 나타날 수 있다.
웨이퍼에 존재하는 BMD의 형상으로는, 팔면체 외에 판형 형상도 있다. 판형의 BMD는 비교적 큰 2개의 {100}면과 다른 면으로 둘러싸인 형상의 BMD이다. BMD의 내부는 트리형(tree-like) 형상일 수 있다. 팔면체 형상과 판형 형상은 다음과 같이 구별한다. [001] 방향에서 봤을 때 [100] 방향과 [010] 방향의 크기 중, 긴 쪽을 A, 짧은 쪽을 B로 정한다. 이 경우, A/B 비율(이하 "편평률"이라고 함)이 1.5 이하인 것을 팔면체 형상으로 규정하고, 1.5를 초과하는 것을 판형 형상으로 규정한다. 실리콘 웨이퍼에서 BMD 형상이 변동하기 때문에, 웨이퍼 내에 존재하는 BMD의 형상이 팔면체 형상인지 판형 형상인지 판정하는 것은 다음과 같이 실시될 수 있다. 웨이퍼에서의 위치가 상이한 복수의 BMD의 A/B 비율을 측정하고, A/B 비율의 평균값(이하 "평균 편평률"이라고 함)을 계산하며, 그 값이 1.5를 초과하는지 의 여부를 판정한다. 이 값이 1.5를 초과하는 경우, BMD 주위의 결정격자에 가해지는 변형 상황이 서로 상이하다. 이러한 이유로, 슬립 및 휨의 발생을 억제하기 위한 최적 BMD 크기 분포가 본 발명의 범위와는 상이한 것이 된다.
본 발명에서, 팔면체 BMD의 대각선 길이란, [100] 방향과 [010] 방향 중, 긴 쪽(A)을 의미한다.
BMD 각각이 펼면체 형상을 갖는 실리콘 웨이퍼인 본 발명에 따른 실리콘 웨이퍼에서, 실리콘 웨이퍼의 표면으로부터 20 ㎛ 깊이의 위치에 존재하는 BMD 중, 각기 대각선 길이가 200 ㎚ 이상인 BMD가 2×109/㎝3 이하의 농도를 갖고, 50 ㎛ 이상 깊이의 위치에 존재하는 BMD 중, 대각선 길이가 10 ㎚ 이상 50 ㎚ 이하인 BMD가 1×1012/㎝3 이상의 농도를 갖는다. 이러한 이유로, 디바이스 제조 프로세스에서의 슬립과 휨의 발생을 매우 최소화하고, 실리콘 웨이퍼가 DZ층을 가지면서 강도가 저하되는 것을 방지할 수 있으며, 대형(전형적으로는 200 ㎜)의고품질 디바이스를 제조할 수 있다.
본 발명에 따른 실리콘 웨이퍼에서는 웨이퍼 내부에 BMD를 갖지 않는 미러 웨이퍼보다, 슬립 전위, 휨이 잘 발생하지 않고, 높은 게터링 능력을 얻을 수 있다.
아래에서, 실시예를 참고하여 본 발명을 상세히 설명하겠다.
(실리콘 웨이퍼)
본 발명에 따른 실리콘 웨이퍼는 디바이스 제조 프로세스에서의 슬립이나 휨의 발생 모두를 매우 최소하할 수 있는 것을 특징으로 한다.
이 경우, 본 발명이 실현되는 웨이퍼의 치수(직경, 두께), 여러 가지 원소의 도핑의 유무는 특별히 제한되지 않는다. 이러한 고유한 특징은 요구되는 반도체 실리콘 웨이퍼의 종류에 따라서 적절하게 선택할 수 있다.
본 발명에 따른 실리콘 웨이퍼를 사용하여 제조되는 반도체 디바이스는 특별히 제한되지 않는다. 본 발명은 여러 가지 반도체 디바이스 제조에 적용할 수 있다. 보다 구체적으로는, 본 발명에 따른 실리콘 웨이퍼는 표면에 에피택셜층을 형성한 에피택셜 웨이퍼, SOI(Silicon On Insulator) 웨이퍼, SIM0X(Separation By Implanted Oxygen) 처리가 실시되는 SIMOX 웨이퍼, 및 표면에 SiGe층을 형성한 SiGe 웨이퍼의 제조에 널리 적용할 수 있는 것이다.
본 발명에 따른 실리콘 웨이퍼의 고유한 특징으로, 실리콘 웨이퍼는 각기 팔면체 형상인 BMD를 갖고, 실리콘 웨이퍼 표면으로부터 20 ㎛ 깊이의 위치에 존재하는 BMD 중, 각기 대각선 길이가 200 ㎚ 이상인 BMD가 2×109/㎝3 이하의 농도를 갖고, 50 ㎛ 이상의 깊이의 위치에 존재하고 있는 BMD 중, 각기 대각선 길이가 10 ㎚ 이상 50 ㎚ 이하인 BMD는 1×1012/㎝3 이상의 농도를 갖는다. 이것은 본 발명자가 아래에서 설명하는 지견이다.
보다 구체적으로는, BMD 각각이 팔면체 형상인 실리콘 웨이퍼에서, 표면으로 부터 20 ㎛ 깊이의 위치에 존재하는 BMD가 휨의 특성에 영향을 미친다. 또한, 50 ㎛ 이상의 깊이의 위치에 존재하고 대각선 길이 10 ㎚ 이상 50 ㎚ 이하인 BMD는 슬립 억제 특성에 영향을 미친다. 일반적인 디바이스 제조 프로세스에서, 휨과 슬립의 발생을 매우 최소화할 수 있다. 이러한 방식으로, 이것에 의해 디바이스 제조 프로세스에서 웨이퍼 지지부에서 슬립이 발생한 경우에도, 실리콘 웨이퍼 표면에 관통하는 것을 방지할 수 있다. 슬립이 웨이퍼 에지부에 발생한 경우에도, 슬립이 반도체 디바이스 형성 영역에 도달하는 것을 방지할 수 있으며, 슬립이 디바이스에 악영향을 미치는 것을 방지할 수 있다.
50 ㎛ 이상의 깊이의 위치에 존재하는 BMD의 대각선 길이가 10 ㎚ 미만, 또는 BMD의 농도가 1×1012/㎝3 미만인 경우, BMD는 슬립 전파에 대하여 충분한 장벽으로서의 역할을 잘 못한다. 슬립 전파에 대한 장벽으로서의 역할을 할 수 있는 BMD의 농도 및 대각선 길이에는 상한은 없지만, 후술하는 이유로 인해 실제 실리콘 웨이퍼로 실현할 수 있는 범위에서 BMD 대각선 길이는 50 ㎚가 상한이 된다. 보다 구체적으로는, BMD가 고농도로 존재하는 경우, 고용 산소는 거의 모두가 BMD로서 석출된다. 다른 한편으로, BMD로서 석출되는 산소 원자의 개수는 CZ-Si에 고용된 산소 원자의 개수를 초과하지 않고, 고용 산소 농도는 최대 1×1018 atoms/㎝3이다. 따라서, BMD가 고농도로 존재하는 경우, BMD로서 석출되는 산소 원자의 농도는 약 1×1018 atoms/㎝3로 일정할 수 있다. 이 상태에서, BMD 농도가 증가하는 경우, 대각선 길이는 감소된다. 보다 구체적으로는, 소정 농도 이상으로 존재하는 BMD는 대각선 길이에는 상한이 있고, 농도가 1×1012/㎝3인 BMD는 각기 대각선 길이가 50 ㎚를 초과하는 BME로 실현할 수는 없다. 따라서, 슬립 전파를 억제할 수 있는 BMD 농도 및 대각선 길이의 범위는 각각 1×1012/㎝3 이상, 10 ㎚ 이상 50 ㎚ 이하이다.
이 목적을 위해, 격자간 산소 농도는 5×1017 atoms/㎝3 이하인 것이 바람직하다. 다른 한편으로, 격자간 산소 농도의 하한은 약 2×1017 atoms/㎝3일 수 있다. 격자간 산소 농도는 용이하게 더 감소될 수 없는데, 그 이유는 저온으로 매우 장시간의 열처리를 실시해야 하기 때문이다.
위에서 설명한 BMD 크기 분포, 및 격자간 산소 농도는 웨이퍼 전면에 걸쳐 실현되는 것이 바람직하디. 그러나, 용도에 따라 일부의 영역에서 실현될 수 있다. 예컨대, 웨이퍼의 에지부에서 발생되는 전형적인 슬립만을 방지하는 경우에는, 웨이퍼 중심으로부터 웨이퍼 반경의 80% 이상만큼 떨어진 영역에서, 상기 BMD 크기 분포, 및 격자간 산소 농도가 실현 가능할 수 있다. 이것은, 웨이퍼의 에지부에서 발생되는 슬립은 종종 웨이퍼 중심으로부터 웨이퍼 반경의 80% 이상만큼 떨어진 영역에 발생하기 때문이다. 전형적인 웨이퍼의 휨만을 방지하기 위해서는, 웨이퍼 반경의 80% 이하의 내측 영역에서 상기 BMD 크기 분포 및 격자간 산소 농도가 실현 가능할 수 있다. 이것은 휨을 야기하는 전형적인 웨이퍼 내부의 고농도 전위는, 웨이퍼 반경의 80% 이내의 영역에서 빈번하게 발생하기 때문이다.
본 발명에 따른 실리콘 웨이퍼는 디바이스 제조 프로세스에서 발생하는 슬립 과 휨이 작다고 하는 점에서 우수하다. 보다 구체적으로는, 본 발명에 따른 실리콘 웨이퍼, 특히 전술한 바와 같이 BMD가 제어되고, 격자간 산소 농도가 저감된 실리콘 웨이퍼는 아래의 열처리에서 발생하는 슬립의 길이가 매우 작은(전형적으로는 슬립의 길이는 10 ㎜ 이하이고, 열처리후에 얻은 웨이퍼의 휨량이 10 ㎛ 이하임) 것을 특징으로 한다.
보다 구체적으로, 디바이스 제조 프로세스에서의 슬립의 평가나 휨의 발생에 대한 내성을 평가하는 시험으로는, 노 온도를 900℃로 유지하고 웨이퍼를 노에 삽입하며, 1100℃에서 30분간 유지하는 열처리이다.
슬립이나 휨이 발생하기 쉬운 온도 범위에서의 열처리에서는 열응력이 실제적으로 최대이다. 이러한 이유로, 이 온도 범위에서 승강온 속도로 전위가 발생하는 것을 방지하는 경우, 본 발명에 따른 실리콘 웨이퍼는 거의 모든 디바이스 제조 프로세스에서 슬립 및 휨이 최소로 발생하는 실리콘 웨이퍼라고 할 수 있다.
위에서 설명한 BMD의 형상, 대각선 길이 및 개수를 측정하기 위해, 통상 공지의 측정 방법을 사용할 수 있다. 보다 구체적으로는, 투과형 전자현미경(이하 "TEM"이라고 함) 및 적외 간섭법, 및 OPP(Optical Precipitate Profiler)에 의해 실시되는 방법이 주어진다.
웨이퍼의 슬립 전위, 휨량의 측정 및 평가 방법은 제한되지 않는다. 슬립 전위와 힘량은 일반적으로 공지의 방법에 의해 측정할 수 있다. 보다 구체적으로는, 슬립 전위를 측정하는 데 X선 토포그래프가 사용된다. 휨량은 NIDEK Corporation으로부터 입수 가능한 FT-90A 등을 이용하여 관찰하고 평가할 수 있다.
또한, 격자간 산소 농도를 측정하기 위해, 퓨리에 변환 적외 흡수 분광법(FTIR)을 이용할 수 있다.
(실리콘 웨이퍼의 제조 방법)
본 발명에 따른 실리콘 웨이퍼는 전술한 고유한 특징을 갖는다. 따라서, 이러한 고유한 특징을 갖는 실리콘 웨이퍼를 제조하는 방법이면 특별히 제한은 없다. 보다 구체적으로는, 단결정 성장 조건(결정 인상 속도, 결정 냉각 속도, 도가니 회전, 가스 흐름 등)과 열처리 조건(열처리 온도, 시간, 승강 온도 등)을 적절하게 제어하여, 상기 고유한 특징을 갖는 실리콘 웨이퍼를 제조하는 것이 가능하다.
본 발명에서는, 특히 기판을 단계적으로 열처리하는 것이 바람직하다.
이 경우, 기판이란 열처리되지 않은 실리콘 웨이퍼를 의미하고, 또한 단결정 잉곳으로부터 절단되며, 열처리 이외의 모따기 등의 단계가 실시된 기판을 의미한다.
크기(직경, 두께 등)에 관한 제한, 다양한 원소의 도핑의 유무에 관한 제한은 특별히 없고, 크기 및 도핑 유무는 실리콘 웨이퍼의 종류 및 성능에 따라 적절하게 선택할 수 있다.
기판에 포함되는 격자간 산소 농도는 통상 조건의 CZ법에 의해 실시된 실리콘 단결정 성장에서 실리콘에 포함되는 산소 농도일 수 있다. 아래에 설명하는 열처리에 의해 기판을 제조하는 경우, 바람직하게는 격자간 산소 농도는 8.0×1017 atoms/㎝3 이상 9.5×1017 atoms/㎝3 이하의 범위에 속한다. 산소 농도가 이러한 범 위에서 벗어나는 경우, BMD가 고농도로 형성되지 않고, 각기 크기가 큰 BMD가 고농도를 갖기 때문에 바람직하지 않다.
본 발명에서, 분할 열처리는 보다 바람직하게는 (A) 650℃ 이상 750℃ 이하의 온도 범위에서, 30분 이상 5시간 이하의 소요 시간 동안 열처리를 실시하는 저온 열처리와, (B) 또한, 0.5℃/분 이상 2℃/분 이하의 승온 속도로 850℃까지 승온시키는 열처리와, (C) 상기 승온 단계후에 1℃/분 이상 10℃/분 이하의 강온 속도로 노의 온도를 감소시키고, 노의 온도가 600℃ 이상 750℃ 이하일 때 기판을 노 밖으로 취출하여 실온으로 냉각하는 강온 및 취출 단계, 그리고 (D) 상기 강온 및 취출 단계후에 노의 온도를 600℃ 이상 750℃ 이하로 세팅하고, 웨이퍼를 노에 삽입하며, 노의 온도를 1100℃까지의 온도 범위에서는 5℃/분 이상 10℃/분 이하의 승온 속도로 승온하며, 1100℃ 이상 1250℃ 이하의 온도 범위에서는 1℃/분 이상 2℃/분 이하의 승온 속도로 승온하며, 1000℃ 이상 1250℃ 이하의 온도로 유지하여, 격자간 산소의 확산 길이가 50 ㎛ 이상이 되게 하는 고온 열처리를 포함한다.
본 발명에서 일괄 열처리는 보다 바람직하게는 (A) 650℃ 이상 750℃ 이하의 온도 범위에서, 30분 이상 5시간 이하의 시간 동안 열처리를 실시하는 저온 열처리와, (B) 또한 800℃까지 0.5℃/분 이상 2℃/분 이하의 승온 속도로 승온시키는 열처리, 그리고 (C) 또한 1100℃ 미만의 온도 범위에서는 5℃/분 이상 10℃/분 이하의 승온 속도로 승온하고, 1100℃ 이상 1250℃ 이하의 온도 범위는 1℃/분 이상 2℃/분 이하의 승온 속도로 승온하며, 1000℃ 이상 1250℃ 이하의 일정한 온도로 유지하여 격자간 산소의 확산 길이가 50 ㎛ 이상이 되게 하는 고온 열처리를 포함한 다.
단계 (A)에서, 열처리 온도가 650℃ 미만인 경우에는 산소가 충분히 확산되지 않기 때문에 BMD 형성이 충분히 발생하지 않게 되어 바람직하지 않다. 다른 한편으로, 열처리 온도가 750℃를 초과하는 경우에는 열처리가 BMD 최적화에 거의 영향을 미치지 않고, 낭비가 많아져 바람직하지 않다. 열처리 시간이 30분 미만이면 BMD 핵 형성에 필요한 시간이 불충분하다. 열처리 시간이 5시간을 초과하면 생산성이 매우 감소되어, 바람직하지 않다.
또한, 단계 (B)에서 승온 단계의 승온 속도가 0.5℃/분 미만인 경우에는 안정된 승온 속도를 확보할 수 없다. 승온 속도가 2℃/분을 초과하는 경우에는 석출된 BMD가 제거되어 바람직하지 않다.
또한, 고온 열처리 단계 (D)는 격자간 산소를 외측으로 확산시켜, DZ층을 형성한다. 이 단계에서, 유지 온도가 1000℃ 미만이면 격자간 산소를 외측으로 확산시키는 데 장시간이 요구되어 생산성 저하의 관점에서 바람직하지 않다. 유지 온도가 1250℃를 초과하면, 어닐링용 노에 있는 부재가 매우 악화되어 바람직하지 않다. 격자간 산소의 확산 길이란, 이 단계에서의 온도 및 시간에 기초하여 계산되는 수치이다. 구체적으로는 하기 식 1에 의해 구할 수 있다.
격자간 산소의 확산 길이(㎛) = 2 × 104 × [D × 시간(초)]0.5 [식 1]
여기서,
D(㎝2/초) = 0.17 × exp[-2.53 ÷ 8.62 × 10-5 ÷ 온도(K)]
이러한 방식으로, 길이가 50 ㎛ 이상의 확산 길이를 얻는 열처리는 5 ㎛ 이상인 넓은 DZ층을 형성하는 데 바람직하다.
열처리에 취출 단계를 추가하는 것은, 열처리용 노가 2대 있고, 저온 열처리와, 고온 열처리를 각각 별도의 열처리용 노에서 행하는 경우이다. 생산성을 향상시키기 위해, 각각의 열처리를 상이한 노에서 실시하는 편이 유리한 경우에는 강온 및 취출 단계를 추가하여, 열처리를 저온 열처리 및 고온 열처리로 분할하는 것이 바람직하다.
강온 및 취출 단계에서의 강온 속도는 일반적인 노에서 실현할 수 있는 1℃/분 이상 10℃/분 이하인 것이 바람직하다. 기판을 노 밖으로 취출할 때의 노의 온도는 600℃ 미만으로 하면 노에 있는 히터의 수명이 단축되기 때문에 바람직하지 않다. 이 온도가 750℃를 초과하면 노의 부재가 악화되기 때문에 바람직하지 않다.
고온 열처리에서 웨이퍼를 삽입할 때의 노의 온도는 강온 및 취출 단계와 동일한 이유로 600℃ 미만이면 바람직하지 않고 750℃보다 높으면 바람직하지 않다. 1100℃까지의 승온 속도는 일반적인 노에서 실현할 수 있는 5℃/분 이상 10℃/분 이하인 것이 바람직하고, 1100℃ 이상 1250℃ 이하의 온도 범위에서의 승온 속도는 1℃/분 이상 2℃/분 이하인 것이 바람직하다. 1000℃ 이상의 열처리에서의 온도와 산소의 확산 길이의 범위는 전술한 바와 같다. 고온 열처리후의 강온 속도 및 인출 온도는 특별히 제한되지 않는다.
또한, 전술한 일련의 열처리에서 사용하는 장치는 특별히 제한되지 않고, 종 래 공지의 장치를 사용하는 것이 바람직히다. 보다 구체적으로는, 통상의 일괄식의 수직형 노, 산소 퍼지 기능이 있는 일괄식의 수직형 노 등이 주어진다.
본 발명에 따른 제조 방법에서, 상기 기판은 질소를 함유하고 있는 것이 바람직하다. 이것은 기판이 질소를 함유함으로써, 휨이 더 작은 수준(전형적으로는 15 ㎛ 이하)으로 억제되기 때문이다. 이러한 방식으로, 휨을 더 억제함으로써, 보다 고성능의 디바이스를 제조할 수 있게 된다.
이 목적으로 첨가되는 질소의 농도는 5×1014 atoms/㎝3 이상 1×1016 atoms/㎝3 이하인 것이 바람직하다. 농도가 이러한 범위를 초과하는 경우, 다결정화가 발생하여, 수율이 저하될 우려가 있기 때문에 바람직하지 않다.
본 발명에 따른 제조 방법에서, 기판은 탄소를 함유하고 있는 것이 바람직하다. 이것은 기판이 탄소를 함유함으로써, 저온 열처리가 저온으로 비교적 단시간 동안 실시되더라도, 고농도의 BMD를 형성한다는 점에서 유리하기 때문이다.
이러한 목적으로 첨가되는 탄소 농도는 1×1015 atoms/㎝3 이상 3×1016 atoms/㎝3 이하인 것이 바람직하다. 이러한 범위를 초과하는 농도로 탄소를 첨가하는 경우, 결정 제조에서 제조 수율이 저하되어 불리하다. 탄소 농도가 이러한 범위를 하회하면, 벌크의 BMD 농도를 1×1012/㎝3 이상으로 하는 것이 어려워진다. 또한, 탄소 농도는 2×1016 atoms/㎝3 이하인 것이 보다 바람직하다.
기판에 질소나 탄소를 첨가하는 방법은 특별한 방법으로 제한되지 않고, 종래 공지의 방법을 사용하는 것이 바람직하다. 보다 구체적으로는, 질소의 첨가 방법으로서, 질화막이 있는 기판을 단결정 인상 융액에 첨가하여, 얻어지는 기판의 질소 농도를 조절하는 것이 있다. 그리고 탄소 첨가 방법으로는, 탄소가루를 단결정 인상 융액에 첨가하여, 얻어지는 기판의 탄소 농도를 조절하는 것이 있다.
기판에 함유되는 질소 농도, 탄소 농도 및 산소 농도의 측정 방법은 특별한 방법으로 제한되지 않고, 상기 농도는 종래 공지의 방법으로 측정하는 것이 바람직하다. 보다 구체적으로는, 질소 농도의 측정에서는 2차 이온 질량 분석 장치(SIMS)를 사용하여 질소 농도를 구할 수 있다. 산소 농도 및 탄소 농도의 측정으로는 적외 흡수법에 의해 측정하고, JEITA(Japna Electronic and Information Technology Industries Association)의 값에 의한 환산계수로서 구할 수 있다.
[예]
이하, 예를 들어 본 발명을 상세히 설명하겠다. 그러나, 본 발명이 이러한 예로 제한되는 것이 아니다.
(어닐링 웨이퍼의 제조 방법).
단결정 잉곳을 다양한 조건(웨이퍼 직경, 전도 타입, 산소, 질소, 탄소 농도)으로 제작하고, 단결정 잉곳의 직선형 원통부의 동일 부위를, 와이어 소(wire saw)를 이용하여 추출한다. 미러 가공하여 얻은 두께가 725 ㎛ 이상 750 ㎛ 이하인 부분을 기판으로 하였다. 다음 방법에 의해 기판으로부터 어닐링 웨이퍼를 더 제조하였다.
분할 열처리
얻어진 기판을 일괄식의 제1 수직형 열처리용 노 안에 투입하고, 저온 열처리를 실시하였다. 기판을 제2 수직형 열처리용 노 안에 투입하며, 고온 열처리를 아르곤 분위기에서 실시하였다. 고온 열처리에서의 격자간 산소의 확산 길이는 고온 열처리의 온도 패턴에 따라서 상기 식 1을 적분함으로써 얻었다. 각 예 및 비교예의 열처리 조건은 아래에서 설명하겠다.
일괄 열처리
얻어진 기판을 일괄식의 수직형 열처리용 노 안에 투입하고, 동일한 노 안에서 저온 열처리, 고온 열처리를 아르곤 분위기에서 실시하였다. 고온 열처리에서의 격자간 산소의 확산 길이는 고온 열처리의 온도 패턴에 따라서 상기 식 1을 적분하여 얻었다. 각 실시예와 비교예의 열처리 조건은 아래에서 설명하겠다.
열처리의 예
예 1 내지 예 3: 700℃에서 4시간, 800℃까지 1℃/분으로 승온, 800℃에서 0 시간, 3℃/분으로 강온, 700℃에서 기판을 취출하고 실온으로 냉각, 700℃로 기판 삽입, 1100℃ 미만에서는 5℃/분으로 승강온, 1100℃ 이상에서는 1℃/분으로 승강온, 1200℃에서 5시간
예 4: 700℃에서 4시간, 750℃까지 0.5℃/분으로 승온, 750℃에서 0시간, 3℃/분으로 강온, 700℃에서 기판을 취출하고 실온으로 냉각, 700℃로 기판 삽입, 1100℃ 미만에서는 5℃/분으로 승강온, 1100℃ 이상에서는 1℃/분으로 승강온, 1200℃에서 5시간
예 5: 700℃에서 4시간, 800℃까지 0.5℃/분으로 승온, 1100℃까지 8℃/분으로 승강온, 1100℃ 이상에서는 1℃/분으로 승강온, 1200℃에서 5시간
비교예 1 내지 비교예 4: 700℃에서 4시간, 800℃까지 1℃/분으로 승온, 800℃에서 0시간, 3℃/분으로 강온, 700℃에서 기판을 취출하고 실온으로 냉각, 700℃로 기판 삽입, 1100℃ 미만에서는 5℃/분으로 승강온, 1100℃ 이상에서는 1℃/분으로 승강온, 1200℃에서 1시간
비교예 5: 700℃에서 4시간, 700℃에서 기판을 취출하고 실온으로 냉각, 700℃로 기판 삽입, 1100℃ 미만에서는 5℃/분으로 승강온, 1100℃ 이상에서는 1℃/분으로 승강온, 1200℃에서 1시간
비교예 6: 700℃에서 4시간, 800℃까지 0.5℃/분으로 승온, 800℃에서 0시간, 3℃/분으로 강온, 700℃에서 기판을 취출하고 실온으로 냉각, 700℃로 기판 삽입, 1100℃ 미만에서는 5℃/분으로 승강온, 1100℃ 이상에서는 1℃/분으로 승강온, 1200℃에서 1시간
제조된 웨이퍼(예 1 내지 예 5, 비교예 1 내지 비교예 6)의 제조 조건[웨이퍼 직경, 전도 타입, 기판에서의 각 농도(질소, 산소, 탄소), 각 열처리에서의 격자간 산소의 확산 길이]을 표 1에 정리하였다. 이 표에서 P형은 붕소 도핑, N형은 인 도핑이다. 각 함유물(산소 등)의 농도의 조정 및 측정은 통상적인 공지의 방법에 따라 실시하였다.
[표 1]
제조되는 웨이퍼의 제조 조건 및 기판에서의 농도
(어닐링 웨이퍼의 측정 및 평가)
상기 제조 조건하에서 얻은 각각의 어닐링 웨이퍼를 이하의 (1), (2), (3) 및 (4)의 방법으로 측정하고 평가하였다. (1) 및 (2)의 측정에 사용하는 샘플 중 TEM 샘플은 다음과 같았다. 즉, 웨이퍼를 미리 정해진 깊이(50 ㎛, 100 ㎛ 및 300 ㎛)까지 정밀 연마기에 의해 깎고, 이 웨이퍼의 중심부와, 에지로부터 10 ㎜만큼 떨어진 부분에서 채취하였다. OPP는 웨이퍼의 미리 정해진 깊이(표층으로부터 5 ㎛ 및 15 ㎛)와 미리 정해진 위치(중심, 에지로부터 10 ㎜)에 포커스를 설정하여 측정하였다.
(1) BMD 형상의 판정: BMD 편평률은, 동일한 측정 샘플을 OPP의 스캔 방향을 <110> 방향과 <100> 방향으로 바꿔 2회 측정하고, 2회의 측정으로 얻은 신호 강도의 비로부터 판정하였다. 보다 구체적으로는, 신호 강도의 비와 BMD 편평률과의 관계를 미리 조사하고, 신호 강도의 비로부터 편평률을 계산하였다. 또한 TEM에 의해서도 측정을 실시하였다. 이때, [001] 방향에서 본 현미경 상(像)으로부터 편평률을 측정하고 계산하였다. 이들 결과로부터 BMD 형상을 판정하였다. 각각의 샘플에서 적어도 10개의 BMD를 측정하고, 이렇게 하여 얻은 편평률 모두를 평균함으로써 평균 편평률을 계산하였다. 평균 편평률이 1.5를 초과하는지의 여부를 판정하였다.
(2) BMD 크기 및 농도: 각 샘플에 관해서, 표층으로부터 20 ㎛ 미만의 깊이의 부분은 OPP를 이용하여 측정하고, 깊이 50 ㎛ 이상의 깊이의 부분은 TEM을 이용하여 측정함으로써 크기 및 농도를 얻었다. 아래의 방법 1)과 2)로 얻은 BMD의 관찰 결과로부터, 미리 정해진 크기를 갖는 BMD의 농도를 계산하였다. 미리 정해진 크기를 갖는 BMD 각각의 농도로는 미리 정해진 깊이의 3개 지점의 평균값을 사용하였다.
1) OPP에 의한 측정: AXENT Technologies로부터 입수 가능한 OPP를 이용하여, BMD에 기인하는 투과 레이저의 위상차를 전기적으로 신호 처리하는 것에 의해 얻은 신호 강도를 측정하였다. 깊이 방향의 측정 범위로는, 설정으로부터 ±5 ㎛ 깊이의 범위를 사용하였다. 보다 구체적으로는, 포커스를 표면으로부터 5 ㎛의 깊이의 위치에 설정한 경우, 0 ㎛ 내지 10 ㎛의 깊이 범위를 측정하였다. 포커스를 표면으로부터 15 ㎛의 깊이의 위치에 설정한 경우, 10 ㎛ 내지 20 ㎛의 깊이 범위를 측정하였다. BMD의 크기 교정은 다음과 같이 실시하였다. 즉, 크기가 알려져 있는 BMD 각각을 OPP로 측정하고, 신호 강도와 BMD 크기의 교정 곡선을 형성하였 다. 교정 곡선은 아래에서 설명하겠다.
팔면체 형상의 BMD 대각선 길이(㎚) = 153 × (OPP 신호)0.43
교정 곡선을 사용하여, 신호 강도로부터 BMD의 크기를 계산하였다. 크기를 계산할 시에 고스트 신호 제거 처리[K. Nakai Review of Scientific Instruments, vol, 69(1998) pp. 3283]를 실시하였다. 검출 감도는 대각선 길이가 80 ㎚ 이상인 BMD를 측정할 수 있는 감도로 설정하였다.
2) TEM에 의한 측정: 측정에 의해 얻은 현미경 상으로부터 미리 정해진 크기의 BMD의 농도를 계산하였다. 농도는 시야 내에서 관찰된 BMD의 개수와, 관찰한 영역에 대응하는 샘플의 체적으로부터 계산하였다.
(3) 어닐링 웨이퍼의 질소 농도
어닐링 웨이퍼로부터 샘플을 채취하고, 표면의 질소 외측 확산층을 제거하기 위해 20 ㎛만큼 연마하였다. 그 후, 질소 농도를 측정하였다.
어닐링 웨이퍼의 슬립 길이 및 휨 내성 평가
어닐링 웨이퍼에 대하여, 아래 (4)에서 설명하는 열처리(이하, 가상(pseudo) 디바이스 프로세스 열처리"라고 함)를 행하였다. 그리고, 가상 디바이스 프로세스 열처리 전후의 어닐링 웨이퍼의 휨을 NIDEK Corporation으로부터 입수 가능한 FT-90A로 측정하고, 휨 증가량 = 열처리후의 휨 - 열처리전의 휨을 계산하였다. 가상 디바이스 프로세스 열처리후의 어닐링 웨이퍼를 X선 토포그래프로 관찰하고, 관찰된 슬립의 길이 중 최대 길이를 대표값으로 정하였다.
(4) 일괄식 열처리용 노를 사용한 열처리
(I): 노 온도를 900℃로 유지하고 웨이퍼를 노에 삽입
(II): 산소 가스 분위기에서 900℃의 노 온도로 30분간 유지한 후, 900℃에서 웨이퍼를 인출
(어닐링 웨이퍼의 측정 결과 및 평가 결과)
표 2에는 실시예 및 비교예로서, 표 1에 나타낸 제조 조건하에서 제조된 어닐링 웨이퍼에 대해서, 각기 미리 정해진 크기를 갖는 BMD의 측정 농도와, 가상 디바이스 프로세스 열처리에 의해 발생한 슬립과 휨량을 정리하였다. 어느 조건에 의해 제조된 웨이퍼라도 BMD의 평균 편평률은 1.5 이하였다.
[표 2]
이 경우, 표 2에서 BMD 농도의 "표층"이란, 각기 크기가 200 ㎚ 이상인 BMD의 농도이고, BMD 농도의 "벌크 내부"란, 각기 크기가 10 ㎚ 이상 50 ㎚ 이하인 BMD의 농도를 의미한다. "표층" 농도값은, 5 ㎛의 깊이와 15 ㎛의 깊이에서 측정한 농도의 합이다.
이들의 결과로부터, 다음 사항을 얻었다.
(i) 표층의 BMD 농도는 2×109/㎝3 이하이고, 벌크 내부의 BMD 농도는 1×1012/㎝3 이상이다. 이러한 이유로, 슬립 길이가 10 ㎜ 이하이며, 휨량이 10 ㎛ 이하로 억제된다.
(ii) 질소 첨가된 어닐링 웨이퍼의 질소 농도는 기판에서 측정한 질소 농도와 다르지 않았다.
(iii) P형의 슬립 및 휨과, N형의 슬립 및 휨은 서로 다르지 않았다.
(iv) 분할 열처리와 일괄 열처리에서 동일한 효과를 얻었다.
(v) 기판의 질소 농도, 산소 농도 및 탄소 농도가 동일한 웨이퍼에서도, 격자간 산소의 확산 길이를 50 ㎛로 설정하는 경우에 슬립 특성과 휨 특성을 모두를 만족시킬 수 있었다.
(vi) 기판의 질소 농도, 산소 농도 및 탄소 농도가 동일한 웨이퍼에서도, 저온 열처리를 변경함으로써 슬립 특성과 휨 특성 중 어느 하나만을 만족시킬 수 있었다. 그러나, 양쪽 특성을 동시에 만족시킬 수는 없었다.
Claims (3)
- 각각의 BMD 형상이 팔면체인 실리콘 웨이퍼로서,상기 실리콘 웨이퍼의 질소 농도가 5×1014 atoms/㎝3 이상 1×1016 atoms/㎝3 이하이고, 탄소 농도가 1×1015 atoms/㎝3 이상 8.1×1015 atoms/㎝3 이하이며,각기 상기 실리콘 웨이퍼 표면으로부터 20 ㎛ 미만의 깊이의 위치에 존재하고 대각선 길이가 200 ㎚ 이상인 BMD가 2×109/㎝3 이하의 농도를 갖고, 각기 50 ㎛를 넘는 깊이의 위치에 존재하고 대각선 길이가 10 ㎚ 이상 50 ㎚ 이하인 BMD가 1×1012/㎝3 이상의 농도를 갖는 것을 특징으로 하는 실리콘 웨이퍼.
- 제1항에 따른 실리콘 웨이퍼를 제조하는 방법으로서,기판의 질소 농도가 5×1014 atoms/㎝3 이상 1×1016 atoms/㎝3 이하이고, 탄소 농도가 1×1015 atoms/㎝3 이상 8.1×1015 atoms/㎝3 이하이며,(A) 650℃ 이상 750℃ 이하의 온도 범위에서 30분 이상 5시간 이하의 소요 시간 동안 열처리를 실시하는 저온 열처리 단계와,(B) 또한, 850℃까지의 온도 범위에서 0.5℃/분 이상 2℃/분 이하의 승온 속도로 승온시키는 열처리와,(C) 상기 승온 단계후, 1℃/분 이상 10℃/분 이하의 강온 속도로 노의 온도를 감소시키고, 이 노의 온도가 600℃ 이상 750℃ 이하일 때 기판을 노 밖으로 취출하여 실온으로 냉각하는 강온 및 취출 단계, 그리고(D) 강온 및 취출 공정후, 노의 온도를 600℃ 이상 750℃ 이하로 세팅하고, 노 안에 기판을 삽입하며, 노의 온도를 1100℃ 미만의 온도 범위에서는 5℃/분 이상 10℃/분 이하의 승온 속도로 승온하고, 1100℃ 이상 1250℃ 이하의 온도 범위에서는 1℃/분 이상 2℃/분 이하의 승온 속도로 승온하며, 1000℃ 이상 1250℃ 이하의 온도로 일정하게 유지하여, 격자간 산소의 확산 길이가 50 ㎛ 이상이 되게 하는 고온 열처리를 포함하는 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
- 제1항에 따른 실리콘 웨이퍼를 제조하는 방법으로서,기판의 질소 농도가 5×1014 atoms/㎝3 이상 1×1016 atoms/㎝3 이하이고, 탄소 농도가 1×1015 atoms/㎝3 이상 8.1×1015 atoms/㎝3이하이며,(A) 650℃ 이상 750℃ 이하의 온도 범위에서, 30분 이상 5시간 이하의 소요 시간 동안 열처리를 실시하는 저온 열처리 단계와,(B) 또한, 850℃까지의 온도 범위에서, 0.5℃/분 이상 2℃/분 이하의 승온 속도로 승온시키는 열처리, 그리고(C) 또한, 1100℃ 미만까지의 승온 처리는 5℃/분 이상 10℃/분 이하의 승온 속도로 실시하고, 1100℃ 이상 1250℃ 이하의 온도 범위에서는 1℃/분 이상 2℃/분 이하의 승온 속도로 실시하며, 온도를 1000℃ 이상 1250℃ 이하로 유지하여, 격자간 산소의 확산 길이가 50 ㎛ 이상이 되게 하는 고온 열처리를 포함하는 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2008-332424 | 2008-12-26 | ||
JP2008332424A JP5537802B2 (ja) | 2008-12-26 | 2008-12-26 | シリコンウエハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100076875A KR20100076875A (ko) | 2010-07-06 |
KR101116949B1 true KR101116949B1 (ko) | 2012-03-14 |
Family
ID=42140054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090120506A KR101116949B1 (ko) | 2008-12-26 | 2009-12-07 | 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8343618B2 (ko) |
EP (1) | EP2204476B1 (ko) |
JP (1) | JP5537802B2 (ko) |
KR (1) | KR101116949B1 (ko) |
CN (1) | CN101768777B (ko) |
SG (1) | SG162693A1 (ko) |
TW (1) | TWI398927B (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101675507B (zh) * | 2007-05-02 | 2011-08-03 | 硅电子股份公司 | 硅晶片及其制造方法 |
KR101507360B1 (ko) * | 2009-03-25 | 2015-03-31 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조방법 |
KR101231412B1 (ko) * | 2009-12-29 | 2013-02-07 | 실트로닉 아게 | 실리콘 웨이퍼 및 그 제조 방법 |
DE102012214085B4 (de) * | 2012-08-08 | 2016-07-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
US9397051B2 (en) | 2013-12-03 | 2016-07-19 | Invensas Corporation | Warpage reduction in structures with electrical circuitry |
JP6187689B2 (ja) * | 2014-06-02 | 2017-08-30 | 株式会社Sumco | シリコンウェーハの製造方法 |
US9425063B2 (en) | 2014-06-19 | 2016-08-23 | Infineon Technologies Ag | Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device |
JP6387797B2 (ja) * | 2014-11-10 | 2018-09-12 | 三菱マテリアル株式会社 | シリコン部品用シリコン結晶の製造方法 |
JP6100226B2 (ja) * | 2014-11-26 | 2017-03-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
JP6413952B2 (ja) * | 2015-06-26 | 2018-10-31 | 株式会社Sumco | シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ |
JP6834816B2 (ja) * | 2017-07-10 | 2021-02-24 | 株式会社Sumco | シリコンウェーハの加工方法 |
JP6717267B2 (ja) * | 2017-07-10 | 2020-07-01 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP6436255B1 (ja) * | 2018-02-27 | 2018-12-12 | 株式会社Sumco | シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法 |
JP7115456B2 (ja) * | 2019-10-18 | 2022-08-09 | 信越半導体株式会社 | シリコン単結晶ウエーハの窒素濃度の測定方法 |
CN114334792A (zh) * | 2021-10-29 | 2022-04-12 | 上海新昇半导体科技有限公司 | Soi结构的半导体硅晶圆及其制备方法 |
CN114664657A (zh) * | 2021-10-29 | 2022-06-24 | 中国科学院上海微系统与信息技术研究所 | 一种晶圆表面处理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080026516A (ko) * | 2006-09-20 | 2008-03-25 | 실트로닉 아게 | 반도체용 실리콘 웨이퍼 및 그 제조방법 |
WO2008136500A1 (ja) * | 2007-05-02 | 2008-11-13 | Siltronic Ag | シリコンウエハ及びその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4437922A (en) * | 1982-03-26 | 1984-03-20 | International Business Machines Corporation | Method for tailoring oxygen precipitate particle density and distribution silicon wafers |
JPH0198047A (ja) | 1987-10-09 | 1989-04-17 | Nec Corp | 割込み処理方式 |
JPH09190954A (ja) * | 1996-01-10 | 1997-07-22 | Sumitomo Sitix Corp | 半導体基板およびその製造方法 |
WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
JP3735002B2 (ja) * | 2000-03-27 | 2006-01-11 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
JP3901092B2 (ja) * | 2000-06-30 | 2007-04-04 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
JP4857517B2 (ja) * | 2003-11-26 | 2012-01-18 | 信越半導体株式会社 | アニールウエーハ及びアニールウエーハの製造方法 |
JP2006040980A (ja) | 2004-07-22 | 2006-02-09 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2006261558A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | シリコン半導体基板 |
JP5160023B2 (ja) | 2005-03-25 | 2013-03-13 | 株式会社Sumco | シリコンウェーハ及びシリコンウェーハの製造方法 |
JP2007305968A (ja) * | 2006-04-14 | 2007-11-22 | Covalent Materials Corp | シリコンウェハ、その製造方法および半導体装置用シリコンウェハ |
US7781715B2 (en) | 2006-09-20 | 2010-08-24 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
JP5207706B2 (ja) * | 2006-12-01 | 2013-06-12 | ジルトロニック アクチエンゲゼルシャフト | シリコンウエハ及びその製造方法 |
JP5207705B2 (ja) * | 2006-12-07 | 2013-06-12 | ジルトロニック アクチエンゲゼルシャフト | シリコンウエハ及びその製造方法 |
JP2008166516A (ja) | 2006-12-28 | 2008-07-17 | Covalent Materials Corp | 半導体基板の製造方法 |
JP2008213403A (ja) | 2007-03-07 | 2008-09-18 | Teijin Dupont Films Japan Ltd | 光学用易接着フィルム |
-
2008
- 2008-12-26 JP JP2008332424A patent/JP5537802B2/ja active Active
-
2009
- 2009-12-02 EP EP09014967.5A patent/EP2204476B1/en active Active
- 2009-12-07 KR KR1020090120506A patent/KR101116949B1/ko active IP Right Grant
- 2009-12-15 US US12/637,850 patent/US8343618B2/en not_active Ceased
- 2009-12-17 TW TW98143316A patent/TWI398927B/zh active
- 2009-12-17 SG SG200908402-1A patent/SG162693A1/en unknown
- 2009-12-24 CN CN2009102663681A patent/CN101768777B/zh active Active
-
2013
- 2013-02-13 US US13/766,020 patent/USRE45238E1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080026516A (ko) * | 2006-09-20 | 2008-03-25 | 실트로닉 아게 | 반도체용 실리콘 웨이퍼 및 그 제조방법 |
WO2008136500A1 (ja) * | 2007-05-02 | 2008-11-13 | Siltronic Ag | シリコンウエハ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2204476A3 (en) | 2010-08-25 |
USRE45238E1 (en) | 2014-11-11 |
TWI398927B (zh) | 2013-06-11 |
KR20100076875A (ko) | 2010-07-06 |
EP2204476B1 (en) | 2017-02-08 |
JP5537802B2 (ja) | 2014-07-02 |
JP2010153706A (ja) | 2010-07-08 |
TW201025453A (en) | 2010-07-01 |
CN101768777B (zh) | 2013-11-06 |
US8343618B2 (en) | 2013-01-01 |
EP2204476A2 (en) | 2010-07-07 |
SG162693A1 (en) | 2010-07-29 |
US20100163807A1 (en) | 2010-07-01 |
CN101768777A (zh) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101116949B1 (ko) | 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법 | |
KR101043011B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
KR100945767B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
JP5072460B2 (ja) | 半導体用シリコンウエハ、およびその製造方法 | |
KR100854673B1 (ko) | 어닐링된 웨이퍼를 제조하는 방법 | |
JP5207706B2 (ja) | シリコンウエハ及びその製造方法 | |
KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
EP3428325A1 (en) | Semiconductor wafer made of single-crystal silicon and process for the production thereof | |
JP2014507366A (ja) | アニールウエハの製造方法 | |
JP5207705B2 (ja) | シリコンウエハ及びその製造方法 | |
US20030008447A1 (en) | Method of producing epitaxial wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170127 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180125 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190131 Year of fee payment: 8 |