CN114334792A - Soi结构的半导体硅晶圆及其制备方法 - Google Patents
Soi结构的半导体硅晶圆及其制备方法 Download PDFInfo
- Publication number
- CN114334792A CN114334792A CN202111274089.7A CN202111274089A CN114334792A CN 114334792 A CN114334792 A CN 114334792A CN 202111274089 A CN202111274089 A CN 202111274089A CN 114334792 A CN114334792 A CN 114334792A
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- semiconductor silicon
- atmosphere
- oxidation
- argon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 100
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 99
- 239000010703 silicon Substances 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 46
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 102
- 239000012298 atmosphere Substances 0.000 claims abstract description 76
- 230000003647 oxidation Effects 0.000 claims abstract description 76
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 76
- 229910052786 argon Inorganic materials 0.000 claims abstract description 54
- 238000000137 annealing Methods 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 40
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 25
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 230000003746 surface roughness Effects 0.000 claims abstract description 14
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 9
- 238000007669 thermal treatment Methods 0.000 claims abstract description 6
- 239000012300 argon atmosphere Substances 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 29
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- 230000001590 oxidative effect Effects 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 230000007774 longterm Effects 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 73
- 230000000052 comparative effect Effects 0.000 description 9
- 238000001816 cooling Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供了一种SOI结构的半导体硅晶圆及其制备方法，属于半导体制造领域，具体包括步骤一，将半导体硅晶圆置于第一垂直炉管进行长时间热处理；步骤二，将长时间热处理后的所述半导体硅晶圆放入第二垂直炉管中，进行氧化减薄处理；步骤三，对氧化减薄后的所述半导体硅晶圆进行快速热退火处理，其中，在长时间热处理中，先将所述半导体硅晶圆置于纯氩气氛中进行保护，而后在1‑n％氩气+n％氢气的混合气氛升温至目标温度再进行退火阶段，退火阶段，气氛为1‑n％氩气+n％氢气的混合气氛或者纯氩气，n为不大于10的数值。通过本申请的处理方案，使半导体硅晶圆表面粗糙度小于5埃，且边缘无滑移线。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种SOI结构的半导体硅晶圆及其制备方法。
背景技术
随着后摩尔时代的持续推进，人们对半导体硅晶圆，特别是硅晶圆在结构、厚度均匀性以及表面平坦度等方面提出了更加苛刻的要求。目前硅结构硅晶圆绝缘体上硅SOI(Silicon on Insulator)已经被人们在微电子、光学以及光电领域取得了广泛的应用，对应的在材料方面也增加了更多的挑战。
现在SOI器件要求顶层硅越来越薄，可是传统机械化学抛光方法存在厚度不均匀、粗糙度过大，并且容易引入额外的表面缺陷等弊端。为了取代传统机械化学抛光，常采用快速热退火等方式对硅晶圆进行处理，但是通过对AFM(Atomic Force Microscope，原子力显微镜)对硅晶圆表面扫描得到扫面图并对其做快速傅里叶变换，可以得到功率谱密度(PSD：power Spectral Density)显示硅晶圆的低频强度过大，即：表面长程起伏过大，不利于后续硅晶圆的处理。而采用长时间热处理对硅晶圆处理，SOI中顶层硅会存在残留的热应力，容易导致在后续热处理中出现滑移线(slipline)，同样不利于后续硅晶圆的处理。
发明内容
因此，为了克服上述现有技术的缺点，本发明提供一种可以使半导体硅晶圆表面粗糙度小于5埃，且边缘无滑移线(slipline)的SOI结构的半导体硅晶圆及其制备方法。
为了实现上述目的，本发明提供一种SOI结构的半导体硅晶圆制备方法，包括：步骤一，将半导体硅晶圆置于第一垂直炉管进行长时间热处理；步骤二，将长时间热处理后的所述半导体硅晶圆放入第二垂直炉管中，进行氧化减薄处理；步骤三，对氧化减薄后的所述半导体硅晶圆进行快速热退火处理，其中，在长时间热处理中，先将所述半导体硅晶圆置于纯氩气氛中进行保护，而后在1-n％氩气+n％氢气的混合气氛升温至目标温度再进行退火阶段，退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，n为不大于10的数值。
在其中一个实施例中，所述第一垂直炉管与所述第二垂直炉管为同一垂直炉管。
在其中一个实施例中，所述步骤一中，所述长时间热处理包括：将半导体硅晶圆装载进入所述第一垂直炉管中，装载温度范围为500℃-800℃，气氛为氩气，保持1min-10min；将气氛切换为1-n％氩气+n％氢气混合气氛开始升温，升温速率范围为0.5-20℃/min；升温至目标温度后开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1050℃-1250℃，退火时间范围为1min-120min。
在其中一个实施例中，所述步骤一中，所述长时间热处理包括：将半导体硅晶圆装载进入所述第一垂直炉管中，装载温度为650℃，气氛为氩气，保持5min；将气氛切换为1-n％氩气+n％氢气混合气氛开始升温，升温速率范围为0.5-20℃/min，n小于3；升温至目标温度开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1100℃-1200℃，退火时间范围为30min-60min。
在其中一个实施例中，所述步骤二中，所述氧化减薄处理包括：将长时间热处理后的所述半导体硅晶圆根据预设氧化减薄厚度进行氧化，氧化温度范围为800℃-1000℃，时间根据预设氧化减薄厚度来确定，所述氧化形式为干氧氧化或水汽氧化或湿氧氧化；将氧化后的所述半导体硅晶圆在HF溶液中移除表面氧化层，HF浓度小于20％。
在其中一个实施例中，所述步骤三中，所述快速热退火处理包括：将氧化减薄处理后的所述半导体硅晶圆在常压或低压下进行处理，气氛为1-n％氩气+n％氢气混合气氛，升温速率范围为30-100℃/s；升温至目标温度开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1100℃-1300℃，降温速率范围为30-100℃/s，退火时间范围为1s-120s。
在其中一个实施例中，当所述快速热退火处理的气压为低压时，压力范围为1mbar-1010mbar。
在其中一个实施例中，所述方法还包括步骤四，对快速热退火处理后的所述半导体硅晶圆进行第二次氧化减薄处理。
在其中一个实施例中，所述步骤四包括以下处理：快速热退火处理阶段结束后，将快速热处理后的所述硅晶圆装载到所述第二垂直炉管中，根据目标厚度进行氧化，氧化温度范围为800℃-1000℃，时间根据目标厚度来确定，所述氧化形式为干氧氧化或水汽氧化或湿氧氧化；将氧化后的所述半导体硅晶圆在HF溶液中移除表面氧化层，HF浓度小于20％。
本发明还提供了一种SOI结构的半导体硅晶圆，顶层硅表面粗糙度小于5埃，厚度均匀性在±1％以内。
在其中一个实施例中，所述半导体硅晶圆是采用上述的方法制备得到的。
与现有技术相比，本发明的优点在于：通过长时间热退火对硅晶圆长程起伏(低频)进行平坦化；并在长时间热退火后通过氧化减薄处理，释放长时间热退火过程后残留的热应力，避免在后续处理中出现滑移线(slipline)；通过快速热退火对硅晶圆短程起伏(高频)进行平坦化，从而使得制备的硅晶圆无论在高频还是低频均平坦化，且在不使用传统机械化学抛光的前提下，对半导体硅晶圆进行优化，降低硅晶圆的表面粗糙度，并保证没有后续制造工艺中滑移线(slipline)的出现。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明的实施例中在方法不同处理阶段的非接触式扫面图；
图2是本发明的实例一、对照例二不同阶段的PSD曲线图；
图3是本发明的对照例一经历长时间热退火+快速热退火后的表面灰度图(HazeMap)；
图4是本发明的实施例中实例一经历长时间热退火+氧化减薄+快速热退火后的表面灰度图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
本申请实施例提供一种SOI结构的半导体硅晶圆制备方法，特别适合对绝缘体上硅的制备处理，包括以下步骤：
步骤一，将半导体硅晶圆置于第一垂直炉管进行长时间热处理。
以使用Smart-cutTM工艺得到的具有SOI结构的晶圆为例，剥离后其表面粗糙度>10埃。在长时间热处理中，先将半导体硅晶圆置于纯氩气氛中进行保护，而后在1-n％氩气+n％氢气的混合气氛升温至目标温度再进行退火阶段，退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，n为不大于10的数值。1-n％氩气+n％氢气的混合气氛不仅可以保护半导体硅晶圆不被氧化，还可以对硅晶圆上在前序工艺中氧化硅还原成单质硅，进一步提高半导体硅晶圆的质量。
步骤二，对第二垂直炉管中的半导体硅晶圆进行氧化减薄处理。
可以将半导体硅晶圆在干氧或湿氧气氛或干氧湿氧结合下根据预设氧化减薄厚度进行氧化，氧化温度只要可以实现对硅晶圆氧化即可，时间根据预设氧化减薄厚度来确定。
步骤三，对氧化减薄后的半导体硅晶圆进行快速热退火处理。
可以将半导体硅晶圆在常压或低压下进行快速热退火处理，快速热退火处理的气氛可以与长时间热退火处理一致或不一致，但升温速率和降温速率均远高于长时间热退火。快速热退火处理的升温速率和降温速率可以超过长时间热退火几十倍甚至到千倍以上。通过上述步骤得到的半导体硅晶圆表面粗糙度＜5埃。
上述硅晶圆制备方法，通过长时间热退火对硅晶圆长程起伏(低频)进行平坦化；并在长时间热退火后通过氧化减薄处理，释放长时间热退火过程后残留的热应力，避免在后续处理中出现滑移线(slipline)；通过快速热退火对硅晶圆短程起伏(高频)进行平坦化，从而使得制备的硅晶圆无论在高频还是低频均平坦化，且在不使用传统机械化学抛光的前提下，对半导体硅晶圆进行优化，降低硅晶圆的表面粗糙度，并保证没有后续制造工艺中滑移线(slipline)的出现。
在其中一个实施例中，第一垂直炉管与第二垂直炉管为同一垂直炉管。
当步骤一和步骤二相继在同一垂直炉管中执行时，即、将长时间热退火阶段与减薄工艺进行整合，即在退火阶段可以先将气氛环境设置为纯Ar，在垂直炉管降温至氧化温度后气氛环境设置为氧化气氛，时间根据预设氧化减薄厚度来确定，氧化气氛可以为干氧或湿氧或干氧湿氧结合。
具体执行步骤可以为：
热退火阶段结束后，将将气氛环境设置为纯氩气，降温至氧化温度，降温速率范围为0.5-20℃/min；直接降温至氧化温度，氧化温度范围为800℃-1000℃；
将硅晶圆在干氧或湿氧气氛或干氧湿氧结合下根据预设氧化减薄厚度进行氧化，时间根据预设氧化减薄厚度来确定。
在其中一个实施例中，步骤一中，长时间热处理包括以下步骤：
将半导体硅晶圆装载进入第一垂直炉管中，装载温度范围为500℃-800℃，气氛为氩气，保持1min-10min；
将气氛切换为1-n％氩气+n％氢气混合气氛开始升温，升温速率范围为0.5-20℃/min；
升温至目标温度后开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1050℃-1250℃，退火时间范围为1min-120min。
在其中一个实施例中，步骤一中，长时间热处理包括以下步骤：
将半导体硅晶圆装载进入第一垂直炉管中，装载温度为650℃，气氛为氩气，保持5min；
将气氛切换为1-n％Ar+n％H2混合气氛开始升温，升温速率范围为0.5-20℃/min，n小于3；
升温至目标温度开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1100℃-1200℃，退火时间范围为30min-60min。
在其中一个实施例中，步骤二中，氧化减薄处理包括：将半导体硅晶圆根据预设氧化减薄厚度进行氧化，氧化温度范围为800℃-1000℃，时间根据预设氧化减薄厚度来确定，氧化形式为干氧氧化或水汽氧化或湿氧氧化；将半导体硅晶圆在HF溶液中移除表面氧化层，HF浓度小于20％。
干氧氧化是以干燥纯净的氧气作为氧化气氛；水汽氧化是以高纯水蒸汽为氧化气氛；湿氧氧化实质上是干氧氧化和水汽氧化的混合，其中氧气与水蒸汽的比值范围为(1～3)。预设氧化减薄厚度值可以为大于300埃的数值。
在一个实施例中，氧化温度优选为900℃-950℃。在氧化减薄结束后气氛切换为纯氩气，缓慢降温至500℃-800℃，优选为650℃，降温速率范围为0.5-20℃/min。经过减薄后可以在HF溶液中移除表面氧化层，HF浓度小于20％，优选为5％。
在其中一个实施例中，步骤三中，快速热退火处理包括：将半导体硅晶圆在常压或低压下进行处理，气氛为1-n％氩气+n％氢气混合气氛，升温速率范围为30-100℃/s；升温至目标温度开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1100℃-1300℃，降温速率范围为30-100℃/s，退火时间范围为1s-120s。
在其中一个实施例中，步骤三中，快速热退火处理包括：将半导体硅晶圆在常压或低压下进行处理，气氛为1-n％氩气+n％氢气混合气氛，升温速率范围为50-70℃/s；升温至目标温度开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1150℃-1250℃，降温速率范围为50-70℃/s，退火时间范围为10s-60s。
在其中一个实施例中，当快速热退火处理的气压为低压时，压力范围为1mbar-1010mbar。
在其中一个实施例中，方法还包括步骤四，对快速热退火处理的半导体硅晶圆进行第二次氧化减薄处理。
步骤四中的第二次氧化减薄处理的目的是在于控制半导体硅晶圆上顶层硅层的厚度达到最终的目标厚度要求值。
在其中一个实施例中，步骤四包括以下处理：快速热退火处理阶段结束后将半导体硅晶圆装载到第二垂直炉管中开始氧化减薄工艺，根据目标厚度进行氧化，氧化温度范围为800℃-1000℃，时间根据目标厚度来确定，所述氧化形式为干氧氧化或水汽氧化或湿氧氧化；将所述半导体硅晶圆在HF溶液中移除表面氧化层，HF浓度小于20％。
上述实施例生产的SOI结构的半导体硅晶圆，顶层硅表面粗糙度小于5埃，厚度均匀性在±1％以内，避免后续工艺在硅晶圆表面边缘出现明显的滑移线(Slipline)。
实施例一
对三片通过同一Smart-cutTM工艺得到的300mm SOI晶圆(实例一，对照例一，对照例二)先得到其非接触式扫面图，图1a)为表面AFM 10μm×10μm非接触式扫面图，从该图可以获知所有硅晶圆的表面粗糙度约为25.7埃。
将实例一、对照例一两个SOI晶圆同时装载进入垂直炉中，进行长时间热退火。长时间热退火处理中，初始装载温度为650℃，气氛为纯Ar，保持5min；然后将气氛切换为95％Ar+5％H2，升温速率为5℃/min；升温至目标温度开始退火阶段，气氛切换成纯氩气氛，温度为1100℃；退火时间为40min；退火阶段结束后气氛环境设置为纯Ar，降温至650℃，降温速率为1-10℃/min。
图1b)图为实例一、对照例一长时间退火后的表面AFM 10μm×10μm非接触式扫面图，从该图可以获知长时间热处理后硅晶圆的表面粗糙度为4.8埃。
长时间热退火结束后，将晶圆实例一根据目标厚度在湿氧气氛进行氧化减薄处理，氧化温度为950℃，氧化减薄厚度为1000埃。
经过减薄后在HF溶液中移除表面氧化层，HF浓度为5％。
图1c)图为实例一减薄后的SOI晶圆表面AFM 10μm×10μm非接触式扫面图，氧化减薄后硅晶圆其表面粗糙度为5.6埃。
然后将实例一、对照例一、对照例二进行快速热退火处理，95％Ar+5％H2混合气氛升温；退火过程气氛切换为纯氩气，退火温度为1200℃，退火时间为30s。
图1d)图为实例一快速热退火后的SOI晶圆表面AFM 10μm×10μm非接触式扫面图，其表面粗糙度为4.0埃。
图1e)图为对照例二快速热退火后的SOI晶圆表面AFM 10μm×10μm非接触式扫面图，其表面粗糙度为4.0埃。
图2为实例一、对照例二不同阶段的PSD曲线图。before曲线表示为三个样品的初始PSD曲线；对照例二为对硅晶圆中采用快速热处理测试得到的PSD曲线。从该图2中可以明显看到实例一的整体PSD强度更低，尤其是低频区域的效果更为明显，低频区PSD甚至比对照例二低一个数量级，样品表面更加平坦，因而实例一总的产品性能优于对照例二。
图3为对照例一经历长时间热退火+快速热退火后的表面灰度图，显示其边缘出现了明显的滑移线(slipline)；
图4为实例一经历长时间热退火+氧化减薄+快速热退火后的表面灰度图，显示其边缘无滑移线(slipline)。
将图3和图4进行比对，可以确定在长时间热退火后可以采用氧化减薄处理，释放长时间热退火过程后残留的热应力，避免在后续处理中出现滑移线(slipline)。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (11)
1.一种SOI结构的半导体硅晶圆制备方法，其特征在于，包括：
步骤一，将半导体硅晶圆置于第一垂直炉管进行长时间热处理；
步骤二，将长时间热处理后的所述半导体硅晶圆放入第二垂直炉管中，进行氧化减薄处理；
步骤三，对氧化减薄后的所述半导体硅晶圆进行快速热退火处理，
其中，在长时间热处理中，先将所述半导体硅晶圆置于纯氩气氛中进行保护，而后在1-n％氩气+n％氢气的混合气氛升温至目标温度后再进行退火阶段，退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，n为不大于10的数值。
2.根据权利要求1所述的半导体硅晶圆制备方法，其特征在于，所述第一垂直炉管与所述第二垂直炉管为同一垂直炉管。
3.根据权利要求1所述的半导体硅晶圆制备方法，其特征在于，所述步骤一中，所述长时间热处理包括：
将半导体硅晶圆装载进入所述第一垂直炉管中，装载温度范围为500℃-800℃，气氛为氩气，保持1min-10min；
将气氛切换为1-n％氩气+n％氢气混合气氛开始升温，升温速率范围为0.5-20℃/min；
升温至目标温度后开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1050℃-1250℃，退火时间范围为1min-120min。
4.根据权利要求3所述的半导体硅晶圆制备方法，其特征在于，所述步骤一中，所述长时间热处理包括：
将半导体硅晶圆装载进入所述第一垂直炉管中，装载温度为650℃，气氛为氩气，保持5min；
将气氛切换为1-n％氩气+n％氢气混合气氛开始升温，升温速率范围为0.5-20℃/min，n小于3；
升温至目标温度开始退火阶段，气氛为1-n％氩气+n％氢气的混合气氛或者纯氩气，目标温度范围为1100℃-1200℃，退火时间范围为30min-60min。
5.根据权利要求1所述的半导体硅晶圆制备方法，其特征在于，所述步骤二中，所述氧化减薄处理包括：
将长时间热处理后的所述半导体硅晶圆根据预设氧化减薄厚度进行氧化，氧化温度范围为800℃-1000℃，时间根据预设氧化减薄厚度来确定，所述氧化形式为干氧氧化或水汽氧化或湿氧氧化；
将氧化后的所述半导体硅晶圆在HF溶液中移除表面氧化层，HF浓度小于20％。
6.根据权利要求1所述的半导体硅晶圆制备方法，其特征在于，所述步骤三中，所述快速热退火处理包括：
将氧化减薄处理后的所述半导体硅晶圆在常压或低压下进行处理，气氛为1-n％氩气+n％氢气混合气氛，n小于3，升温速率范围为30-100℃/s；
升温至目标温度开始退火阶段，气氛保持为升温阶段的1-n％氩气+n％氢气的混合气氛或者切换为纯氩气，目标温度范围为1100℃-1300℃，降温速率范围为30-100℃/s，退火时间范围为1s-120s。
7.根据权利要求6所述的半导体硅晶圆制备方法，其特征在于，当所述快速热退火处理的气压为低压时，压力范围为1mbar-1010mbar。
8.根据权利要求1所述的半导体硅晶圆制备方法，其特征在于，所述方法还包括步骤四，对快速热退火处理后的所述半导体硅晶圆进行第二次氧化减薄处理。
9.根据权利要求8所述的半导体硅晶圆制备方法，其特征在于，所述步骤四包括以下处理：
快速热退火处理阶段结束后，将快速热处理后的所述半导体硅晶圆装载到所述第二垂直炉管中，根据目标厚度进行氧化，氧化温度范围为800℃-1000℃，时间根据目标厚度来确定，所述氧化形式为干氧氧化或水汽氧化或湿氧氧化；
将氧化后的所述半导体硅晶圆在HF溶液中移除表面氧化层，HF浓度小于20％。
10.一种SOI结构的半导体硅晶圆，其特征在于，所述半导体硅晶圆的顶层硅表面粗糙度小于5埃，厚度均匀性在±1％以内。
11.如权利要求10所述的半导体硅晶圆，其特征在于，所述半导体硅晶圆是采用权利要求1～9中任一项所述的方法制备得到的。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111274089.7A CN114334792A (zh) | 2021-10-29 | 2021-10-29 | Soi结构的半导体硅晶圆及其制备方法 |
| US17/586,324 US20230133092A1 (en) | 2021-10-29 | 2022-01-27 | Soi structured semiconductor silicon wafer and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111274089.7A CN114334792A (zh) | 2021-10-29 | 2021-10-29 | Soi结构的半导体硅晶圆及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114334792A true CN114334792A (zh) | 2022-04-12 |
Family
ID=81045235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111274089.7A Pending CN114334792A (zh) | 2021-10-29 | 2021-10-29 | Soi结构的半导体硅晶圆及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230133092A1 (zh) |
| CN (1) | CN114334792A (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110949A (ja) * | 2000-09-28 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| US7883990B2 (en) * | 2007-10-31 | 2011-02-08 | International Business Machines Corporation | High resistivity SOI base wafer using thermally annealed substrate |
| JP5537802B2 (ja) * | 2008-12-26 | 2014-07-02 | ジルトロニック アクチエンゲゼルシャフト | シリコンウエハの製造方法 |
| FR2944645B1 (fr) * | 2009-04-21 | 2011-09-16 | Soitec Silicon On Insulator | Procede d'amincissement d'un substrat silicium sur isolant |
| EP2500933A1 (en) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Multi-layer structures and process for fabricating semiconductor devices |
| EP2686878B1 (en) * | 2011-03-16 | 2016-05-18 | MEMC Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
-
2021
- 2021-10-29 CN CN202111274089.7A patent/CN114334792A/zh active Pending
-
2022
- 2022-01-27 US US17/586,324 patent/US20230133092A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230133092A1 (en) | 2023-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100784581B1 (ko) | 표면 거칠기 감소 방법 | |
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| JP3478141B2 (ja) | シリコンウエーハの熱処理方法及びシリコンウエーハ | |
| JP4820801B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US6903032B2 (en) | Method for preparing a semiconductor wafer surface | |
| EP3104395B1 (en) | Method for manufacturing laminated wafer | |
| KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| JPH08264552A (ja) | シリコンウエーハの製造方法 | |
| CN101978467A (zh) | Soi晶片的制造方法 | |
| US7749910B2 (en) | Method of reducing the surface roughness of a semiconductor wafer | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| JPWO2004075298A1 (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| US20060024908A1 (en) | Method of reducing the surface roughness of a semiconductor wafer | |
| JP2020504439A (ja) | セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス | |
| CN114334792A (zh) | Soi结构的半导体硅晶圆及其制备方法 | |
| JP4619949B2 (ja) | ウェハの表面粗さを改善する方法 | |
| JP5498678B2 (ja) | シリコンウェーハの製造方法 | |
| JP2007527604A (ja) | ウェハの表面粗さを改善する方法 | |
| CN114050123A (zh) | 一种soi晶圆及其最终处理方法 | |
| CN114664657A (zh) | 一种晶圆表面处理方法 | |
| US10134602B2 (en) | Process for smoothing the surface of a structure | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP4442090B2 (ja) | Ｓｏｉ基板の製造方法 | |
| CN114005751A (zh) | 一种soi晶圆的表面处理方法 | |
| JP2002176155A (ja) | 貼り合わせｓｏｉウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |