JP2014507366A - アニールウエハの製造方法 - Google Patents

アニールウエハの製造方法 Download PDF

Info

Publication number
JP2014507366A
JP2014507366A JP2013546641A JP2013546641A JP2014507366A JP 2014507366 A JP2014507366 A JP 2014507366A JP 2013546641 A JP2013546641 A JP 2013546641A JP 2013546641 A JP2013546641 A JP 2013546641A JP 2014507366 A JP2014507366 A JP 2014507366A
Authority
JP
Japan
Prior art keywords
silicon single
single crystal
crystal
nitrogen
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013546641A
Other languages
English (en)
Other versions
JP5678211B2 (ja
Inventor
克彦 中居
正道 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2013546641A priority Critical patent/JP5678211B2/ja
Publication of JP2014507366A publication Critical patent/JP2014507366A/ja
Application granted granted Critical
Publication of JP5678211B2 publication Critical patent/JP5678211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

アニール後の残留ボイド、およびアニールウエハ上に形成した酸化膜のTDDB特性劣化を回避し、シリコン単結晶に含有可能な窒素濃度範囲を拡張することが可能となるアニールウエハの製造方法を提供する。アニールウエハの製造方法では、結晶引上速度Vと結晶成長軸方向の平均温度勾配Gとの比であるV/Gについて、V/Gが0.9×(V/G)crit以上2.5×(V/G)crit以下となるように、および結晶引上炉内の水素分圧を3Pa以上40Pa未満とするように結晶引上条件が制御される。シリコン単結晶は、窒素濃度が5×1014atoms/cm超え6×1015atoms/cm以下、炭素濃度が1×1015atoms/cm以上9×1015atoms/cm以下であり、不純物濃度が5ppma以下の希ガス雰囲気もしくは非酸化性雰囲気中において熱処理する。

Description

本発明は、シリコン単結晶ウエハに高温の熱処理を施すことによって得られるアニールウエハの製造方法に関する。
シリコン単結晶ウエハに高温で熱処理を施すことによって得られるアニールウエハは、半導体デバイス製造用の高品質基板として広く用いられている。
一般に、シリコン単結晶ウエハ中には、ボイド欠陥と呼ばれる欠陥が存在する。ここで、「ボイド欠陥」とは、シリコン融液と結晶との界面で導入された原子レベルの空孔が結晶成長中に凝集してできる欠陥である。この「ボイド欠陥」の中でシリコン単結晶ウエハの表面に露出したものがCOP(Crystal Originated Particle)と呼ばれる。
シリコン単結晶ウエハに例えば1100℃以上の高温での熱処理を施すことで、上述の「ボイド欠陥」が収縮あるいは消滅し、ウエハの表面における欠陥を減少させることができる。また、窒素をシリコン単結晶ウエハに添加することで、「ボイド欠陥」のサイズ自体が小さくなり、熱処理により「ボイド欠陥」が収縮あるいは消滅し易くなる。
他方、シリコン単結晶ウエハ中には、酸素析出物も存在する。「酸素析出物」は、石英製の坩堝からシリコン融液中に混入した酸素が結晶中に飽和濃度より高く溶け込み、上述の熱処理により酸素が凝集することで生成される。ウエハの表面における「酸素析出物」は、上述の熱処理により減少する。窒素をシリコン単結晶ウエハに添加することで、ウエハの内部に「酸素析出物」を生成することができる。
以上のように、シリコン単結晶ウエハに窒素を添加してシリコン単結晶ウエハに高温での熱処理を施すことで、ウエハ表面には数ミクロン程度の厚みの実質的に無欠陥な領域を形成ながら、ウエハ内部には適切な「ボイド欠陥」や「酸素析出物」を残すことができる。つまり、高品質なシリコン単結晶ウエハが得られる。
チョクラルスキー法によるシリコン結晶の引上時の制御パラメーターの1つとして、「V/G」が知られている。ここで、「V(mm/min)」はシリコン結晶の引上速度であり、「G(℃/mm)」はシリコン結晶の成長時の軸方向の温度勾配である。
上記の「V/G」と窒素濃度との関係に注目し、アニール後の酸素析出が十分高く、かつウエハ表面内での酸素析出物の密度が均一であるアニールウエハを得ようとした発明が、特開2007−176732号公報に記載されている。また、高濃度の窒素(5E14atoms/cm以上)を含む場合に、シリコン単結晶ウエハ表面の無欠陥層の厚みを10μm以上確保すべく、シリコン単結晶を引上げる炉内に窒素と水素とを添加し、「V/G」を制御するようにしたアニールウエハの製造方法が、特開2010−155748号公報に記載されている。
他方、「V/G」には着目していないが、育成装置内の雰囲気ガス中に水素原子含有物質の気体を添加し、さらに結晶内に窒素または/および炭素をドープするシリコン単結晶の製造方法が、特開2006−312576号公報に記載されている。また、チョクラルスキー法によりシリコン単結晶を育成する際に、雰囲気中に水素ガスを体積比で3%〜0.1ppm連続的に導入しながら結晶を育成するシリコン単結晶の製造方法が、特開2000−281491号公報に記載されている。
アニールウエハの基板として、窒素がある範囲内にあるような結晶から切り出した基板を用いた場合、アニールウエハの品質に不具合が見られることがわかった。具体的には、窒素濃度が1E15atoms/cm未満(つまり1×1015atoms/cm未満)の場合、アニール後ウエハ表面に残留するボイドの個数が増える。また、窒素濃度が4E15atoms/cmを超えると、アニールウエハに形成される酸化膜の時間依存性絶縁破壊(TDDB)特性が劣化することがわかった。
窒素濃度が1E15atoms/cm未満でアニール後ウエハ表面に残留するボイドの個数が増える原因は、窒素濃度が1E15atoms/cm未満の結晶には従来知られていたサイズ0.2μm程度のボイドよりはるかに大きく(0.5μm以上)、かつ低密度(1E4/cm以下)のボイドが存在し、それらがアニールで十分に消えないためと考えられる。
一方で、窒素濃度が4E15atoms/cmを超えると、アニールウエハに形成した酸化膜のTDDB特性が劣化する原因は、窒素が高い範囲内にある条件で引き上げた結晶には、これまで知られていなかったボイドとは異なるgrown−in欠陥が存在し、それはアニールで消滅しないためと考えられる。
そのため、窒素濃度の範囲が1E15atoms/cm以上4E15atoms/cm以下に制限される。窒素濃度範囲が狭いと、窒素濃度が低い結晶トップ側、および窒素濃度が高い結晶のボトム側が製品ウエハとして使えないため、結晶歩留が低下し、低コストのアニールウエハ製造が困難となる。
特開2007−176732号公報、特開2010−155748号公報、および特開2000−281491号公報の方法では、窒素濃度が1E15atoms/cm未満の結晶から切り出した基板を用いたアニールウエハの残留ボイドが多くなり、かつ窒素濃度が4E15atoms/cmを超える結晶から切り出した基板を用いたアニールウエハのTDDB特性が悪くなる。そのため、窒素濃度の範囲が1E15atoms/cm以上4E15atoms/cm以下に制限される。窒素濃度範囲が狭く制限されるため、結晶歩留が低下し、低コストのアニールウエハ製造が困難となる。
一方、特開2006−312576号公報では、Grown−in欠陥が存在しない条件で結晶を育成することが必要であるが、これは後述する結晶成長パラメーターのV/Gを非常に狭い範囲に限定して結晶を育成する必要がある。このような狭い範囲内で結晶を育成するためには、結晶育成装置に特別な工夫が必要となる(例えば特開2006−312576後方には結晶育成中の結晶外周部の温度勾配を結晶中心の温度勾配より小さくすることが開示されている)が、そのような工夫を行うと結晶育成速度が低下する(たとえば、特開2006−312576号公報によると、引上げ速度は0.3から0.6mm/min程度)。その結果、結晶の生産性が悪化し、アニールが必要でないにもかかわらず、シリコンウエハの製造コストがトータルとして高くなる。さらに、V/Gの範囲を狭い範囲に限定してしまうと、結晶育成の変動によりV/G範囲を外せる結晶部位が多くなるため、結晶歩留の低下を招く。
本発明は、上記のような課題を解決するためになされたものであり、本発明の目的は、アニール後の残留ボイド、およびアニールウエハに形成した酸化膜のTDDB特性劣化を回避し、シリコン単結晶に含有可能な窒素濃度範囲を拡張することが可能となるアニールウエハの製造方法を提供することである。
本発明に係るアニールウエハの製造方法は、チョクラルスキー法により窒素、炭素、水素が添加されたシリコン単結晶を育成する工程と、シリコン単結晶から基板を切り出す工程と、切り出した基板を熱処理する工程とを備える。シリコン単結晶を育成する工程における、チョクラルスキー法によるシリコン単結晶を製造する際の育成条件に関して、結晶引上速度V(mm/min)と結晶成長軸方向の平均温度勾配G(℃/mm)との間の比であるV/Gについて、窒素、水素、炭素をシリコン単結晶に添加しない場合のV/Gを(V/G)critとした場合に、V/Gが0.9×(V/G)crit以上2.5×(V/G)crit以下となるように結晶引上条件を制御する(ただし、Vは引上げ速度[mm/min]、Gは融点から1350℃までの結晶成長軸方向の平均温度勾配[℃/mm]であり、(V/G)critは、窒素、水素、および炭素が添加されていないシリコン単結晶において、I領域とV領域の境界にあたる部分のV/G値である。また、当該V領域は結晶育成中に固液界面から過剰の原子空孔が導入される領域であって、当該I領域は結晶育成中に固液界面から過剰の格子間原子が導入される領域である)。また、結晶引上炉内の水素分圧を3Pa以上40Pa未満とする。シリコン単結晶を育成する工程において育成されたシリコン単結晶は、窒素濃度が5×1014atoms/cm超え6×1015atoms/cm以下、炭素濃度が1×1015atoms/cm以上かつ9×1015atoms/cm以下である、窒素・炭素・水素添加シリコン単結晶である。熱処理する工程では、不純物濃度が5ppma以下の希ガス雰囲気もしくは熱処理後の基板表面に形成される酸化膜の膜厚が2nm以下に抑えられている非酸化雰囲気中において、加熱温度を1150℃以上1250℃以下、加熱時間を10分以上2時間以下という処理条件で熱処理する。
このようにすれば、上記のようにシリコン単結晶を育成する工程においてシリコン単結晶へ添加される炭素の濃度および雰囲気における水素分圧を制御することで、従来より広い範囲の窒素濃度においてシリコン単結晶での不良の発生を抑制できる。つまり、シリコン単結晶のお育成工程において適用可能な窒素濃度の範囲を従来より広げることができる。その結果、シリコン単結晶の育成工程における操業条件の自由度を大きくできるので、結果的にアニールウエハの製造方法における不良の発生確率を低減できる。したがって、不良の発生に伴うアニールウエハの製造コストの増大を抑制できる。
本発明に係るアニールウエハの製造方法によれば、シリコン単結晶を育成する工程における雰囲気の水素分圧およびシリコン単結晶に添加される炭素濃度を制御することにより、シリコン単結晶に含有される窒素濃度について従来より広い範囲においてアニール後の残留ボイド、およびアニールウエハに形成した酸化膜のTDDB特性劣化を抑制できる。
本発明によるアニールウエハの製造方法を説明するためのフローチャートである。 チョクラルスキー法により育成されたシリコン単結晶における窒素濃度と(V/G)/(V/G)critとの関係を示すグラフである。 本発明によるアニールウエハの製造方法を用いて製造されたアニールウエハの模式図である。 図3に示したアニールウエハの表面近傍の欠陥分布を示す断面図である。 本発明によるアニールウエハの製造方法を用いて製造されたアニールウエハの効果を説明するための模式図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付し、その説明は繰返さない。
図1を参照して、本発明の一実施形態であるアニールウエハの製造方法を説明する。
図1を参照して、本発明に係るアニールウエハの製造方法では、まず原料準備工程(S10)を実施する。この工程(S10)では、シリコン単結晶の原料となるシリコンを準備する。準備したシリコンはたとえば多結晶シリコンであってもよい。このようなシリコンを、シリコン単結晶の製造装置である結晶引上炉内の坩堝に投入する。また、形成するシリコン単結晶には窒素と炭素とを添加するため、たとえば原料となるシリコンに窒素および炭素を含有する材料を混合する。たとえば、投入する材料としては、窒素源として窒化膜が表面に形成されたシリコン基板を、また炭素源として炭素粉末を用いることができる。なお、窒素の添加方法として、原料シリコンの溶解中に窒素ガスを雰囲気ガスとして導入するなど、他の方法を用いることもできる。
次に、図1に示すように、チョクラルスキー法により窒素、炭素、水素が添加されたシリコン単結晶を育成する工程であるインゴット形成工程(S20)を実施する。この工程(S20)では、結晶引上炉内の雰囲気を所定の雰囲気に制御するとともに、坩堝内の原料シリコンを溶融してシリコン融液とする。そして、種結晶を当該シリコン融液に接触させてから、シリコン単結晶を成長させながら、当該種結晶および育成されたシリコン単結晶が坩堝から引き上げる。この工程(S20)においてチョクラルスキー法によりシリコン単結晶を製造する際の育成条件に関して、結晶引上速度V(mm/min)と結晶成長軸方向の平均温度勾配G(℃/mm)との比であるV/Gについては、窒素、水素、炭素をシリコン単結晶に添加しない場合のV/Gを(V/G)critとした場合に、V/Gが0.9×(V/G)crit以上2.5×(V/G)crit以下となるように結晶引上条件を制御する。ここで、V/Gが0.9×(V/G)crit未満では、Vが低くなるので生産性が悪くなって好ましくない。また、現実的な引上炉の冷却能力から、V/Gについて2.5×(V/G)crit超を達成するのは難しい。
さらに、結晶引上炉内の水素分圧を3Pa以上40Pa未満とする。ここで、水素分圧が3Pa未満では、アニール後の残留ボイド、およびアニールウエハに形成した酸化膜のTDDB特性劣化を抑制する効果が見られず、水素分圧が40Pa以上の場合は、過剰に導入された水素が原子空孔と結合して新たな巨大ボイドが形成されるため、アニール後の残留ボイドが増加してしまう。
なお、ここで用いる結晶成長装置としては、上記のような操業条件が実施できるものであれば任意の構成の装置を用いることができる。このようにして育成されたシリコン単結晶は、窒素濃度が5×1014atoms/cm超え6×1015atoms/cm以下、炭素濃度が1×1015atoms/cm以上9×1015atoms/cm以下である、窒素・炭素・水素添加シリコン単結晶である。ここで、窒素濃度が5E14(つまり5×1014)atoms/cm未満の場合は、窒素によるボイドサイズ低減効果は十分でないため、アニール後の残留ボイドが増加してしまう。また、窒素濃度が6E15(つまり6×1015)atoms/cmを超えると、窒素が融液内で結晶化してしまい、結晶製造が困難になる。炭素濃度が1×1015atoms/cm以上9×1015atoms/cm以下となるように炭素を添加した場合、それに加えて水素を3Pa以上40Pa未満添加することで、アニール後の残留ボイド、およびアニールウエハに形成した酸化膜のTDDB特性劣化を効果的に抑制することができる。
なお、上述した育成条件を、窒素濃度と(V/G)/(V/G)critとの関係を示すグラフ中に記載すると、図2の線分Gで囲まれた領域となる。なお、図2の横軸は窒素濃度(atoms/cm)であり、縦軸が(V/G)/(V/G)critである。また、図2に示したグラフにおける曲線Aは、OSF(Oxidation induced Stacking Fault)が発生する条件領域であるOSF領域の上限を示す境界線を示す。ここで、OSF領域の評価法としては、たとえば以下のような方法を用いることができる。すなわち、ウエハを1100℃で1時間、水蒸気含有酸素雰囲気中で酸化処理し、フッ酸で酸化膜を除去後ライトエッチ液にて1.5μmエッチングし、表面に発生した楕円状、半月状または棒状のOSFピットを光学顕微鏡で観察した場合に、OSFエッチピットの面積密度[個/cm]が100個/cm以上となる領域をOSF領域とする。
また、図2に示したグラフにおける曲線Bは、結晶育成中に固液界面から過剰な格子間原子が導入される条件領域であるI領域の上限を示す境界線を示す。ここで、I領域の評価法としては、たとえば以下のような方法を用いることができる。すなわち、加熱温度を780℃、加熱時間を3時間、さらに加熱温度を1000℃、加熱時間を16時間とした析出熱処理を施した後のBMD(Bulk Micro Defects)が1×10/cm未満となる領域をI領域とする。
また、図2に示したグラフにおける曲線Cは、結晶育成中に固液界面から過剰な原子空孔が導入される条件領域であるV領域の下限を示す境界線を示す。ここで、V領域の評価法としては、たとえば以下のような方法を用いることができる。すなわち、市販の欠陥評価装置であるレイテックス社製LSTDスキャナ(MO−6)を用いて、対角長が80nm以上の八面体ボイドを測定したときに、ボイドの体積密度が1E5/cm以上の領域をV領域とする。
次に、シリコン単結晶から基板を切り出す工程である基板形成工程(S30)を実施する。この工程(S30)では、上記工程(S20)で得られたシリコン単結晶のインゴットから任意の方法で基板を切り出す。たとえば、インゴットの直胴部の外周を研削することで、当該直胴部の外径をが所定の値とした後、ワイヤソーなどの切断装置を用いてインゴットをスライスする。このようにして得られた基板について、さらに主表面を研磨することで当該主表面について鏡面加工を行う。このようにして、基板を準備する。
次に、切り出した基板を熱処理する工程である後処理工程(S40)を実施する。この工程(S40)では、不純物濃度が5ppma以下の希ガス雰囲気もしくは熱処理後の基板表面に形成される酸化膜の膜厚が2nm以下に抑えられている非酸化性雰囲気中において、加熱温度を1150℃以上1250℃以下、加熱時間を10分以上2時間以下という処理条件で上記基板に対する熱処理を実施する。
このようにすれば、上記のようにシリコン単結晶を育成する工程においてシリコン単結晶へ添加される炭素の濃度および雰囲気における水素分圧を制御することで、従来より広い範囲の窒素濃度においてシリコン単結晶での不良の発生を抑制できる。つまり、シリコン単結晶の育成工程において適用可能な窒素濃度の範囲を従来より広げることができる。その結果、シリコン単結晶の育成工程における操業条件の自由度を大きくできるので、結果的にアニールウエハの製造方法における不良の発生確率を低減できる。したがって、不良の発生に伴うアニールウエハの製造コストの増大を抑制できる。
なお、上述のようにシリコン単結晶を育成する工程である上記工程(S20)において、窒素および炭素はシリコン融液に添加されていることが好ましい。この場合、窒素および炭素を容易にシリコン単結晶に添加することができる。
また、上記アニールウエハの製造方法では、シリコン単結晶を育成する工程である上記工程(S20)において、シリコン単結晶を形成した後に当該シリコン単結晶を冷却するときの1100℃から1000℃までの冷却速度が2.5℃/分以下であってもよい。この場合、上記のように欠陥の発生を抑制しながら窒素濃度の適用可能範囲を確実に広くすることができる。
このようにして、図3および図4に示すアニールウエハ1が得られる。図3および図4に示すように、アニールウエハ1の表面層は実質的に無欠陥層(DZ)2となっている。一方、アニールウエハ1の厚み方向の中央部には、ボイドや酸素析出物3が形成されている。酸素析出物3は、アニールウエハ1を用いてデバイスを形成するときに、重金属などの不純物を吸収することで、ウエハ表面を清浄に保つ効果を発揮する。
より具体的に、図5を参照して説明する。図5は、上記工程(S30)から工程(S40)、およびウエハの表面にデバイスを形成する工程における熱処理後におけるウエハの断面を示した模式図である。図5の最上段には、上記工程(S30)で得られたウエハの断面が模式的に示されている。また、図5の中断には、上記工程(S40)においてアニール処理(熱処理)が実施された後のウエハの断面が模式的に示されている。また、図5の最下段には、当該ウエハの表面に半導体デバイスを形成する工程において熱処理を実施した後のウエハの断面が模式的に示されている。図5に示すように、上記工程(S30)で得られたウエハ11の内部には、ボイド12や酸素析出核13が厚み方向のほぼ全体に形成されている。その後、上記工程(S40)でのアニール処理を行うことにより、図5の中断に示すように、ウエハの表面層においてはボイドや酸素析出核が消滅し、実質的に無欠陥となった無欠陥層2が形成される。一方、ウエハの厚さ方向中央部には、ボイド12や酸素析出核13(あるいは酸素析出物)が存在している。さらに、半導体デバイスを形成する工程における熱処理を実施した後では、図5の最下段に示すようにウエハの厚み方向中央部には酸素析出物3が形成される。この結果、デバイスを形成する工程において、酸素析出物3が上述の不純物を吸収する機能を十分に発揮できる。
以下、本発明の実施例を説明する。なお、本発明は以下に記載する実施例に限定されるものではない。また、以下の実施例は直径200mmの結晶(インゴット)を使用したものであるが、同様の原理は直径300mm以上の結晶にも適用可能である。
(1)結晶製造
本実施例に用いたシリコン単結晶製造装置は、通常のチョクラルスキー法(CZ法)によるシリコン単結晶製造に用いられるもので、一般的な冷却速度を有する引上炉である。なお、本発明を実施する上で、この引上炉の構成や種類については、本発明の育成条件を実施することができるものであれば、特に制限はない。
上記装置を利用して育成されたシリコン単結晶は、伝導型がp型(ボロンドープ)、結晶径が8インチ(200mm)であった。また、当該シリコン単結晶には、窒素、炭素、水素が添加されている。
窒素添加は、シリコン融液中に窒化膜付きシリコン基板を投入することによって行った。水素添加は、引上炉中に水素体積比が3.8%のアルゴンと水素との混合ガスを導入し、炉内の圧力およびアルゴン・水素混合ガスの流量比を変えることで、水素分圧を3〜60Paに制御した。炭素添加は、シリコン融液中に炭素粉を投入することによって行った。なお、シリコン単結晶中の窒素濃度、炭素濃度は後述する方法で評価した。
また、(V/G)/(V/G)critと規定される相対V/G値を次のようにして定義した。
まず、窒素・水素・炭素添加シリコン結晶を引上げた引上炉と同じ構造の引上炉で、窒素、水素および炭素が添加されていない結晶を種主の引上速度Vで引上げた。窒素、水素および炭素が添加されていない結晶からウエハを切り出し、加熱温度を780℃、加熱時間を3時間、さらに加熱温度を1000℃、加熱時間を16時間とした析出熱処理を施した。その後、BMDアナライザーでBMD(Bulk Micro Defect)を測定した。BMDが1×10/cm以上となる領域をVリッチ領域、1×10/cm未満となる領域をIリッチ領域として、Vリッチ領域とIリッチ領域の境界をV−I境界と定義した。この場合、V−I境界位置のV/G値が(V/G)critに相当する。
なお、V/Gの絶対値は、Gの絶対値が分からなければ求めることはできない。しかし、V/Gを(V/G)critで規格化した相対V/Gを定義すれば、相対V/Gが1より大きければVリッチ領域、1より小さければIリッチ領域になると考えることができる。そして、引上速度とV−I境界位置の関係を調べておけば、同じ構造の引上炉を用いて、ある引上速度Vで引上げた結晶の面内の相対V/G値を求めることができる。
ここで、育成中の結晶は外周部の方が冷えやすいので、Gは結晶外周部の方が大きくなる。今回用いたシリコン単結晶製造装置では、結晶外周部のGは、結晶中心部のGの1.4倍以上であった。
評価した結晶の窒素濃度、炭素濃度、V/G最小値(結晶外周部の値)、V/G最大値(結晶の中心部の値)、水素分圧の条件は後述する表1に示すとおり行った。
(2)アニールウエハの作成
上記の方法で育成したそれぞれの単結晶インゴットにおける直胴部の同じ部位をワイヤソーを用いて複数枚切り出し、ミラー加工して作成した基板をシリコン基板(以下、単に基板とも称する)とした。
得られた基板を反応室内が所定温度に保持されたパージ機能(purge function)のついたバッチ式の縦型熱処理炉に投入し、アルゴンガス雰囲気下で加熱温度が1200℃、加熱時間が1時間という条件の高温熱処理を行った(以下、この熱処理後のウエハを「アニールウエハ」とも称する)。なお、高温熱処理後の酸化膜厚は2nm以下であった。
(3)評価方法
[窒素濃度の評価]
窒素濃度は、基板からサンプルを採取し、表面の窒素外方拡散層を除去するために20μmのポリッシュを行った後、二次イオン質量分析器(SIMS)を用いて測定した。また、5×1014atoms/cm以下の窒素濃度のウエハはSIMSで測定できないため、固化率から求めた計算値で代用した。具体的には、固化率から窒素濃度を求めるための計算式は、以下のようなものである。まず、固化率をgとすると、
g=(結晶化したシリコンの質量)/(初期融液質量) (式1)
と規定される。そして、結晶中の窒素濃度は、窒素の偏析係数をkとすると、
(結晶中の窒素濃度)=k×(初期融液の窒素濃度)×(1−g)k−1 (式2)
という式により求めることができる。
[炭素濃度の評価]
炭素濃度は、基板を赤外吸収法により測定し、当該測定データを演算処理することにより求めた。演算に用いた換算係数としてJEITA(電子情報技術産業協会)が公表している値を使った。すなわち、炭素濃度の換算係数は、8.1×1016/cmである。
[残留ボイドの評価]
アニールウエハの残留ボイドは、市販の欠陥評価装置であるレイテックス社製LSTDスキャナ(MO−6)を用いて測定した。このMO−6は可視光レーザーをブリュースター角から照射し、鉛直方向に配置したカメラでp偏光の散乱像を欠陥像として感知する。レーザーは基板表面から5μmまで侵入するので、基板表面から5μmまでの深さにある欠陥が測定できる。測定に際しては検知感度を調節して、対角長が80nm以上の八面体ボイドが測定できるようにした。
[TDDB欠陥密度の評価]
アニールウエハのTDDB欠陥密度は次のように評価した。アニールウエハ面内に264個のポリシリコンゲートMOSを形成し、TDDB(経時的絶縁膜破壊)特性が所定の基準値以下になる不良ポリシリコンゲートMOSの個数Nを求めた。そして、下記の式3に従って、電極面積Aと不良ポリシリコンゲートMOSの個数NとからTDDB特性不良の原因となるTDDB欠陥の密度D(/cm)を以下の式3によって算出した。
D=−ln(1−N/264)/A (式3)
ここで用いたポリシリコンゲートMOSは酸化膜の上にポリシリコン電極を乗せた構造である。酸化膜は、加熱温度が1000℃、加熱雰囲気が乾燥酸素雰囲気という熱酸化処理によりアニールウエハの表面に25nmの厚さで形成した。酸化膜の上に、面積0.5cmのポリシリコン電極を264個形成した。
ポリシリコンゲートMOSのTDDB特性は下記の方法で評価した。ポリシリコンゲートMOSに5mA/cmのストレス電流をかけ続け、酸化膜の電界が判定電界10MV/cm以上となった状態をポリシリコンゲートMOSの破壊と判定した。ポリシリコンゲートMOSの破壊が起きた時間にストレス電流を乗じることで、酸化膜の透過荷電量Qbd(C/cm)を算出した。Qbdが4C/cm以下になったポリシリコンゲートMOSを不良と判定した。
(4)評価結果
以下の表1に評価結果を示す。
表1からわかるように、本発明の実施例1〜5の結果から、水素分圧が3Pa以上40Pa以下であって、炭素濃度が1×1015atoms/cm以上9×1015atoms/cm以下の場合は、窒素濃度が5×l014atoms/cm超え6×1015atoms/cm以下の範囲において、残留ボイドが2000個/ウエハ以下、かつTDDB欠陥密度が0.3/cm以下と良好な結果が得られた。
以上のように本発明の実施形態および実施例について説明を行なったが、今回開示した実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲および均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (3)

  1. チョクラルスキー法により窒素、炭素、水素が添加されたシリコン単結晶を育成する工程と、
    前記シリコン単結晶から基板を切り出す工程と、
    前記切り出した基板を熱処理する工程とを備え、
    前記シリコン単結晶を育成する工程における、チョクラルスキー法によりシリコン単結晶を製造する際の育成条件に関して、
    結晶引上速度V(mm/min)と結晶成長軸方向の平均温度勾配G(℃/mm)との比であるV/Gについて、窒素、水素、炭素を前記シリコン単結晶に添加しない場合のV/Gを(V/G)critとした場合に、V/Gが0.9×(V/G)crit以上2.5×(V/G)crit以下となるように結晶引上条件を制御するとともに、
    (ただし、Vは引上げ速度[mm/min]、Gは融点から1350℃までの結晶成長軸方向の平均温度勾配[℃/mm]であり、前記(V/G)critは、窒素、水素、および炭素が添加されていないシリコン単結晶において、I領域とV領域の境界にあたる部分のV/G値であり、前記V領域は結晶育成中に固液界面から過剰の原子空孔が導入される領域、前記I領域は結晶育成中に固液界面から過剰の格子間原子が導入される領域である)
    結晶引上炉内の水素分圧を3Pa以上40Pa未満とし、
    前記シリコン単結晶を育成する工程において育成された前記シリコン単結晶は、窒素濃度が5×1014atoms/cm超え6×1015atoms/cm以下、炭素濃度が1×1015atoms/cm以上9×1015atoms/cm以下である、窒素・炭素・水素添加シリコン単結晶であり、
    前記熱処理する工程では、不純物濃度が5ppma以下の希ガス雰囲気もしくは熱処理後の前記基板表面に形成される酸化膜の膜厚が2nm以下に抑えられている非酸化性雰囲気において、加熱温度を1150℃以上1250℃以下、加熱時間を10分以上かつ2時間以下という処理条件で熱処理する、アニールウエハの製造方法。
  2. 前記シリコン単結晶を育成する工程において、前記窒素および炭素はシリコン融液中に添加されている、請求項1に記載のアニールウエハの製造方法。
  3. 前記シリコン単結晶を育成する前記工程において、1100℃から1000℃までの冷却速度が2.5℃/min以下である、請求項1または2に記載のアニールウエハの製造方法。
JP2013546641A 2010-12-29 2011-12-05 アニールウエハの製造方法 Active JP5678211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013546641A JP5678211B2 (ja) 2010-12-29 2011-12-05 アニールウエハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010294539 2010-12-29
JP2010294539A JP2012142455A (ja) 2010-12-29 2010-12-29 アニールウエハの製造方法
PCT/EP2011/071736 WO2012089441A1 (en) 2010-12-29 2011-12-05 Method of manufacturing annealed wafer
JP2013546641A JP5678211B2 (ja) 2010-12-29 2011-12-05 アニールウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2014507366A true JP2014507366A (ja) 2014-03-27
JP5678211B2 JP5678211B2 (ja) 2015-02-25

Family

ID=45349474

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010294539A Pending JP2012142455A (ja) 2010-12-29 2010-12-29 アニールウエハの製造方法
JP2013546641A Active JP5678211B2 (ja) 2010-12-29 2011-12-05 アニールウエハの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010294539A Pending JP2012142455A (ja) 2010-12-29 2010-12-29 アニールウエハの製造方法

Country Status (8)

Country Link
US (1) US8835284B2 (ja)
EP (1) EP2659032B1 (ja)
JP (2) JP2012142455A (ja)
KR (1) KR101532154B1 (ja)
CN (1) CN103237930B (ja)
MY (1) MY164264A (ja)
SG (1) SG191177A1 (ja)
WO (1) WO2012089441A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111337A (ja) * 2014-10-09 2016-06-20 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
JP6142054B1 (ja) * 2016-03-03 2017-06-07 上海新昇半導體科技有限公司 単結晶シリコンを成長させる方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
FR3055563B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de leur duree de vie volumique
DE102020120933A1 (de) * 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2007186376A (ja) * 2006-01-12 2007-07-26 Siltronic Ag エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010155748A (ja) * 2008-12-26 2010-07-15 Siltronic Ag アニ―ルウェハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049847B2 (ja) * 1997-07-23 2008-02-20 シルトロニック・ジャパン株式会社 シリコン単結晶およびその製造方法
JP4460671B2 (ja) 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP4151474B2 (ja) 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5121139B2 (ja) 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
US20070144879A1 (en) * 2005-12-27 2007-06-28 Brown Frederick J Current interrupter for a power network
DE102007005346B4 (de) * 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2007186376A (ja) * 2006-01-12 2007-07-26 Siltronic Ag エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010155748A (ja) * 2008-12-26 2010-07-15 Siltronic Ag アニ―ルウェハの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111337A (ja) * 2014-10-09 2016-06-20 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
US9728395B2 (en) 2014-10-09 2017-08-08 Infineon Technologies Ag Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen
US10014400B2 (en) 2014-10-09 2018-07-03 Infineon Technologies Ag Semiconductor device having a defined oxygen concentration
JP6142054B1 (ja) * 2016-03-03 2017-06-07 上海新昇半導體科技有限公司 単結晶シリコンを成長させる方法
JP2017154962A (ja) * 2016-03-03 2017-09-07 上海新昇半導體科技有限公司 単結晶シリコンを成長させる方法

Also Published As

Publication number Publication date
US8835284B2 (en) 2014-09-16
EP2659032B1 (en) 2015-02-11
US20130273719A1 (en) 2013-10-17
KR20130099216A (ko) 2013-09-05
KR101532154B1 (ko) 2015-06-26
CN103237930A (zh) 2013-08-07
JP5678211B2 (ja) 2015-02-25
MY164264A (en) 2017-11-30
WO2012089441A1 (en) 2012-07-05
CN103237930B (zh) 2015-10-21
JP2012142455A (ja) 2012-07-26
EP2659032A1 (en) 2013-11-06
SG191177A1 (en) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
US8382894B2 (en) Process for the preparation of silicon wafer with reduced slip and warpage
JP5537802B2 (ja) シリコンウエハの製造方法
JP5121139B2 (ja) アニールウエハの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
TWI428481B (zh) 矽晶圓及其製造方法
EP1551058B1 (en) Annealed wafer manufacturing method
JP5678211B2 (ja) アニールウエハの製造方法
TW201527610A (zh) 矽晶圓及其製造方法
JP5572569B2 (ja) シリコン基板の製造方法及びシリコン基板
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150105

R150 Certificate of patent or registration of utility model

Ref document number: 5678211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250