TW201527610A - 矽晶圓及其製造方法 - Google Patents

矽晶圓及其製造方法 Download PDF

Info

Publication number
TW201527610A
TW201527610A TW104100006A TW104100006A TW201527610A TW 201527610 A TW201527610 A TW 201527610A TW 104100006 A TW104100006 A TW 104100006A TW 104100006 A TW104100006 A TW 104100006A TW 201527610 A TW201527610 A TW 201527610A
Authority
TW
Taiwan
Prior art keywords
wafer
oxygen concentration
heat treatment
region
treatment step
Prior art date
Application number
TW104100006A
Other languages
English (en)
Other versions
TWI548785B (zh
Inventor
Takashi Nakayama
Takeo Katoh
Kazumi Tanabe
Shigeru Umeno
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201527610A publication Critical patent/TW201527610A/zh
Application granted granted Critical
Publication of TWI548785B publication Critical patent/TWI548785B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/10—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

所述矽晶圓的製造方法包括：第一熱處理步驟，在氧化性氣體環境中對矽晶圓進行RTP處理；在矽晶圓中將氧濃度因第一熱處理步驟而增加的區域除去的步驟；第二熱處理步驟，在實施所述除去步驟後，在氮化性氣體環境中、或Ar氣體環境中對矽晶圓進行RTP處理；在實施第二熱處理步驟後，在矽晶圓中，將氧濃度因第二熱處理步驟而減少的區域除去的步驟。藉由所述方法，可製造如OSF核或存在於PV區域的氧析出核的潛在性缺陷消失或降低，並且具有去疵部位的矽晶圓。

Description

矽晶圓及其製造方法
本發明是有關於一種藉由直拉法培育、可較佳地用於半導體裝置的基板等的矽晶圓及其製造方法。
用作半導體裝置的基板的矽晶圓是自通常藉由直拉法(Czochralski method，以下亦稱為「CZ法」)培育的單晶矽錠切出，經由研磨等步驟而製造。CZ法是使晶種浸漬於石英坩堝內的熔融的矽中進行提拉，培育單晶的方法。藉由所述方法培育的結晶通常包含稱為原生缺陷(grown-in defects)的結晶缺陷。
若將單晶矽的提拉速度設為V、將剛提拉後的單晶內的成長方向的溫度梯度設為G，則導入至晶矽的原生缺陷的種類依存於V/G。
圖1為經提拉的單晶的縱剖面圖，是示意性表示缺陷分佈與V/G的關係的一例的圖。所述溫度梯度G由於CZ爐的熱區結構的熱特性而視為大致固定，因此可藉由調整提拉速度V來控制V/G。另外，所述圖是示意性表示將一邊緩慢地降低V/G一邊成長的單晶沿著結晶的中心軸切斷，在其剖面附著Cu，在熱處理 後藉由X射線形貌(topography)法觀察的結果的圖(其後所示的圖2亦藉由相同的方法製作)。圖1所示的缺陷分佈是在特定條件下培育單晶時的缺陷分佈，缺陷分佈(各缺陷區域的邊界)根據熱區的形狀、磁場的有無等而變化。
圖1中，晶源粒子(Crystal Originated Particle，COP)區域是在單晶培育時存在作為缺少應構成晶格的原子的空孔的凝聚體(微小空隙)的COP的區域，位錯簇區域是存在作為在晶格間被過量吸取的晶格間矽的凝聚體的位錯簇的區域。在COP區域中越接近氧化感應疊層缺陷(Oxidation Induced Stacking Fault，OSF)區域，則COP的大小變得越小。
原生缺陷會對半導體裝置的特性造成不良影響。例如，在矽晶圓上形成金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor-Field Effect Transistor，MOS-FET)時，為了形成閘極氧化膜，而將晶圓表面熱氧化。此時，若存在於表面附近的COP被氧化膜吸取，則會使半導體元件的閘極氧化物完整性(Gate Oxide Integrity，GOI)特性劣化。另外，位錯簇亦成為裝置的特性不良的原因。因此，進行了用以獲得不包含所述原生缺陷的矽晶圓的研究開發。
如圖1所示般，在V/G大(提拉速度大)時，空孔變得過量而COP導入至單晶內，在V/G小(提拉速度小)時，晶格間矽變得過量而容易產生位錯簇。在單晶矽的培育時，為了提高生產性，通常提高提拉速度而增大V/G，因此由經提拉的單晶而得 的晶圓包含COP。
不包含COP及位錯簇、整體包含無缺陷區域的單晶，藉由恰當地控制單晶矽的提拉速度V與剛提拉後的單晶內的成長方向的溫度梯度G的比(V/G)進行結晶提拉而製造。即，在圖1中，以進入V/G相當於A的位置的值與相當於B的位置的值之間的方式，控制提拉裝置，藉此可排除COP、及位錯簇導入至結晶內。
圖2為示意性例示經提拉的單晶矽的橫剖面的圖。圖2是表示自將V/G控制為相當於圖1所記載的C的位置的值而培育的單晶切出的晶圓的圖。如圖2所示般，晶圓的中心部具有OSF區域，其外側依序存在PV區域及PI區域。
所述區域夾於形成有作為空孔的凝聚體的COP的區域、與形成有作為晶格間矽的凝聚體的位錯簇的區域之間，空孔的數量與晶格間矽的數量平衡而成為聚體容易消失的無缺陷區域。PV區域是接近產生COP的區域，且空孔型點缺陷佔優勢的無缺陷區域，PI區域是與產生位錯簇的區域鄰接，且晶格間矽型點缺陷佔優勢的無缺陷區域。
然而，如此，即便是包含不含COP及位錯簇的無缺陷區域的晶圓，亦並非完全無缺陷晶圓。OSF區域雖然是無缺陷區域，但與產生COP的區域鄰接，在生長(as-grown)狀態下包含板狀氧析出物(OSF核)。在將晶圓於高溫(通常為1000℃~1200℃)下進行熱氧化處理時，OSF核作為OSF(Oxidation Induced Stacking Fault)而凸顯化。
另外，PV區域在生長狀態下包含氧析出核，在實施低溫及高溫(例如為800℃及1000℃)的2階段的熱處理時，在PV區域容易產生氧析出物。另外，PI區域是在生長狀態下幾乎不含氧析出核，即便實施熱處理亦難以產生氧析出物的區域。
所述的OSF區域及PV區域所存在的缺陷是在特定條件下接受熱處理等時凸顯化的缺陷。但是，極微小的COP、以及在生長狀態下未顯現的OSF區域及PV區域所存在的缺陷，對裝置的良率造成的影響無法忽視。例如熟知，在所述高溫下熱氧化時所產生的OSF在晶圓的表面生成、成長時，成為洩漏電流的原因，並使裝置特性劣化。另外，若PV區域所含的氧析出核在裝置的製造製程中的熱處理過程中生成氧析出物，並殘留於構成裝置的元件的活性層，則有裝置產生洩漏電流的擔憂。
因此，在矽晶圓中，重要的是減少形成裝置的表層部的原生缺陷(包含氧化矽)。
專利文獻1揭示單晶矽晶圓的製造方法，所述製造方法是將直徑方向的整個面除去氧化膜後，在氮化性氣體環境、Ar氣體環境、或所述混合氣體環境下進行急速熱處理，所述氧化膜是將N區域(空孔型點缺陷、及晶格間矽型點缺陷的過與不足少的區域)的單晶矽晶圓在氧化性氣體環境下進行急速熱處理，並藉由所述氧化性氣體環境下的急速熱處理而形成。藉此，可製造無COP、OSF密度低、且主體部具有主體微缺陷(Bulk Micro Defect， BMD)的矽晶圓。
BMD是半導體基板中所含的氧析出核成長而成者，發揮出作為吸取重金屬的去疵部位(gettering site)的功能。在半導體裝置的製造步驟中，藉由BMD捕捉重金屬，而在矽晶圓中可避免裝置形成區域被重金屬污染而使裝置的特性劣化。
本發明者等人藉由實驗來驗證利用專利文獻1所記載的製造方法，會在晶圓上產生何種缺陷。所述製造方法中的「在氧化性氣體環境下的急速熱處理」的條件設為1250℃×10秒鐘。藉由所述製造方法可確認到能使OSF缺陷非活性化。
但是，若對實施了此種處理的晶圓實施反應性離子蝕刻(Reactive Ion Etching：RIE)，則作為蝕刻面上的突起觀察到為OSF區域的板狀氧析出物(OSF核)、及PV區域的氧析出核、且具有9nm以上的大小者(以下稱為「包含氧化矽的原生缺陷」)。即，藉由1250℃×10秒鐘的氧化熱處理，而判明無法消除包含氧化矽的原生缺陷。因此，此種晶圓有在裝置步驟(裝置製造製程)中的熱處理過程等中缺陷凸顯化，而對裝置的特性造成不良影響的擔憂，而無法應對今後的裝置的微細化。
若進一步提高氧化熱處理的溫度，則OSF核、及PV區域的氧析出核可消失至晶圓內部為止，但在晶圓的表面附近殘存包含氧化矽的原生缺陷(參照專利文獻2)。
另外，藉由導入氧氣，而有如下的擔憂：藉由裝置步驟中的低溫(例如為400℃~500℃)下的熱處理，而產生氧濃度增 加的區域且容易產生氧施體的區域，並使所述區域的電阻率發生變動。若電阻變動，則有裝置的運作電壓偏移而產生運作不良的擔憂。特別是，在近年的裝置製造步驟中，由於微細化的進展，而熱處理的低溫、短時間化取得進展，藉由裝置步驟中的熱處理而初始的氧濃度分佈難以變化，並且表層氧濃度變動的影響凸顯化的可能性進一步增加。
而且，在專利文獻1的製造方法中，藉由在「在氧化性氣體環境下的急速熱處理」後所實施的「在氮化性氣體環境、Ar氣體環境、或所述的混合氣體環境下的急速熱處理」，而氧向外擴散，晶圓最表層的氧濃度降低。若氧濃度降低，則所述部分的機械強度降低(參照專利文獻3)。
如以上所述般，在專利文獻1所記載的製造方法中，可產生因產生氧濃度增加及減少的區域引起的各種問題。
專利文獻2中揭示：「包括在氧化性氣體環境中對矽晶圓進行1250℃以上、10秒鐘以上的快速熱退火(Rapid Thermal Annealing，RTA)處理的熱處理步驟，以及將RTA處理後的晶圓的表層部附近的包含氧化矽的原生缺陷區域除去的步驟的矽晶圓的製造方法」。藉由所述方法而進行：「可製造不含COP、及位錯簇，如在生長狀態下未凸顯化的OSF核、及PV區域所存在的氧析出核般的缺陷消失或降低的矽晶圓」。
但是，若藉由所述方法對晶圓進一步實施既定的處理，則無法形成BMD，無法在可產生重金屬污染的環境下使用。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-207991號公報
[專利文獻2]日本專利特開2010-267846號公報
[專利文獻3]日本專利特開2009-170656號公報
本發明的目的是提供一種可解決因氧濃度的增加或減少引起的所述問題，並且在裝置步驟中對重金屬具有吸收能力的矽晶圓、及其製造方法。
本發明的主旨是下述(1)的矽晶圓、以及下述(2)及(3)的矽晶圓的製造方法。
(1)一種矽晶圓，其在深度方向的氧濃度的變動率的絕對值小於10%，在自表面至至少2μm為止的深度區域的表層部，包含氧化矽的原生缺陷的密度為1×106/cm3以下，主體部的氧析出物密度為1×108/cm3以上。
在以下的說明中，只要無特別說明，關於矽晶圓的「氧濃度」是指「晶格間氧濃度」。
在本發明中，「氧濃度的變動率」以氧濃度因熱處理而變動的最表層部的氧濃度的平均值(以下稱為「最表層氧濃度平均值」)、 與關於氧濃度實質上不因熱處理而變動的主體部的一部分的氧濃度的平均值(以下稱為「主體氧濃度平均值」)的對比進行定義。「最表層部」、及「主體部」具體而言，分別設為「自表面至1μm為止的深度區域(表面、與距表面為1μm的深度位置之間的區域)」、及「較距表面為10μm的深度位置深的區域」。但是，在藉由二次離子質譜法(Secondary-Ion Mass Spectrometry，SIMS)實際測定氧濃度時，對於表面、與距表面小於0.2μm的深度位置之間的區域，無法準確地測定，因此將距表面為0.2μm的深度位置與距表面為1μm的深度位置之間的區域設為最表層部。氧濃度的變動率具體以如下述方式進行定義。
氧濃度的變動率=(最表層氧濃度平均值-主體氧濃度平均值)/主體氧濃度平均值×100(%)
(2)一種矽晶圓的製造方法，其包括：培育步驟，藉由直拉法培育不含COP及位錯簇的單晶矽錠；切出步驟，自所述單晶矽錠切出矽晶圓；第一熱處理步驟，在氧化性氣體環境中在超過1250℃的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧化膜除去步驟，將在所述第一熱處理步驟中形成於所述矽晶圓的表面的氧化膜除去；第二熱處理步驟，在實施了所述氧化膜除去步驟後，在氮化 性氣體環境中、或Ar氣體環境中、在1100℃以上的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧濃度變動區域除去步驟，在實施了所述第二熱處理步驟後，在所述矽晶圓中，將氧濃度因所述第一熱處理步驟及第二熱處理步驟而變動的區域除去。
(3)一種矽晶圓的製造方法，其包括：培育步驟，藉由直拉法培育不含COP及位錯簇的單晶矽錠；切出步驟，自所述單晶矽錠切出矽晶圓；第一熱處理步驟，在氧化性氣體環境中在超過1250℃的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧濃度增加區域除去步驟，在所述矽晶圓中，將在氧濃度因所述第一熱處理步驟而增加的區域除去；第二熱處理步驟，在實施了所述氧濃度增加區域除去步驟後，在氮化性氣體環境中、或Ar氣體環境中、在1100℃以上的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧濃度減少區域除去步驟，在實施了所述第二熱處理步驟後，在所述矽晶圓中，將氧濃度因所述第二熱處理步驟而減少的區域除去。
根據本發明的矽晶圓，藉由在深度方向的氧濃度的變動率的絕對值小於10%，而在氧濃度高的部分中，亦可藉由裝置步驟中的低溫熱處理，而不產生電阻值的變動成為問題的程度的氧 施體。另外，在氧濃度低的部分中，亦可提高所述晶圓的強度。而且，藉由在深度方向的氧濃度的變動率小，而本發明的矽晶圓可應對裝置步驟中的各種熱處理條件。
藉由在自表面至至少2μm為止的深度區域的表層部，包含氧化矽的原生缺陷密度為1×106/cm3以下，而可使形成於包含所述表層部的區域的裝置的特性變得良好，並且亦可應對裝置的微細化。
藉由主體部的氧析出物密度為1×108/cm3以上，而在裝置步驟中，可產生對重金屬的充分的吸收效果。
藉由本發明的矽晶圓的製造方法，而可製造本發明的矽晶圓。
圖1是示意性表示經提拉的單晶矽中的缺陷分佈與V/G的關係的一例的縱剖面圖。
圖2是示意性例示經提拉的單晶矽的橫剖面的圖。
圖3是表示實施包括氧化膜除去步驟、及氧濃度變動區域除去步驟的本發明的矽晶圓的製造方法時的晶圓的氧濃度分佈的變化的圖。
圖4是表示實施包括氧濃度增加區域除去步驟、及氧濃度減少區域除去步驟的本發明的矽晶圓的製造方法時的晶圓的氧濃度分佈的變化的圖。
圖5是本發明的實施例的矽晶圓的氧濃度分佈。
本發明的矽晶圓的特徵在於：在深度方向的氧濃度的變動率的絕對值小於10%，在自表面至至少2μm為止的深度區域的表層部，包含氧化矽的原生缺陷密度為1×106/cm3以下，主體部的氧析出物密度為1×108/cm3以上。
藉由在深度方向的氧濃度的變動率的絕對值小於10%，而在氧濃度高的部分，亦可藉由裝置步驟中的低溫熱處理，而不產生電阻值的變動成為問題的程度的氧施體。因此，裝置的運作電壓可不因電阻值的變動而偏移。另外，藉由在深度方向的氧濃度的變動率的絕對值小於10%，而在氧濃度低的部分，亦可提高所述晶圓的強度。
而且，每家裝置廠商、並且每種最終裝置製品，裝置熱製程均不同。因此，若矽晶圓的深度方向的氧濃度變動，則裝置熱製程對特性的影響難以預測。在本發明的矽晶圓中，藉由在深度方向的氧濃度的變動率的絕對值小於10%，而容易預測此種影響。
為了充分獲得所述效果，在深度方向的氧濃度的變動率的絕對值理想為小於5%。
在自表面至2μm為止的深度區域的表層部，藉由包含氧化矽的原生缺陷密度為1×106/cm3以下，而可使形成於包含所述表層部的區域的裝置的特性變得良好，並且亦可應對裝置的微細化。
為了即便將裝置形成至更深的區域，亦可獲得與所述效果相同的效果，所述表層部(包含氧化矽的原生缺陷密度為1×106/cm3以下的區域)，理想為設為自表面至5μm為止的深度區域，更理想為設為自表面至10μm為止的深度區域。所述表層部的深度區域理想為在裝置中以包含形成空乏層的區域的方式進行設定。
藉由主體部的氧析出物(BMD)密度為1×108/cm3以上，而所述晶圓在裝置步驟中具有對重金屬的充分的吸收能力。主體部的氧析出物密度能以如下方式進行測定。首先，對矽晶圓進行評價用熱處理。作為評價用熱處理，可設為進行800℃×4小時的熱處理、以及其後續的1000℃×16小時的熱處理的二階段熱處理。然後，將所述矽晶圓劈開，在室溫下進行2分鐘射哥(Secco)蝕刻。用於射哥蝕刻的蝕刻液對氧析出物(BMD)具有選擇性。並且，藉由光學顯微鏡觀察實施了所述處理的劈開面，並測定蝕刻坑的密度。可將所述密度設為氧析出物密度。
在本發明的矽晶圓中，氧濃度理想為設為8×1017/cm3~14×1017/cm3。藉此，可在成為裝置活性區域的表層部抑制原生缺陷，且可在保持表層部的強度的基礎上，將氧施體的產生抑制在最小限度，且為了捕獲重金屬雜質而可在主體部形成充分量的BMD。
本發明的矽晶圓的製造方法可製造所述本發明的矽晶圓，並具有下述(A)或(B)的特徵。
(A)包括：培育步驟，藉由直拉法而培育不含COP及位錯簇的單晶矽錠；切出步驟，自所述單晶矽錠切出矽晶圓；第一熱處理步驟，在氧化性氣體環境中在超過1250℃的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧化膜除去步驟，將在所述第一熱處理步驟中形成於所述矽晶圓的表面的氧化膜除去；第二熱處理步驟，在實施了所述氧化膜除去步驟後，在氮化性氣體環境中、或Ar氣體環境中、在1100℃以上的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧濃度變動區域除去步驟，在實施了所述第二熱處理步驟後，在所述矽晶圓中，將氧濃度因所述第一熱處理步驟及第二熱處理步驟而變動的區域除去。
(B)包括：培育步驟，藉由直拉法而培育不含COP及位錯簇的單晶矽錠；切出步驟，自所述單晶矽錠切出矽晶圓；第一熱處理步驟，在氧化性氣體環境中在超過1250℃的溫度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧濃度增加區域除去步驟，在所述矽晶圓中，將氧濃度因所述第一熱處理步驟而增加的區域除去；第二熱處理步驟，在實施了所述氧濃度增加區域除去步驟後，在氮化性氣體環境中、或Ar氣體環境中、在1100℃以上的溫 度下，對所述矽晶圓進行保持1秒鐘以上的RTP處理；氧濃度減少區域除去步驟，在實施了所述第二熱處理步驟後，在所述矽晶圓中，將氧濃度因所述第二熱處理步驟而減少的區域除去。
以下，對各步驟進行詳細地說明。
(a)單晶矽錠的培育步驟
單晶矽錠的培育步驟是藉由CZ法培育單晶矽錠的步驟。在培育中，理想為使用具備熱區結構的單晶提拉裝置，所述熱區結構以獲得剛提拉後的單晶的成長方向的恰當的溫度梯度的方式構成。此時，藉由以恰當的提拉速度進行結晶培育，而可控制結晶缺陷。關於藉由溫度梯度、及提拉速度控制結晶缺陷的具體的方法，例如可採用所述專利文獻2中所揭示的方法。
(b)矽晶圓的切出步驟
矽晶圓的切出步驟是自所述單晶矽錠切出矽晶圓的步驟。在所述步驟中，通常，錠(ingot)根據其電阻而分為幾個塊(block)，切斷成所述每塊後，經過切片、包裝、化學蝕刻、鏡面研磨等其他處理而成為晶圓。任一種處理只要依據先前所進行的方法即可。
(c)第一熱處理步驟
第一熱處理步驟是在氧化性氣體環境中、在超過1250℃的溫度下，對藉由所述切出步驟切出的所述矽晶圓進行保持1秒鐘以上的RTP處理的步驟。
在氧化性氣體環境中進行所述RTP處理的原因是，使如 OSF區域所存在的板狀氧析出物(OSF核)、及PV區域所存在的氧析出核的缺陷消失或降低。以下說明RTP處理的作用效果。
通常，藉由CZ法培育的單晶矽包含1018atoms/cm3左右的氧作為雜質。所述氧在矽的熔點附近固溶於晶矽中，具體而言，存在於矽的晶格間，但在自單晶矽切出且為室溫附近的溫度的晶圓中，氧的一部分以氧化矽(SiO2)析出，而形成如OSF核、或PV區域的氧析出核般的結晶缺陷。
若在氧化性氣體環境中對所述晶圓實施RTP處理，則晶圓內部的結晶缺陷中的氧化矽因構成其的氧原子移動至晶格內而消失。在氧化矽消失後殘留空孔。由於在氧化性氣體環境中進行RTP處理，因此自晶圓的表面側注入晶格間矽，而填埋所述空孔。所述一系列過程作為溶解(固溶)現象而識別。其結果，如OSF核、或PV區域的氧析出核般的包含氧化矽的原生缺陷消失或降低。在包含極微小的COP等COP時，所述亦消失或降低。
作為氧化性氣體環境，例如可採用包含選自由O2、O3、及H2O(水蒸氣)所組成的組群的1種以上的氣體的氣體環境。為了提高結晶缺陷中的SiO2的除去效果，氧化性氣體環境理想為選自由O2、O3、及H2O所組成的組群的1種以上設為100%。但並不限定於此，氧化性氣體環境例如亦可為選自由O2、O3、及H2O所組成的組群的1種以上與惰性氣體的混合氣體的氣體環境。
在超過1250℃的溫度下進行RTP處理的原因是，在處理溫度為1250℃以下時，所述結晶缺陷的消失除去或降低效果不 充分。若RTP處理溫度超過矽的熔點(1410℃)，則晶圓熔融，因此處理溫度的上限理想為設為1400℃。處理溫度亦可為1400℃以下，若溫度過高，則容易在晶圓中導入滑移位錯，另外，對裝置的負載大，因此溫度的上限理想為設為1350℃。
將在所述處理溫度(超過1250℃的溫度)下的保持時間設為1秒鐘以上的原因是，若小於1秒鐘，則結晶缺陷的除去效果不充分。處理時間的上限亦取決於處理溫度，但就降低滑移產生的觀點而言，理想為設為60秒鐘。
另外，所述RTP處理時的升降溫速度設定在10℃/秒鐘~300℃/秒鐘的範圍內。在升降溫速度小於10℃/秒鐘時，生產性明顯降低，300℃/秒鐘為現在的RTP裝置的加熱極限。為了抑制晶圓的滑移產生，並確保溫度控制的再現性，升降溫速度更理想為抑制在150℃/秒鐘以內。RTP處理理想為使用可急速進行升溫、降溫的燈退火爐。藉由使用燈退火爐，而可在不對晶圓提供過大的熱量的情況下進行處理。
(d)氧化膜除去步驟
氧化膜除去步驟是將在第一熱處理步驟中形成於矽晶圓的表面的氧化膜除去的步驟。由於第一熱處理步驟在氧化性氣體環境中實施，因此在矽晶圓的表面附近的區域氧濃度增加。此種區域包括：晶圓最表層的氧化膜、以及較氧化膜為下層、且氧固溶於矽的結晶或以析出的氧化物存在的區域。所述中，藉由本步驟除去的是氧化膜。
與氧濃度因實施第一熱處理步驟而增加的整個區域相比，氧化膜極薄。因此，所述整個區域的厚度不會因實施氧化膜除去步驟而發生實質性變化。
氧化膜例如可藉由氫氟酸(HF)水溶液進行蝕刻而除去。
(e)氧濃度增加區域除去步驟
氧濃度增加區域除去步驟是在矽晶圓中，將氧濃度因第一熱處理步驟而增加的區域(以下稱為「氧濃度增加區域」)除去的步驟。本步驟中，將包括氧化膜的整個氧濃度增加區域除去。
藉由除去氧濃度增加區域，而晶圓的殘餘的部分在晶圓的深度方向的氧濃度大致固定。在晶圓的表面附近，將何種範圍的區域視作氧濃度因第一熱處理步驟而增加，能以如下方式進行確定：在晶圓的殘餘的部分，深度方向的氧濃度的變動率(最表層部(表面與距表面為1μm的深度位置之間的區域)的氧濃度相對於氧濃度實質上未變動的主體部(較距表面為10μm的深度位置深的區域)的氧濃度的變動率)的絕對值例如小於10%(根據需要，例如小於5%)。
氧濃度增加區域的氧化膜可藉由與所述氧化膜除去步驟相同的方法而除去。
氧濃度增加區域藉由機械加工或化學反應而除去。只要為不對晶圓的平坦度造成影響，充分地減少加工損傷，而可除去所述區域的方法，則任一種方法均可應用。作為機械加工，可採 用研削加工、研磨加工等。就使加工損傷為最小限度的觀點而言，理想為採用研磨加工。另外，作為化學反應，可採用酸蝕刻、鹼蝕刻等。另外，亦可將機械加工與化學反應組合。
(f)第二熱處理步驟
第二熱處理步驟是在實施了氧化膜除去步驟、或氧濃度增加區域除去步驟後，在氮化性氣體環境中、或Ar氣體環境中、在1100℃以上的溫度下，對矽晶圓進行保持1秒鐘以上的RTP處理的步驟。
藉由所述步驟而形成BMD核。若處理溫度小於1100℃，則無法以充分高的密度形成BMD核。處理溫度越為高溫，則越會形成高密度的BMD核，因此適於捕獲重金屬雜質。另一方面，若處理溫度超過1300℃，則存在以下情況：在第一熱處理步驟中擴散至表層的晶格間氧，會在晶圓中擴散至更深位置為止，其後的氧濃度變動區域除去步驟中的除去區域的寬度變寬，此時，會使生產性降低。另外，若處理溫度超過1300℃，則在表層2μm的區域中，產生氧析出物，在裝置步驟中，若在所述區域形成氧化膜，則所述氧化膜的絕緣耐壓變低。因此，處理溫度的上限理想為設為1300℃。
作為氮化性氣體環境，例如可採用包含選自由氮氣(N2)、及氨氣(NH3)所組成的組群的1種以上的氣體的氣體環境。氮化性氣體環境亦可為選自由N2、及NH3所組成的組群的1種以上為100%，還可為選自由N2、及NH3所組成的組群的1種 以上與惰性氣體(例如Ar)的混合氣體的氣體環境。
第二熱處理步驟的降溫速度例如設為10℃/秒鐘以上，更理想為設為50℃/秒鐘以上。藉此可提高BMD密度。若降溫速度小於10℃/秒鐘，則無法有效率地形成BMD核。
(g)氧濃度變動區域除去步驟
氧濃度變動區域除去步驟是對實施了氧化膜除去步驟(未實施氧濃度增加區域除去步驟)的矽晶圓，實施第二熱處理步驟後，在矽晶圓中，將氧濃度因第一熱處理步驟及第二熱處理步驟而變動的區域(以下稱為「氧濃度變動區域」)除去的步驟。
藉由實施第一熱處理步驟，而晶圓的表面附近的氧濃度增加。另一方面，藉由實施第二熱處理步驟，而晶圓的表面附近的氧濃度減少。如此，藉由實施第一熱處理步驟及第二熱處理步驟，而與實施第一熱處理步驟前相比，產生氧濃度變動的區域。藉由本步驟而除去此種區域。
藉由除去氧濃度變動區域，而晶圓的殘餘的部分在晶圓的深度方向的氧濃度大致固定。在晶圓的表面附近，將何種範圍的區域視作氧濃度因第一熱處理步驟及第二熱處理步驟而變動，能以如下方式進行確定：晶圓的殘餘的部分的氧濃度的變動率的絕對值小於10%，更理想為小於5%。
氧濃度變動區域的除去可藉由機械研磨而實施。
藉由實施第二熱處理步驟，而在晶圓的最表層部產生氧濃度比晶圓的深部降低的區域。此種區域的機械強度降低，藉由實施 氧濃度變動區域除去步驟，而可將晶圓的殘餘的部分的機械強度維持為與熱處理前同等的水準。
(h)氧濃度減少區域除去步驟
氧濃度減少區域除去步驟是在對實施了氧濃度增加區域除去步驟的矽晶圓實施了第二熱處理步驟後，在矽晶圓中，將氧濃度因第二熱處理步驟而減少的區域(以下稱為「氧濃度減少區域」)除去的步驟。第二熱處理步驟由於在氮化性氣體環境中、或Ar氣體環境中實施，因此藉由實施第二熱處理步驟，而晶圓的表面附近的氧濃度減少。
如上所述般，在實施了氧濃度增加區域除去步驟後，實施第二熱處理步驟前，在晶圓的深度方向的氧濃度大致固定。因此，藉由除去氧濃度減少區域而晶圓的殘餘的部分的氧濃度的在晶圓的深度方向大致固定。在晶圓的表面附近，將何種範圍的區域視作氧濃度因第二熱處理步驟而減少，能以如下方式進行確定：晶圓的殘餘的部分的氧濃度的變動率小於10%，更理想為小於5%。
氧濃度減少區域的除去可藉由機械研磨而實施。
藉由實施第二熱處理步驟而產生的氧濃度降低的區域，有機械強度降低的情況。此種區域藉由實施氧濃度減少區域除去步驟而除去，因此晶圓的殘餘的部分的機械強度高。
圖3是表示實施本發明的矽晶圓的製造方法且具有所述(A)的特徵的方法時的晶圓的氧濃度分佈的變化的圖。圖3中， 橫軸表示距晶圓的表面的深度，縱軸表示氧濃度。參照圖3，對實施具有所述(A)的特徵的本發明的矽晶圓的製造方法時的氧濃度分佈(距表面的深度與氧濃度的關係)的變化進行說明。
在切出步驟實施後、且第一熱處理步驟實施前，氧濃度在晶圓的深度方向大致固定(氧濃度的變動率的絕對值小於10%，理想為小於5%)，例如為1×1018atoms/cm3左右。藉由例如在O2氣體環境中在1350℃×10秒鐘的條件下實施第一熱處理步驟，而氧自矽晶圓的表面導入至晶圓內，如圖3以曲線(實線)L1表示般，晶圓的表面附近的氧濃度增加。
在本發明的製造方法中，然後除去氧化膜(氧化膜除去步驟)。氧化膜的厚度為100Å~300Å，與藉由實施第一熱處理步驟而氧濃度增加的整個區域的厚度的3μm~10μm相比，而極薄。因此，即便除去氧化膜，所述整個區域的厚度實質上亦無變化。
繼而，藉由例如在NH3及Ar的混合氣體的氣體環境中、在1150℃×10秒鐘的條件下實施第二熱處理步驟，而如圖3以曲線(虛線)L2表示般，晶圓的表面附近的氧濃度降低。在晶圓的最表層部，產生氧濃度較實施第一熱處理步驟前降低的區域。在比第一熱處理步驟低的溫度下實施了第二熱處理步驟時，氧濃度因第二熱處理步驟而減少的區域的厚度，與氧濃度因第一熱處理步驟而增加的區域的厚度相比變薄。因此，氧濃度變動區域的厚度實質上與氧濃度增加區域的厚度相等。在比第一熱處理步驟高的溫度下實施了第二熱處理步驟時，在第一熱處理步驟中擴散的 晶格間氧會更深地擴散，因此氧濃度增加區域較第一熱處理步驟實施後的厚度變厚。
繼而，除去氧濃度變動區域(圖3中較以點劃線P1表示的深度位置淺的區域)(氧濃度變動區域除去步驟)。藉此，晶圓的殘餘的部分的氧濃度在晶圓的深度方向大致固定。晶圓表層部的除去厚度(在晶圓表層部，應除去的區域的厚度)，可藉由下述(i)~(iii)的任一種方法而預先確定。
(i)進行如下實驗：改變除去厚度而進行晶圓表層部的除去，並測定晶圓的其餘部分的氧濃度變動率。
(ii)根據第一熱處理步驟及第二熱處理步驟的熱分佈(包括升降溫分佈)，計算氧的深度方向分佈，並求出氧濃度變動區域的厚度。
(iii)根據第一熱處理步驟及第二熱處理步驟各自的最高溫度、及在所述溫度下的保持時間，計算氧的擴散長度，並求出氧濃度變動區域的厚度(簡易地進行所述(ii)的計算者)。
圖3的曲線L2的氧濃度分佈藉由所述(ii)的方法而確定。
圖4是表示實施本發明的矽晶圓的製造方法且具有所述(B)的特徵的方法時的晶圓的氧濃度分佈的變化的圖。在圖4中，橫軸表示距晶圓的表面的深度，縱軸表示氧濃度。參照圖4，對實施具有所述(B)的特徵的本發明的矽晶圓的製造方法時的氧濃度分佈進行說明。
在切出步驟實施後、且第一熱處理步驟實施前，氧濃度 在晶圓的深度方向大致固定(氧濃度的變動率的絕對值小於10%，理想為小於5%)。藉由例如在O2氣體環境中、在1350℃×10秒鐘的條件下實施第一熱處理步驟，而氧自矽晶圓的表面導入至晶圓內，如圖4中以曲線(實線)L3表示般，晶圓的表面附近的氧濃度增加。
在本發明的製造方法中，然後除去氧濃度增加區域(圖4中較以點劃線P2表示的深度位置淺的深度區域)(氧濃度增加區域除去步驟)。藉此，晶圓的殘餘的部分的氧濃度在晶圓的深度方向大致固定(例如變動小於10%)。晶圓的除去厚度可藉由下述(iv)~(vi)的任一種方法而預先確定。
(iv)進行如下的實驗：改變除去厚度而進行晶圓表層部的除去，並測定晶圓的其餘部分的氧濃度變動率。
(v)根據第一熱處理步驟的熱分佈(包括升降溫分佈)，計算氧的深度方向分佈，並求出氧濃度增加區域的厚度。
(vi)根據第一熱處理步驟的最高溫度、及在所述溫度下的保持時間，計算氧的擴散長度，並求出氧濃度增加區域的厚度(簡易地進行所述(v)的計算者)。
圖4的曲線L3的氧濃度分佈藉由所述(v)的方法而確定。
繼而，藉由例如在NH3及Ar的混合氣體的氣體環境中、在1150℃×10秒鐘的條件下，實施第二熱處理步驟，而如圖4中以曲線(虛線)L4表示般，晶圓的表面附近的氧濃度降低。藉由已除去氧濃度因第一熱處理步驟而增加的區域，而在實施第二熱 處理步驟後，氧濃度高於實施第一熱處理步驟之前的區域實質上不存在。
繼而，將氧濃度減少區域(圖4中，以點劃線P2表示的深度位置(表面)與以點劃線P3表示的深度位置之間的區域)除去(氧濃度減少區域除去步驟)。藉此，晶圓的殘餘的部分的氧濃度在晶圓的深度方向大致固定。晶圓的除去厚度可藉由下述(vii)~(ix)的任一種方法而預先確定。
(vii)進行如下的實驗：改變除去厚度進行晶圓表層部的除去，並測定晶圓的其餘部分的氧濃度變動率。
(viii)根據第二熱處理步驟的熱分佈(包括升降溫分佈)，計算氧的深度方向分佈，並求出氧濃度減少區域的厚度。
(ix)根據第二熱處理步驟的最高溫度、及在所述溫度下的保持時間，計算氧的擴散長度，並求出氧濃度減少區域的厚度(簡易地進行所述(viii)的計算者)。
圖4的曲線L4的氧濃度分佈藉由所述(viii)的方法而確定。
在氧濃度變動區域除去步驟、氧濃度增加區域除去步驟、及氧濃度減少區域除去步驟中，為了提高生產性，理想為只要除去後的殘餘的部分的氧濃度的變動進入容許的水準，則儘可能減少晶圓的除去量，並縮短所述除去步驟所需要的時間。
若使第二熱處理步驟中的處理溫度相同，而將BMD評價用熱處理後的BMD密度分佈的最大值進行比較，則在藉由具有所述(A)的特徵的製造方法而得的晶圓中，例如成為6.1×109/cm3， 相對於此，在藉由具有所述(B)的特徵的製造方法而得的晶圓中，例如成為1.2×1010/cm3。即，與具有所述(A)的特徵的製造方法相比，藉由具有所述(B)的特徵的製造方法可獲得BMD密度高的晶圓。在需要進一步提高BMD密度時、或在較裝置活性區域近的位置需要接近吸收時，若使用具有所述(B)的特徵的製造方法，則更有效。
藉由本發明的矽晶圓的製造方法，而可製造本發明的所述矽晶圓。
[實施例]
<實施例A>
藉由具有所述(A)的特徵的本發明的製造方法，在表1的實施例1、實施例2所示的條件下製造矽晶圓，並調查晶圓的深度方向的氧濃度分佈、及包含氧化矽的原生缺陷的密度。晶圓的製造條件如以下所述。
首先，將藉由CZ法而培育的單晶矽錠進行切片，而獲得晶圓。所得的晶圓是包含不含COP及位錯簇的無缺陷區域，且包含OSF(C-OSF3)缺陷的晶圓。準備氧濃度不同的2種晶圓作為晶圓。氧濃度是一個晶圓(以下稱為「晶圓A」)為9.9×1017atoms/cm3，另一個晶圓(以下稱為「晶圓B」)為12.1×1017atoms/cm3。對所述2種晶圓分別實施了以下的步驟。
將所述晶圓進行包裝，進行倒角加工後，將表面研削後，進行用以除去應變的蝕刻。
在O2 100%氣體環境中、在1325℃×10秒鐘下，對所述晶圓實施RTA處理，作為第一熱處理步驟。藉由所述處理而形成的氧化膜厚為173Å。作為氧化膜除去步驟，藉由使用氫氟酸水溶液的蝕刻除去所述氧化膜。
繼而，在氮化性氣體環境中，具體而言將NH3與Ar分別以3slm(Standard Liter/minute，每分鐘標準立升)、及17slm的流量流動，並在1175℃×10秒鐘下，對所述晶圓實施RTA處理，作為第二熱處理步驟。此時，升溫速度設為50℃/秒鐘，降溫速度設為70℃/秒鐘。改變降溫速度後，確認到BMD密度發生變化。具體而言，使降溫速度小於10℃/秒鐘後，BMD密度降低。
然後，作為氧濃度變動區域除去步驟，藉由兩面研磨、及單面研磨除去氧濃度因第一熱處理步驟及第二熱處理步驟而變動的區域。藉由將所除去的區域的厚度設為6μm以上，而可實質上完全除去氧濃度變動的區域。
圖5表示如此而得的晶圓的氧濃度分佈。氧濃度藉由SIMS進行測定。氧濃度在深度方向大致固定，其變動率的絕對值小於10%。
更詳細而言，對晶圓A進行處理而得者，在距表面為0.1μm~1.0μm的深度區域(最表層部)，氧濃度的平均值為1.0×1018atoms/cm3，距表面為10μm以上深的區域(主體部)的氧濃度的平均值為9.9×1017atoms/cm3。因此，因對晶圓A進行處理引起的氧濃度的變動率(最表層氧濃度平均值-主體氧濃度平均 值)/主體氧濃度平均值×100(%))為1%。
對晶圓B進行處理而得者，在距表面為0.1μm~1.0μm的深度區域，氧濃度的平均值為1.22×1018atoms/cm3，距表面為10μm以上深的區域的氧濃度的平均值為1.21×1018atoms/cm3。因此，因對晶圓B進行處理引起的氧濃度的變動率為0.8%。
在相對於作為所述第一熱處理步驟的RTA處理條件的1325℃×10秒鐘，而熱處理溫度高時，或熱處理時間長時，藉由使所除去的區域的厚度更厚(大於6μm)，而可實質上完全除去氧濃度變動的區域。
對藉由以上處理而得的晶圓進行評價，結果在自晶圓的表面至5μm為止的表層區域，包含氧化矽的原生缺陷的密度為檢測極限(1×105/cm3)以下。另外，對所述晶圓進行作為評價用熱處理的在3% O2/97% N2的氣體環境下進行800℃×4小時熱處理，繼而在N2氣體環境下進行1000℃×16小時熱處理。關於所述評價用熱處理後的晶圓整個面的BMD密度，在對晶圓A進行處理而得者時為約6×109/cm3，在對晶圓B進行處理而得者時為約6×1010/cm3。藉由時依性介電崩潰(Time Dependent Dielectric Breakdown，TZDB)試驗對GOI特性進行評價，結果為100%，為良好。
改變所除去的區域的厚度，在各情況下，藉由反應性離子蝕刻調查在晶圓表面凸顯化的「包含氧化矽的原生缺陷」的有無。其結果是，在無法實質完全除去氧濃度變動的區域的情況下， 包含氧化矽的原生缺陷殘存(為1×105/cm3以上)的情況多。
例如關於晶圓A，在將藉由所述研磨步驟除去的區域的厚度設為2μm時，包含氧化矽的原生缺陷的密度為4.5×106/cm3。另外，此時距表面為0.1μm~1.0μm的深度區域的氧濃度的平均值為14.1×1017atoms/cm3，與距表面為10μm以上深的區域的氧濃度相比變高。
另外，在實施第二熱處理步驟後不進行研磨的情況下，不僅無法降低包含氧化矽的原生缺陷，而且由於第二熱處理步驟中的氮化的影響，而GOI特性劣化。
根據所述調查可確認到，即便進行在氧化性氣體環境下的熱處理、及在氮化性氣體環境下的熱處理，亦可藉由選擇適當的研磨量，而使晶圓的深度方向的氧濃度大致固定，並且可大幅降低包含氧化矽的原生缺陷。
<實施例B>
作為本發明的實施例，在表1的實施例3、實施例4、實施例5所示的條件下，製作矽晶圓。並且，作為不符合本發明條件的製造方法，在表1的比較例1所示的條件下，製作矽晶圓。
作為實施處理的對象的晶圓(原材料晶圓)，根據所含的結晶缺陷，設為包含PV區域、及PI區域者(PV/PI混合)，或包含OSF區域、PV區域、及PI區域者(OSF/PV/PI混合)。另外，原材料晶圓設為氧濃度(晶格間氧濃度Oi)為9.60×1017atoms/cm3者、9.90×1017atoms/cm3者、1.21×1018atoms/cm3者、或1.35×1018atoms/cm3者。
表1的「除去1」表示在第一熱處理步驟實施後除去晶圓表層部的步驟，實施了所述步驟者在「除去1」的欄中記載所述步驟中的除去厚度。但是，即便是將「除去1」設為「無」者，亦在進行氧化膜的除去後，實施第二熱處理步驟。表1的「除去2」表示在第二熱處理步驟實施後除去晶圓表層部的步驟，在「除去2」的欄中記載所述步驟中的除去厚度。
表1中，作為所得的晶圓的評價結果，表示(a)自表面至5μm為止的深度區域的表層部中的包含氧化矽的原生缺陷的密度的最大值(原生缺陷密度(最大值))、(b)主體部的氧析出物密度的最大值(BMD密度(最大值))、及(c)氧濃度的變動率的絕對值(表面氧濃度變化率(絕對值))。
根據所述結果可知，藉由根據第一熱處理步驟及第二熱處理步驟中的處理溫度而選擇除去1及除去2中的恰當的除去厚度，而獲得原生缺陷密度為1×105/cm3(檢測極限；D.L.)以下， 且表面氧濃度變化率小於10%的晶圓。另外可知，藉由恰當選擇處理條件，而即便是原材料晶圓包含OSF區域者，亦可使原生缺陷密度為1×106/cm3以下。
[產業上之可利用性]
本發明的矽晶圓由於包含氧化矽的原生缺陷極少，因此在用作半導體裝置的基板時，無造成裝置的特性不良等不良影響的擔憂。另外，所述晶圓具有對在裝置步驟中吸取重金屬為充分的密度的BMD。因此，所述晶圓適合於裝置的基板等。因此，本發明可廣泛地用於矽晶圓及半導體裝置的製造。

Claims (8)

  1. 一種矽晶圓，其在深度方向的氧濃度的變動率的絕對值小於10%，在自表面至至少2μm為止的深度區域的表層部，包含氧化矽的原生缺陷的密度為1×106/cm3以下，主體部的氧析出物密度為1×108/cm3以上。
  2. 如申請專利範圍第1項所述之矽晶圓，其中在深度方向的氧濃度的變動率小於5%。
  3. 如申請專利範圍第1項所述之矽晶圓，其中氧濃度為8×1017/cm3~14×1017/cm3。
  4. 一種矽晶圓的製造方法，其包括：培育步驟，藉由直拉法培育不含晶源粒子(COP)及位錯簇的單晶矽錠；切出步驟，自所述單晶矽錠切出矽晶圓；第一熱處理步驟，在氧化性氣體環境中在超過1250℃的溫度下，對所述矽晶圓進行保持1秒鐘以上的快速熱退火(RTP)處理；氧化膜除去步驟，將在所述第一熱處理步驟中形成於所述矽晶圓的表面的氧化膜除去；第二熱處理步驟，在實施了所述氧化膜除去步驟後，在氮化性氣體環境中、或氬氣(Ar)氣體環境中、在1100℃以上的溫度下，對所述矽晶圓進行保持1秒鐘以上的快速熱退火處理；氧濃度變動區域除去步驟，在實施了所述第二熱處理步驟 後，在所述矽晶圓中，將氧濃度因所述第一熱處理步驟及所述第二熱處理步驟而變動的區域除去。
  5. 一種矽晶圓的製造方法，其包括：培育步驟，藉由直拉法培育不含晶源粒子及位錯簇的單晶矽錠；切出步驟，自所述單晶矽錠切出矽晶圓；第一熱處理步驟，在氧化性氣體環境中在超過1250℃的溫度下，對所述矽晶圓進行保持1秒鐘以上的快速熱退火處理；氧濃度增加區域除去步驟，在所述矽晶圓中，將氧濃度因所述第一熱處理步驟而增加的區域除去；第二熱處理步驟，在實施了所述氧濃度增加區域除去步驟後，在氮化性氣體環境中、或Ar氣體環境中、在1100℃以上的溫度下，對所述矽晶圓進行保持1秒鐘以上的快速熱退火處理；氧濃度減少區域除去步驟，在實施了所述第二熱處理步驟後，在所述矽晶圓中，將氧濃度因所述第二熱處理步驟而減少的區域除去。
  6. 如申請專利範圍第4項或第5項所述之矽晶圓的製造方法，其中所述第一熱處理步驟在包含選自由O2、O3、及H2O所組成的組群的1種以上的氣體環境中實施。
  7. 如申請專利範圍第4項或第5項所述之矽晶圓的製造方法，其中所述第二熱處理步驟中的保持溫度低於所述第一熱處理步驟中的保持溫度。
  8. 如申請專利範圍第4項或第5項所述之矽晶圓的製造方法，其中所述第二熱處理步驟的降溫速度為10℃/秒鐘以上。
TW104100006A 2014-01-14 2015-01-05 矽晶圓及其製造方法 TWI548785B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/000128 WO2015107562A1 (ja) 2014-01-14 2014-01-14 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
TW201527610A true TW201527610A (zh) 2015-07-16
TWI548785B TWI548785B (zh) 2016-09-11

Family

ID=53542494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100006A TWI548785B (zh) 2014-01-14 2015-01-05 矽晶圓及其製造方法

Country Status (7)

Country Link
US (1) US10177008B2 (zh)
JP (1) JP6115651B2 (zh)
KR (1) KR101822479B1 (zh)
CN (1) CN105900219B (zh)
DE (1) DE112014006165B4 (zh)
TW (1) TWI548785B (zh)
WO (1) WO2015107562A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751028B (zh) * 2020-02-14 2021-12-21 日商環球晶圓日本股份有限公司 單晶矽的製造方法
TWI836802B (zh) * 2021-12-17 2024-03-21 日商Ｓｕｍｃｏ股份有限公司 矽晶圓及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10526728B2 (en) * 2014-06-02 2020-01-07 Sumco Corporation Silicon wafer and method for manufacturing same
JP6317700B2 (ja) * 2015-04-01 2018-04-25 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
JP6981750B2 (ja) * 2016-12-21 2021-12-17 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP7342789B2 (ja) * 2020-05-28 2023-09-12 株式会社Sumco シリコンウェーハおよびシリコンウェーハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5239155B2 (ja) 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP2008166516A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5251137B2 (ja) 2008-01-16 2013-07-31 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハおよびその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5583053B2 (ja) * 2011-02-28 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
TWI523107B (zh) 2011-09-27 2016-02-21 環球晶圓日本股份有限公司 矽晶圓之熱處理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751028B (zh) * 2020-02-14 2021-12-21 日商環球晶圓日本股份有限公司 單晶矽的製造方法
TWI836802B (zh) * 2021-12-17 2024-03-21 日商Ｓｕｍｃｏ股份有限公司 矽晶圓及其製造方法

Also Published As

Publication number Publication date
JPWO2015107562A1 (ja) 2017-03-23
WO2015107562A1 (ja) 2015-07-23
DE112014006165T5 (de) 2016-10-06
JP6115651B2 (ja) 2017-04-19
CN105900219B (zh) 2019-04-26
CN105900219A (zh) 2016-08-24
TWI548785B (zh) 2016-09-11
KR20170013199A (ko) 2017-02-06
KR101822479B1 (ko) 2018-01-26
US20160322233A1 (en) 2016-11-03
DE112014006165B4 (de) 2023-02-09
US10177008B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
TWI548785B (zh) 矽晶圓及其製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
US8231852B2 (en) Silicon wafer and method for producing the same
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP2010040587A (ja) シリコンウェーハの製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003002785A (ja) 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
JP5678211B2 (ja) アニールウエハの製造方法
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
CN106048732A (zh) 硅晶片的制造方法
JP2001284362A (ja) シリコンウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP5434239B2 (ja) シリコンウェーハの製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法
JP2005272239A (ja) シリコン単結晶基板の製造方法