KR20170013199A - 실리콘 웨이퍼 및 그의 제조 방법 - Google Patents

실리콘 웨이퍼 및 그의 제조 방법 Download PDF

Info

Publication number
KR20170013199A
KR20170013199A KR1020167022111A KR20167022111A KR20170013199A KR 20170013199 A KR20170013199 A KR 20170013199A KR 1020167022111 A KR1020167022111 A KR 1020167022111A KR 20167022111 A KR20167022111 A KR 20167022111A KR 20170013199 A KR20170013199 A KR 20170013199A
Authority
KR
South Korea
Prior art keywords
oxygen concentration
heat treatment
region
wafer
silicon wafer
Prior art date
Application number
KR1020167022111A
Other languages
English (en)
Other versions
KR101822479B1 (ko
Inventor
타카시 나카야마
타케오 가토
카즈미 다나베
시게루 우메노
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20170013199A publication Critical patent/KR20170013199A/ko
Application granted granted Critical
Publication of KR101822479B1 publication Critical patent/KR101822479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/10—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

이 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 RTP 처리를 행하는 제1 열처리 공정과, 실리콘 웨이퍼에 있어서, 제1 열처리 공정에서 산소 농도가 증가한 영역을 제거하는 공정과, 이 제거 공정을 실시한 후, 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, RTP 처리를 행하는 제2 열처리 공정과, 제2 열처리 공정을 실시한 후, 실리콘 웨이퍼에 있어서, 제2 열처리 공정에 의해 산소 농도가 감소한 영역을 제거하는 공정을 갖는다. 이 방법에 의해, OSF핵이나 PV 영역에 존재하는 산소 석출핵과 같은 잠재적인 결함이 소멸 또는 저감되어 있음과 함께, 게터링 사이트를 갖는 실리콘 웨이퍼를 제조할 수 있다.

Description

실리콘 웨이퍼 및 그의 제조 방법{SILICON WAFER AND METHOD FOR PRODUCING SAME}
본 발명은, 초크랄스키법(Czochralski method)에 의해 육성되고, 반도체 디바이스의 기판 등에 적합하게 사용되는 실리콘 웨이퍼 및 그의 제조 방법에 관한 것이다.
반도체 디바이스의 기판으로서 이용되는 실리콘 웨이퍼는, 일반적으로 초크랄스키법(이하, 「CZ법」이라고도 함)에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내어지고, 연마 등의 공정을 거쳐 제조된다. CZ법은, 석영도가니 내의 용융한 실리콘에 종결정을 침지시키고 인상하여, 단결정을 육성하는 방법이다. 이 방법에 의해 육성된 결정에는, grown-in 결함이라고 칭해지는 결정 결함이, 통상 포함된다.
실리콘 단결정의 인상 속도를 V, 인상 직후의 단결정 내의 성장 방향의 온도 구배를 G라고 하면, 실리콘 결정에 도입되는 grown-in 결함의 종류는, V/G에 의존한다.
도 1은, 인상된 단결정의 종단면도로, 결함 분포와 V/G의 관계의 일 예를 개략적으로 나타내는 도면이다. 상기의 온도 구배 G는 CZ로(furnace)의 핫 존(hot zone) 구조의 열적 특성에 의해 대체로 일정하게 간주되기 때문에, 인상 속도 V를 조정함으로써 V/G를 제어할 수 있다. 또한, 이 도면은, V/G를 서서히 저하시키면서 성장시킨 단결정을, 결정의 중심축을 따라 절단하고, 그 단면에 Cu를 부착시켜, 열처리 후 X선 토포그래피법(X-ray topography)으로 관찰한 결과를 개략적으로 나타낸 도면이다(나중에 나타내는 도 2도 동일한 수법으로 작성했다). 도 1에 나타내는 결함 분포는, 특정의 조건에서 단결정을 육성했을 때의 것으로, 핫 존의 형상, 자장의 유무 등에 의해, 결함 분포(각 결함 영역의 경계)는 변화한다.
도 1에 있어서, COP(Crystal Originated Particle) 영역은, 단결정 육성시에 결정 격자를 구성해야 하는 원자가 결여된 공공(void)의 응집체(미소(微小) 보이드)인 COP가 존재하는 영역이고, 전위 클러스터 영역은 격자 간에 과잉으로 취입된 격자 간 실리콘의 응집체인 전위 클러스터가 존재하는 영역이다. COP 영역에 있어서 OSF 영역에 가까워질수록, COP의 크기는, 작아진다.
grown-in 결함은, 반도체 디바이스의 특성에 악영향을 준다. 예를 들면, 실리콘 웨이퍼에, MOS-FET를 형성하는 경우, 게이트 산화막을 형성하기 위해, 웨이퍼 표면이 열산화된다. 이 때에, 표면 근방에 존재하는 COP가 산화막에 취입되면, 반도체 소자의 GOI(Gate Oxide Integrity) 특성을 열화시킨다. 또한, 전위 클러스터도 디바이스의 특성 불량의 원인이 된다. 그 때문에, 이들 grown-in 결함이 포함되지 않는 실리콘 웨이퍼를 얻기 위한 연구 개발이 되어 왔다.
도 1에 나타내는 바와 같이, V/G가 큰(인상 속도가 큰) 경우는, 공공이 과잉이 되어 COP가 단결정 내에 도입되고, V/G가 작은(인상 속도가 작은) 경우는, 격자 간 실리콘이 과잉이 되어 전위 클러스터가 발생하기 쉬워진다. 실리콘 단결정의 육성에 있어서는, 생산성을 높게 하기 위해, 통상은, 인상 속도를 크게 하고, V/G를 크게 하기 때문에, 인상된 단결정으로부터 얻어지는 웨이퍼에는 COP가 포함되게 된다.
COP 및 전위 클러스터가 포함되지 않는, 전체가 무결함 영역으로 이루어지는 단결정은, 실리콘 단결정의 인상 속도 V와 인상 직후의 단결정 내의 성장 방향의 온도 구배 G의 비(V/G)를 적정하게 제어하여 결정 인상을 행함으로써 제조되고 있다. 즉, 도 1에 있어서, V/G가 A의 위치에 상당하는 값과 B의 위치에 상당하는 값의 사이에 들어가도록, 인상 장치를 제어함으로써, COP 및, 전위 클러스터의 결정 내로의 도입을 배제할 수 있다.
도 2는, 인상된 실리콘 단결정의 횡단면을 개략적으로 예시한 도면이다. V/G를, 도 1에 기재한 C의 위치에 상당하는 값으로 제어하여 육성된 단결정으로부터 잘라내어진 웨이퍼를 나타낸 것이다. 도 2에 나타내는 바와 같이, 웨이퍼의 중심부에 OSF 영역이 있고, 그 외측에 PV 영역 및 PI 영역이 순서대로 존재하고 있다.
이들 영역은, 공공의 응집체인 COP가 형성되는 영역과, 격자 간 실리콘의 응집체인 전위 클러스터가 형성되는 영역의 사이에 끼워져 있고, 공공의 수와 격자 간 실리콘의 수가 균형하여 합체 소멸하기 쉬운 무결함 영역으로 되어 있다. PV 영역은, COP가 발생하는 영역에 가깝고, 공공형(void type) 점(spot)결함이 우세한 무결함 영역이고, PI 영역은 전위 클러스터가 발생하는 영역에 인접하고, 격자 간 실리콘형 점결함이 우세한 무결함 영역이다.
그러나, 이와 같이, COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 웨이퍼라도, 완전한 무결함 웨이퍼라는 것은 아니다. OSF 영역은, 무결함 영역이지만, COP가 발생하는 영역에 인접하고 있고, as-grown 상태에서 판 형상 산소 석출물(OSF핵)을 포함하고 있다. 웨이퍼를 고온(일반적으로는 1000℃ 내지 1200℃)에서 열산화 처리했을 경우에, OSF핵은, OSF(Oxidation Induced Stacking Fault)로서 현재화(顯在化)해 버린다.
또한, PV 영역은, as-grown 상태에서 산소 석출핵을 포함하고 있고, 저온 및 고온(예를 들면, 800℃ 및 1000℃)의 2단계의 열처리를 행했을 경우에, PV 영역에는, 산소 석출물이 발생하기 쉽다. 또한, PI 영역은, as-grown 상태에서 거의 산소 석출핵을 포함하고 있지 않고, 열처리를 행해도 산소 석출물이 발생하기 어려운 영역이다.
상기의 OSF 영역 및 PV 영역에 존재하는 결함은, 특정의 조건에서 열처리 등을 받았을 경우에 현재화하는 결함이다. 그러나, 극미소의 COP, 그리고 as-grown 상태에서는 나타나 있지 않은 OSF 영역 및 PV 영역에 존재하는 결함이 디바이스의 수율에 미치는 영향을 무시할 수 없게 되고 있다. 예를 들면, 상기의 고온에서 열산화했을 경우에 발생하는 OSF가 웨이퍼의 표면에 생성하고, 성장했을 경우에는, 리크 전류(leak current)의 원인이 되어 디바이스 특성을 열화시키는 것은 잘 알려져 있다. 또한, PV 영역에 포함되어 있는 산소 석출핵이 디바이스의 제조 프로세스에서의 열처리 과정에서 산소 석출물을 생성하고, 디바이스를 구성하는 소자의 활성층에 남아 버리면, 디바이스에 리크 전류가 발생할 우려가 있다.
이 때문에, 실리콘 웨이퍼에 있어서, 디바이스가 형성되는 표층부의 grown-in 결함(산화 실리콘을 포함함)이 적게 되어 있는 것이 중요하다.
특허문헌 1에는, 실리콘 단결정 웨이퍼의 제조 방법으로서, 지름 방향의 전면(全面)이 N 영역(공공형 점결함 및, 격자 간 실리콘형 점결함의 과부족이 적은 영역)의 실리콘 단결정 웨이퍼를 산화성 분위기하에서 급속 열처리하고, 당해 산화성 분위기하의 급속 열처리로 형성된 산화막을 제거하고 나서, 질화성 분위기, Ar 분위기, 또는 이들의 혼합 분위기하에서 급속 열처리하는 제조 방법이 개시되어 있다. 이에 따라, COP가 없고, OSF 밀도가 낮고, 또한, 벌크부에 BMD(Bulk Micro Defect)를 갖는 실리콘 웨이퍼를 제조할 수 있다고 되어 있다.
BMD는, 반도체 기판 중에 포함되는 산소 석출핵이 성장한 것이고, 중금속을 취입하는 게터링 사이트(gettering site)로서 기능한다. 반도체 디바이스의 제조 공정에 있어서, 중금속이 BMD에 의해 포착됨으로써, 실리콘 웨이퍼에 있어서, 디바이스 형성 영역이 중금속에 의해 오염되어 디바이스의 특성이 열화하는 것을 회피할 수 있다.
본 발명자들은, 특허문헌 1에 기재의 제조 방법에 의해, 웨이퍼에 어떠한 결함이 발생하는지를 실험으로 검증했다. 당해 제조 방법에 있어서의 「산화성 분위기하에서의 급속 열처리」의 조건은, 1250℃×10초로 했다. 이 제조 방법에 의해 OSF 결함을 불활성화할 수 있는 것을 확인할 수 있었다.
그러나, 이러한 처리를 행한 웨이퍼에, 반응성 이온 에칭(Reactⅳe Ion Etching: RIE)를 행하면, OSF 영역의 판 형상 산소 석출물(OSF핵) 및, PV 영역의 산소 석출핵으로서 9㎚ 이상의 크기를 갖는 것(이하 「산화 실리콘을 포함하는 grown-in 결함」이라고 함)이, 에칭면 상의 돌기로서 관찰되었다. 즉, 1250℃×10초의 산화 열처리에 의해서는, 산화 실리콘을 포함하는 grown-in 결함은 소거할 수 없는 것이 판명되었다. 따라서, 이러한 웨이퍼는, 디바이스 공정(디바이스 제조 프로세스)에서의 열처리 과정 등으로 결함이 현재화하고, 디바이스의 특성에 악영향을 줄 우려가 있어, 향후의 디바이스의 미세화에 대응할 수 없다.
산화 열처리의 온도를, 보다 높게 하면, OSF핵 및, PV 영역의 산소 석출핵은, 웨이퍼 내부까지 소멸할 수 있지만, 웨이퍼의 표면 근방에는, 산화 실리콘을 포함하는 grown-in 결함이 잔존한다(특허문헌 2 참조).
또한, 산소가 도입됨으로써, 디바이스 공정에 있어서의 저온(예를 들면, 400∼500℃)에서의 열처리로, 산소 농도가 증가한 영역으로서 산소 도너(donor)가 발생하기 쉬운 영역이 발생하고, 그 영역의 저항률을 변동시킬 우려가 있다. 저항이 변동하면, 디바이스의 동작 전압이 시프트하여 동작 불량이 발생할 우려가 있다. 특히, 최근의 디바이스 제조 공정에서는 미세화의 진전에 의해, 열처리의 저온·단시간화가 진전하고, 디바이스 공정에서의 열처리에 의해서는 초기의 산소 농도 분포는 변화하기 어려워지고 있고, 표층 산소 농도 변동의 영향이 현재화할 가능성이 보다 높아지고 있다.
또한, 특허문헌 1의 제조 방법에서는, 「산화성 분위기하에서의 급속 열처리」의 후에 실시되는 「질화성 분위기, Ar 분위기, 또는 이들의 혼합 분위기하에서의 급속 열처리」에 의해, 산소가 외방(外方) 확산하고, 웨이퍼 최표층의 산소 농도는 저하한다. 산소 농도가 저하하면, 그 부분의 기계적 강도는 저하한다(특허문헌 3 참조).
이상과 같이, 특허문헌 1에 기재의 제조 방법에서는, 산소 농도가 증가 및 감소하는 영역이 발생하는 것에 의한 여러 가지 문제가 발생할 수 있다.
특허문헌 2에는, 「실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃ 이상, 10초 이상의 RTA(Rapid Thermal Annealing) 처리를 행하는 열처리 공정과, RTA 처리 후의 웨이퍼의 표층부 근방의 산화 실리콘을 포함하는 grown-in 결함 영역을 제거하는 공정을 포함하는 실리콘 웨이퍼의 제조 방법」이 개시되어 있다. 이 방법에 의해, 「COP 및, 전위 클러스터가 포함되지 않고, as-grown 상태에서는 현재화하고 있지 않는 OSF핵 및, PV 영역에 존재하는 산소 석출핵과 같은 결함이 소멸 또는 저감되고 있는 실리콘 웨이퍼를 제조할 수 있다」라고 되어 있다.
그러나, 이 방법에 따라서는, 웨이퍼에 대하여, 추가로, 소정의 처리를 행하지 않으면, BMD를 형성할 수 없고, 중금속 오염이 발생할 수 있는 환경하에서 사용할 수는 없다.
일본공개특허공보 2008-207991호 일본공개특허공보 2010-267846호 일본공개특허공보 2009-170656호
본 발명은, 산소 농도의 증가 또는 감소에 기인하는 전술의 문제를 해소할 수 있음과 함께, 디바이스 공정에 있어서 중금속에 대한 게터링 능력을 갖는 실리콘 웨이퍼 및, 그의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 하기 (1)의 실리콘 웨이퍼, 그리고 하기 (2) 및 (3)의 실리콘 웨이퍼의 제조 방법을 요지로 한다.
(1) 깊이 방향에 관해 산소 농도의 변동률의 절댓값이 10％ 미만이고,
표면으로부터 적어도 2㎛까지의 깊이 영역의 표층부에 있어서, 산화 실리콘을 포함하는 grown-in 결함의 밀도가, 1×106/㎤ 이하이고,
벌크부의 산소 석출물 밀도가, 1×108/㎤ 이상인, 실리콘 웨이퍼.
이하의 설명에 있어서, 특별히 언급하지 않는 한, 실리콘 웨이퍼에 대한 「산소 농도」는 「격자 간 산소 농도」를 의미한다.
본 발명에 있어서, 「산소 농도의 변동률」은, 열처리에 의해 산소 농도가 변동한 최표층부의 산소 농도의 평균값(이하, 「최표층 산소 농도 평균값」이라고 함)과, 열처리에 의해 산소 농도가 실질적으로 변동하지 않는 벌크부의 일부에 대한 산소 농도의 평균값(이하, 「벌크 산소 농도 평균값」이라고 함)의 대비로 정의한다. 「최표층부」 및, 「벌크부」는, 구체적으로는, 각각, 「표면으로부터 1㎛까지의 깊이 영역(표면과, 표면으로부터 1㎛의 깊이 위치의 사이의 영역)」 및, 「표면으로부터 10㎛의 깊이 위치보다 깊은 영역」이라고 한다. 단, 산소 농도를 SIMS(Secondary-Ion Mass Spectrometry)에 의해 실측하는 경우는, 표면과, 표면으로부터 0.2㎛ 미만의 깊이 위치의 사이의 영역에 대해서는, 정확하게 측정할 수 없기 때문에, 표면으로부터 0.2㎛의 깊이 위치와 표면으로부터 1㎛의 깊이 위치의 사이의 영역을, 최표층부로 한다. 산소 농도의 변동률은, 구체적으로는, 하기와 같이 정의한다.
산소 농도의 변동률=(최표층 산소 농도 평균값-벌크 산소 농도 평균값)/벌크 산소 농도 평균값×100(％)
(2) 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 육성 공정과,
상기 실리콘 단결정 잉곳으로부터, 실리콘 웨이퍼를 잘라내는 잘라냄 공정과,
상기 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃를 초과하는 온도에서 1초 이상 유지하는 RTP 처리를 행하는 제1 열처리 공정과,
상기 제1 열처리 공정에서 상기 실리콘 웨이퍼의 표면에 형성된 산화막을 제거하는 산화막 제거 공정과,
상기 산화막 제거 공정을 실시한 후, 상기 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서 1초 이상 유지하는 RTP 처리를 행하는 제2 열처리 공정과,
상기 제2 열처리 공정을 실시한 후, 상기 실리콘 웨이퍼에 있어서, 상기 제1 및 제2 열처리 공정에 의해 산소 농도가 변동한 영역을 제거하는 산소 농도 변동 영역 제거 공정을 갖는, 실리콘 웨이퍼의 제조 방법.
(3) 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 육성 공정과,
상기 실리콘 단결정 잉곳으로부터, 실리콘 웨이퍼를 잘라내는 잘라냄 공정과,
상기 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃를 초과하는 온도에서 1초 이상 유지하는 RTP 처리를 행하는 제1 열처리 공정과,
상기 실리콘 웨이퍼에 있어서, 상기 제1 열처리 공정에서 산소 농도가 증가한 영역을 제거하는 산소 농도 증가 영역 제거 공정과,
상기 산소 농도 증가 영역 제거 공정을 실시한 후, 상기 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서 1초 이상 유지하는 RTP 처리를 행하는 제2 열처리 공정과,
상기 제2 열처리 공정을 실시한 후, 상기 실리콘 웨이퍼에 있어서, 상기 제2 열처리 공정에 의해 산소 농도가 감소한 영역을 제거하는 산소 농도 감소 영역 제거 공정을 갖는, 실리콘 웨이퍼의 제조 방법.
본 발명의 실리콘 웨이퍼에 따르면, 깊이 방향에 관한 산소 농도의 변동률의 절댓값이 10％ 미만임으로써, 산소 농도가 높은 부분에 있어서도, 디바이스 공정에 있어서의 저온 열처리로, 저항값의 변동이 문제가 되는 정도의 산소 도너가 발생하지 않도록 할 수 있다. 또한, 산소 농도가 낮은 부분에 있어서도, 당해 웨이퍼의 강도를 높게 할 수 있다. 또한, 깊이 방향에 관한 산소 농도의 변동률이 적음으로써, 본 발명의 실리콘 웨이퍼는, 디바이스 공정에서의 여러 가지 열처리 조건에 대응할 수 있다.
표면으로부터 적어도 2㎛까지의 깊이 영역의 표층부에 있어서, 산화 실리콘을 포함하는 grown-in 결함 밀도가, 1×106/㎤ 이하임으로써, 이 표층부를 포함하는 영역에 형성되는 디바이스의 특성을 양호한 것으로 할 수 있어, 디바이스의 미세화에도 대응할 수 있다.
벌크부의 산소 석출물 밀도가, 1×108/㎤ 이상임으로써, 디바이스 공정에 있어서, 중금속에 대한 충분한 게터링 효과를 가져올 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법에 의해, 본 발명의 실리콘 웨이퍼를 제조할 수 있다.
도 1은, 인상된 실리콘 단결정에 있어서의 결함 분포와 V/G의 관계의 일 예를 개략적으로 나타내는 종단면도이다.
도 2는, 인상된 실리콘 단결정의 횡단면을 개략적으로 예시한 도면이다.
도 3은, 산화막 제거 공정과, 산소 농도 변동 영역 제거 공정을 포함하는, 본 발명의 실리콘 웨이퍼의 제조 방법을 실시할 때의 웨이퍼의 산소 농도 프로파일의 변화를 나타내는 도면이다.
도 4는, 산소 농도 증가 영역 제거 공정과, 산소 농도 감소 영역 제거 공정을 포함하는, 본 발명의 실리콘 웨이퍼의 제조 방법을 실시할 때의 웨이퍼의 산소 농도 프로파일의 변화를 나타내는 도면이다.
도 5는, 본 발명의 실시예에 따른 실리콘 웨이퍼의 산소 농도 프로파일이다.
(발명을 실시하기 위한 형태)
본 발명의 실리콘 웨이퍼는, 깊이 방향에 관해 산소 농도의 변동률의 절댓값이 10％ 미만이고, 표면으로부터 적어도 2㎛까지의 깊이 영역의 표층부에 있어서, 산화 실리콘을 포함하는 grown-in 결함 밀도가, 1×106/㎤ 이하이고, 벌크부의 산소 석출물 밀도가, 1×108/㎤ 이상인 것을 특징으로 한다.
깊이 방향에 관한 산소 농도의 변동률의 절댓값이 10％ 미만인 것에 의해, 산소 농도가 높은 부분에 있어서도, 디바이스 공정에 있어서의 저온 열처리로, 저항값의 변동이 문제가 되는 정도의 산소 도너가 발생하지 않도록 할 수 있다. 따라서, 저항값의 변동에 의해 디바이스의 동작 전압이 시프트하지 않도록 할 수 있다. 또한, 깊이 방향에 관한 산소 농도의 변동률의 절댓값이 10％ 미만인 것에 의해, 산소 농도가 낮은 부분에 있어서도, 당해 웨이퍼의 강도를 높게 할 수 있다.
또한, 디바이스 메이커마다, 그리고, 최종 디바이스 제품마다, 디바이스 열 프로세스는 상이하다. 이 때문에, 실리콘 웨이퍼의 깊이 방향의 산소 농도가 변동하고 있으면, 특성에 대한 디바이스 열 프로세스의 영향은 예측하기 어려워진다. 본 발명의 실리콘 웨이퍼에서는, 깊이 방향에 관해 산소 농도의 변동률의 절댓값이 10％ 미만인 것에 의해, 이러한 영향을 예측하기 쉽다.
전술의 효과를 충분히 얻기 위해서는, 깊이 방향에 관한 산소 농도의 변동률의 절댓값은, 5％ 미만인 것이, 바람직하다.
표면으로부터 2㎛까지의 깊이 영역의 표층부에 있어서, 실리콘을 포함하는 grown-in 결함 밀도가 1×106/㎤ 이하인 것에 의해, 이 표층부를 포함하는 영역에 형성되는 디바이스의 특성을 양호한 것으로 할 수 있어, 디바이스의 미세화에도 대응할 수 있다.
보다 깊은 영역까지 디바이스가 형성되어도, 상기 효과와 동일한 효과가 얻어지도록 하기 위해, 상기 표층부(실리콘을 포함하는 grown-in 결함 밀도가 1×106/㎤ 이하인 영역)는, 표면으로부터 5㎛까지의 깊이 영역으로 하는 것이 바람직하고, 표면으로부터 10㎛까지의 깊이 영역으로 하는 것이 더욱 바람직하다. 상기 표층부의 깊이 영역은, 디바이스에 있어서 공핍층(depletion layer)이 형성되는 영역을 포함하도록 설정하는 것이 바람직하다.
벌크부의 산소 석출물(BMD) 밀도가, 1×108/㎤ 이상인 것에 의해, 이 웨이퍼는, 디바이스 공정에 있어서 중금속에 대한 충분한 게터링 능력을 갖는다. 벌크부의 산소 석출물 밀도는, 이하와 같이 하여 측정할 수 있다. 우선, 실리콘 웨이퍼에 대하여, 평가용의 열처리를 행한다. 평가용의 열처리로서는, 800℃×4시간의 열처리와, 그 다음의 1000℃×16시간의 열처리의 2단 열처리를 행하는 것으로 할 수 있다. 그 후, 이 실리콘 웨이퍼를, 벽개(劈開)하고, 세코(Secco) 에칭을 2분간 실온에서 행한다. 세코 에칭에 이용하는 에칭액은, 산소 석출물(BMD)에 대하여 선택성이 있는 것이다. 그리고, 이 처리가 행해진 벽개면을 광학 현미경으로 관찰하여, 에치 피트(etch pit)의 밀도를 측정한다. 이 밀도를 산소 석출물 밀도로 할 수 있다.
본 발명의 실리콘 웨이퍼에 있어서, 산소 농도는, 8×1017∼14×1017/㎤로 하는 것이 바람직하다. 이에 따라, 디바이스 활성 영역이 되는 표층부에서 grown-in 결함을 억제할 수 있고, 또한 표층부의 강도를 유지한 후에, 산소 도너의 발생을 최소한으로 억제하면서, 벌크부에 중금속 불순물을 포획하기 위해 충분한 양의 BMD를 형성하는 것이 가능해진다.
본 발명의 실리콘 웨이퍼의 제조 방법은, 상기 본 발명의 실리콘 웨이퍼를 제조할 수 있는 것이고, 하기 (A) 또는 (B)의 특징을 갖는다.
(A) 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 육성 공정과,
상기 실리콘 단결정 잉곳으로부터, 실리콘 웨이퍼를 잘라내는 잘라냄 공정과,
상기 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃를 초과하는 온도에서 1초 이상 유지하는 RTP 처리를 행하는 제1 열처리 공정과,
상기 제1 열처리 공정에서 상기 실리콘 웨이퍼의 표면에 형성된 산화막을 제거하는 산화막 제거 공정과,
상기 산화막 제거 공정을 실시한 후, 상기 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서 1초 이상 유지하는 RTP 처리를 행하는 제2 열처리 공정과,
상기 제2 열처리 공정을 실시한 후, 상기 실리콘 웨이퍼에 있어서, 상기 제1 및 제2 열처리 공정에 의해 산소 농도가 변동한 영역을 제거하는 산소 농도 변동 영역 제거 공정을 갖는다.
(B) 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 육성 공정과,
상기 실리콘 단결정 잉곳으로부터, 실리콘 웨이퍼를 잘라내는 잘라냄 공정과,
상기 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃를 초과하는 온도에서 1초 이상 유지하는 RTP 처리를 행하는 제1 열처리 공정과,
상기 실리콘 웨이퍼에 있어서, 상기 제1 열처리 공정에서 산소 농도가 증가한 영역을 제거하는 산소 농도 증가 영역 제거 공정과,
상기 산소 농도 증가 영역 제거 공정을 실시한 후, 상기 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서 1초 이상 유지하는 RTP 처리를 행하는 제2 열처리 공정과,
상기 제2 열처리 공정을 실시한 후, 상기 실리콘 웨이퍼에 있어서, 상기 제2 열처리 공정에 의해 산소 농도가 감소한 영역을 제거하는 산소 농도 감소 영역 제거 공정을 갖는다.
이하, 각 공정에 대해서 상세하게 설명한다.
(a) 실리콘 단결정 잉곳의 육성 공정
CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정이다. 육성에 있어서는, 인상 직후의 단결정의 성장 방향에 있어서의 적정한 온도 구배가 얻어지도록 구성된 핫 존 구조를 구비한 단결정 인상 장치를 이용하는 것이 바람직하다. 이 경우, 적정한 인상 속도로 결정 육성을 행함으로써, 결정 결함을 제어할 수 있다. 온도 구배 및, 인상 속도에 의해 결정 결함을 제어하는 구체적인 방법에 대해서는, 예를 들면, 상기 특허문헌 2에 개시되어 있는 방법을 채용할 수 있다.
(b) 실리콘 웨이퍼의 잘라냄 공정
상기 실리콘 단결정 잉곳으로부터 실리콘 웨이퍼를 잘라내는 공정이다. 이 공정에서는, 통상, 잉곳이, 그의 전기 저항에 의해, 몇 개의 블록으로 나뉘고, 그 블록마다 절단된 후, 슬라이싱(slicing), 래핑(lapping), 화학 에칭(chemical etching), 경면 연마 그 외의 처리를 거쳐 웨이퍼가 된다. 어느 처리도 종래 행해지고 있는 방법에 준하여 행하면 좋다.
(c) 제1 열처리 공정
상기 잘라냄 공정에서 잘라내어진 상기 실리콘 웨이퍼에 대하여, 산화성 분위기중, 1250℃를 초과하는 온도에서, 1초 이상 유지하는 RTP 처리를 행하는 공정이다.
산화성 분위기중에서 이 RTP 처리를 행하는 것은, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵) 및, PV 영역에 존재하는 산소 석출핵과 같은 결함을, 소멸 또는 저감시키기 위함이다. RTP 처리의 작용 효과를 이하에 설명한다.
통상, CZ법에 의해 육성한 실리콘 단결정에는, 1018atoms/㎤ 정도의 산소가 불순물로서 포함되어 있다. 이 산소는, 실리콘의 융점 부근에서는, 실리콘 결정 중에 고용(solid solution), 구체적으로는, 실리콘의 결정 격자 간에 존재하고 있지만, 실리콘 단결정으로부터 잘라내어져 실온 부근의 온도에 있는 웨이퍼에서는, 산소의 일부가 산화 실리콘(SiO2)으로서 석출하고, OSF핵, 또는 PV 영역의 산소 석출핵과 같은 결정 결함을 형성한다.
이 웨이퍼에 산화성 분위기중에서 RTP 처리를 행하면, 웨이퍼 내부의 결정 결함 중의 산화 실리콘은, 그를 구성하는 산소 원자가 결정 격자 내로 이동함으로써 소멸한다. 산화 실리콘이 소멸한 후에는 공공(void)이 남는다. RTP 처리를 산화성 분위기중에서 행하고 있기 때문에, 웨이퍼의 표면측으로부터 격자 간 실리콘이 주입되고, 상기의 공공이 메워진다. 이 일련의 과정은, 용해(고용) 현상으로서 인식된다. 그 결과, OSF핵, 또는 PV 영역의 산소 석출핵과 같은 산화 실리콘을 포함하는 grown-in 결함이 소멸 또는 저감한다. 극미소의 COP 등, COP가 포함되어 있는 경우는, 그들도 소멸 또는 저감한다.
산화성 분위기로서는, 예를 들면, O2, O3 및, H2O(수증기)로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 가스의 분위기를 채용할 수 있다. 결정 결함 중의 SiO2의 제거 효과를 높이기 위해, 산화성 분위기는, O2, O3 및, H2O로 이루어지는 군으로부터 선택되는 1종 이상이 100％로 하는 것이 바람직하다. 그러나, 이에 한정되는 일은 없고, 산화성 분위기는, 예를 들면, O2, O3, 및 H2O로 이루어지는 군으로부터 선택되는 1종 이상과 불활성 가스의 혼합 가스의 분위기라도 좋다.
RTP 처리 온도를 1250℃를 초과하는 온도에서 행하는 것은, 처리 온도가 1250℃ 이하에서는 상기 결정 결함의 소멸 제거 내지는 저감 효과가 충분하지 않기 때문이다. 실리콘의 융점(1410℃)을 초과하면 웨이퍼가 용융하기 때문에, 처리 온도의 상한은, 1400℃로 하는 것이 바람직하다. 처리 온도가 1400℃ 이하라도, 온도가 지나치게 높으면, 웨이퍼로 슬립 전위(slip dislocation)가 도입되기 쉬워지고, 또한, 장치에 대한 부하가 크기 때문에, 온도의 상한은, 1350℃로 하는 것이 바람직하다.
상기 처리 온도(1250℃를 초과하는 온도)에서의 유지 시간을 1초 이상으로 하는 것은, 1초에 미달하면 결정 결함의 제거 효과가 충분하지 않기 때문이다. 처리 시간의 상한은, 처리 온도에도 따르지만, 슬립 발생을 저감하는 관점에서는 60초로 하는 것이 바람직하다.
또한, 상기 RTP 처리시의 승강온 속도는, 10℃/초∼300℃/초의 범위 내로 설정된다. 10℃/초 미만에서는 생산성이 현저하게 저하해 버리고, 300℃/초가 현상의 RTP 장치의 가열 한계이다. 웨이퍼의 슬립 발생을 억제하고, 온도 제어의 재현성을 확보하기 위해, 승강온 속도는, 150℃/초 이내로 억제하는 것이, 보다 바람직하다. RTP 처리에는, 급속히 승온·강온을 행할 수 있는 램프 어닐링로를 사용하는 것이 바람직하다. 램프 어닐링로를 사용함으로써, 웨이퍼에 과대한 열량을 주는 일 없이 처리를 행할 수 있다.
(d) 산화막 제거 공정
제1 열처리 공정에서 실리콘 웨이퍼의 표면에 형성된 산화막을 제거하는 공정이다. 제1 열처리 공정은 산화성 분위기중에서 실시되기 때문에, 실리콘 웨이퍼의 표면 근방의 영역에서 산소 농도가 증가한다. 이러한 영역에는, 웨이퍼 최표층의 산화막과, 산화막보다 하층에서, 산소가 실리콘의 결정에 고용하고 있든지 석출한 산화물로서 존재하고 있는 영역이 포함된다. 이들 중, 본 공정에서 제거하는 것은, 산화막이다.
제1 열처리 공정을 실시함으로써 산소 농도가 증가하는 영역의 전체에 비해, 산화막은, 매우 얇다. 이 때문에, 당해 영역의 전체의 두께는, 산화막 제거 공정을 실시하는 것에 의해서는, 실질적으로 변하지 않다.
산화막은, 예를 들면, 불산(HF) 수용액에 의해 에칭하여 제거할 수 있다.
(e) 산소 농도 증가 영역 제거 공정
실리콘 웨이퍼에 있어서, 제1 열처리 공정에서 산소 농도가 증가한 영역(이하, 「산소 농도 증가 영역」이라고 함)을 제거하는 공정이다. 본 공정에서는, 산화막을 포함하여, 산소 농도 증가 영역의 전체를 제거한다.
산소 농도 증가 영역을 제거함으로써, 웨이퍼의 잔여의 부분은, 웨이퍼의 깊이 방향에 관해, 산소 농도가 거의 일정하게 된다. 웨이퍼의 표면 부근에서, 어느 범위의 영역이 제1 열처리 공정에 의해 산소 농도가 증가했다고 간주할지는, 웨이퍼의 잔여의 부분에 있어서, 깊이 방향의 산소 농도의 변동률(산소 농도가 실질적으로 변동하고 있지 않는 벌크부(표면으로부터 10㎛의 깊이 위치보다 깊은 영역)의 산소 농도에 대한, 최표층부(표면과, 표면으로부터 1㎛의 깊이 위치의 사이의 영역)의 산소 농도의 변동률)의 절댓값이, 예를 들면, 10％ 미만(필요에 따라, 예를 들면, 5％ 미만)이 되도록 결정할 수 있다.
산소 농도 증가 영역의 산화막은, 상기 산화막 제거 공정과 동일한 방법에 의해, 제거할 수 있다.
산소 농도 증가 영역은, 기계 가공 또는 화학 반응에 의해 제거한다. 웨이퍼의 평탄도에 영향을 주지 않고, 가공 대미지를 충분히 작게 하고, 이 영역을 제거할 수 있는 방법이라면, 어느 방법도 적용 가능하다. 기계 가공으로서는, 연삭 가공, 연마 가공 등을 채용할 수 있다. 가공 대미지를 최소한으로 하는 관점에서는, 연마 가공을 채용하는 것이 바람직하다. 또한, 화학 반응으로서는, 산 에칭, 알칼리 에칭 등을 채용할 수 있다. 또한, 기계 가공과 화학 반응을 조합해도 좋다.
(f) 제2 열처리 공정
산화막 제거 공정, 또는 산소 농도 증가 영역 제거 공정을 실시한 후, 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서, 1초 이상 유지하는 RTP 처리를 행하는 공정이다.
이 공정에 의해, BMD핵이 형성된다. 처리 온도가, 1100℃ 미만이면, BMD핵이 충분히 높은 밀도에서는 형성되지 않는다. 처리 온도가 고온일수록, BMD핵이 고밀도로 형성되기 때문에, 중금속 불순물의 포획에는 적합하다. 한편, 처리 온도가, 1300℃를 초과하면, 제1 열처리 공정에서 표층에 확산한 격자 간 산소가, 웨이퍼에 있어서 보다 깊게까지 확산하여, 후의 산소 농도 변동 영역 제거 공정에 있어서의 제거 영역의 폭이 넓어지는 경우가 있어, 이 경우, 생산성을 저하시킨다. 또한, 처리 온도가 1300℃를 초과하면, 표층 2㎛의 영역에 있어서, 산소 석출물이 발생하고, 디바이스 공정에 있어서, 당해 영역에 산화막을 형성하면, 그 산화막의 절연 내압이 낮아진다. 이 때문에, 처리 온도의 상한은, 1300℃로 하는 것이 바람직하다.
질화성 분위기로서는, 예를 들면, 질소(N2) 및, 암모니아(NH3)로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 가스의 분위기를 채용할 수 있다. 질화성 분위기는, N2, 및 NH3로 이루어지는 군으로부터 선택되는 1종 이상이 100％라도 좋고, N2 및, NH3로 이루어지는 군으로부터 선택되는 1종 이상과 불활성 가스(예를 들면, Ar)의 혼합 가스의 분위기라도 좋다.
제2 열처리 공정의 강온 속도는, 예를 들면, 10℃/초 이상, 보다 바람직하게는, 50℃/초 이상으로 한다. 이에 따라, BMD 밀도를 높게 할 수 있다. 강온 속도가, 10℃/초 미만이면, BMD핵을 효율적으로 형성할 수 없다.
(g) 산소 농도 변동 영역 제거 공정
산화막 제거 공정이 실시된(산소 농도 증가 영역 제거 공정이 실시되지 않았음) 실리콘 웨이퍼에 대해서, 제2 열처리 공정을 실시한 후, 실리콘 웨이퍼에 있어서, 제1 및 제2 열처리 공정에 의해 산소 농도가 변동한 영역(이하, 「산소 농도 변동 영역」이라고 함)을 제거하는 공정이다.
제1 열처리 공정을 실시함으로써, 웨이퍼의 표면 부근의 산소 농도는 증가한다. 한편, 제2 열처리 공정을 실시함으로써, 웨이퍼의 표면 부근의 산소 농도는 감소한다. 이와 같이, 제1 및 제2 열처리 공정을 실시함으로써, 제1 열처리 공정을 실시하기 전에 비해, 산소 농도가 변동한 영역이 발생한다. 이러한 영역을, 본 공정에 의해, 제거한다.
산소 농도 변동 영역을 제거함으로써, 웨이퍼의 잔여의 부분은, 웨이퍼의 깊이 방향에 관해, 산소 농도가 거의 일정하게 된다. 웨이퍼의 표면 부근에서, 어느 범위의 영역이 제1 및 제2 열처리 공정에 의해 산소 농도가 변동했다고 간주할지는, 웨이퍼의 잔여의 부분의 산소 농도의 변동률의 절댓값이 10％ 미만, 보다 바람직하게는, 5％ 미만이 되도록 결정할 수 있다.
산소 농도 변동 영역의 제거는, 기계적 연마에 의해, 실시할 수 있다.
제2 열처리 공정을 실시함으로써, 웨이퍼의 최표층부에, 웨이퍼의 심부(core)에 비해 산소 농도가 저하한 영역이 발생한다. 이러한 영역은, 기계적 강도가 저하하고 있고, 산소 농도 변동 영역 제거 공정을 실시함으로써, 웨이퍼의 잔여의 부분의 기계적 강도를 열처리 전과 동등하게 유지할 수 있다.
(h) 산소 농도 감소 영역 제거 공정
산소 농도 증가 영역 제거 공정이 실시된 실리콘 웨이퍼에 대해서, 제2 열처리 공정을 실시한 후, 실리콘 웨이퍼에 있어서, 제2 열처리 공정에 의해 산소 농도가 감소한 영역(이하, 「산소 농도 감소 영역」이라고 함)을 제거하는 공정이다. 제2 열처리 공정은, 질화 분위기중, 또는 Ar 분위기중에서 실시되기 때문에, 제2 열처리 공정을 실시함으로써, 웨이퍼의 표면 부근의 산소 농도는 감소한다.
전술한 바와 같이, 산소 농도 증가 영역 제거 공정을 실시한 후에, 제2 열처리 공정을 실시하기 전은, 웨이퍼의 깊이 방향에 관해, 산소 농도는 거의 일정하다. 따라서, 산소 농도 감소 영역을 제거함으로써 웨이퍼의 잔여의 부분의 산소 농도는, 웨이퍼의 깊이 방향에 관해, 거의 일정하게 된다. 웨이퍼의 표면 부근에서, 어느 범위의 영역이 제2 열처리 공정에 의해 산소 농도가 감소했다고 간주할지는, 웨이퍼의 잔여의 부분의 산소 농도의 변동률이 10％ 미만, 보다 바람직하게는, 5％ 미만이 되도록 결정할 수 있다.
산소 농도 감소 영역의 제거는, 기계적 연마에 의해, 실시할 수 있다.
제2 열처리 공정을 실시함으로써 발생하는 산소 농도가 저하한 영역은, 기계적 강도가 저하하고 있는 경우가 있다. 이러한 영역은, 산소 농도 감소 영역 제거 공정을 실시함으로써, 제거되기 때문에, 웨이퍼의 잔여의 부분은, 기계적 강도가 높다.
도 3은, 본 발명의 실리콘 웨이퍼의 제조 방법으로서 상기 (A)의 특징을 갖는 방법을 실시할 때의 웨이퍼의 산소 농도 프로파일의 변화를 나타낸 것이다. 도 3에 있어서, 횡축은, 웨이퍼의 표면으로부터의 깊이를 나타내고, 종축은, 산소 농도를 나타낸다. 도 3을 참조하여, 상기 (A)의 특징을 갖는 본 발명의 실리콘 웨이퍼의 제조 방법을 실시할 때의 산소 농도 프로파일(표면으로부터의 깊이와 산소 농도의 관계)의 변화에 대해서 설명한다.
잘라냄 공정 실시 후, 또한 제1 열처리 공정 실시 전은, 산소 농도는, 웨이퍼의 깊이 방향에 관해 거의 일정(산소 농도의 변동률의 절댓값은, 10％ 미만, 바람직하게는, 5％ 미만)하고, 예를 들면, 1×1018atoms/㎤ 정도이다. 제1 열처리 공정을, 예를 들면, O2 분위기중에서, 1350℃×10초의 조건에서 실시함으로써, 실리콘 웨이퍼의 표면으로부터 웨이퍼 내에 산소가 도입되고, 도 3에 곡선(실선) L1로 나타내는 바와 같이, 웨이퍼의 표면 부근의 산소 농도가 증가한다.
본 발명의 제조 방법에서는, 그 후, 산화막을 제거한다(산화막 제거 공정). 산화막의 두께는 100∼300Å이고, 제1 열처리 공정을 실시함으로써 산소 농도가 증가하는 영역 전체의 두께인 3∼10㎛에 비해, 매우 얇다. 이 때문에, 산화막을 제거해도, 당해 영역 전체의 두께는, 실질적으로 변화하지 않는다.
다음으로, 제2 열처리 공정을, 예를 들면, NH3 및 Ar의 혼합 가스 분위기중에서, 1150℃×10초의 조건에서 실시함으로써, 도 3에 곡선(파선) L2로 나타내는 바와 같이, 웨이퍼의 표면 부근의 산소 농도가 저하한다. 웨이퍼의 최표층부에서는, 제1 열처리 공정을 실시하기 전보다 산소 농도가 저하한 영역이 발생한다. 제2 열처리 공정을, 제1 열처리 공정에 비해, 낮은 온도에서 실시했을 경우는, 제2 열처리 공정에서 산소 농도가 감소하는 영역의 두께는, 제1 열처리 공정에서 산소 농도가 증가하는 영역의 두께에 비해, 얇아진다. 따라서, 산소 농도 변동 영역의 두께는, 실질적으로, 산소 농도 증가 영역의 두께와 동일해진다. 제2 열처리 공정을, 제1 열처리 공정에 비해, 높은 온도에서 실시했을 경우는, 제1 열처리 공정에서 확산한 격자 간 산소가 보다 깊게 확산하기 때문에, 산소 농도 증가 영역은 제1 열처리 공정 실시 후의 두께보다 두꺼워진다.
다음으로, 산소 농도 변동 영역(도 3에 있어서 일점쇄선 P1로 나타내는 깊이 위치보다 얕은 영역)을 제거한다(산소 농도 변동 영역 제거 공정). 이에 따라, 웨이퍼의 잔여의 부분의 산소 농도는, 웨이퍼의 깊이 방향에 관해, 거의 일정하게 된다. 웨이퍼 표층부의 제거 두께(웨이퍼 표층부에 있어서, 제거해야 하는 영역의 두께)는, 하기 (ⅰ)∼(ⅲ) 중 어느 하나의 방법에 의해, 미리, 결정해 둘 수 있다.
(ⅰ) 웨이퍼 표층부의 제거를, 제거 두께를 바꾸어 행하고, 웨이퍼의 잔부의 산소 농도 변동률을 측정하는 실험을 행한다.
(ⅱ) 제1 및 제2 열처리 공정의 열 프로파일(승강온 프로파일을 포함함)에 기초하여, 산소의 깊이 방향 프로파일을 계산하고, 산소 농도 변동 영역의 두께를 구한다.
(ⅲ) 제1 및 제2 열처리 공정 각각의 최고 온도 및, 그 온도에서의 유지 시간에 기초하여, 산소의 확산 길이를 계산하고, 산소 농도 변동 영역의 두께를 구한다(상기 (ⅱ)의 계산을 간이적으로 행하는 것).
도 3의 곡선 L2의 산소 농도 프로파일은, 상기 (ⅱ)의 방법에 의해 결정한 것이다.
도 4는, 본 발명의 실리콘 웨이퍼의 제조 방법으로서 상기 (B)의 특징을 갖는 방법을 실시할 때의 웨이퍼의 산소 농도 프로파일의 변화를 나타낸 것이다. 도 4에 있어서, 횡축은, 웨이퍼의 표면으로부터의 깊이를 나타내고, 종축은, 산소 농도를 나타낸다. 도 4를 참조하여, 상기 (B)의 특징을 갖는 본 발명의 실리콘 웨이퍼의 제조 방법을 실시할 때의 산소 농도 프로파일에 대해서 설명한다.
잘라냄 공정 실시 후, 또한 제1 열처리 공정 실시 전은, 산소 농도는, 웨이퍼의 깊이 방향에 관해 거의 일정(산소 농도의 변동률의 절댓값은, 10％ 미만, 바람직하게는, 5％ 미만)하다. 제1 열처리 공정을, 예를 들면, O2 분위기중, 1350℃×10초의 조건에서 실시함으로써, 실리콘 웨이퍼의 표면으로부터 웨이퍼 내에 산소가 도입되어, 도 4에 곡선(실선) L3으로 나타내는 바와 같이, 웨이퍼의 표면 부근의 산소 농도가 증가한다.
본 발명의 제조 방법에서는, 그 후, 산소 농도 증가 영역(도 4에 있어서 일점쇄선 P2로 나타내는 깊이 위치보다 얕은 깊이 영역)을 제거한다(산소 농도 증가 영역 제거 공정). 이에 따라, 웨이퍼의 잔여의 부분의 산소 농도는, 웨이퍼의 깊이 방향에 관해, 거의 일정(예를 들면, 변동이 10％ 미만)하게 된다. 웨이퍼의 제거 두께는, 하기 (ⅳ)∼(ⅵ) 중 어느 하나의 방법에 의해, 미리, 결정해 둘 수 있다.
(ⅳ) 웨이퍼 표층부의 제거를, 제거 두께를 바꾸어 행하고, 웨이퍼의 잔부의 산소 농도 변동률을 측정하는 실험을 행한다.
(ⅴ) 제1 열처리 공정의 열 프로파일(승강온 프로파일을 포함함)에 기초하여, 산소의 깊이 방향 프로파일을 계산하고, 산소 농도 증가 영역의 두께를 구한다.
(ⅵ) 제1 열처리 공정의 최고 온도 및, 그 온도에서의 유지 시간에 기초하여, 산소의 확산 길이를 계산하고, 산소 농도 증가 영역의 두께를 구한다(상기 (ⅴ)의 계산을 간이적으로 행하는 것).
도 4의 곡선 L3의 산소 농도 프로파일은, 상기 (ⅴ)의 방법에 의해 결정한 것이다.
다음으로, 제2 열처리 공정을, 예를 들면, NH3 및 Ar의 혼합 가스 분위기중에서, 1150℃×10초의 조건에서 실시함으로써, 도 4에 곡선(점선) L4로 나타내는 바와 같이, 웨이퍼의 표면 부근의 산소 농도가 저하한다. 제1 열처리 공정에서 산소 농도가 증가한 영역이 이미 제거되어 있음으로써, 제2 열처리 공정을 실시한 후에는, 제1 열처리 공정을 실시하기 전보다 산소 농도가 높은 영역은, 실질적으로 존재하지 않는다.
다음으로, 산소 농도 감소 영역(도 4에 있어서, 일점쇄선 P2로 나타내는 깊이 위치(표면)와 일점쇄선 P3으로 나타내는 깊이 위치의 사이의 영역)을 제거한다(산소 농도 감소 영역 제거 공정). 이에 따라, 웨이퍼의 잔여의 부분의 산소 농도는, 웨이퍼의 깊이 방향에 관해, 거의 일정하게 된다. 웨이퍼의 제거 두께는, 하기 (ⅶ)∼(ⅸ) 중 어느 하나의 방법에 의해, 미리, 결정해 둘 수 있다.
(ⅶ) 웨이퍼 표층부의 제거를, 제거 두께를 바꾸어 행하고, 웨이퍼의 잔부의 산소 농도 변동률을 측정하는 실험을 행한다.
(ⅷ) 제2 열처리 공정의 열 프로파일(승강온 프로파일을 포함함)에 기초하여, 산소의 깊이 방향 프로파일을 계산하고, 산소 농도 감소 영역의 두께를 구한다.
(ⅸ) 제2 열처리 공정의 최고 온도 및, 그 온도에서의 유지 시간에 기초하여, 산소의 확산 길이를 계산하고, 산소 농도 감소 영역의 두께를 구한다(상기 (ⅷ)의 계산을 간이적으로 행하는 것).
도 4의 곡선 L4의 산소 농도 프로파일은, 상기 (ⅷ)의 방법에 의해 결정한 것이다.
산소 농도 변동 영역 제거 공정, 산소 농도 증가 영역 제거 공정 및, 산소 농도 감소 영역 제거 공정에 있어서, 생산성을 높게 하기 위해, 제거 후의 잔여의 부분의 산소 농도의 변동이 허용 레벨에 들어가는 한, 웨이퍼의 제거량을 가능한 한 적게 하고, 이들의 제거 공정에 요하는 시간을 짧게 하는 것이 바람직하다.
제2 열처리 공정에서의 처리 온도를 동일하게 하고, BMD 평가용 열처리 후의 BMD 밀도 프로파일의 최댓값을 비교하면, 상기 (A)의 특징을 갖는 제조 방법에 의해 얻어지는 웨이퍼에서는, 예를 들면, 6.1×109/㎤가 되는 것에 대하여, 상기 (B)의 특징을 갖는 제조 방법에 의해 얻어지는 웨이퍼에서는, 예를 들면, 1.2×1010/㎤가 된다. 즉, 상기 (A)의 특징을 갖는 제조 방법에 비해, 상기 (B)의 특징을 갖는 제조 방법에 따르는 것이, BMD 밀도가 높은 웨이퍼를 얻을 수 있다. BMD 밀도를 보다 높게 하는 것이 필요한 경우, 또는, 디바이스 활성 영역에 의해 가까운 위치에서 근접 게터링이 필요한 경우는, 상기 (B)의 특징을 갖는 제조 방법을 이용하면, 보다 효과적이다.
본 발명의 실리콘 웨이퍼의 제조 방법에 의해, 본 발명의 상기 실리콘 웨이퍼를 제조할 수 있다.
실시예
<실시예 A>
상기 (A)의 특징을 갖는 본 발명의 제조 방법에 의해, 실리콘 웨이퍼를 제조하고, 웨이퍼의 깊이 방향의 산소 농도 프로파일 및, 산화 실리콘을 포함하는 grown-in 결함의 밀도를 조사했다. 웨이퍼의 제조 조건은, 이하와 같다.
우선, CZ법에 의해 육성한 실리콘 단결정 잉곳을, 슬라이스 하고, 웨이퍼를 얻었다. 얻어진 웨이퍼는, COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지고, OSF(C-OSF3) 결함을 포함하는 것이었다. 웨이퍼로서, 산소 농도가 상이한 2종류의 것을 준비했다. 산소 농도는, 한쪽의 웨이퍼(이하, 「웨이퍼 A」라고 함)가, 9.9×1017atoms/㎤이고, 다른 한쪽의 웨이퍼(이하, 「웨이퍼 B」라고 함)가, 12.1×1017atoms/㎤였다. 이하의 공정은, 이 2종류의 웨이퍼의 각각 대해서 실시했다.
이들 웨이퍼를, 래핑하고, 모따기 가공을 한 후, 표면을 연삭하고 나서, 왜곡 제거를 위한 에칭을 행했다.
이 웨이퍼에 대하여, 제1 열처리 공정으로서, O2 100％ 분위기중에서, 1325℃×10초, RTA 처리를 행했다. 이 처리에 의해 형성된 산화막두께는 173Å이었다. 산화막 제거 공정으로서, 이 산화막을, 불산 수용액을 이용한 에칭에 의해 제거했다.
다음으로, 이 웨이퍼에 대하여, 제2 열처리 공정으로서, 질화성 분위기중에서, 구체적으로는, NH3과 Ar을, 각각 3slm(Standard Liter/minute) 및, 17slm의 유량으로 흘리면서, 1175℃×10초, RTA 처리를 행했다. 그 때, 승온 속도는, 50℃/초로 하고, 강온 속도는, 70℃/초로 했다. 강온 속도를 변경하면, BMD 밀도가 변화하는 것을 확인했다. 구체적으로는, 강온 속도를 10℃/초 미만으로 하면, BMD 밀도가 저하했다.
그 후, 산소 농도 변동 영역 제거 공정으로서, 제1 및 제2 열처리 공정에서 산소 농도가 변동한 영역을, 양면 연마 및, 편면 연마에 의해 제거했다. 제거하는 영역의 두께를 6㎛ 이상으로 함으로써, 산소 농도가 변동한 영역을, 실질적으로 모두 제거할 수 있었다.
도 5에, 이와 같이 하여 얻어진 웨이퍼의 산소 농도 프로파일을 나타낸다. 산소 농도는, SIMS에 의해 측정했다. 산소 농도는, 깊이 방향에 관해 거의 일정하고, 그 변동률의 절댓값은, 10％ 미만이었다.
보다 상세하게는, 웨이퍼 A를 처리한 것은, 표면으로부터 0.1∼1.0㎛의 깊이 영역(최표층부)에서, 산소 농도의 평균값은, 1.0×1018atoms/㎤이고, 표면으로부터 10㎛ 이상 깊은 영역(벌크부)의 산소 농도의 평균값은, 9.9×1017atoms/㎤였다. 따라서, 웨이퍼 A를 처리하는 것에 의한 산소 농도의 변동률(최표층 산소 농도 평균값-벌크 산소 농도 평균값)/벌크 산소 농도 평균값×100(％))은, 1％였다.
웨이퍼 B를 처리한 것은, 표면으로부터 0.1∼1.0㎛의 깊이 영역에서, 산소 농도의 평균값은, 1.22×1018atoms/㎤이고, 표면으로부터 10㎛ 이상 깊은 영역의 산소 농도의 평균값은, 1.21×1018atoms/㎤였다. 따라서, 웨이퍼 B를 처리하는 것에 의한 산소 농도의 변동률은, 0.8％였다.
상기 제1 열처리 공정의 RTA 처리 조건인 1325℃×10초에 대하여, 열처리 온도가 높은 경우나, 열처리 시간이 긴 경우는, 제거하는 영역의 두께를, 보다 두껍게(6㎛보다 크게) 함으로써, 산소 농도가 변동한 영역을, 실질적으로 모두 제거할 수 있었다.
이상의 처리에 의해 얻어진 웨이퍼를 평가한 결과, 웨이퍼의 표면으로부터 5㎛까지의 표층 영역에서, 산화 실리콘을 포함하는 grown-in 결함의 밀도는, 검출 한계(1×105/㎤) 이하였다. 또한, 이 웨이퍼를, 평가용의 열처리로서, 3％ O2/97％ N2의 분위기에서 800℃×4시간 열처리하고, 추가로 N2 분위기에서 1000℃×16시간 열처리했다. 이 평가용 열처리 후의 웨이퍼 전면의 BMD 밀도는, 웨이퍼 A를 처리한 것에서는, 약 6×109/㎤이고, 웨이퍼 B를 처리한 것에서는, 약 6×1010/㎤였다. GOI 특성을, TZDB(Time Dependent Dielectric Breakdown) 시험에 의해 평가한 결과, 100％로서 양호였다.
제거하는 영역의 두께를 바꾸고, 각각의 경우에, 반응성 이온 에칭에 의해 웨이퍼 표면에 현재화하는 「산화 실리콘을 포함하는 grown-in 결함」의 유무를 조사했다. 그 결과, 산소 농도가 변동한 영역을 실질적으로 모두 제거할 수 없었던 경우는, 산화 실리콘을 포함하는 grown-in 결함이 잔존하는(1×105/㎤ 이상임) 경우가 많았다.
예를 들면, 웨이퍼 A에 대해서는, 상기 연마 공정에서 제거하는 영역의 두께를 2㎛로 했을 경우는, 산화 실리콘을 포함하는 grown-in 결함의 밀도는, 4.5×106/㎤였다. 또한, 이 경우, 표면으로부터 0.1∼1.0㎛의 깊이 영역의 산소 농도의 평균값은, 14.1×1017atoms/㎤이고, 표면으로부터 10㎛ 이상 깊은 영역의 산소 농도에 비해 높아져 있었다.
또한, 제2 열처리 공정을 실시한 후, 연마를 실시하지 않은 경우는, 산화 실리콘을 포함하는 grown-in 결함을 저감할 수 없을 뿐만 아니라, 제2 열처리 공정에서의 질화의 영향에 의해, GOI 특성이 열화했다.
상기 조사에 의해, 산화성 분위기에서의 열처리 및, 질화성 분위기에서의 열처리를 행해도, 적당한 연마량을 선택함으로써, 웨이퍼의 깊이 방향의 산소 농도를 거의 일정하게 할 수 있음과 함께, 산화 실리콘을 포함하는 grown-in 결함을 크게 저감할 수 있는 것을 확인할 수 있었다.
<실시예 B>
표 1의 실시예 3, 4, 5에 나타내는 조건에서, 실리콘 웨이퍼를 제작했다.
Figure pct00001
처리를 행하는 대상으로 한 웨이퍼(소재 웨이퍼)는, 포함되는 결정 결함에 기초하여, PV 영역 및, PI 영역을 포함하는 것(PV/PI 혼합), 또는, OSF 영역, PV 영역 및, PI 영역을 포함하는 것(OSF/PV/PI 혼합)으로 했다. 또한, 소재 웨이퍼는, 산소 농도(격자 간 산소 농도 Oi)가, 9.60×1017atoms/㎤의 것, 9.90×1017atoms/㎤의 것, 1.21×1018atoms/㎤의 것, 또는 1.35×1018atoms/㎤의 것으로 했다.
표 1의 「제거 1」은, 제1 열처리 공정 실시 후에 웨이퍼 표층부를 제거하는 공정을 나타내고 있고, 이 공정을 실시한 것은, 「제거 1」의 칸에, 이 공정에서의 제거 두께를 기재하고 있다. 단, 「제거 1」을 「없음」이라고 한 것이라도, 산화막의 제거는 행하고 나서, 제2 열처리 공정을 실시했다. 표 1의 「제거 2」는, 제2 열처리 공정 실시 후에 웨이퍼 표층부를 제거하는 공정을 나타내고 있고, 「제거 2」의 칸에, 이 공정에서의 제거 두께를 기재하고 있다.
표 1에, 얻어진 웨이퍼의 평가 결과로서,
(a) 표면으로부터 5㎛까지의 깊이 영역의 표층부에 있어서의, 산화 실리콘을 포함하는 grown-in 결함의 밀도의 최댓값(grown-in 결함 밀도(최댓값)),
(b) 벌크부의 산소 석출물 밀도의 최댓값(BMD 밀도(최댓값)) 및,
(c) 산소 농도의 변동률의 절댓값(표면 산소 농도 변화율(절댓값))을 나타낸다.
이 결과로부터, 제1 및 제2 열처리 공정에서의 처리 온도에 대응하여 제거 1 및 제거 2에 있어서의 적절한 제거 두께를 선택함으로써, grown-in 결함 밀도가 1×106/㎤(검출 한계; D.L.) 이하에서, 표면 산소 농도 변화율이, 10％ 미만의 웨이퍼가 얻어지는 것을 알 수 있다. 또한, 처리 조건을 적절히 선택함으로써, 소재 웨이퍼가 OSF 영역을 포함하는 것이라도, grown-in 결함 밀도를 1×106/㎤ 이하로 할 수 있는 것을 알 수 있다.
본 발명의 실리콘 웨이퍼는, 산화 실리콘을 포함하는 grown-in 결함이 매우 적기 때문에, 반도체 디바이스의 기판으로서 사용했을 경우에, 디바이스의 특성 불량 등의 악영향을 줄 우려가 없다. 또한, 이 웨이퍼는, 디바이스 공정에서 중금속을 취입하는 데에 충분한 밀도의 BMD를 갖는다. 따라서, 이 웨이퍼는, 디바이스의 기판 등에 적합하다. 따라서, 본 발명은, 실리콘 웨이퍼 및 반도체 디바이스의 제조에 있어서 넓게 이용할 수 있다.

Claims (8)

  1. 깊이 방향에 관해 산소 농도의 변동률의 절댓값이 10％ 미만이고,
    표면으로부터 적어도 2㎛까지의 깊이 영역의 표층부에 있어서, 산화 실리콘을 포함하는 grown-in 결함의 밀도가, 1×106/㎤ 이하이고,
    벌크부의 산소 석출물 밀도가, 1×108/㎤ 이상인 실리콘 웨이퍼.
  2. 제1항에 있어서,
    깊이 방향에 관해 산소 농도의 변동률이 5％ 미만인 실리콘 웨이퍼.
  3. 제1항에 있어서,
    산소 농도가, 8×1017∼14×1017/㎤인 실리콘 웨이퍼.
  4. 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 육성 공정과,
    상기 실리콘 단결정 잉곳으로부터, 실리콘 웨이퍼를 잘라내는 잘라냄 공정과,
    상기 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃를 초과하는 온도에서 1초 이상 유지하는 RTP 처리를 행하는 제1 열처리 공정과,
    상기 제1 열처리 공정에서 상기 실리콘 웨이퍼의 표면에 형성된 산화막을 제거하는 산화막 제거 공정과,
    상기 산화막 제거 공정을 실시한 후,상기 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서 1초 이상 유지하는 RTP 처리를 행하는 제2 열처리 공정과,
    상기 제2 열처리 공정을 실시한 후, 상기 실리콘 웨이퍼에 있어서, 상기 제1 및 제2 열처리 공정에 의해 산소 농도가 변동한 영역을 제거하는 산소 농도 변동 영역 제거 공정을 갖는 실리콘 웨이퍼의 제조 방법.
  5. 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 육성 공정과,
    상기 실리콘 단결정 잉곳으로부터, 실리콘 웨이퍼를 잘라내는 잘라냄 공정과,
    상기 실리콘 웨이퍼에 대하여, 산화성 분위기중에서 1250℃를 초과하는 온도에서 1초 이상 유지하는 RTP 처리를 행하는 제1 열처리 공정과,
    상기 실리콘 웨이퍼에 있어서, 상기 제1 열처리 공정에서 산소 농도가 증가한 영역을 제거하는 산소 농도 증가 영역 제거 공정과,
    상기 산소 농도 증가 영역 제거 공정을 실시한 후, 상기 실리콘 웨이퍼에 대하여, 질화성 분위기중, 또는 Ar 분위기중에서, 1100℃ 이상에서 1초 이상 유지하는 RTP 처리를 행하는 제2 열처리 공정과,
    상기 제2 열처리 공정을 실시한 후, 상기 실리콘 웨이퍼에 있어서, 상기 제2 열처리 공정에 의해 산소 농도가 감소한 영역을 제거하는 산소 농도 감소 영역 제거 공정을 갖는 실리콘 웨이퍼의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 열처리 공정이, O2, O3 및, H2O로 이루어지는 군으로부터 선택되는 1종 이상으로 이루어지는 가스의 분위기에서 실시되는 실리콘 웨이퍼의 제조 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 열처리 공정에 있어서의 유지 온도는 상기 제1 열처리 공정에 있어서의 유지 온도보다 낮은 실리콘 웨이퍼의 제조 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 열처리 공정의 강온 속도가, 10℃/초 이상인 실리콘 웨이퍼의 제조 방법.
KR1020167022111A 2014-01-14 2014-01-14 실리콘 웨이퍼의 제조 방법 KR101822479B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/000128 WO2015107562A1 (ja) 2014-01-14 2014-01-14 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20170013199A true KR20170013199A (ko) 2017-02-06
KR101822479B1 KR101822479B1 (ko) 2018-01-26

Family

ID=53542494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022111A KR101822479B1 (ko) 2014-01-14 2014-01-14 실리콘 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US10177008B2 (ko)
JP (1) JP6115651B2 (ko)
KR (1) KR101822479B1 (ko)
CN (1) CN105900219B (ko)
DE (1) DE112014006165B4 (ko)
TW (1) TWI548785B (ko)
WO (1) WO2015107562A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
JP6317700B2 (ja) * 2015-04-01 2018-04-25 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
JP6981750B2 (ja) * 2016-12-21 2021-12-17 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP2021127278A (ja) * 2020-02-14 2021-09-02 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法
JP7342789B2 (ja) * 2020-05-28 2023-09-12 株式会社Sumco シリコンウェーハおよびシリコンウェーハの製造方法
JP2023090559A (ja) * 2021-12-17 2023-06-29 株式会社Sumco シリコンウェーハ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207991A (ja) 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2009170656A (ja) 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法
JP2010267846A (ja) 2009-05-15 2010-11-25 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP2008166516A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5583053B2 (ja) * 2011-02-28 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
TWI523107B (zh) 2011-09-27 2016-02-21 環球晶圓日本股份有限公司 矽晶圓之熱處理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207991A (ja) 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2009170656A (ja) 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法
JP2010267846A (ja) 2009-05-15 2010-11-25 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
DE112014006165B4 (de) 2023-02-09
US10177008B2 (en) 2019-01-08
US20160322233A1 (en) 2016-11-03
WO2015107562A1 (ja) 2015-07-23
DE112014006165T5 (de) 2016-10-06
TWI548785B (zh) 2016-09-11
CN105900219B (zh) 2019-04-26
CN105900219A (zh) 2016-08-24
KR101822479B1 (ko) 2018-01-26
JPWO2015107562A1 (ja) 2017-03-23
TW201527610A (zh) 2015-07-16
JP6115651B2 (ja) 2017-04-19

Similar Documents

Publication Publication Date Title
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
US8231852B2 (en) Silicon wafer and method for producing the same
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US20060189169A1 (en) Method for heat treatment of silicon wafers
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
CN107210223B (zh) 硅晶圆的制造方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR19990077706A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
US7067005B2 (en) Silicon wafer production process and silicon wafer
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2003286094A (ja) 半導体シリコン基板の製造方法
KR20230026485A (ko) 반도체 웨이퍼들을 제조하기 위한 프로세스
JP5434239B2 (ja) シリコンウェーハの製造方法
KR101081652B1 (ko) 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant