JP6447351B2 - シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
JP6447351B2
JP6447351B2 JP2015095604A JP2015095604A JP6447351B2 JP 6447351 B2 JP6447351 B2 JP 6447351B2 JP 2015095604 A JP2015095604 A JP 2015095604A JP 2015095604 A JP2015095604 A JP 2015095604A JP 6447351 B2 JP6447351 B2 JP 6447351B2
Authority
JP
Japan
Prior art keywords
silicon
wafer
single crystal
epitaxial wafer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015095604A
Other languages
English (en)
Other versions
JP2016210649A (ja
Inventor
片野　智一
智一 片野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015095604A priority Critical patent/JP6447351B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201680025582.6A priority patent/CN107532325B/zh
Priority to SG11201708416PA priority patent/SG11201708416PA/en
Priority to DE112016002091.0T priority patent/DE112016002091B4/de
Priority to PCT/JP2016/062662 priority patent/WO2016181787A1/ja
Priority to KR1020177031302A priority patent/KR101847481B1/ko
Priority to US15/564,952 priority patent/US10211066B2/en
Priority to TW105113404A priority patent/TWI606155B/zh
Publication of JP2016210649A publication Critical patent/JP2016210649A/ja
Application granted granted Critical
Publication of JP6447351B2 publication Critical patent/JP6447351B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/02—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing
    • B28D1/08—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing with saw-blades of endless cutter-type, e.g. chain saws, i.e. saw chains, strap saws
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/007—Pulling on a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、シリコンエピタキシャルウェーハの製造方法に好適な技術および規定の酸素濃度を維持しつつゲッタリング効果を有したままエピ欠陥を増やすことなくｓｌｉｐ発生がないシリコンエピタキシャルウェーハに関する。
従来から、歩留まりの低下を防止するために、デバイス工程などで金属汚染に対応可能なＩＧ（イントリンジックゲッタリング）能を有し、かつ、デバイス領域における欠陥が無いウェーハとして、エピタキシャルウェーハが製造されている。
特許文献１，２，４，５においては、シリコン単結晶引き上げ時に窒素をドープし、この単結晶からスライスしたウェーハに熱処理を施すエピタキシャルウェーハの製造方法が記載されている。
特許文献３には、Ｖ／Ｇの制御に関することが記載されている。
特許第３６２６３６４号公報 特許第４１０２９８８号公報 特許第４２２４９６６号公報 特開２００４−３０４０９５号公報 特開２００７−１８６３７６号公報
ところが、近年、デザインルールの微細化などのデバイス製造工程における処理条件変化に伴い、デバイス製造工程において、極短時間アニールといった、熱的に厳しい処理が行われるようになってきた。具体的には、１１５０℃〜１２００℃の温度で１ミリ秒前後といった処理である。
このような熱的条件の激烈化（厳烈化）にともない、以前は発生しなかったｓｌｉｐが発生するという現象がみられるようになってきた。このようなｓｌｉｐ発生には、バルク中の酸素析出物（ＢＭＤ）密度が影響していると考えられ、ＢＭＤ密度を減少させることでｓｌｉｐ発生を防止できると考えられる。
一般的に、ＢＭＤ密度は窒素濃度が高いほど高くなる。そこで本願発明者らは、窒素濃度を低減させることを試行した。しかし、窒素濃度を低下させると、ＢＭＤ密度が低下しすぎてしまい、充分なＩＧ能を呈さないという問題が発生した。
さらに、ドープする窒素は偏析により引き上げるシリコン単結晶のｔｏｐ側とｔａｉｌ側でその濃度が変化する。窒素濃度が高くなるとＢＭＤ密度が高くなるばかりでなく、エピタキシャル層に形成される積層欠陥（エピ欠陥）が発生する可能性も高くなる。このため、ウェーハとなる直胴部の全長に亘って、充分なＩＧ能を有するＢＭＤ密度を実現すること、エピタキシャル層に形成される積層欠陥（エピ欠陥）が無いこと、Ｓｌｉｐ発生を防止することを同時に実現可能とするためには、いずれの特性にも影響する窒素濃度を一定の範囲内となるように設定する必要があり、このようなシリコン単結晶を引き上げることは非常に難しく、実現できていなかった。
また、エピタキシャル成長させる前に、熱処理をおこなう場合もあるが、この熱処理温度が高温であるとＢＭＤ密度が高くなる。そのため、この熱処理条件を低温側に変更するか熱処理をなくすことで、ＢＭＤ密度を低下させることも考えられる。しかし、熱処理条件を変更するだけでは、充分なＩＧ能を有するＢＭＤ密度を実現すること、エピ欠陥が無いこと、Ｓｌｉｐ発生を防止することを同時に実現することはできなかった。
本発明は、上記の事情に鑑みてなされたもので、エピタキシャル層表面における欠陥密度が０．０１（個／ｃｍ２）以下とエピ欠陥が極めて少なく、極短時間アニールを施してもｓｌｉｐ発生がなく、且つゲッタリング能を有するシリコンエピタキシャルウェーハの製造方法を提供するという目的を達成しようとするものである。
本発明のシリコンエピタキシャルウェーハの製造方法は、シリコンエピタキシャルウェーハの製造方法であって、
単結晶中の窒素濃度を１×１０１１〜２×１０１３ａｔｏｍｓ／ｃｍ３、酸素濃度を９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９７９）とし、
結晶冷却速度をシリコン融点〜１３５０℃が４．２℃／ｍｉｎ程度、かつ、１２００〜１０００℃が３．１℃／ｍｉｎ程度としてシリコン単結晶を引き上げて、
該シリコン単結晶からスライスしたシリコンウェーハに、処理条件が８５０℃以上９００℃未満、３０ｍｉｎ程度である熱処理を施した後、
エピタキシャル層を形成することにより、
７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理を行った場合の酸素析出物密度を１×１０８〜５×１０９個／ｃｍ３とすることにより上記課題を解決した。
本発明のシリコンエピタキシャルウェーハの製造方法は、前記酸素濃度を前記シリコン単結晶ｔｏｐ側で高く、前記シリコン単結晶ｔａｉｌ側で低くすることができる。
本発明のシリコンエピタキシャルウェーハは、シリコンエピタキシャルウェーハであって、
シリコンウェーハ中の酸素濃度が９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９７９）であり、７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理をおこなった場合のシリコンウェーハ中の酸素析出物密度が１×１０８〜５×１０９個／ｃｍ３であり、かつ極短時間アニールを施した場合にｓｌｉｐが発生しないことが好ましい。
本発明のシリコンエピタキシャルウェーハは、エピタキシャル層表面の欠陥密度が０．０１個／ｃｍ２以下であることができる。
本発明においては、製造されたエピタキシャルウェーハにおいて、エピタキシャル成長前におけるウェーハの酸素濃度を９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３とすることが好ましい。前述のようにドープする窒素は偏析により引き上げるシリコン単結晶のｔｏｐ側とｔａｉｌ側でその濃度が変化し、単結晶のｔｏｐ側では窒素濃度が低く、ｔａｉｌ側に向かって増加する。酸素濃度を単結晶のｔｏｐ側で高く、ｔａｉｌ側で低くなるように上記範囲で調整すれば、窒素濃度の変化を補償し適切な酸素析出物（ＢＭＤ）密度を得ることができるからである。
その状態において、１１５０℃〜１２００℃の温度で１ミリ秒前後といった熱的に過酷な極短時間アニール処理を行った場合でも、ｓｌｉｐの発生を防止することが求められた。本願発明者らは、このｓｌｉｐ発生の原因について、ＢＭＤの密度だけでなく、デバイス工程におけるこの極短時間アニール時にウェーハ（バルク）中にサイズの大きなＢＭＤが存在し、このＢＭＤを起点としてｓｌｉｐが発生するという新たなメカニズムに想到するに至り、エピ欠陥が発生しないようにＢＭＤ密度を低下させるが、ＩＧ能を確保するに十分なＢＭＤ密度を維持するとともにそのサイズを小さくすることとした。本願で対象とする極短時間アニールは、極めて短時間に高温までウェーハの部分を昇温しまた降温するため、非常に大きな熱応力が負荷されｓｌｉｐが発生するものであり、上述の処理温度および処理時間の処理に対応する熱応力を発生するものは対象であり、処理温度および処理時間は上記の値に限るものではない。
ここで、窒素濃度を低下させることで、ＢＭＤ密度の低減を試みた。窒素濃度の低下によりＢＭＤ密度は低下するが、充分なＩＧ効果を呈するレベルよりもＢＭＤ密度が下がりすぎてしまう。また、窒素のドープは偏析により、図４（ｂ）に示すように、引き上げ長によって変化してしまうため、これに伴ってＢＭＤ密度が引き上げ長によって変化するが、この変化が許容範囲を外れないようにする必要がある。そこで、ＢＭＤをエピ後に残すために、図４（ａ）に示すように酸素濃度を単結晶ｔｏｐ側で高く、ｔａｉｌ側で低くするようにし、同時に、単結晶の熱履歴を制御することでＢＭＤの核となる空孔密度を増加してＢＭＤ密度の減少を補償するようにした。さらにエピタキシャル成長前に熱処理をおこない、その処理温度を適切に設定して、最終的なＢＭＤ密度を確保することとした。
エピタキシャル成長前の熱処理における処理温度を８５０℃より低くするかまたは熱処理をおこなわなかった場合（低温熱処理）、ＢＭＤ密度は２×１０７〜２×１０９個／ｃｍ３程度の範囲となりＢＭＤ密度は制御されていない状態である。特に、ＢＭＤ密度が１×１０８個／ｃｍ３程度を下回ると充分なゲッタリング能を呈さなくなってしまう。そこで、ＢＭＤ密度の低下を防止するために、窒素濃度を２×１０１３ａｔｏｍｓ／ｃｍ３程度が下限となるように設定する必要があった。これは、特に偏析によってｔａｉｌ側に比べてｔｏｐ側の窒素濃度が低くなってしまうことに対応するため、窒素濃度の下限を設定したものである。しかし、このように窒素濃度の下限値を設定する、つまり、ｔｏｐ側の窒素濃度がＢＭＤ密度の下限値を下回らないように設定すると、ｔａｉｌ側の窒素濃度がそれよりも高くなるため、このような窒素濃度では、エピ欠陥が増えて高品質用ウェーハとしては適さない。逆に、窒素濃度を下げると、必要なＢＭＤ密度に達せず、充分なゲッタリング能を有さなくなってしまう。
また、熱処理における処理温度を９００℃以上と高くしてゲッタリング能を付与する場合、デバイスプロセスの微細化に対応するための極短時間アニールによりＢＭＤを起点としたＳｌｉｐが発生してしまう。この条件だけでは充分なゲッタリング能とｓｌｉｐ発生防止の両方を満たすように制御できていない。
そこで、本願発明者らは、ＢＭＤの核となる空孔密度を上昇させるという意図に基づき、結晶の熱履歴の制御を行うこととした。これにより、窒素濃度、熱処理条件、酸素濃度とは異なるファクターで、ＢＭＤ密度を制御することを可能にしたものである。しかし、上述したように、これらのファクターはいずれも相関関係があり、独立に単一のファクターだけ変化させることができないため、これらの関連性を鑑みて、最適条件を見出したものである。
その結果として、本発明のエピタキシャルウェーハの製造方法は、単結晶中の窒素濃度を１×１０１１〜２×１０１３ａｔｏｍｓ／ｃｍ３、酸素濃度を９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３とし、結晶冷却速度をシリコン融点〜１３５０℃が４．２℃／ｍｉｎ程度、かつ、１２００〜１０００℃が３．１℃／ｍｉｎ程度としてシリコン単結晶を引き上げて、
該シリコン単結晶からスライスしたウェーハに、処理条件が８５０℃以上９００℃未満、３０ｍｉｎ程度である熱処理を施した後、
エピタキシャル層成長をおこなうことにより、
７８０℃、３時間、および、１０００℃、１６時間の熱処理を行った後の酸素析出物（ＢＭＤ）密度を１×１０８〜５×１０９個／ｃｍ３とすることが可能となった。その結果、極短時間アニールを施してもＳｌｉｐが発生せず、エピタキシャル層表面の欠陥密度が０．０１個／ｃｍ２以下であるエピタキシャルウェーハを製造することができた。
ここで、窒素濃度は、偏析を考慮に入れて、上限値と下限値が前記の範囲内となるように引き上げ時にドープする。窒素のドープは、窒素含有材料を原料溶融時に所定量追加するか、引き上げ雰囲気に窒素含有ガスを混入することなど、公知の手段により実現することができる。
また、結晶冷却速度は、原料であるシリコン融液から固化したシリコン単結晶の最初の部分となるシリコン融点〜１３５０℃およびそれよりも冷却した１２００〜１０００℃の範囲において冷却速度を制御するものである。これにより空孔密度・分布を所望の状態に制御する。なお、冷却速度の制御は、温度制御手段（加熱・冷却手段）を有するホットゾーン（熱遮蔽体等）が設けられた引き上げ装置によって行うことができる。例えば、図２に示すような構造を有するものを適応することができる。
ここで、シリコン融点〜１３５０℃における冷却速度が４．２℃／ｍｉｎ程度とは、３．９〜４．６℃／ｍｉｎの範囲であればよく、４．０〜４．４℃／ｍｉｎがより好ましい範囲であることを意味している。上記の範囲よりも冷却速度が低いときはエピタキシャルウェーハ上にエピ欠陥が発生しやすくなるため、好ましくない。また、上記の範囲よりも冷却速度が高いときは引き上げた結晶が単結晶とならずにやり直す可能性が高くなり効率が悪く、さらに、結晶の外形が変形するため、好ましくない。
また、１２００〜１０００℃における冷却速度が３．１℃／ｍｉｎ程度とは、２．９〜４．５℃／ｍｉｎの範囲であればよく、３．０〜３．５℃／ｍｉｎがより好ましい範囲であることを意味している。上記の範囲外ではエピタキシャルウェーハ上にエピ欠陥が発生しやすくなるため、好ましくない。
熱処理における処理条件を８５０℃以上９００℃未満、３０ｍｉｎ程度としたのは、充分なＩＧ能を呈するＢＭＤ密度を確保し、かつｓｌｉｐが発生しないＢＭＤサイズにするためである。
ここで、処理時間に関しては、３０ｍｉｎ程度、つまり、一割程度の幅を有する範囲、３０±３ｍｉｎ、２７〜３３ｍｉｎとすることを意味している。この範囲より短い場合は充分なＢＭＤ密度を確保できず、この範囲より長くしてもＢＭＤ密度に変化がない。また、処理温度が上記の範囲より低い場合、充分なＩＧ効果を得るＢＭＤ密度を得るために窒素濃度を高くする必要があり、その場合エピタキシャルウェーハ上にエピ欠陥が発生する恐れがあり好ましくない。またＢＭＤ密度が安定せず、所望の状態に制御できないために好ましくない。処理温度が上記の範囲より高く設定された場合には、ＢＭＤが成長してサイズが大きくなると考えられ、そのサイズの大きなＢＭＤを起点としたＳｌｉｐが発生するために好ましくない。
ウェーハの酸素濃度は、図４（ａ）に示すように、引き上げ時の単結晶中で固化率によって変化させることができるが、その場合単結晶引き上げ時におけるルツボと単結晶の回転状態、引き上げ雰囲気条件を設定することで制御し、９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲とするものである。また、他の条件を各引き上げ時および熱処理時に設定するとともに、前述した窒素濃度の変化を含むＢＭＤ密度の微調整をこの酸素濃度の制御でおこなう。このとき、上記の範囲から酸素濃度が外れないように設定する。
本発明のシリコンエピタキシャルウェーハの製造方法は、前記酸素濃度を前記シリコン単結晶ｔｏｐ側で高く、前記シリコン単結晶ｔａｉｌ側で低くすることができる。
本発明のエピタキシャル膜成長は、通常の条件でおこなうことができ、例えば、減圧下、１３００℃程度の温度条件で、トリクロロシラン等の成膜ガスを供給することで、１〜７μｍ程度の膜厚のエピタキシャル層を成長させるものである。
本発明では、これらの処理条件を全て満たすことで、初めて、７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理を行った後のＢＭＤ密度を１×１０８〜５×１０９個／ｃｍ３とすることが可能となる。
これにより、極短時間アニールを施してもＳｌｉｐが発生せず、エピ表面の欠陥密度が０．０１個／ｃｍ２以下であるエピタキシャルウェーハを製造することができる。
この場合の極短時間アニールは、１１５０℃〜１２００℃の温度で１ミリ秒前後といった処理、またはこれらと同程度に熱的に過酷な処理を意味するものである。ここで、１ミリ秒前後とは、０．７から１．１ミリ秒を意味する。
また、ｓｌｉｐが発生しないとは、Ｘ線で撮影した画像の目視検査において、０．１ｍｍ以上の大きさのｓｌｉｐ欠陥がウェーハ表面に存在しないことを意味する。この際、×１０、×３０程度の顕微鏡での拡大画像を用いて判定をする。
本発明によれば、これらの条件を全て満たすことによって初めて、充分なゲッタリング能を有するとともに、かつ、極短時間アニールを施してもｓｌｉｐが発生せず、エピ欠陥が低減された状態を維持したエピタキシャルウェーハを提供することができるという効果を奏することができる。
本発明に係るエピタキシャルウェーハの製造方法の一実施形態におけるシリコンエピタキシャルウェーハを示す断面図である。 本発明に係るエピタキシャルウェーハの製造方法の一実施形態で使用するＣＺ炉の縦断面である。 本発明に係るエピタキシャルウェーハの製造方法の一実施形態におけるシリコン単結晶を示す模式正面図である。 シリコン単結晶引き上げにおける固化率に対する酸素濃度の変化を示すグラフ(ａ)、同じく固化率に対する窒素濃度の変化を示すグラフ（ｂ）である。
以下、本発明に係るエピタキシャルウェーハの製造方法の一実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるシリコンエピタキシャルウェーハを示す断面図であり、図において、符号Ｗは、シリコンエピタキシャルウェーハである。
本実施形態にかかるシリコンエピタキシャルウェーハＷは、例えばＭＯＳ，メモリ、などの半導体素子に適応されるものであり、図１に示すように、ＣＺ法により引き上げたシリコン単結晶からスライスされたウェーハＷ０上にエピタキシャル層Ｗ１が成膜されて、バルクにおける酸素濃度が９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲とされており、エピタキシャル層Ｗ１表面のエピ欠陥が０．０１個／ｃｍ２以下とされており、極短時間アニールを施してもＳｌｉｐが発生しないものとされている。
このシリコンウェーハの製造方法としては、まず、シリコン単結晶引き上げ工程として、石英ルツボ内にシリコン結晶の原料であるポリシリコンを積層配置する。次いで、Ａｒ雰囲気または水素等の所定ガスを含有した所定雰囲気としてＣＺ結晶を引き上げる。なお、ＣＺ結晶とは、磁場印加ＣＺ結晶も含めたチョクラルスキー法（ＣＺ法）で製造された結晶の呼称である。
この際、窒素添加シリコン単結晶として、所定量の窒素濃度となるように原料段階で窒素を含む化合物を添加したり、窒素が存在する雰囲気中でシリコン単結晶を引き上げる。同時に、ｐ−タイプであればドーパントとしてＢ（ボロン）のように、設定される基板のタイプに従って所定量のドーパントを原料に投入する。また、引き上げ時に、雰囲気ガス種、流量、圧力、および、ルツボと単結晶回転速度などを設定して単結晶の酸素濃度を制御する。
以下、窒素添加ＣＺシリコン単結晶の引き上げについて説明する。φ３００ｍｍからφ４５０ｍｍのサイズのウェーハについて説明するが、本発明はこれに限定されるものではない。
図２は、本実施形態におけるシリコン単結晶の製造を説明するのに適したＣＺ炉の縦断面図である。ＣＺ炉は、チャンバー内の中心部に配置されたルツボ（石英ルツボ）１０１と、ルツボ１０１の外側に配置されたヒータ１０２とを備えている。ルツボ１０１は、内側に原料融液１０３を収容する石英ルツボ１０１を外側の黒鉛ルツボ１０１ａで保持する二重構造であり、ペディスタルと呼ばれる支持軸１０１ｂにより回転および昇降駆動される。ルツボ１０１の上方には、円筒形状の熱遮蔽体１０７が設けられている。熱遮蔽体１０７は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填するとともに図示しない水冷管などとされる冷却手段やヒータ等の加熱手段からなる温度制御手段を有する構造である。
このＣＺ炉は、例えば、φ３００ｍｍサイズのウェーハ用の引き上げの場合、目標直径が３１０ｍｍ、ボディ長が例えば１２００ｍｍのφ３００ｍｍの単結晶育成が可能なものとされる。
次に、ＣＺシリコン単結晶を育成するための操業条件の設定方法について説明する。
まず、ルツボ内に高純度シリコンの多結晶を装入し、例えば、結晶中の抵抗率がｐ−タイプとなるように、ドーパント ボロン（Ｂ）を添加する。
本発明において、ｐタイプまたはｐ−タイプとは抵抗率１〜１００Ωｃｍに相当するボロン（Ｂ）濃度を持つウェーハであり、ｐ＋タイプとは抵抗率０．１Ωｃｍ〜１Ωｃｍに相当するボロン濃度を持つウェーハである。ｎタイプもしくはｎ−タイプとは抵抗率１〜１００Ωｃｍに相当するリン（Ｐ）濃度を持つウェーハであり、ｎ＋タイプとは抵抗率０．１Ωｃｍ〜１Ωｃｍに相当するリン濃度を持つウェーハである。
また、ｐ／ｐ−タイプとは、ｐ−タイプ基板（ウェーハ）の上にｐ−タイプのエピタキシャル層を積層したウェーハを意味し、ｐ／ｎ−タイプとは、ｎ−タイプ基板の上にｐ−タイプのエピタキシャル層を積層したウェーハを意味する。
図３は、本実施形態におけるシリコン単結晶を示す模式正面図である。
本実施形態においては、図２に示すＣＺ炉において、窒素濃度を１×１０１１〜２×１０１３ａｔｏｍｓ／ｃｍ３の範囲となるようにシリコン溶融液に窒素含有材料を原料溶融時に所定量追加するか、窒素含有ガスを混入した雰囲気中で引き上げをする。
ここで、窒素濃度を上記の範囲の上限値以上とした場合、極短時間アニール時のｓｌｉｐ発生を誘発するＢＭＤレベルとなるため好ましくない。また、窒素濃度を上記の範囲の下限値以下とした場合、充分なＩＧ効果を得ることができないＢＭＤレベルとなるため好ましくない。
また、初期酸素濃度が９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９７９）となるように、結晶回転速度、ルツボ回転速度、加熱条件、印加磁場条件、引き上げ速度等を制御する。
次いで、ヒータ１０２により加熱してシリコンを溶融させ融液１０３とする。次に、シードチャック１０５に取り付けた種結晶Ｓｓを融液１０３に浸漬し、ルツボ１および引き上げ軸４を回転させつつ結晶引き上げを行う。結晶方位は｛１００｝、｛１１１｝または｛１１０｝のいずれかとし、結晶無転位化のために必要であればシード絞り（ネッキング）によりネック部Ｓｎを形成した後、ショルダー部Ｓを形成することで拡径して例えば３１０ｍｍの目標ボディ径とする。
その後は一定の引き上げ速度で例えば１２００ｍｍまでボディ部Ｓｂを育成し、所定の条件で縮径してテイル部Ｓｔを形成してテイル絞りを行った後、結晶成長を終了する。ここで、引き上げ速度Ｖは、抵抗率、シリコン単結晶径サイズ、使用する単結晶引き上げ装置のホットゾーン構造（熱環境）などに応じて適宜選定される。
本実施形態においては、ボディ部（直胴部）Ｓｂとなる領域で、結晶冷却速度をシリコン融点〜１３５０℃が４．２℃／ｍｉｎ程度、かつ、１２００〜１０００℃が３．１℃／ｍｉｎ程度とする。つまり、ＢＭＤの核となる空孔形成時である固化直後と、空孔と格子間シリコンとの対消滅によって単結晶内部における空孔分布状態を形成する温度領域の引き上げ条件を制御することで、空孔を含有する結晶成長条件を制御してエピ欠陥密度、極短時間アニールでのｓｌｉｐ発生、およびＩＧ能を呈する度合いに関与する結晶特性を制御するものである。
具体的には、熱遮蔽体１０７における融液との距離Ｈを変化させることでおこなえばよい。また、冷却手段や加熱手段からなる温度制御手段も用いることができる。このように単結晶の温度状態を制御するとともに、引き上げ速度を制御することで、上記の条件を実現する。
なお、この際の引き上げ炉内の温度はＦＥＭＡＧ等の解析ソフトを用い、シミュレーションで求めることができる。
本実施形態においては、上述したように窒素添加をおこなうとともに直胴部の引き上げにおける引き上げ条件を制御し、後述する熱処理と組み合わせることで、これらの相乗効果により、このウェーハ上にエピタキシャル層を成長させた際、その表面におけるエピ欠陥発生および極短時間アニールでのslip発生、およびゲッタリング能が、それぞれのウェーハ切り出し位置として直胴部の全長に亘って所定の範囲となるようにBMD密度を制御することができ、このような所望の品質を有するシリコン単結晶の引き上げをおこなうことができ、作業効率を向上して、シリコン単結晶、あるいはこのシリコン単結晶から製造するシリコンエピタキシャルウェーハの製造コストを大幅に削減することが可能となる。
このシリコン単結晶引き上げ工程の次に、ウェーハ加工工程として、この窒素添加ＣＺシリコン単結晶から加工して、図１に示すように、窒素を含むシリコンウェーハＷ０を得る。
ウェーハ加工工程におけるシリコンウェーハＷ０の加工方法は通常に従い、ＩＤソーまたはワイヤソー等の切断装置によってスライスした後面取り加工等を施し、得られたシリコンウェーハをアニールした後、表面に研磨・洗浄等の表面処理工程をおこなう。例えば、このウェーハ加工工程としては、窒素添加ＣＺ結晶である上記シリコン基板Ｗ０の表面を鏡面加工してから、例えばＳＣ１およびＳＣ２を組み合わせたＲＣＡ洗浄を行う。なお、これらの工程の他にもラッピング、洗浄、研削等種々の工程があり、工程順の変更、省略等目的に応じ適宜工程は変更使用される。
このようにして得られたシリコンウェーハＷ０は、窒素濃度が１×１０１１〜２×１０１３ａｔｏｍｓ／ｃｍ３、および酸素濃度が９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９７９）とされる。
窒素は固溶形態でシリコンに含有されるので、シリコン格子中に窒素をシリコンと置換する形で導入される。すなわち、窒素の原子半径はシリコン原子と比較して小さいため置換位置に窒素を配位した場合、結晶の応力場は圧縮応力場となり格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置窒素を起点に、高温で安定な酸素析出物がアズグローン（ａｓ−ｇｒｏｗｎ）で高密度に発現し、シリコン基板Ｗ０に高いゲッタリング効果を付与しやすくなる。
このような窒素の添加濃度は、上述の範囲に規制する必要がある。なぜなら、窒素濃度が上記の範囲未満では、窒素・酸素系析出物の形成促進が活発にならないので、上記した充分な密度の窒素・酸素系析出物の形成を実現できないからである。
一方、上記の範囲を超えると、極短時間アニールでのｓｌｉｐ発生、エピ欠陥発生といった好ましくない状態のＢＭＤ分布状態となるからである。
さらに、シリコン基板Ｗ０中の酸素濃度Ｏｉが上記の範囲未満では、窒素・酸素系析出物の形成が促進されず高密度な析出物が得られないため、必要なゲッタリング能を得ることができない。
一方、上記の範囲を超えると、析出過多となりｓｌｉｐの発生源となる可能性があるからである。
その後、熱処理として、不活性ガス雰囲気下で８５０℃以上９００℃未満、３０ｍｉｎ程度の熱処理を施す。
ここで、処理時間に関しては、３０ｍｉｎ程度、つまり、一割程度の幅を有する範囲、３０±３ｍｉｎ、２７〜３３ｍｉｎとすることを意味している。この範囲より短い場合は充分なＢＭＤ密度を確保できず、この範囲より長くしてもＢＭＤ密度に変化がない。また、処理温度が上記の範囲より低い場合、充分なＩＧ能を呈するＢＭＤ密度を得るために窒素濃度を高くする必要があり、その場合エピタキシャルウェーハ上にエピ欠陥が発生する恐れがあり好ましくない。またＢＭＤ密度が安定せず、所望の状態に制御できないために好ましくない。処理温度が上記の範囲より高く設定された場合には、ＢＭＤ密度が高すぎてＢＭＤを起点としたＳｌｉｐが発生するために好ましくない。
その後、エピタキシャル層成膜工程として、エピタキシャル層を成長するためにエピタキシャル成長炉に装入し、各種ＣＶＤ法（化学気相成長法）を用いて、図１に示すように、例えば、ドーパント濃度がｐタイプとされるエピタキシャル層Ｗ１を成長させる。
エピタキシャル工程としては、成膜ガスとしてのトリクロロシラン、ジクロロシランなどや、ドーパントガス、および、キャリヤガスとしての水素等による雰囲気で、１１００〜１２００℃程度の温度条件で、１〜１０μｍ、好ましくは１〜３μ程度または３〜５μｍ程度の膜厚としてエピタキシャル層Ｗ１が成膜されるとともに、その前後で、ＨＣｌガス等を含む雰囲気として表面処理をおこなうこともある。
この後、７８０℃、３時間の熱処理、および、１０００℃、１６時間の酸素析出評価熱処理を行う。
本実施形態によれば、結晶の窒素濃度、酸素濃度、冷却速度を、シリコン融点〜１３５０℃の温度範囲および、１２００〜１０００℃の温度範囲を上述した状態に設定してシリコン単結晶を引き上げて、該シリコン単結晶からスライスしたウェーハに、上記の処理条件とされた熱処理を施した後、エピタキシャル層成長をおこなうことにより、７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理を行った後のＢＭＤ密度を１×１０８〜５×１０９個／ｃｍ３とする、
つまり、これらの全ての条件を満たすことにより、極短時間アニールを施してもＳｌｉｐが発生せず、エピ表面の欠陥密度が０．０１個／ｃｍ２以下であるエピタキシャルウェーハを製造することができた。
なお、本発明で窒素濃度は、計算によって求められた値である。二次イオン質量分析装置（ＳＩＭＳ）の測定限界（１×１０１４ａｔｏｍｓ／ｃｍ３）より下の濃度の算出は、ＳＩＭＳの測定限界以上で測定されたある固化率での窒素濃度から、偏析係数ｋ＝７×１０−４として、一般的な偏析の式
ＣＴＯＰ＝ＣＸ（１−Ｘ）１−ｋ
（ここでＣＴＯＰはｔｏｐ側の窒素濃度、ＣＸは固化率ＸでＳＩＭＳにより測定された窒素濃度）によって計算される値、もしくは、
ＣＴＯＰ＝ｋＣ０
（Ｃ０は原料溶解時に窒化膜付けウェーハなどで投入した窒素量）によって計算される値を使用することができる。
また、本発明において、「単結晶ｔｏｐ」とは、ウェーハをスライスする直胴部の引き上げ始めを意味し、「単結晶ｔａｉｌ」とは、ウェーハをスライスする直胴部の引き上げ終わりを意味するものとされる。
またｓｌｉｐが発生しないとは、Ｘ線で撮影した画像における目視検査において、０．１ｍｍ程度かそれ以上の大きさのｓｌｉｐがウェーハ表面に存在しないことを意味する。この際、×１０、×３０程度の顕微鏡での拡大画像を用いて判定をする。
エピ欠陥の測定は、レーザ光散乱式パーティクルカウンター（ＳＰ１（ｓｕｒｆｓｃａｎ ＳＰ１）：ＫＬＡ−Ｔｅｎｃｏｒ社製）を用いて、０．０１μｍサイズ以上の欠陥の密度を検出した。
ＢＭＤ密度の測定は、サンプルをダッシュ液（フッ化水素酸３．２±５％、硝酸１６．５±５％、氷酢酸６９．２±５％、硝酸銀水溶液０．００５％、純水１１±５％）にて５μｍエッチングする。エッチング後のサンプルを劈開して、断面の酸素析出物を測定する。
以下、本発明の実施例を説明する。
引き上げ条件として、φ３１０ｍｍ、長さ１２００ｍｍのシリコン単結晶を、結晶ｔｏｐでの窒素濃度を設定して引き上げた。ここで、直胴部においてシリコン融点〜１３５０℃の温度範囲および、１２００〜１０００℃の温度範囲における冷却速度、初期酸素濃度（引き上げ時）を制御した。
また、この単結晶からスライスしたウェーハ表面を鏡面研磨し、８７５℃または他の温度、３０ｍｉｎの熱処理を施した後、１３００℃、３０ｓｅｃの条件で、トリクロロシランガス含有雰囲気でエピタキシャル成長させて膜厚３μｍにｐタイプのエピタキシャル層を成膜した。このエピタキシャル層表面で発生したエピ欠陥密度を軸方向距離に対して測定した。エピ欠陥の測定は、レーザ光散乱式パーティクルカウンター（ＳＰ１（ｓｕｒｆｓｃａｎ ＳＰ１）：ＫＬＡ−Ｔｅｎｃｏｒ社製）を用いて、０．０１μｍサイズ以上の欠陥（ＳＦ）の密度を検出した。更に、７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理を行った後のＢＭＤ密度を評価した。
さらに１１５０℃〜１２００℃の温度で１ミリ秒前後の極短時間アニールを施した後にＸ線撮影された画像でｓｌｉｐ発生の有無を判定した。
これらの結果を表に示す。
Figure 0006447351
Figure 0006447351
これらの結果から、実験例１〜６においては、本発明における上記の条件を全て満たしているため、ＢＭＤ密度が所定範囲でエピ欠陥が基準以下でｓｌｉｐが発生していない。これに対し、実験例７，８においてはＢＭＤ密度が少ないため、充分なゲッタリング能を示すことができない。また、実験例９においてはエピ欠陥が規定量を超えて発生しており、また、実験例１０においてはｓｌｉｐ発生が観測され、実験例１１においては熱処理温度が高すぎエピ欠陥が規定量を超えて発生し、実験例１２においては熱処理温度が低すぎＢＭＤ密度が少ないため充分なゲッタリング能を示すことができず、実験例１３においてはドープされておらずＢＭＤ密度が少ないため充分なゲッタリング能を示すことができないことがわかる。
Ｗ…シリコンエピタキシャルウェーハ、Ｗ０…ウェーハ、Ｗ１…エピタキシャル層

Claims (4)

  1. シリコンエピタキシャルウェーハの製造方法であって、
    単結晶中の窒素濃度を１×１０１１〜２×１０１３ａｔｏｍｓ／ｃｍ３、酸素濃度を９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９７９）とし、結晶冷却速度をシリコン融点〜１３５０℃が４．２℃／ｍｉｎ程度、かつ、１２００〜１０００℃が３．１℃／ｍｉｎ程度としてシリコン単結晶を引き上げて、
    該シリコン単結晶からスライスしたシリコンウェーハに、処理条件が８５０℃以上９００℃未満、３０ｍｉｎ程度である熱処理を施した後、
    エピタキシャル層を形成することにより、
    ７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理を行った場合の酸素析出物密度を１×１０８〜５×１０９個／ｃｍ３とすることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記酸素濃度を前記シリコン単結晶ｔｏｐ側で高く、前記シリコン単結晶ｔａｉｌ側で低くすることを特徴とする請求項１記載のシリコンエピタキシャルウェーハの製造方法。
  3. シリコンエピタキシャルウェーハであって、
    シリコンウェーハ中の酸素濃度が９．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９７９）であり、７８０℃、３時間、および、１０００℃、１６時間の酸素析出評価熱処理をおこなった場合のシリコンウェーハ中の酸素析出物密度が１×１０８〜５×１０９個／ｃｍ３であり、かつ極短時間アニールを施した場合にｓｌｉｐが発生しないことを特徴とするシリコンエピタキシャルウェーハ。
  4. エピタキシャル層表面の欠陥密度が０．０１個／ｃｍ２以下であることを特徴とする請求項３に記載のシリコンエピタキシャルウェーハ。
JP2015095604A 2015-05-08 2015-05-08 シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ Active JP6447351B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015095604A JP6447351B2 (ja) 2015-05-08 2015-05-08 シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
SG11201708416PA SG11201708416PA (en) 2015-05-08 2016-04-21 Silicon epitaxial wafer and method of producing same
DE112016002091.0T DE112016002091B4 (de) 2015-05-08 2016-04-21 Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
PCT/JP2016/062662 WO2016181787A1 (ja) 2015-05-08 2016-04-21 シリコンエピタキシャルウェーハ、その製造方法
CN201680025582.6A CN107532325B (zh) 2015-05-08 2016-04-21 硅外延晶圆及其制造方法
KR1020177031302A KR101847481B1 (ko) 2015-05-08 2016-04-21 실리콘 에피택셜 웨이퍼, 그의 제조 방법
US15/564,952 US10211066B2 (en) 2015-05-08 2016-04-21 Silicon epitaxial wafer and method of producing same
TW105113404A TWI606155B (zh) 2015-05-08 2016-04-29 矽磊晶晶圓的製造方法及矽磊晶晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015095604A JP6447351B2 (ja) 2015-05-08 2015-05-08 シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2016210649A JP2016210649A (ja) 2016-12-15
JP6447351B2 true JP6447351B2 (ja) 2019-01-09

Family

ID=57248936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015095604A Active JP6447351B2 (ja) 2015-05-08 2015-05-08 シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Country Status (8)

Country Link
US (1) US10211066B2 (ja)
JP (1) JP6447351B2 (ja)
KR (1) KR101847481B1 (ja)
CN (1) CN107532325B (ja)
DE (1) DE112016002091B4 (ja)
SG (1) SG11201708416PA (ja)
TW (1) TWI606155B (ja)
WO (1) WO2016181787A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711320B2 (ja) * 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
JP7006517B2 (ja) * 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
CN109537045B (zh) * 2018-12-29 2024-05-10 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
JP7251517B2 (ja) * 2020-05-14 2023-04-04 信越半導体株式会社 エピタキシャル成長前処理条件の評価方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3626364B2 (ja) 1998-05-22 2005-03-09 信越半導体株式会社 エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
EP0959154B1 (en) 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
KR100588098B1 (ko) * 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
KR100788988B1 (ko) 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4296740B2 (ja) * 2000-05-17 2009-07-15 信越半導体株式会社 シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハならびにエピタキシャルウエーハ
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4102988B2 (ja) 2000-06-26 2008-06-18 信越半導体株式会社 シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US6709957B2 (en) 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP4670224B2 (ja) 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2006073580A (ja) 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
US7902042B2 (en) * 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4853237B2 (ja) 2006-11-06 2012-01-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
EP2722423B1 (en) 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2012134517A (ja) * 2012-02-08 2012-07-12 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2013206981A (ja) * 2012-03-27 2013-10-07 Globalwafers Japan Co Ltd シリコンウェーハ
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2015095604A (ja) 2013-11-13 2015-05-18 キヤノン株式会社 半導体装置の製造方法および半導体基板のエッチング装置
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Also Published As

Publication number Publication date
KR20170126004A (ko) 2017-11-15
KR101847481B1 (ko) 2018-04-10
DE112016002091B4 (de) 2021-08-26
JP2016210649A (ja) 2016-12-15
WO2016181787A1 (ja) 2016-11-17
TW201708630A (zh) 2017-03-01
SG11201708416PA (en) 2017-11-29
DE112016002091T5 (de) 2018-03-01
US20180108538A1 (en) 2018-04-19
TWI606155B (zh) 2017-11-21
CN107532325A (zh) 2018-01-02
CN107532325B (zh) 2019-01-11
US10211066B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
US8864906B2 (en) Method for producing silicon wafer
TWI428481B (zh) 矽晶圓及其製造方法
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
TWI548785B (zh) 矽晶圓及其製造方法
US20110156215A1 (en) Silicone Wafer and Production Method Therefor
JP5343371B2 (ja) シリコン基板とその製造方法
JP6447351B2 (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2009259959A (ja) 薄厚シリコンウェーハおよびその製造方法
JP6020342B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2009212354A (ja) シリコン基板の製造方法
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JPWO2009025342A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2005142434A (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
TWI436429B (zh) 製造磊晶矽晶圓的方法以及磊晶矽晶圓
TWI605494B (zh) 磊晶矽晶圓
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6447351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250