CN107532325A - 硅外延晶圆及其制造方法 - Google Patents

硅外延晶圆及其制造方法 Download PDF

Info

Publication number
CN107532325A
CN107532325A CN201680025582.6A CN201680025582A CN107532325A CN 107532325 A CN107532325 A CN 107532325A CN 201680025582 A CN201680025582 A CN 201680025582A CN 107532325 A CN107532325 A CN 107532325A
Authority
CN
China
Prior art keywords
silicon
wafer
oxygen
crystal
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680025582.6A
Other languages
English (en)
Other versions
CN107532325B (zh
Inventor
片野智
片野智一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN107532325A publication Critical patent/CN107532325A/zh
Application granted granted Critical
Publication of CN107532325B publication Critical patent/CN107532325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/02—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing
    • B28D1/08—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing with saw-blades of endless cutter-type, e.g. chain saws, i.e. saw chains, strap saws
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/007—Pulling on a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

将晶体的氮浓度设为1×1011～2×1013atoms/cm3，将晶体冷却速度设为在硅熔点～1350℃时为4.2℃/min左右并在1200～1000℃时为3.1℃/min左右，将晶圆的氧浓度设为9.5×1017～13.5×1017atoms/cm3，从而提拉单晶硅，对从该单晶硅切取的晶圆实施处理条件为875℃、30min左右的热处理之后，进行外延层生长，从而制造出维持规定的氧浓度的同时不增加外延缺陷且不产生滑移的外延晶圆。

Description

硅外延晶圆及其制造方法
技术领域
本发明涉及一种适合硅外延晶圆的制造方法的技术及在维持规定的氧浓度的同时具有吸杂效果，并且不增加外延缺陷且不产生滑移(slip)的硅外延晶圆。
本申请主张基于2015年05月08日于日本申请的日本专利申请2015-095604号的优先权，并将其内容援用于此。
背景技术
迄今以来，为了防止成品率的下降，作为具有在器件工序等中能够应对金属污染的IG(本征吸杂)能力且器件领域内没有缺陷的晶圆而制造外延晶圆。
专利文献1、2、4、5中记载有在单晶硅提拉时掺杂氮并对从该单晶切取的晶圆实施热处理的外延晶圆的制造方法。
专利文献3中对V/G的控制进行了记载。
以往技术文献
专利文献
专利文献1：日本专利第3626364号公报
专利文献2：日本专利第4102988号公报
专利文献3：日本专利第4224966号公报
专利文献4：日本特开2004-304095号公报
专利文献5：日本特开2007-186376号公报
发明内容
发明要解决的技术课题
近年来，随着设计规则的微细化等器件制造工序中的处理条件变化，器件制造工序中逐步进行快速退火之类的剧热处理。具体而言，是在1150℃～1200℃的温度下进行1毫秒左右的处理。
随着这种热条件的加剧(剧烈)，逐渐发现产生一种前所未有的滑移的现象。这种滑移的产生，认为是受到块体中的氧析出物(BMD)密度的影响，且认为能够通过减少BMD密度来防止滑移的产生。
通常，氮浓度越高，则BMD密度越高。因此，本申请发明人等尝试了降低氮浓度。但是，若降低氮浓度，则存在导致BMD密度过度下降而无法显现出充分的IG能力的问题。
此外，所掺杂的氮的浓度通过偏析而在所提拉的单晶硅的顶(top)侧和尾(tail)侧发生变化。若氮浓度变高，则不仅BMD密度变高，而且产生形成于外延层的层错(外延缺陷)的可能性也变高。因此，为了能够遍布成为晶圆的直体部的总长而同时实现具有充分的IG能力的BMD密度的实现、无形成于外延层的层错(外延缺陷)及滑移产生的防止，需要将影响全部特性的氮浓度设定在恒定范围内，但提拉这种单晶硅是非常困难的，而未能实现。
并且，进行外延生长之前，有时会进行热处理，但若该热处理温度为高温，则BMD密度变高。因此，考虑将该热处理条件变更至低温侧或免去该热处理，从而降低BMD密度。但是，仅通过变更热处理条件未能同时实现上述具有充分的IG能力的BMD密度的实现、无外延缺陷及滑移产生的防止。
本发明是鉴于上述情况而完成的，其要实现如下目的：提供一种外延层表面的缺陷密度为0.01(个/cm2)以下而外延缺陷极少且即使实施快速退火也不产生滑移，并且具有吸杂能力的硅外延晶圆的制造方法。
用于解决技术课题的手段
本发明的硅外延晶圆的制造方法，通过如下解决上述课题：
一种硅外延晶圆的制造方法，其中，
将单晶中的氮浓度设为1×1011～2×1013atoms/cm3，并将氧浓度设为9.5×1017～13.5×1017atoms/cm3(ASTM F123-1979)；
将晶体冷却速度设为在硅熔点～1350℃时为4.2℃/min左右并且在1200～1000℃时为3.1℃/min左右，从而提拉单晶硅；
对从该单晶硅切取的硅晶圆实施处理条件为850℃以上且低于900℃、30min左右的热处理之后；
进行外延层的形成；
从而，将进行780℃、3小时及1000℃、16小时的氧析出评价热处理时的氧析出物密度设为1×108～5×109个/cm3。
本发明的硅外延晶圆的制造方法能够将所述氧浓度设为在所述单晶硅顶侧高，在所述单晶硅尾侧低。
本发明的硅外延晶圆优选为如下硅外延晶圆：
硅晶圆中的氧浓度为9.5×1017～13.5×1017atoms/cm3(ASTM F123-1979)，进行780℃、3小时及1000℃、16小时的氧析出评价热处理时的硅晶圆中的氧析出物密度为1×108～5×109个/cm3，并且实施快速退火时不产生滑移。
本发明的硅外延晶圆能够使外延层表面的缺陷密度为0.01个/cm2以下。
本发明中，制造出的外延晶圆中，优选将外延生长前的晶圆的氧浓度设为9.5×1017～13.5×1017atoms/cm3。如前述，所掺杂的氮的浓度通过偏析而在所提拉的单晶硅的顶侧和尾侧发生变化，氮浓度在单晶的顶侧低，朝向尾侧而增加。因为若将氧浓度以在单晶的顶侧高而在尾侧低的方式调整到上述范围内，则能够补偿氮浓度的变化获得适当的氧析出物(BMD)密度。
在该状态下，要求即使在1150℃～1200℃的温度下进行1毫秒左右的非常热的快速退火处理的情况下，也可防止滑移的产生。本申请发明人等关于该滑移产生的原因，研究出不仅是BMD的密度、而且器件工序中进行该快速退火时晶圆(块体)中存在尺寸非常大的BMD，以该BMD为起点产生滑移的新的机理，降低BMD密度以免产生外延缺陷，但是在维持用于确保IG能力的充分的BMD密度的同时缩小其尺寸。本申请中作为对象的快速退火，在极短时间内使晶圆的部分升温至高温之后又使其降温，因此负载了非常大的热应力而产生滑移。本申请中将产生与上述处理温度及处理时间的处理对应的热应力的晶圆为对象。并且，本申请中，处理温度及处理时间并不限于上述值。
在此，通过降低氮浓度来试图降低BMD密度。因氮浓度的下降，BMD密度也下降，但与呈现充分的IG效果的等级相比导致BMD密度过于下降。并且，如图4B所示，氮的掺杂通过偏析而导致根据提拉长度而变化，因此，随此BMD密度根据提拉长度而变化，但需要使该变化不脱离容许范围。于是，为了使BMD在外延之后残留，如图4A所示，使氧浓度在单晶顶侧高而在尾侧低，同时通过控制单晶的热历史来增加成为BMD的核的空孔密度而补偿BMD密度的减少。此外，在外延生长前进行热处理，适当设定该处理温度，以确保最终的BMD密度。
将外延生长前的热处理的处理温度设为低于850℃或未进行热处理的情况下(低温热处理)，BMD密度成为2×107～2×109个/cm3左右的范围，BMD密度处于不受控制的状态。尤其，若BMD密度小于1×108个/cm3左右，则导致无法呈现出充分的吸杂能力。因此，为了防止BMD密度下降，需要将氮浓度设为使2×1013atoms/cm3左右成为下限。这是因为，尤其为了应对通过偏析导致的与尾侧相比顶侧的氮浓度下降，而设定氮浓度的下限值。但是，如此设定氮浓度的下限值，即若设定为顶侧的氮浓度不低于BMD密度的下限值，则尾侧的氮浓度与之相比变高，因此为这种氮浓度时，因外延缺陷增加而不适合作为高品质用晶圆。相反，若降低氮浓度，则导致达不到所需的BMD密度而无法具有充分的吸杂能力。
并且，将热处理中的处理温度调高到900℃以上而赋予吸杂能力时，通过用于对应器件工艺的微细化的快速退火而导致以BMD为起点的滑移的产生。仅以该条件是无法控制成同时满足充分的吸杂能力和滑移的产生的防止。
于是，本申请发明人等根据提高成为BMD的核的空孔密度的意图，决定进行晶体的热历史的控制。由此，能够以不同于氮浓度、热处理条件、氧浓度的要素控制BMD密度。但是，如上所述，这些要素均具有相关关系，无法单独只改变单一的要素，因此鉴于它们的关联性而找出了最佳条件。
作为其结果，本发明的外延晶圆的制造方法中，将单晶中的氮浓度设为1×1011～2×1013atoms/cm3，并将氧浓度设为9.5×1017～13.5×1017atoms/cm3，将晶体冷却速度设为硅熔点～1350℃时为4.2℃/min左右并在1200～1000℃时为3.1℃/min左右，从而提拉单晶硅，
对从该单晶硅切取的晶圆实施处理条件为850℃以上且低于900℃、30min左右的热处理之后，
进行外延层生长，
从而能够将进行780℃、3小时及1000℃、16小时的热处理之后的氧析出物(BMD)密度设为1×108～5×109个/cm3。其结果，能够制造出即使实施快速退火也不产生滑移且外延层表面的缺陷密度为0.01个/cm2以下的外延晶圆。
在此，考虑到偏析，而以氮浓度的上限值和下限值成为所述范围内的方式在提拉时进行掺杂。氮的掺杂能够通过在原料熔融时追加规定量的含氮材料或在提拉气氛中混入含氮气体等公知的方法来实现。
并且，关于晶体冷却速度，在成为从原料即硅熔体固化的单晶硅的最初部分的硅熔点～1350℃及冷却至更低的1200～1000℃的范围内控制冷却速度。由此将空孔密度/分布控制为所希望的状态。另外，冷却速度的控制能够通过设置有具有温度控制机构(加热/冷却机构)的热区域(热屏蔽体等)的提拉装置来进行。例如，能够应用具有如图2所示的结构的装置。
在此，硅熔点～1350℃下的冷却速度为4.2℃/min左右是指，只要在3.9～4.6℃/min的范围即可，更优选在4.0～4.4℃/min的范围。冷却速度低于上述范围时，外延晶圆上容易产生外延缺陷，因此不优选。并且，冷却速度高于上述范围时，提拉的晶体无法成为单晶且要重新制作的可能性变高而效率较差，因此不优选，此外因晶体的外形变形而不优选。
并且，1200～1000℃下的冷却速度为3.1℃/min左右是指，只要在2.9～4.5℃/min的范围即可，更优选在3.0～3.5℃/min的范围。若脱离上述范围，则外延晶圆上容易产生外延缺陷，因此不优选。
之所以将热处理中的处理条件设为850℃以上且低于900℃、30min左右是为了确保呈现充分的IG能力的BMD密度并且设为不产生滑移的BMD尺寸。
在此，关于处理时间，表示设为30min左右即具有十分之一左右的宽度的范围、30±3min、27～33min。比该范围短时，无法确保充分的BMD密度，即使设为比该范围长，也不会使BMD密度产生变化。并且，处理温度低于上述范围时，为了得到获得充分的IG效果的BMD密度而需要提高氮浓度，此时外延晶圆上有可能产生外延缺陷，因此不优选。并且，BMD密度不稳定而无法控制为所希望的状态，因此不优选。处理温度被设定为高于上述范围时，认为因BMD生长而使尺寸变大，并产生以该尺寸较大的BMD为起点的滑移，因此不优选。
如图4A所示，晶圆的氧浓度能够根据提拉时的单晶中的固化率而改变，该情况下通过设定单晶提拉时的坩埚和单晶的旋转状态、提拉气氛条件来进行控制，而设为9.5×1017～13.5×1017atoms/cm3的范围。并且，进行各提拉时及热处理时设定其他条件并通过该氧浓度的控制进行包含前述氮浓度的变化在内的BMD密度的微调。此时，以氧浓度不脱离上述范围的方式进行设定。
本发明的硅外延晶圆的制造方法能够将所述氧浓度设为在所述单晶硅顶侧高，在所述单晶硅尾侧低。
本发明的外延膜生长能够在一般的条件下进行，例如通过在减压的基础上，在1300℃左右的温度条件下供给三氯硅烷等成膜气体，从而生长1～7μm左右膜厚的外延层。
本发明中，通过满足所有这些处理条件，能够首次将进行780℃、3小时及1000℃、16小时的氧析出评价热处理之后的BMD密度设为1×108～5×109个/cm3。
由此，能够制造出即使实施快速退火也不产生滑移且外延表面的缺陷密度为0.01个/cm2以下的外延晶圆。
该情况下的快速退火表示在1150℃～1200℃的温度下进行1毫秒左右的处理或者与此类似高温的热处理。在此，1毫秒左右表示0.7至1.1毫秒。
并且，不产生滑移是指，肉眼检查用X射线拍摄的图像时，晶圆表面不存在0.1mm以上大小的滑移缺陷。此时，通过利用×10、×30左右的显微镜进行放大的图像来判定。
发明效果
根据本发明，通过满足所有这些条件，就可发挥能够提供具有充分的吸杂能力并且即使实施快速退火也不产生滑移，且维持减少外延缺陷的状态的外延晶圆的效果。
附图说明
图1为表示本发明所涉及的外延晶圆的制造方法的一实施方式的硅外延晶圆的剖视图。
图2为本发明所涉及的外延晶圆的制造方法的一实施方式中使用的CZ炉的纵截面。
图3为表示本发明所涉及的外延晶圆的制造方法的一实施方式的单晶硅的示意主视图。
图4A为表示氧浓度相对于单晶硅提拉中的固化率的变化的曲线图。
图4B为表示氮浓度相对于单晶硅提拉中的固化率的变化的曲线图。
具体实施方式
以下，根据附图对本发明所涉及的外延晶圆的制造方法的一实施方式进行说明。
图1为表示本实施方式的硅外延晶圆的剖视图，图中符号W为硅外延晶圆。
本实施方式所涉及的硅外延晶圆W为应用于例如MOS、存储器等半导体元件的晶圆，如图1所示，从通过CZ法提拉的单晶硅切取的晶圆W0上成膜有外延层W1，块体中的氧浓度在9.5×1017～13.5×1017atoms/cm3的范围，外延层W1表面的外延缺陷为0.01个/cm2以下，即使实施快速退火也不产生滑移。
作为该硅晶圆的制造方法，首先作为单晶硅提拉工序，在石英坩埚内层叠配置硅晶体的原料即多晶硅。接着，设为Ar气氛或含有氢等规定气体的规定气氛提拉CZ晶体。另外，所谓CZ晶体是指包括施加磁场的CZ晶体在内的通过切克劳斯基法(CZ法)制造的晶体。
此时，作为氮添加单晶硅，在原料阶段添加含有氮的化合物或在存在氮的气氛中提拉单晶硅，以成为规定量的氮浓度。同时，若是p-型，则作为掺杂物如B(硼)那样按照所设定的基板的类型将规定量的掺杂物投入到原料中。并且，提拉时，设定气氛气体种类、流量、压力及坩埚和单晶转速等以控制单晶的氧浓度。
以下，对添加氮的CZ单晶硅的提拉进行说明。对尺寸为φ300mm至φ450mm的晶圆进行说明，但本发明并不限定于此。
图2为适于说明本实施方式的单晶硅的制造的CZ炉的纵剖视图。CZ炉具备配置于腔室内的中心部的坩埚(石英坩埚)101及配置于坩埚101的外侧的加热器102。坩埚101为通过外侧的石墨坩埚101a来保持在内侧容纳原料熔体103的石英坩埚101的双重结构，并通过被称为支架的支承轴101b旋转及被上下驱动。在坩埚101的上方设置有圆筒形状的热屏蔽体107。热屏蔽体107为外壳由石墨制成，内部填充石墨毛毡并且具有由成为未图示的水冷管等的冷却机构或加热器等加热机构构成的温度控制机构的结构。
该CZ炉例如进行尺寸为φ300mm的晶圆用提拉时，能够进行目标直径为310mm、主体长度例如为1200mm的φ300mm的单晶生长。
接着，对用于生长CZ单晶硅的操作条件的设定方法进行说明。
首先，在坩埚内装入高纯度多晶硅，例如添加掺杂物即硼(B)，以使晶体中的电阻率成为p-型。
本发明中，p型或p-型是指具有相当于电阻率1～100Ωcm的硼(B)浓度的晶圆，p+型是指具有相当于电阻率0.1Ωcm～1Ωcm的硼浓度的晶圆。n型或n-型是指具有相当于电阻率1～100Ωcm的磷(P)浓度的晶圆，n+型是指具有相当于电阻率0.1Ωcm～1Ωcm的磷浓度的晶圆。
并且，p/p-型表示在p-型基板(晶圆)上层叠有p-型的外延层的晶圆，p/n-型表示在n-型基板上层叠有p-型的外延层的晶圆。
图3为表示本实施方式的单晶硅的示意主视图。
本实施方式中，图2所示的CZ炉中，进行原料熔融时向硅熔体追加规定量的含氮材料或在混入有含氮气体的气氛中进行提拉，以使氮浓度成为1×1011～2×1013atoms/cm3的范围。
在此，将氮浓度设为上述范围的上限值以上时，会成为快速退火时引发滑移的产生的BMD等级，因此不优选。并且，将氮浓度设为上述范围的下限值以下时，会成为无法获得充分的IG效果的BMD等级，因此不优选。
并且，控制晶体转速、坩埚转速、加热条件、施加磁场条件、提拉速度等，以使初始氧浓度成为9.5×1017～13.5×1017atoms/cm3(ASTM F123-1979)。
接着，通过加热器102进行加热将硅熔融而使其成为熔体103。接着，将安装于籽晶夹头105的籽晶Ss浸渍于熔体103，使坩埚1及提拉轴4旋转同时进行晶体提拉。晶体取向为{100}、{111}或{110}中的任一种，若出于晶体无位错化的需要，则通过籽晶缩小(颈缩)形成颈部Sn之后，形成肩部S，从而进行扩径以设为例如310mm的目标主体径。
之后以恒定的提拉速度将主体部Sb生长至例如1200mm，在规定的条件下进行缩径以形成尾部St而进行缩尾之后，结束晶体生长。在此，提拉速度V可根据电阻率、单晶硅径尺寸、使用的单晶提拉装置的热区域结构(热环境)等适当选定。
本实施方式中，在成为主体部(直体部)Sb的区域，将晶体冷却速度设为在硅熔点～1350℃时为4.2℃/min左右且在1200～1000℃时为3.1℃/min左右。即，在成为BMD的核的空孔形成时即固化之后，立即通过控制通过空孔与硅晶格之间的对湮没形成单晶内部的空孔分布状态的温度区域的提拉条件，控制含有空孔的晶体生长条件以控制与外延缺陷密度、快速退火中的滑移的产生及呈现IG能力的程度相关的晶体特性。
具体而言，只要通过改变热屏蔽体107中与熔体的距离H来进行即可。并且，也能够使用由冷却机构、加热机构构成的温度控制机构。如此在控制单晶的温度状态的同时控制提拉速度，从而实现上述条件。
另外，此时的提拉炉内的温度能够使用FEMAG等分析软件通过模拟求出。
本实施方式中，如上所述进行氮添加并控制直体部的提拉时的提拉条件，并与后述热处理组合，从而通过它们的协同效应在该晶圆上生长外延层时，能够以其表面的外延缺陷产生及快速退火中的滑移的产生及吸杂能力在各自的晶圆切取位置即遍及直体部全长成为规定的范围的方式控制BMD密度，能够进行具有这种所希望的品质的单晶硅的提拉，通过提高工作效率能够大幅减少单晶硅或从该单晶硅制造的硅外延晶圆的制造成本。
继该单晶硅提拉工序之后，作为晶圆加工工序从该氮添加CZ单晶硅进行加工，而如图1所示获得含有氮的硅晶圆W0。
晶圆加工工序中的硅晶圆W0的加工方法按照一般的方法，通过ID锯或钢丝锯等切断装置切取之后，实施倒角加工等，对所获得的硅晶圆进行退火，之后在表面进行抛光/清洗等表面处理工序。例如，作为该晶圆加工工序，对添加氮的CZ晶体即上述硅基板W0的表面进行镜面加工之后，进行例如组合SC1及SC2而成的RCA清洗。另外，除了这些工序之外还有包裹(wrapping)、清洗、磨削等各种工序，工序顺序的变更、省略等可根据目的适当变更使用工序。
如此获得硅晶圆W0的氮浓度为1×1011～2×1013atoms/cm3且氧浓度为9.5×1017～13.5×1017atoms/cm3(ASTM F123-1979)。
氮以固溶形态含在硅中，因此硅晶格中以与硅置换的形式导入氮。即，氮的原子半径与硅原子相比较小，因此在置换位置将氮进行配位时，晶体的应力场成为压缩应力场，容易在压缩应力场捕获晶格间的氧及杂质。以该置换位置氮为起点，高温下稳定的氧析出物通过原生(as-grown)而高密度出现，且容易向硅基板W0赋予高吸杂效果。
这种氮的添加浓度需要限制在上述范围。因为若氮浓度小于上述范围，则氮/氧系析出物的形成促进不活跃而无法实现上述充分密度的氮/氧系析出物的形成。
另一方面的原因是，若氮浓度超过上述范围，则会成为快速退火中产生滑移、产生外延缺陷之类的状态不佳的BMD分布状态。
此外，硅基板W0中的氧浓度Oi需要设为上述范围。因为氧浓度Oi小于上述范围时，不会促进氮/氧系析出物的形成且无法获得高密度的析出物，因此无法获得所需的吸杂能力。
另一方面，究其原因，若氧浓度Oi超过上述范围，则析出过多而存在成为滑移的产生源的可能性。
之后，作为热处理，在惰性气体气氛下实施850℃以上且低于900℃、30min左右的热处理。
在此，关于处理时间表示设为30min左右即具有十分之左右的宽度的范围、30±3min、27～33min。短于该范围时，无法确保充分的BMD密度，即使超过该范围，BMD密度也不发生变化。并且，处理温度低于上述范围时，为了获得呈现充分的IG能力的BMD密度而需要提高氮浓度，该情况下有可能在外延晶圆上产生外延缺陷，因此不优选。并且，BMD密度不稳定而无法控制为所希望的状态，因此不优选。处理温度被设定为高于上述范围时，BMD密度过高而产生以BMD为起点的滑移，因此不优选。
之后，作为外延层成膜工序，为了生长外延层而装入外延生长炉，利用各种CVD法(化学气相生长法)，如图1所示例如生长掺杂物浓度为p型的外延层W1。
作为外延工序，在基于作为成膜气体的三氯硅烷、二氯甲硅烷等、掺杂物气体及作为载气的氢等的气氛下，以1100～1200℃左右的温度条件成膜1～10μm膜厚的外延层W1，优选形成膜厚为1～3μ左右或3～5μm左右的外延层W1，并且有时在其前后设为含有HCl气体等的气氛进行表面处理。
之后，进行780℃、3小时的热处理及1000℃、16小时的氧析出评价热处理。
根据本实施方式，将晶体的氮浓度、氧浓度、硅熔点～1350℃的温度范围及1200～1000℃的温度范围下的冷却速度设为上述状态以提拉单晶硅，并对从该单晶硅切取的晶圆实施成为上述处理条件的热处理之后，进行外延层生长，从而将进行780℃、3小时及1000℃、16小时的氧析出评价热处理之后的BMD密度设为1×108～5×109个/cm3。
即，满足所有这些条件，由此能够制造出即使实施快速退火也不产生滑移，其外延表面的缺陷密度为0.01个/cm2以下的外延晶圆。
另外，本发明中氮浓度为通过计算求得的值。二次离子质量分析装置(SIMS)的测定界限(1×1014atoms/cm3)以下的浓度的计算，根据在SIMS的测定界限以上测定的某一固化率下的氮浓度，设为偏析系数k＝7×10-4，能够使用通过一般的偏析式，
CTOP＝CX(1-X)1-k
(其中，CTOP为顶侧的氮浓度，CX为固化率X下通过SIMS测定的氮浓度)计算的值，或者通过
CTOP＝kC0
(C0为原料溶解时用带有氮化膜的晶圆等投入的氮量)计算的值。
并且，本发明中，“单晶顶”是指要切取晶圆的直体部的提拉开始，“单晶尾”是指要切取晶圆的直体部的提拉结束。
并且，不产生滑移是指，在肉眼检查利用X射线拍摄的图像时，晶圆表面不存在0.1mm左右或比其更大尺寸的滑移。此时，通过利用×10、×30左右的显微镜进行放大的图像来判定。
外延缺陷的测定，使用激光散射式粒子计数器(SP1(surfscan SP1)：KLA-Tencor公司制)检测0.01μm尺寸以上的缺陷的密度。
对样品利用Dash蚀刻液(氢氟酸3.2±5％、硝酸16.5±5％、冰醋酸69.2±5％、硝酸银水溶液0.005％、纯水11±5％)进行5μm蚀刻，将蚀刻之后的样品进行劈开而测定截面的氧析出物，从而进行BMD密度的测定。
实施例
以下，对本发明的实施例进行说明。
作为提拉条件，对φ310mm、长度1200mm的单晶硅设定晶体顶的氮浓度，从而进行提拉。在此，在直体部控制硅熔点～1350℃的温度范围及1200～1000℃的温度范围的冷却速度、初始氧浓度(提拉时)。
并且，对从该单晶切取的晶圆表面进行镜面抛光，并实施875℃或其他温度、30min的热处理之后，1300℃、30sec的条件下，在含有三氯硅烷气体的气氛下外延生长以成膜p型的外延层达膜厚3μm。相对于轴向距离，测定该外延层表面产生的外延缺陷密度。外延缺陷的测定使用激光光散射式粒子计数器(SP1(surfscan SP1)：KLA-Tencor公司制)，检测0.01μm尺寸以上的缺陷(SF)的密度。此外，对进行780℃、3小时及1000℃、16小时的氧析出评价热处理之后的BMD密度进行了评价。
此外，在1150℃～1200℃的温度下实施1毫秒左右的快速退火之后，在进行X射线拍摄的图像中判定有无滑移的产生。
在表中示出这些结果。
[表1]
[表2]
从这些结果可知，实验例1～6满足本发明中上述所有条件，因此BMD密度在规定范围，外延缺陷为基准以下且未产生滑移。相对于此，可知实验例7、8中BMD密度较少，因此无法显示出充分的吸杂能力。并且，可知实验例9中产生了超出规定量的外延缺陷。并且，可知实验例10中观测到产生了滑移。可知实验例11中热处理温度过高且产生了超出规定量的外延缺陷。可知实验例12中热处理温度过低且因BMD密度较少，因此无法显示出充分的吸杂能力。可知实验例13中未进行掺杂且BMD密度较少，因此无法显示出充分的吸杂能力。
符号说明
W-硅外延晶圆，W0-晶圆，W1-外延层。

Claims (4)

1.一种硅外延晶圆的制造方法，其特征在于，进行如下处理：
依据ASTM F123-1979标准，将单晶中的氮浓度设为1×1011～2×1013atoms/cm3，并将氧浓度设为9.5×1017～13.5×1017atoms/cm3，将晶体冷却速度设为在硅熔点～1350℃时为4.2℃/min左右并且在1200～1000℃时为3.1℃/min左右，从而提拉单晶硅；
对从该单晶硅切取的硅晶圆实施处理条件为850℃以上且低于900℃、30min左右的热处理之后；
进行外延层的形成；
从而，将进行780℃、3小时及1000℃、16小时的氧析出评价热处理时的氧析出物密度设为1×108～5×109个/cm3。
2.根据权利要求1所述的硅外延晶圆的制造方法，其特征在于，
将所述氧浓度设为在所述单晶硅顶侧高，在所述单晶硅尾侧低。
3.一种硅外延晶圆，其特征在于，
依据ASTM F123-1979标准，硅晶圆中的氧浓度为9.5×1017～13.5×1017atoms/cm3，进行780℃、3小时及1000℃、16小时的氧析出评价热处理时的硅晶圆中的氧析出物密度为1×108～5×109个/cm3，并且实施快速退火时不产生滑移。
4.根据权利要求3所述的硅外延晶圆，其特征在于，
外延层表面的缺陷密度为0.01个/cm2以下。
CN201680025582.6A 2015-05-08 2016-04-21 硅外延晶圆及其制造方法 Active CN107532325B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-095604 2015-05-08
JP2015095604A JP6447351B2 (ja) 2015-05-08 2015-05-08 シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
PCT/JP2016/062662 WO2016181787A1 (ja) 2015-05-08 2016-04-21 シリコンエピタキシャルウェーハ、その製造方法

Publications (2)

Publication Number Publication Date
CN107532325A true CN107532325A (zh) 2018-01-02
CN107532325B CN107532325B (zh) 2019-01-11

Family

ID=57248936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680025582.6A Active CN107532325B (zh) 2015-05-08 2016-04-21 硅外延晶圆及其制造方法

Country Status (8)

Country Link
US (1) US10211066B2 (zh)
JP (1) JP6447351B2 (zh)
KR (1) KR101847481B1 (zh)
CN (1) CN107532325B (zh)
DE (1) DE112016002091B4 (zh)
SG (1) SG11201708416PA (zh)
TW (1) TWI606155B (zh)
WO (1) WO2016181787A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109537045A (zh) * 2018-12-29 2019-03-29 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711320B2 (ja) * 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
JP7006517B2 (ja) * 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
JP7251517B2 (ja) * 2020-05-14 2023-04-04 信越半導体株式会社 エピタキシャル成長前処理条件の評価方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
WO2001088230A1 (fr) * 2000-05-17 2001-11-22 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette de silicium monocristallin, plaquette de silicium monocristallin et plaquette epitaxiale
WO2006025409A1 (ja) * 2004-08-31 2006-03-09 Sumco Corporation シリコンエピタキシャルウェーハ及びその製造方法
CN101024895A (zh) * 2006-01-12 2007-08-29 硅电子股份公司 外延晶片以及制造外延晶片的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
EP0959154B1 (en) 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
JP3626364B2 (ja) 1998-05-22 2005-03-09 信越半導体株式会社 エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
WO2001027362A1 (fr) 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4102988B2 (ja) 2000-06-26 2008-06-18 信越半導体株式会社 シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
DE60141611D1 (de) * 2000-09-19 2010-04-29 Memc Electronic Materials Mit stickstoff dotiertes silizium das im wesentlichen frei von oxidationsinduzierten stapelfehlern ist
US6709957B2 (en) 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP4670224B2 (ja) 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
KR101111436B1 (ko) * 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
JP4853237B2 (ja) 2006-11-06 2012-01-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
KR101389058B1 (ko) 2009-03-25 2014-04-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2012134517A (ja) * 2012-02-08 2012-07-12 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2013206981A (ja) * 2012-03-27 2013-10-07 Globalwafers Japan Co Ltd シリコンウェーハ
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2015095604A (ja) 2013-11-13 2015-05-18 キヤノン株式会社 半導体装置の製造方法および半導体基板のエッチング装置
US10177008B2 (en) * 2014-01-14 2019-01-08 Sumco Corporation Silicon wafer and method for manufacturing the same
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
WO2001088230A1 (fr) * 2000-05-17 2001-11-22 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette de silicium monocristallin, plaquette de silicium monocristallin et plaquette epitaxiale
WO2006025409A1 (ja) * 2004-08-31 2006-03-09 Sumco Corporation シリコンエピタキシャルウェーハ及びその製造方法
CN101024895A (zh) * 2006-01-12 2007-08-29 硅电子股份公司 外延晶片以及制造外延晶片的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109537045A (zh) * 2018-12-29 2019-03-29 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
CN109537045B (zh) * 2018-12-29 2024-05-10 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法

Also Published As

Publication number Publication date
SG11201708416PA (en) 2017-11-29
US10211066B2 (en) 2019-02-19
US20180108538A1 (en) 2018-04-19
DE112016002091T5 (de) 2018-03-01
JP2016210649A (ja) 2016-12-15
KR101847481B1 (ko) 2018-04-10
TW201708630A (zh) 2017-03-01
TWI606155B (zh) 2017-11-21
WO2016181787A1 (ja) 2016-11-17
KR20170126004A (ko) 2017-11-15
DE112016002091B4 (de) 2021-08-26
CN107532325B (zh) 2019-01-11
JP6447351B2 (ja) 2019-01-09

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
US7637997B2 (en) Silicon wafer, method for producing silicon wafer and method for growing silicon single crystal
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
TWI428481B (zh) 矽晶圓及其製造方法
WO2006117939A1 (ja) シリコンウェーハの製造方法
CN107532325A (zh) 硅外延晶圆及其制造方法
WO2018008561A1 (ja) 単結晶シリコン板状体およびその製造方法
JPWO2009025342A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
CN110603350A (zh) 外延硅晶片的制造方法及外延硅晶片
JP4273793B2 (ja) 単結晶の製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
CN115135818B (zh) 半导体硅晶片的制造方法
JP7495238B2 (ja) シリコンウェーハの製造方法
JP2021130577A5 (ja) シリコンウェーハの製造方法
CN115135816A (zh) 半导体硅晶片的制造方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2004269312A (ja) 単結晶の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant