JP2015095604A - 半導体装置の製造方法および半導体基板のエッチング装置 - Google Patents
半導体装置の製造方法および半導体基板のエッチング装置 Download PDFInfo
- Publication number
- JP2015095604A JP2015095604A JP2013235389A JP2013235389A JP2015095604A JP 2015095604 A JP2015095604 A JP 2015095604A JP 2013235389 A JP2013235389 A JP 2013235389A JP 2013235389 A JP2013235389 A JP 2013235389A JP 2015095604 A JP2015095604 A JP 2015095604A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- region
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】不良品の発生を低減するために有利な技術を提供する。【解決手段】半導体装置の製造方法は、回路が形成される有効領域と、回路が形成されない非有効領域とを含む半導体基板の前記非有効領域に含まれる採取領域から前記半導体基板の一部分を採取する採取工程と、前記採取工程で採取した前記一部分を分析する分析工程と、前記分析工程における分析結果に基づいて前記半導体基板が良品であるかどうかを判断する判断工程と、前記判断工程において前記半導体基板が良品と判断された場合に、当該判断がなされた前記半導体基板を処理して前記有効領域に回路を形成する処理工程と、を含む。【選択図】図1
Description
本発明は、半導体装置の製造方法および半導体基板のエッチング装置に関する。
シリコンウエハの表層部の金属汚染は、シリコンウエハに形成される素子の高集積化に伴って、半導体装置の性能に大きな影響を与えるようになってきた。金属汚染は、シリコンウエハの製造工程で使用される薬液や材料に含まれる金属成分によって発生しうる。金属汚染の有無は、シリコンウエハの表面の観察によっては判断することができない。このため、不良品を発生させるような金属汚染のあるシリコンウエハが納入されたとしても、半導体装置を形成した後に該半導体装置の電気特性を測定するまで不良の発生が分からず、無駄な処理がなされるリスクがあった。従来は、複数のシリコンウエハからなるウエハロットから少なくとも1枚のシリコンウエハを抽出して金属汚染を分析し、そのシリコンウエハが良品と判定された場合に、同一ウエハロットの他のシリコンウエハに半導体装置を形成していた。
しかしながら、上記の方法では、半導体装置を形成するための個々のシリコンウエハの汚染量を実際に評価するわけではないので、良品と判断されたウエハロットの中にも半導体装置の形成後に汚染が原因で不良品と判断されるシリコンウエハが存在しうる。
本発明は、不良品の発生を低減するために有利な技術を提供することを目的とする。
本発明の1つの側面は、半導体装置の製造方法に係り、該製造方法は、回路が形成される有効領域と、回路が形成されない非有効領域とを含む半導体基板の前記非有効領域に含まれる採取領域から前記半導体基板の一部分を採取する採取工程と、前記採取工程で採取した前記一部分を分析する分析工程と、前記分析工程における分析結果に基づいて前記半導体基板が良品であるかどうかを判断する判断工程と、前記判断工程において前記半導体基板が良品と判断された場合に、当該判断がなされた前記半導体基板を処理して前記有効領域に回路を形成する処理工程と、を含む。
本発明によれば、不良品の発生を低減するために有利な技術が提供される。
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
図1を参照しながら半導体基板Sについて説明する。半導体基板Sは、例えばシリコン基板である。半導体基板Sは、回路が形成される有効領域10と、回路が形成されない非有効領域20とを含む。有効領域10は、典型的には複数のチップ領域12を含みうる。図示されていないが、チップ領域12とチップ領域12との間にはスクライブラインが配置されていて、半導体基板Sをスクライブラインで切断することによって半導体基板Sが複数のチップ領域12に分割される。非有効領域20は、半導体基板Sの全体領域のうち有効領域10以外の領域である。非有効領域20は、通常は、有効領域10の外側、即ち半導体基板Sの周辺部に配置される。非有効領域20は、採取領域22を有する。採取領域22は、半導体基板Sの分析のために、半導体基板Sの一部分が採取される領域である。採取領域22は、有効領域10と接しないように決定される。採取領域22と有効領域10との最短距離dは、例えば5mm以上であることが好ましい。
半導体基板Sが既にリソグラフィー工程を経ている場合には、有効領域10(チップ領域12)には、回路パターンが形成されている。一方、半導体基板Sがまだリソグラフィー工程を経ていない場合には、有効領域10(チップ領域12)には、回路パターンが形成されていない。回路パターンは、例えば、素子分離、ソースドレイン領域、ゲート電極、配線層などによって構成される。
図2を参照しながら本発明の1つの実施形態の半導体装置の製造方法を説明する。図2に示す製造方法は、有効領域10に既に回路パターンが形成された半導体基板Sに対して実施されてもよいし、有効領域10にまだ回路パターンが形成されていない半導体基板Sに対して実施されてもよい。ただし、金属汚染を原因とする不良を発生させうる半導体基板Sに対して無駄な処理をすることを避け、生産性を向上させるために、図2に示す製造方法は、有効領域10にまだ回路パターンが形成されていない半導体基板Sに対して実施されることが好ましい。
まず、任意的な工程として、エッチング工程S110が実施される。エッチング工程S110では、採取領域22の表面がエッチングされる。このエッチングによって採取領域22における表層部分が除去され、新たな表面が露出する。この露出した表面の上には、除去された表層部分に含まれていた金属汚染物が残留しうる。採取領域22のエッチング量は、例えば、深さ方向に1〜3μmである。
図3には、エッチング工程S110において半導体基板Sをエッチングするための使用されうるエッチング装置200が記載されている。エッチング装置200は、第1噴射部242と、第2噴射部270とを有する。第1噴射部242は、半導体基板Sの周辺部、より具体的には採取領域22に向けてエッチングガスを噴射する。第2噴射部270は、半導体基板Sの中心部から周辺部に向かって不活性ガス(例えば、窒素ガス)が流れるように該中心部に向けて不活性ガスを噴射する。エッチング装置200は、第2噴射部270によって半導体基板Sの中心部から周辺部に向かう不活性ガスの流れを形成した状態で第1噴射部242からエッチングガスを噴射して採取領域22のエッチングを行う。
図3に示す例では、第1噴射部242は、ノズル240に組み込まれている。ノズル240は、第1噴射部242の噴射口を取り囲むように構成されたリング状の吸引口244を有する。吸引口244を通して、第1噴射部242から噴射されたエッチングガス、該エッチングガスによる反応生成物、周辺空間のガスなどが吸引される。吸引口244が第1噴射部242の噴射口を取り囲むように配置されていることにより、第1噴射部242から噴射されたエッチングガスが周囲に拡散して半導体基板Sの意図しない領域(即ち、採取領域22以外の領域)がエッチングされることが防止される。吸引口244は、真空源250に接続されていて、真空源250によって吸引口244を通してガスが吸引される。
第1噴射部242から噴射されるエッチングガスは、例えば、フッ化水素(HF)および窒素酸化物(NOx)を含みうる。図3に示す例では、第1供給源210からフッ化水素が供給され、第2供給源220から窒素酸化物が供給される。第1供給源210から供給されたフッ化水素と第2供給源220から供給された窒素酸化物とは、混合器230によって混合されて第1噴射部242に供給される。
第1供給源210は、例えば、フッ化水素酸212(例えば、49%フッ化水素酸)から揮発したフッ化水素(ガス)をキャリアガス(例えば、窒素ガス)によって送り出す。第2供給源220は、フッ化水素酸(例えば、9%フッ化水素酸)と硝酸(例えば、37%硝酸)との混合液222とシリコン片224との反応によって発生した窒素酸化物をキャリアガス(例えば、窒素ガス)によって送り出す。
ノズル240は、例えば、スライド機構260によって1軸方向(水平方向)に駆動されうる。半導体基板Sは、チャック292によって保持され、回転機構290によって回転駆動されうる。図3に示す例では、スライド機構260および回転機構290によって、ノズル240を半導体基板Sの採取領域22に対して位置決めする位置決め機構が構成されている。
エッチング工程S110は、上記の他、例えば、特許文献2に記載された方法に従って実施されうる。
以下、再び図2を参照しながら説明を続ける。エッチング工程S110の後、採取工程S120において、半導体基板Sの非有効領域20に含まれる採取領域22から半導体基板Sの一部分が採取される。採取工程S120では、エッチング工程S110におけるエッチングによって露出した部分(採取領域22)に薬液を接触させ、その後に該薬液を回収することによって、当該部分の上に残留する金属汚染物(半導体基板Sの一部分)を採取することができる。薬液としては、例えば、フッ化水素酸と過酸化水素2%水溶液との混合液を使用することができる。採取工程S120は、以上の方法の他、例えば、特許文献3に記載された方法に従って実施されうる。
次いで、分析工程S130では、採取工程S120で採取された半導体基板Sの一部分が分析される。ここで、採取工程S120で回収された薬液には、金属汚染物以外の残渣が含まれていて、これが分析に望ましくない影響を及ぼしうる。そこで、該薬液に王水を加えて水分がなくなるまで加熱(例えば、約60〜90℃)することで金属汚染物以外の残渣を取り除いてもよい。この残渣が取り除かれた金属汚染物にフッ化水素酸と過酸化水素2%水溶液との混合液を4ml加え誘導結合プラズマ質量分析(ICP−MS)測定をすることで半導体基板Sに含まれる金属の種類、および該各金属の量(汚染量)を得ることができる。
次いで、判断工程S140において、分析工程S130における分析結果に基づいて半導体基板Sが良品であるかどうかが判断される。分析結果(金属の種類および各金属の量)が基準値を満たす場合は、半導体基板Sが良品であると判断され、該基準値を満たさない場合は、半導体基板Sが不良品であると判断される。
判断工程S140において半導体基板Sが良品と判断された場合には、処理工程S150が実施される。処理工程S150では、良品であると判断された半導体基板Sが処理されて有効領域10に回路が形成される。これにより有効領域10に半導体装置が形成される。処理工程S150は、例えば、フォトリソグラフィー工程、イオン注入工程、エッチング工程、成膜工程、ダイシング工程などを含みうる。
ここで、エッチング工程S110および採取工程S120の実施によって、図4(a)に模式的に示されるように、採取領域22に凹部50が形成されうる。凹部50は、例えば、数μmの深さを有しうる。半導体基板Sの表面に凹部50が存在すると、半導体基板Sの処理(例えば、半導体基板Sへのフォトレジストの塗布)や操作(例えば、半導体基板Sの搬送、固定)において問題が発生する原因になりうる。
そこで、図4(b)−(d)に例示されるように、採取領域22に膜40を形成することによって半導体基板Sの表面を平坦化する平坦化工程を実施してもよい。
図4(b)に示す工程では、採取領域22に形成された凹部50以外の領域がシリコン酸化膜等の保護膜30で覆われる。図4(c)に示す工程では、例えばエピタキシャル成長法により、凹部50を埋めるように膜(シリコン膜)40が形成される。ここで、膜40の厚さは、半導体基板Sの表面が許容レベルまで平坦化されるようになされうる。図4(d)に示す工程では、保護膜30が除去される。なお、膜40は、例えば、シリコン酸化膜などの絶縁膜であってもよい。この場合には、膜40を、例えば、素子分離や層間絶縁膜を構成する有効領域10に形成される絶縁膜と同時に形成することも出来る。
以上のように、この実施形態によれば、汚染が存在する半導体基板を処理して半導体装置が形成された後に当該半導体装置が当該汚染を原因とする不良品であると判断されることがなくなるので、不良品の発生が低減される。また、不良品が発生する可能性が高い半導体基板を無駄に処理することがなくなるので、生産性が向上する。
Claims (7)
- 半導体装置の製造方法であって、
回路が形成される有効領域と、回路が形成されない非有効領域とを含む半導体基板の前記非有効領域に含まれる採取領域から前記半導体基板の一部分を採取する採取工程と、
前記採取工程で採取した前記一部分を分析する分析工程と、
前記分析工程における分析結果に基づいて前記半導体基板が良品であるかどうかを判断する判断工程と、
前記判断工程において前記半導体基板が良品と判断された場合に、当該判断がなされた前記半導体基板を処理して前記有効領域に回路を形成する処理工程と、を含む、
ことを特徴とする半導体装置の製造方法。 - 前記採取工程の前に、前記採取領域の表面をエッチングするエッチング工程を更に含み、前記採取工程では、前記エッチング工程におけるエッチングによって露出した部分に薬液を接触させ、その後に該薬液を回収する、
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記採取領域は、前記半導体基板の周辺部に配置され、
前記エッチング工程は、前記半導体基板の中心部から前記周辺部に向けて不活性ガスを流しながら実施される、
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記エッチング工程では、フッ化水素および窒素酸化物を含むエッチングガスが使用される、
ことを特徴とする請求項2又は3に記載の半導体装置の製造方法。 - 前記処理工程は、前記採取領域に膜を形成することによって前記半導体基板の表面を平坦化する平坦化工程を含む、
ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。 - 前記平坦化工程は、前記採取領域にエピタキシャル成長法によって前記膜を形成する工程を含む、
ことを特徴とする請求項5に記載の半導体装置の製造方法。 - 半導体基板をエッチングするエッチング装置であって、
前記半導体基板の周辺部に向けてエッチングガスを噴射する第1噴射部と、
前記半導体基板の中心部から前記周辺部に向かって不活性ガスが流れるように前記中心部に向けて前記不活性ガスを噴射する第2噴射部と、を備え、
前記第2噴射部によって前記半導体基板の前記中心部から前記周辺部に向かう前記不活性ガスの流れを形成した状態で前記第1噴射部から前記エッチングガスを噴射して前記周辺部のエッチングを行う、
ことを特徴とするエッチング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013235389A JP2015095604A (ja) | 2013-11-13 | 2013-11-13 | 半導体装置の製造方法および半導体基板のエッチング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013235389A JP2015095604A (ja) | 2013-11-13 | 2013-11-13 | 半導体装置の製造方法および半導体基板のエッチング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015095604A true JP2015095604A (ja) | 2015-05-18 |
Family
ID=53197793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013235389A Pending JP2015095604A (ja) | 2013-11-13 | 2013-11-13 | 半導体装置の製造方法および半導体基板のエッチング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015095604A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112016002091B4 (de) | 2015-05-08 | 2021-08-26 | Sumco Corporation | Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung |
-
2013
- 2013-11-13 JP JP2013235389A patent/JP2015095604A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112016002091B4 (de) | 2015-05-08 | 2021-08-26 | Sumco Corporation | Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101242246B1 (ko) | 웨이퍼 오염 측정장치 및 웨이퍼의 오염 측정 방법 | |
KR101910398B1 (ko) | 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱 | |
KR101376897B1 (ko) | 액체 메니스커스를 이용한 포스트 에칭 웨이퍼 표면 세정 | |
JP4897870B2 (ja) | 基板分析用ノズル及び基板分析方法 | |
JP2016539497A5 (ja) | ||
CN101657889B (zh) | 制备应变硅的清洁表面的改善的方法 | |
TW201133674A (en) | Substrate analysis equipment and substrate analysis method | |
US9263249B2 (en) | Method and apparatus for manufacturing semiconductor device | |
JP5904512B1 (ja) | シリコン基板の分析方法 | |
JP2015095604A (ja) | 半導体装置の製造方法および半導体基板のエッチング装置 | |
CN110071055B (zh) | 基板处理装置及基板处理方法 | |
JP5413342B2 (ja) | シリコンウェーハ表層部のエッチング方法およびシリコンウェーハの金属汚染分析方法 | |
JP6922804B2 (ja) | ボロンドープp型シリコンウェーハのエッチング方法、金属汚染評価方法および製造方法 | |
CN103646869B (zh) | 晶圆的清洗方法 | |
JPH10209112A (ja) | エッチング方法および装置 | |
JP2004031430A (ja) | Soiウエーハおよびその製造方法 | |
CN103824771A (zh) | 栅氧化层的形成方法 | |
KR20190128221A (ko) | 실리콘 웨이퍼의 금속 오염 분석 방법 및 실리콘 웨이퍼의 제조 방법 | |
CN103972051B (zh) | 一种消除晶边颗粒残留的铝刻蚀前置工艺方法 | |
CN104752246B (zh) | 用于判定gox击穿失效的样品制备方法 | |
KR20140075305A (ko) | 웨이퍼 세정 방법 | |
KR101721167B1 (ko) | 웨이퍼의 금속 오염 분석 방법 | |
KR100679831B1 (ko) | 반도체 소자의 웰 패턴의 상부 검사 방법 | |
JPH07193204A (ja) | 半導体基板の製造方法 | |
CN112563146A (zh) | 污染物检测工具及相关方法 |