CN110730831A - 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 - Google Patents

单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 Download PDF

Info

Publication number
CN110730831A
CN110730831A CN201880026803.0A CN201880026803A CN110730831A CN 110730831 A CN110730831 A CN 110730831A CN 201880026803 A CN201880026803 A CN 201880026803A CN 110730831 A CN110730831 A CN 110730831A
Authority
CN
China
Prior art keywords
single crystal
silicon
silicon wafer
silicon single
melt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880026803.0A
Other languages
English (en)
Inventor
鸣嶋康人
前川浩一
小川福生
川上泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenggao Co Ltd
Sumco Corp
Original Assignee
Shenggao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenggao Co Ltd filed Critical Shenggao Co Ltd
Publication of CN110730831A publication Critical patent/CN110730831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种单晶硅的制造方法中，以使单晶硅的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式在硅熔液中添加红磷，且以使单晶硅的直体部的至少一部分的温度在570℃±70℃的范围内的时间成为10分钟以上且50分钟以下的方式提拉单晶硅。

Description

单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅 晶片
技术领域
本发明涉及一种单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片。
背景技术
例如，对功率MOS(Metal Oxide Semiconductor(金属氧化物半导体))晶体管用外延硅晶片要求非常低的电阻率。为了满足如上所述的要求，正在研究具备作为n型掺杂剂而以高浓度掺杂有磷(P)的硅晶片和外延膜的外延硅晶片的制造方法(例如，参考专利文献1)。
在专利文献1中所记载的制造方法中，制造以电阻率成为0.7mΩ·cm以上且0.9mΩ·cm以下的方式含有红磷的单晶硅。在制造所述单晶硅时，以单晶硅的温度在570℃±70℃的范围内的时间成为20分钟以上且200分钟以下的方式提拉单晶硅。
若在由所述单晶硅得到的硅晶片上形成外延膜，则可抑制硅晶片中的微小凹陷(pit)的产生，还可抑制由所述微小凹陷所引起的堆垛层错(stacking fault，以下称为SF)的产生。其结果，90nm以上的LPD(Light Point Defec t(光点缺陷))的密度成为0.1个/cm2以下，能够得到电阻率低且高品质的外延硅晶片。
现有技术文献
专利文献
专利文献1：日本专利第5890587号公报
发明内容
发明所要解决的技术问题
近年来产生了电阻率小于0.7mΩ·cm的n型硅晶片的需求。因此，为了应对该需求，可考虑适用如专利文献1中所记载的方法。
然而，如上所述，当电阻率非常低时，即使适用专利文献1中所记载的方法，也无法抑制SF的产生，存在无法制造高品质的外延硅晶片的问题。
本发明的目的在于提供一种能够得到电阻率低且高品质的外延硅晶片的单晶硅的制造方法、外延硅晶片的制造方法及单晶硅并且提供一种电阻率低且高品质的外延硅晶片。
用于解决技术问题的方案
本发明的单晶硅的制造方法利用如下单晶提拉装置，该单晶提拉装置具备：腔室；坩埚，配置于该腔室内且能够容纳在硅熔液中添加红磷而成的掺杂剂添加熔液；及提拉部，使籽晶与所述掺杂剂添加熔液接触之后进行提拉。所述单晶硅的制造方法的特征在于，以使所述单晶硅的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式在所述硅熔液中添加所述红磷，且以使所述单晶硅的直体部的至少一部分区域中的温度在570℃±70℃的范围内的时间成为10分钟以上且50分钟以下的方式提拉所述单晶硅。
当单晶硅的直体部的至少一部分区域中的温度在570℃±70℃的范围内的时间(以下，有时也称为在570℃±70℃下的滞留时间)超过50分钟时，与电阻率为0.7mΩ·cm以上的情况不同，会产生很多SF。另一方面，当上述滞留时间小于10分钟时，存在因热冲击而单晶硅破裂的危险性。
根据本发明，若对从单晶硅的所述至少一部分区域得到的硅晶片进行与外延膜形成前的氢烘焙工序相同的热处理(在1200℃的氢气氛中加热30秒钟)，则能够将作为SF的产生原因的微小凹陷的密度设为2.5个/cm2以下。因此，若使用如上所述的单晶硅来制造外延硅晶片，则能够将在KLA-Tencor公司制SP-1的DCN模式下测定的90nm以上的LPD的密度设为2.5个/cm2以下。由此，能够得到电阻率低且高品质的外延硅晶片。
也可以在硅熔液中与红磷一同添加锗(Ge)。若设为如上所述的构成，则能够进一步抑制在硅晶片与外延膜的界面部分由红磷的浓度差所引起的位错缺陷(错配位错)的产生。
本发明的另一单晶硅的制造方法利用如下单晶提拉装置，该单晶提拉装置具备：腔室；坩埚，配置于所述腔室内且能够容纳在硅熔液中添加红磷而成的掺杂剂添加熔液；加热部，对所述坩埚进行加热；及提拉部，使籽晶与所述掺杂剂添加熔液接触之后进行提拉。所述单晶硅的制造方法具备：单晶形成工序，以使所述单晶硅的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式在所述硅熔液中添加所述红磷，并提拉所述单晶硅；及冷却工序，对所述单晶硅进行冷却。在所述冷却工序中，将所述单晶硅从所述掺杂剂添加熔液分离之后，在180分钟以内使所述单晶硅上升400mm以上。
根据本发明，能够将单晶硅的直体部的至少一部分区域中的在570℃±70℃下的滞留时间设为10分钟以上且50分钟以下。若对从所述单晶硅的直体部的至少一部分区域得到的硅晶片进行与氢烘焙工序相同的热处理，则能够将作为SF的产生原因的微小凹陷的密度设为2.5个/cm2以下。因此，能够得到电阻率低且高品质的外延硅晶片。
在本发明中，也可以在硅熔液中与红磷一同添加锗。
在本发明的单晶硅的制造方法中，优选在所述冷却工序中，在将所述加热部的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下的状态下使所述单晶硅上升。尤其优选将加热部的功率设为0％。
根据本发明，能够进一步降低冷却工序中的单晶硅的热量，能够进一步扩大单晶硅的直体部的至少一部分区域中的在570℃±70℃下的滞留时间成为10分钟以上且50分钟以下的范围。
为了“在将所述加热部的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下的状态下使所述单晶硅上升”，可以在将单晶硅从掺杂剂添加熔液分离之前、将单晶硅从掺杂剂添加熔液分离的同时、将单晶硅从掺杂剂添加熔液分离之后的任一时刻，将加热部的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下。
本发明的外延硅晶片的制造方法的特征在于，具备：晶片切出工序，从利用上述单晶硅的制造方法制造出的单晶硅切出硅晶片；氢烘焙工序，在氢气氛中对所述硅晶片进行加热；及外延膜形成工序，在所述硅晶片上形成外延膜。
在本发明的外延硅晶片的制造方法中，优选具备：氩退火工序，在1200℃以上且1220℃以下的氩气氛中对所述氢烘焙工序前的所述硅晶片进行60分钟以上且120分钟以下的热处理。
根据本发明，通过氩退火工序能够将作为微小凹陷的产生原因的氧与红磷的簇(微小析出物)溶体化，能够制造LPD的密度小于0.3个/cm2的高品质的外延硅晶片。
本发明的单晶硅含有红磷且电阻率为0.5mΩ·cm以上且小于0.7mΩ·cm。所述单晶硅具有：直体部，包含对从所述单晶硅切出的硅晶片实施在1200℃的氢气氛中加热30秒钟的热处理之后测定出的、所述硅晶片的表面上的90nm以上的LPD的密度为2.5个/cm2以下的晶体区域。
本发明的外延硅晶片具备：硅晶片，从上述单晶硅的所述直体部中的所述晶体区域切出；及外延膜，设置于所述硅晶片上。所述外延膜的表面上的LPD的密度为2.5个/cm2以下。
本发明的另一外延硅晶片具备：硅晶片，从上述单晶硅的所述直体部中的所述晶体区域切出；及外延膜，设置于所述硅晶片上。所述外延膜的表面上的LPD的密度为0.3个/cm2以下。
附图说明
图1是用于导出本发明所涉及的单晶硅的制造条件的实验1的结果，并且是表示从冷却开始起算的经过时间与冷却开始起算的晶体上升量之间的关系的图表。
图2是表示所述实验1中的固化率与在570℃±70℃下的滞留时间之间的关系的图表。
图3是放大表示图2中的固化率为50％以上的结果的图表。
图4是用于导出所述单晶硅的制造条件的实验2的结果，并且是表示外延硅晶片的电阻率与LPD密度之间的关系的图表。
图5是表示本发明的一实施方式所涉及的单晶提拉装置的概略结构的示意图。
图6是表示本发明的变形例中的基于多式提拉法的单晶的制造方法的示意图。
图7是表示本发明的另一变形例中的基于提取提拉法的单晶的制造方法的示意图。
图8是表示本发明的又一变形例中的加热器(后热器(after heat))的设置效果的图表，并且是表示固化率与单晶中心的温度之间的关系的图表。
图9是表示所述又一变形例中的加热器(后热器)的设置效果的图表，并且是表示固化率与在570℃±70℃下的滞留时间之间的关系的图表。
具体实施方式
[导出本发明的过程]
〔实验1：冷却工序的条件与在570℃±70℃下的滞留时间及LPD的产生情况之间的关系调查〕
在使用CZ法(提拉法)的单晶硅的制造中，进行提拉单晶硅的单晶形成工序及对单晶硅进行冷却的冷却工序。单晶形成工序具备：形成与籽晶连续且直径逐渐增加的肩部的工序(肩部形成工序)；形成与肩部连续地形成且直径大致均匀的直体部的工序(直体部形成工序)；及形成与直体部的下端连续且直径逐渐减小而成为零的尾部的工序(尾部形成工序)。
在尾部形成工序结束之后进行冷却工序，并从提拉装置取出单晶硅。
认为由于如上所述的制造条件，越靠近单晶硅的下端(固化率越大)，从掺杂剂添加熔液取出之后的冷却时间越短，因此被骤冷，在570℃±70℃下的滞留时间缩短。
将肩部的上端的固化率设为0％而进行以下说明。
本发明人等调查了在电阻率为0.5mΩ·cm以上且小于0.7mΩ·cm的单晶硅中通过进一步缩短在570℃±70℃下的滞留时间，是否也能够进一步抑制SF的产生。
首先，制造实验例1的单晶硅，并调查了各固化率时的在570℃±70℃下的滞留时间。此时，在进行上述单晶形成工序之后，尾部刚刚从掺杂剂添加熔液分离之后，断开了对坩埚进行加热的加热部的电源。在冷却工序中，在如图1所示的条件下使单晶硅上升。表示冷却工序开始的图1中的“冷却开始”表示“单晶硅从掺杂剂添加熔液分离时”，“晶体上升量”表示“单晶硅从掺杂剂添加熔液分离之后的上升量”。
在实验例1中，从冷却开始起算1分钟内使单晶硅上升100mm，在之后的14分钟内从掺杂剂添加熔液表面以等速度上升至220mm的位置。然后，以该状态放置单晶硅，从冷却开始起算经过180分钟后从提拉装置取出了单晶硅。
在如图1所示的条件下制造实验例2的单晶硅，并调查了各固化率时的在570℃±70℃下的滞留时间。在实验例2中，直至冷却开始1分钟为止适用与实验例1相同的条件，在之后的102分钟内使单晶硅以等速度从掺杂剂添加熔液表面上升至1000mm的位置。而且，从冷却开始之后经过180分钟为止以该状态放置单晶硅之后，从提拉装置取出了单晶硅。
在实验例1及实验例2中，以使硅晶片的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式将红磷作为掺杂剂添加到硅熔液中，生成了掺杂剂添加熔液。将掺杂剂添加熔液的负载量设为100kg。将单晶硅的直径设为210mm。
将实验例1及实验例2中的在570℃±70℃下的滞留时间示于图2及图3。如图3所示的区域A即固化率为约52％以上且约87％以下的区域中的在570℃±70℃下的滞留时间在实验例1中超过50分钟，相对于此，在实验例2中成为50分钟以下。
接着，在图3中，从实验例1及实验例2的单晶硅中的固化率为约52％以上且约87％以下的区域A分别各切出了10片与多个固化率相对应的直径200mm的硅晶片。对所述切出的硅晶片实施在外延膜形成前进行的氢烘焙工序，并评价了LPD。在氢烘焙工序中，将硅晶片在1200℃的氢气氛中加热了30秒钟。LPD的个数在KLA-Tencor公司制SP-1的DCN模式下进行测定，将此时的LPD的测定对象设为90nm以上的硅晶片。
[表1]
Figure BDA0002244110510000071
如表1所示，可知关于平均LPD个数及平均LPD密度，实验例2均小于实验例1。尤其，可知平均LPD密度在实验例1中为31.52个/cm2，相对于此，在实验例2中为0.46个/cm2，通过适用实验例2的条件，LPD产生抑制效果进一步提高。
如上述专利文献1中记载，也能够在KLA-Tencor公司制SP-1的DCN模式下设为90nm以上的LPD而测定在氢烘焙工序后产生的微小凹陷。由此，认为从实验例2的单晶硅得到的硅晶片中的氢烘焙工序后的微小凹陷的密度为0.46个/cm2。
另外，为了调查冷却工序的允许条件，在如图1所示的条件下制造实验例3～实验例7的单晶硅，并调查了各固化率时的在570℃±70℃下的滞留时间。另外，以使硅晶片的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式将红磷作为掺杂剂而添加到硅熔液中。
在实验例3～实验例6中，直至冷却开始1分钟为止适用了与实验例1相同的条件。
在实验例3中，从冷却开始1分钟之后起算的33分钟内使单晶硅以等速度从掺杂剂添加熔液表面上升至400mm的位置，从冷却开始之后经过180分钟为止以该状态放置之后，从提拉装置取出。
在实验例4中，从冷却开始1分钟之后起算的56分钟内使单晶硅以等速度从掺杂剂添加熔液表面上升至600mm的位置，从冷却开始之后经过180分钟为止以该状态放置之后，从提拉装置取出。
在实验例5中，从冷却开始1分钟之后起算的77分钟内使单晶硅以等速度从掺杂剂添加熔液表面上升至800mm的位置，从冷却开始之后经过180分钟为止以该状态放置之后，从提拉装置取出。
在实验例6中，从冷却开始1分钟之后起算的179分钟内使单晶硅以等速度从掺杂剂添加熔液表面上升至1000mm的位置，并从提拉装置取出。
在实验例7中，从冷却开始之后起算的180分钟内使单晶硅以等速度从掺杂剂添加熔液表面上升至400mm的位置，并从提拉装置取出。
图3所示的固化率为约52％以上且约87％以下的区域A中的在570℃±70℃下的滞留时间在实验例3、实验例5、实验例6中成为50分钟以下。在实验例4中，在固化率为约53％以上且约87％以下的区域B中，在570℃±70℃下的滞留时间成为50分钟以下。在实验例7中，在固化率为约62％以上且约87％以下的区域C中，在570℃±70℃下的滞留时间成为50分钟以下。
由此可知，在冷却工序中，将单晶硅从掺杂剂添加熔液分离之后，通过在180分钟以内使单晶硅上升400mm以上，能够将单晶硅的直体部的至少一部分区域中的在570℃±70℃下的滞留时间设为50分钟以下。
接着，从实验例3～实验例7的单晶硅中的在570℃±70℃下的滞留时间为50分钟以下的区域中将与多个固化率相对应的硅晶片分别各切出了10片。与实验例2相同地，对所述切出的硅晶片实施氢烘焙工序，并评价了LPD。
如表1所示，关于平均LPD个数及平均LPD密度，实验例3～实验例7均小于实验例1，实验例3～实验例7的平均LPD密度分别为2.5个/cm2以下。
由以上结果可知，在制造含有红磷且电阻率为0.5mΩ·cm以上且小于0.7mΩ·cm的单晶硅时，通过以使单晶硅的直体部的至少一部分区域中的在570℃±70℃下的滞留时间成为50分钟以下的方式提拉单晶硅，所述单晶硅的直体部的至少一部分区域被骤冷，在对从所述骤冷的区域得到的硅晶片进行了与氢烘焙工序相同的热处理时，能够将LPD密度设为2.5个/cm2。
〔实验2：氩退火工序的有无与LPD的产生情况之间的关系调查〕
准备在与实验例1(在570℃±70℃下的滞留时间超过50分钟(无骤冷))相同的条件下制造出的单晶硅，并从图3的区域A切出了多个硅晶片。而且，使用所切出的硅晶片中的约一半在如以下表2所示的条件下制造出实验例8的外延硅晶片，使用剩余的约一半制造出实验例9的外延硅晶片。
在实验例8中对硅晶片进行了氢烘焙工序、外延膜形成工序。氢烘焙工序在与实验1相同的条件下进行。外延膜形成工序在以下条件下进行。
[外延膜形成条件]
掺杂剂气体：磷化氢(PH3)气体
原料源气体：三氯硅烷(SiHCl3)气体
载气：氢气
生长温度：1080℃
外延膜的厚度：3μm
外延膜的电阻率：1Ω·cm
在实验例9中，在氢烘焙工序之前，在以下条件下进行了氩退火工序，除此以外，进行了与实验例8相同的工序。
[氩退火条件]
气氛：氩气
热处理温度：1200℃
热处理时间：60分钟
准备在与实验例2(在570℃±70℃下的滞留时间为50分钟以下(有骤冷))相同的条件下制造出的单晶硅，并从图3的区域A切出了多个硅晶片。而且，使用所切出的硅晶片中的约一半制造出实验例10的外延硅晶片，使用剩余的约一半制造出实验例11的外延硅晶片。
在实验例10中进行与实验例8相同的工序，在实验例11中进行了与实验例9相同的工序。
[表2]
Figure BDA0002244110510000101
使用与实验1相同的方法评价了实验例8～实验例11的外延硅晶片的外延膜表面上的LPD的产生情况。将其结果示于图4。与图4所示的实验例8～实验例11中的各电阻率相对应的样品各为1片。
如图4所示，在实验例8～实验例11的任一实验例中，电阻率低的样品，LPD密度均大。
关于实验例8～实验例11中的最大的LPD密度，实验例8为约30个/cm2，实验例9为3个/cm2，实验例10为2.5个/cm2，实验例11为0.3个/cm2。由此可知，通过将冷却工序中的在570℃±70℃下的滞留时间设为50分钟以下，能够将外延硅晶片的外延膜表面上的LPD密度设为2.5个/cm2以下。并且，可知通过进一步进行氩退火处理，，能够将外延硅晶片的外延膜表面上的LPD密度设为0.3个/cm2。
可知即使在570℃±70℃下的滞留时间超过50分钟，若如实验例9那样进行氩退火处理，则能够将LPD密度设为与实验例10大致相等。另外，可知在实验例10中，不需要进行氩退火处理，相应地，通过简单的处理能够制造LPD密度降低的外延硅晶片。
[实施方式]
以下，参考附图对本发明的实施方式进行说明。
〔单晶提拉装置的结构〕
首先，对单晶提拉装置的结构进行说明。
单晶提拉装置1为用于CZ法的装置，如图5所示，具备单晶提拉装置主体3、未图示的掺杂装置及未图示的控制部。
单晶提拉装置主体3具备腔室30、配置于所述腔室30内的坩埚31、向所述坩埚31放射热而对其进行加热的加热部32、作为提拉部的提拉缆绳33、隔热筒34及屏蔽件36。
在腔室30内，通过控制部的控制，经由设置于腔室30的上部的导入部30A从上方朝向下方以规定的气体流量导入惰性气体例如氩气。腔室30内的压力(炉内压力)能够通过控制部来控制。
坩埚31熔解作为硅晶片的原料的多晶硅而制成硅熔液4。坩埚31具备有底圆筒形状的石英制的石英坩埚311及配置于所述石英坩埚311的外侧并容纳石英坩埚311的石墨制的石墨坩埚312。坩埚31被以规定的速度旋转的支承轴37支承。
加热部32配置于坩埚31的外侧，对坩埚31进行加热而熔解坩埚31内的多晶硅。
提拉缆绳33的一端例如与配置于坩埚31的上部的未图示的提拉驱动部连接。提拉缆绳33的另一端适当地安装有保持籽晶的籽晶固定器38或未图示的掺杂装置。提拉缆绳33构成为通过提拉驱动部的驱动能够进行旋转。所述提拉缆绳33通过基于控制部的提拉驱动部的控制而以规定的提拉速度上升。
隔热筒34以包围坩埚31及加热部32的周围的方式配置。
屏蔽件36为阻隔从加热部32朝向上方放射的辐射热的热屏蔽用屏蔽件。所述屏蔽件36以覆盖硅熔液4的表面的方式设置。所述屏蔽件36呈下端侧的开口部小于上端侧的开口部的圆锥形状。
掺杂装置使固体状态的作为挥发性掺杂剂的红磷挥发而使其掺杂于坩埚31内的硅熔液4中。即，是用于在硅熔液4中添加作为挥发性掺杂剂的红磷而生成掺杂剂添加熔液41的装置。作为掺杂装置，能够适用将筒状部的下端部浸渍于硅熔液4而将红磷添加到硅熔液4中的结构。作为所述掺杂装置，能够适用通过使筒状部的下端部从硅熔液4分离并将挥发的红磷吹附于硅熔液4而将红磷添加到硅熔液4中的结构。
控制部根据工作人员的设定输入适当地控制腔室30内的气体流量、炉内压力、提拉缆绳33的提拉速度来进行制造单晶硅6时的控制。
〔单晶硅的制造方法〕
接着，对使用单晶提拉装置1制造直径为210mm的单晶硅6的方法的一例进行说明。
单晶提拉装置1通过控制部的控制对多晶硅原材料进行加热而使其熔解。然后，单晶提拉装置1通过控制部的控制将腔室30内的气体流量及炉内压力设为规定的状态并在硅熔液4中添加作为挥发性掺杂剂的红磷而生成掺杂剂添加熔液41。
为了抑制外延硅晶片的错配位错，可以与红磷一同添加锗。并且，红磷的添加量为使从单晶硅6切出的硅晶片的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的量。
然后，单晶提拉装置1的控制部根据工作人员的设定输入将籽晶浸渍于熔液中。然后，单晶提拉装置1的控制部以规定的提拉速度提拉籽晶而制造一般尺寸(例如，60kg以上且180kg以下)的单晶硅6。
在提拉所述籽晶时，控制部进行具有颈部形成工序、形成肩部61的肩部形成工序、形成直体部62的直体部形成工序及尾部形成工序的单晶形成工序和冷却工序来制造单晶硅6。在冷却工序中，尾部从掺杂剂添加熔液41分离之后，在所述尾部从掺杂剂添加熔液41分离的时刻开始180分钟以内使单晶硅6上升400mm以上。冷却工序中的单晶硅6的上升控制可以与上述实验例2～实验例7中的任一实验例相同，也可以使其曲线状或阶段性地上升。在尾部刚刚从掺杂剂添加熔液41分离之后(刚刚开始冷却工序之后)，优选将加热部32的功率设为所述尾部刚刚从掺杂剂添加熔液41分离之前的功率的50％以下，更优选设为0％(断开加热部32的电源)。
所述冷却工序的条件为用于将单晶硅6的直体部62的至少一部分区域中的温度在570℃±70℃的范围内的时间设为10分钟以上且50分钟以下的条件。例如，当使用了实验例2～实验例7的条件时，在570℃±70℃下的滞留时间成为如图2所示那样。
在等待最后制造的单晶硅6以外的单晶硅6的取出而进行冷却的期间(冷却工序期间)，优选将炉内压力调整为13.3kPa(100torr)以上且60kPa(450torr)以下。当炉内压力小于13.3kPa时，作为挥发性掺杂剂的红磷蒸发，因此导致接下来制造的单晶硅6的电阻率上升。另一方面，当炉内压力超过60kPa时，蒸发物容易附着于腔室30内，因此导致阻碍单晶硅6的单晶化。
从如上所述那样制造出的单晶硅6中在570℃±70℃的范围内的时间为10分钟以上且50分钟以下的区域得到的硅晶片的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm。硅晶片的氧浓度为4×1017～10×1017atoms/cm3(IGFA(Inert Gas Fusion Analysis：惰性气体融合法))。红磷的浓度为1.1×1020～1.7×1020atoms/cm3。锗的浓度成为3.0×1019～3.0×1020atoms/cm3。
若在1200℃的氢气氛中将所述硅晶片加热30秒以上，则在所述硅晶片的表面上在KLA-Tencor公司制SP-1的DCN模式下测定的90nm以上的由SF所引起的LPD的密度成为2.5个/cm2以下。即，在硅晶片的表面上产生的凹陷的密度成为2.5个/cm2以下。
〔外延硅晶片的制造方法〕
接着，对由利用上述制造方法制造出的单晶硅6制造未图示的外延硅晶片的方法进行说明。
首先，从单晶硅6切出硅晶片(晶片切出工序)之后，为了从所述切出的硅晶片的表层退火消除(Annealing out)氧而进行硅晶片的氢烘焙处理(氢烘焙工序)。
在此，氢烘焙处理在1150℃以上且1200℃以下的氢气氛中进行，处理时间为30秒以上(例如最短30秒钟)。
在氢烘焙处理之后，通过CVD(Chemical Vapor Deposition：化学气相沉积)法在硅晶片上形成外延膜(外延膜形成工序)。在此，外延生长的工艺温度在1000℃以上且1150℃以下的范围内，优选在1050℃以上且1080℃以下的范围内。
优选对氢烘焙工序之前的硅晶片进行氩退火处理(氩退火工序)。氩退火处理在1200℃以上且1220℃以下的氩气气氛中进行，处理时间为60分钟以上且120分钟以下。
通过以上的制造工艺，可制造如下外延硅晶片：硅晶片的电阻率非常低，为0.5mΩ·cm以上且小于0.7mΩ·cm，且外延膜的错配位错极少，且由SF所引起的外延膜表面上的LPD的密度也为2.5个/cm2以下。所述外延硅晶片作为功率MOS晶体管用的外延硅晶片是充分实用的。
尤其通过进行氩退火，能够进一步减小外延膜表面上的LPD密度，能够设为0.3个/cm2以下。
如上所述，硅晶片的电阻率非常低且由SF所引起的LPD也非常少的高品质的外延硅晶片是利用以往的制造方法无法制造的，其为只能通过按照上述本发明的制造方法来制造的新型的晶片。
〔变形例〕
本发明并不仅限于上述实施方式，在不脱离本发明主旨的范围内能够进行各种改良以及设计的变更等。
例如，将加热部32的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下的时刻可以为尾部从掺杂剂添加熔液41分离的同时，也可以为在尾部从掺杂剂添加熔液41分离之后单晶硅6的上升量达到400mm之前的任意时刻。即使是这种结构，与不变更加热部32的功率的情况相比，也能够降低冷却工序中的单晶硅6的热量，能够扩大在570℃±70℃下的滞留时间成为10分钟以上且50分钟以下的范围。
也可以在尾部从掺杂剂添加熔液41分离之前将加热部32的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下，但在该情况下，优选将从降低加热部32的功率至将尾部从掺杂剂添加熔液41分离为止的时间设在10分钟以内。这是因为，当从降低加热部32的功率至将尾部从掺杂剂添加熔液41分离为止的时间超过10分钟时，掺杂剂添加熔液41的温度下降，存在熔液表面凝固而形成的无用的硅附着于尾部的危险性。
如图6所示，利用同一个石英坩埚311且每次提拉单晶硅6时负载多晶硅原材料411，由此可通过提拉多根单晶硅6的所谓的多式提拉法来制造单晶硅6。
此时，首先，使用70kg的多晶硅原材料生成添加有作为挥发性掺杂剂的红磷的掺杂剂添加熔液41之后提拉单晶硅6。
在上述提拉时，控制部将单晶硅6中的颈部形成工序、肩部形成工序、直体部形成工序、尾部形成工序中的至少直体部形成工序中的提拉时间设为短于上述实施方式而制造尺寸比上述实施方式的单晶硅短的31kg的单晶硅6。而且，在冷却工序中，与上述实施方式相同地，将尾部从掺杂剂添加熔液41分离之后，在180分钟以内使单晶硅6上升400mm以上。根据该条件，整个单晶硅6中的在570℃±70℃下的滞留时间例如成为图3中的实验例2的区域A那样。
即，在制造上述实施方式的尺寸的单晶硅的情况下，在尾部形成工序结束而进入冷却工序时，单晶硅的下端部(图2中的实验例2的固化率大于52％的部分)已加热至高于570℃±70℃的温度。所述单晶硅的下端部从该状态被快速冷却，因此认为成为570℃±70℃的时间缩短(成为50分钟以下)。另一方面，在单晶硅的上端部(图2中的实验例2的固化率小于52％的部分)，在进入冷却工序时已下降至低于570℃±70℃的温度。认为即使将所述单晶硅的上端部从该状态快速冷却，成为570℃±70℃的时间也会比所述单晶硅的下端部延长(超过50分钟)。其结果，认为在所述单晶硅的上端部产生相对多的SF，在所述单晶硅的下端部，SF的产生相对地得到抑制。
相对于此，在图6所示的制造方法中，通过制造尺寸比上述实施方式短的单晶硅6，在尾部形成工序结束而进入冷却工序时，能够将整个单晶硅6设为高于570℃±70℃的温度。认为通过将整个单晶硅6从上述状态快速冷却，与图3的实验例2、实验例3、实验例5、实验例6中的区域A或实验例4中的区域B或实验例7中的区域C相同地，能够缩短成为570℃±70℃的时间。
其结果，单晶硅6的温度在570℃±70℃的范围内的时间成为10分钟以上且50分钟以下，能够在单晶硅的长度方向的整个长度上进一步抑制LPD的产生。
在1根单晶硅6的制造结束之后，单晶提拉装置1将用于生成31kg的掺杂剂添加熔液41的原材料411(硅、红磷、锗)投入到石英坩埚311而制造下一根31kg的单晶硅6。
在此，在最后制造的单晶硅6以外的冷却工序期间，优选将炉内压力调整为13.3kPa以上且60kPa以下。优选如此调整炉内压力的原因与在上述实施方式中说明的原因相同。
如图7所示，使用单晶提拉装置1并利用同一个石英坩埚311且一次性负载多根量的掺杂剂添加熔液41。然后，可通过1根根地提拉多根单晶硅6的所谓的提取提拉法来制造与在上述多式提拉法中说明的单晶硅6相同尺寸的单晶硅6。此时，在冷却工序中，与上述实施方式相同地，在将尾部从掺杂剂添加熔液41分离之后，在180分钟以内使单晶硅6上升400mm以上。
在此，当制造2根单晶硅6时，在提拉第1根单晶硅6之后的冷却工序期间，优选将炉内压力调整为13.3kPa以上且60kPa以下。优选如此调整炉内压力的原因与在上述实施方式中说明的原因相同。
另外，即使在进行多式提拉法的情况下，也无需在提拉最后的单晶硅时追加原料并能够适用所述提取提拉法。
例如，作为初始阶段，可以适用负载157kg的掺杂剂添加熔液41并连续提拉5次31kg的单晶硅6的方法。通过这种方法，也能够将单晶硅6的温度在570℃±70℃的范围内的时间设为10分钟以上且50分钟以下。
在多式提拉法或提取提拉法的冷却工序中，如上述实施方式或上述变形例那样，可以在将加热部32的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下的状态下使单晶硅6上升。但是，在制造下一根单晶硅6之前需要提高加热部32的功率，因此优选不降低加热部32的功率就使单晶硅6上升。
如图5中以双点划线所示，可以设置作为加热器的后热器51。后热器51例如可以形成为圆筒状。后热器51的配置位置优选为从掺杂剂添加熔液41的表面至后热器51的下端为止的距离D1成为单晶硅6的直径R的1.5倍以上且3.0倍以下的位置。这是因为，若在距离D1成为小于单晶硅6的直径R的1.5倍的位置配置后热器51，则后热器51靠近掺杂剂添加熔液41的表面，因此固液界面附近的温度梯度变得平缓，存在因组成的过冷却等而产生有位错化的危险性。
接着，对配置于上述位置的后热器51的作用进行说明。
在单晶提拉装置1中未配置后热器51的状态下，例如在与上述实验例1相同的条件下制造出单晶硅6。而且，调查了尾部从掺杂剂添加熔液41分离的时点的各固化率时的单晶中心的温度分布。将其结果以单点划线示于图8。另外，调查了各固化率时的在570℃±70℃下的滞留时间。将其结果以单点划线示于图9。
在图5中以双点划线所示的位置上配置了后热器51，除此以外，在与上述实验例1相同的条件下制造出单晶硅6。即，在直体部形成工序中，一边通过用后热器51对单晶硅6进行加热而抑制单晶硅6的温度下降，一边制造出所述单晶硅6。而且，调查了各固化率时的单晶中心的温度分布及在570℃±70℃下的滞留时间。将各自的结果以实线示于图8及图9。
如图8所示，能够确认到当存在后热器51时，与没有后热器51的情况相比，在尾部形成工序之后温度为640℃(570℃+70℃)以上的部分变长。详细而言，接通后热器51并进行直体部形成工序，在尾部形成工序之后的冷却工序中断开后热器51，并且与上述实施方式相同地将尾部从掺杂剂添加熔液41分离之后，在180分钟以内使单晶硅6上升400mm以上而将温度为640℃以上的部分骤冷。其结果，能够增加单晶硅6的温度在570℃±70℃的范围内的时间成为10分钟以上且50分钟以下的部分。即，能够增加在硅晶片中产生的凹陷的数量为2.5个/cm2以下的部分。实际上，如图9所示，能够确认到通过使用后热器51，单晶硅6的温度在570℃±70℃的范围内的时间成为10分钟以上且50分钟以下的部分大幅增加。
附图标记说明
1-单晶提拉装置，4-硅熔液，6-单晶硅，30-腔室，31-坩埚，32-加热部，33-提拉缆绳(提拉部)，41-掺杂剂添加熔液，62-直体部。

Claims (8)

1.一种单晶硅的制造方法，其利用单晶提拉装置，所述单晶提拉装置具备：
腔室；
坩埚，配置于所述腔室内且能够容纳在硅熔液中添加红磷而成的掺杂剂添加熔液；及
提拉部，使籽晶与所述掺杂剂添加熔液接触之后进行提拉，
所述单晶硅的制造方法的特征在于，
以使所述单晶硅的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式在所述硅熔液中添加所述红磷，且以使所述单晶硅的直体部的至少一部分区域中的温度在570℃±70℃的范围内的时间成为10分钟以上且50分钟以下的方式提拉所述单晶硅。
2.一种单晶硅的制造方法，其利用单晶提拉装置，所述单晶提拉装置具备：
腔室；
坩埚，配置于所述腔室内且能够容纳在硅熔液中添加红磷而成的掺杂剂添加熔液；
加热部，对所述坩埚进行加热；及
提拉部，使籽晶与所述掺杂剂添加熔液接触之后进行提拉，
所述单晶硅的制造方法的特征在于，具备：
单晶形成工序，以使所述单晶硅的电阻率成为0.5mΩ·cm以上且小于0.7mΩ·cm的方式在所述硅熔液中添加所述红磷，并提拉所述单晶硅；及
冷却工序，对所述单晶硅进行冷却，
在所述冷却工序中，将所述单晶硅从所述掺杂剂添加熔液分离之后，在180分钟以内使所述单晶硅上升400mm以上。
3.根据权利要求2所述的单晶硅的制造方法，其特征在于，
在所述冷却工序中，在将所述加热部的功率设为所述冷却工序即将开始之前的加热部的功率的50％以下的状态下使所述单晶硅上升。
4.一种外延硅晶片的制造方法，其特征在于，具备：
晶片切出工序，从利用权利要求1至3中任一项所述的单晶硅的制造方法制造出的单晶硅切出硅晶片；
氢烘焙工序，在氢气氛中对所述硅晶片进行加热；及
外延膜形成工序，在所述硅晶片上形成外延膜。
5.根据权利要求4所述的外延硅晶片的制造方法，其特征在于，具备：
氩退火工序，在1200℃以上且1220℃以下的氩气气氛中对所述氢烘焙工序前的所述硅晶片进行60分钟以上且120分钟以下的热处理。
6.一种单晶硅，其含有红磷且电阻率为0.5mΩ·cm以上且小于0.7mΩ·cm，所述单晶硅的特征在于，具有：
直体部，包含对从所述单晶硅切出的硅晶片实施在1200℃的氢气氛中加热30秒钟的热处理之后测定出的、所述硅晶片的表面上的90nm以上的LPD的密度为2.5个/cm2以下的晶体区域。
7.一种外延硅晶片，其特征在于，具备：
硅晶片，从权利要求6所述的单晶硅的所述直体部中的所述晶体区域切出；及
外延膜，设置于所述硅晶片上，
所述外延膜的表面上的LPD的密度为2.5个/cm2以下。
8.一种外延硅晶片，其特征在于，具备：
硅晶片，从权利要求6所述的单晶硅的所述直体部中的所述晶体区域切出；及
外延膜，设置于所述硅晶片上，
所述外延膜的表面上的LPD的密度为0.3个/cm2以下。
CN201880026803.0A 2017-04-25 2018-04-12 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 Pending CN110730831A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017086529 2017-04-25
JP2017-086529 2017-04-25
PCT/JP2018/015381 WO2018198797A1 (ja) 2017-04-25 2018-04-12 シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ

Publications (1)

Publication Number Publication Date
CN110730831A true CN110730831A (zh) 2020-01-24

Family

ID=63919660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880026803.0A Pending CN110730831A (zh) 2017-04-25 2018-04-12 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片

Country Status (6)

Country Link
US (1) US20200135460A1 (zh)
JP (1) JP6897764B2 (zh)
KR (2) KR102413304B1 (zh)
CN (1) CN110730831A (zh)
DE (1) DE112018002163B4 (zh)
WO (1) WO2018198797A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114318508A (zh) * 2021-12-23 2022-04-12 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法
CN114351243A (zh) * 2021-12-07 2022-04-15 山东有研半导体材料有限公司 一种n型掺杂硅单晶的制备方法以及所制备的掺杂硅单晶
TWI768712B (zh) * 2021-02-17 2022-06-21 日商環球晶圓日本股份有限公司 單晶矽的製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11335197A (ja) * 1998-03-26 1999-12-07 Nippon Steel Corp 無転位シリコン単結晶の製造方法および無転位シリコン単結晶インゴット
JP5892232B1 (ja) * 2014-12-24 2016-03-23 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016213232A (ja) * 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419358A (en) 1981-11-12 1983-12-06 Mead Johnson & Company Isethionic acid salt of 9-cyclohexyl-2-propoxy-9H-purine-6-amine and compositions containing an effective bronchodilating concentration of it
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
US20090004458A1 (en) 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
JP5845143B2 (ja) 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
CN105121713B (zh) * 2013-04-24 2018-06-19 胜高科技股份有限公司 单晶的制造方法和硅晶片的制造方法
KR101572098B1 (ko) * 2014-01-17 2015-11-26 주식회사 엘지실트론 단결정 잉곳 제조 방법 및 장치
JP6528178B2 (ja) * 2015-07-31 2019-06-12 株式会社Sumco シリコン単結晶の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11335197A (ja) * 1998-03-26 1999-12-07 Nippon Steel Corp 無転位シリコン単結晶の製造方法および無転位シリコン単結晶インゴット
JP5892232B1 (ja) * 2014-12-24 2016-03-23 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016213232A (ja) * 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768712B (zh) * 2021-02-17 2022-06-21 日商環球晶圓日本股份有限公司 單晶矽的製造方法
CN114351243A (zh) * 2021-12-07 2022-04-15 山东有研半导体材料有限公司 一种n型掺杂硅单晶的制备方法以及所制备的掺杂硅单晶
CN114351243B (zh) * 2021-12-07 2023-11-07 山东有研半导体材料有限公司 一种n型掺杂硅单晶的制备方法以及所制备的掺杂硅单晶
CN114318508A (zh) * 2021-12-23 2022-04-12 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法
CN114318508B (zh) * 2021-12-23 2023-10-24 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法

Also Published As

Publication number Publication date
KR20210122914A (ko) 2021-10-12
KR102413304B1 (ko) 2022-06-24
WO2018198797A1 (ja) 2018-11-01
US20200135460A1 (en) 2020-04-30
DE112018002163B4 (de) 2022-12-15
KR20190124801A (ko) 2019-11-05
JPWO2018198797A1 (ja) 2020-02-27
KR102311321B1 (ko) 2021-10-08
JP6897764B2 (ja) 2021-07-07
DE112018002163T5 (de) 2020-01-02

Similar Documents

Publication Publication Date Title
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
CN107533959B (zh) 外延硅晶片的制造方法
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
CN107532325B (zh) 硅外延晶圆及其制造方法
JP5283543B2 (ja) シリコン単結晶の育成方法
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
KR100942185B1 (ko) 실리콘 잉곳 성장방법
EP2143833A1 (en) Silicon crystal material and method for manufacturing fz silicon single crystal by using the same
US20060191468A1 (en) Process for producing single crystal
EP1624094B1 (en) Method for producing single crystal
CN113862791A (zh) 一种用于拉制单晶硅棒的拉晶炉
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2004269335A (ja) 単結晶の製造方法
JP3900816B2 (ja) シリコンウェーハの製造方法
US20240018689A1 (en) Crystal Puller for Pulling Monocrystalline Silicon Ingots
JP6512184B2 (ja) シリコンウェーハの製造方法
JPS6344720B2 (zh)
TW202219330A (zh) 具有減量致磊晶缺陷之原生核之矽基板之形成方法，及磊晶晶圓之形成方法
JP2004269312A (ja) 単結晶の製造方法
KR20180072777A (ko) 실리콘 단결정의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination