KR20190124801A - 실리콘 단결정의 제조 방법, 에피택셜 실리콘 웨이퍼의 제조 방법, 실리콘 단결정 및, 에피택셜 실리콘 웨이퍼 - Google Patents

실리콘 단결정의 제조 방법, 에피택셜 실리콘 웨이퍼의 제조 방법, 실리콘 단결정 및, 에피택셜 실리콘 웨이퍼 Download PDF

Info

Publication number
KR20190124801A
KR20190124801A KR1020197031171A KR20197031171A KR20190124801A KR 20190124801 A KR20190124801 A KR 20190124801A KR 1020197031171 A KR1020197031171 A KR 1020197031171A KR 20197031171 A KR20197031171 A KR 20197031171A KR 20190124801 A KR20190124801 A KR 20190124801A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
silicon
less
silicon wafer
Prior art date
Application number
KR1020197031171A
Other languages
English (en)
Other versions
KR102311321B1 (ko
Inventor
야스히토 나루시마
코이치 마에가와
후쿠오 오가와
야스후미 가와카미
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Priority to KR1020217031706A priority Critical patent/KR102413304B1/ko
Publication of KR20190124801A publication Critical patent/KR20190124801A/ko
Application granted granted Critical
Publication of KR102311321B1 publication Critical patent/KR102311321B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

실리콘 단결정의 제조 방법은, 실리콘 단결정의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 실리콘 융액에 적린을 첨가하고, 실리콘 단결정의 직동부의 적어도 일부의 온도가 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하가 되도록, 실리콘 단결정을 인상한다.

Description

실리콘 단결정의 제조 방법, 에피택셜 실리콘 웨이퍼의 제조 방법, 실리콘 단결정 및, 에피택셜 실리콘 웨이퍼
본 발명은, 실리콘 단결정의 제조 방법, 에피택셜 실리콘 웨이퍼의 제조 방법, 실리콘 단결정 및, 에피택셜 실리콘 웨이퍼에 관한 것이다.
예를 들면, 파워 MOS(Metal Oxide Semiconductor) 트랜지스터용의 에피택셜 실리콘 웨이퍼는, 전기 저항률이 매우 낮은 것이 요구된다. 전술과 같은 요구를 충족하기 위해, n형 도펀트로서 인(P)이 고농도로 도프된 실리콘 웨이퍼와, 에피택셜막을 구비한 에피택셜 실리콘 웨이퍼의 제조 방법이 검토되고 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1에 기재된 제조 방법에서는, 전기 저항률이 0.7mΩ·㎝ 이상 0.9mΩ·㎝ 이하가 되도록 적린을 함유하는 실리콘 단결정을 제조한다. 상기 실리콘 단결정의 제조 시, 실리콘 단결정의 온도가 570℃±70℃의 범위 내가 되는 시간이, 20분 이상 200분 이하가 되도록, 실리콘 단결정을 인상한다.
상기 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼에 에피택셜막을 형성하면, 실리콘 웨이퍼에 있어서의 미소 피트(micropit)의 발생이 억제되고, 상기 미소 피트에 기인하는 적층 결함(스태킹 폴트(stacking fault), 이하, SF라고 함)의 발생도 억제된다. 그 결과, 90㎚ 이상의 LPD(Light Point Defect)의 밀도가 0.1개/㎠ 이하가 되어, 전기 저항률이 낮고 또한 고품질의 에피택셜 실리콘 웨이퍼를 얻을 수 있다.
일본특허공보 제5890587호
그런데, 최근, 전기 저항률이 0.7mΩ·㎝ 미만인 n형의 실리콘 웨이퍼의 요구가 발생하고 있다. 그래서, 이 요구에 응하기 위해, 특허문헌 1에 기재된 바와 같은 방법을 적용하는 것이 생각된다.
그러나, 전술과 같이 전기 저항률이 매우 낮은 경우에는, 특허문헌 1에 기재된 방법을 적용해도, SF의 발생을 억제할 수 없어, 고품질의 에피택셜 실리콘 웨이퍼를 제조할 수 없다는 문제가 있다.
본 발명의 목적은, 전기 저항률이 낮고 또한 고품질의 에피택셜 실리콘 웨이퍼를 얻는 것이 가능한 실리콘 단결정의 제조 방법, 에피택셜 실리콘 웨이퍼의 제조 방법 및, 실리콘 단결정을 제공하는 것과, 전기 저항률이 낮고 또한 고품질의 에피택셜 실리콘 웨이퍼를 제공하는 것에 있다.
본 발명의 실리콘 단결정의 제조 방법은, 챔버와, 이 챔버 내에 배치되고, 실리콘 융액에 적린을 첨가한 도펀트 첨가 융액을 수납 가능한 도가니와, 종자(seed) 결정을 상기 도펀트 첨가 융액에 접촉시킨 후에 인상하는 인상부를 구비한 단결정 인상 장치를 이용한다. 상기 실리콘 단결정의 제조 방법은, 상기 실리콘 단결정의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 상기 실리콘 융액에 상기 적린을 첨가하고, 상기 실리콘 단결정의 직동부(straight body)의 적어도 일부의 영역에 있어서의 온도가 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하가 되도록, 상기 실리콘 단결정을 인상하는 것을 특징으로 한다.
실리콘 단결정의 직동부의 적어도 일부의 영역에 있어서의 온도가 570℃±70℃의 범위 내가 되는 시간(이하, 570℃±70℃에서의 체재 시간(residence time)이라고 칭하는 경우도 있음)이 50분을 초과하는 경우는, 전기 저항률이 0.7mΩ·㎝ 이상인 경우와는 달리, SF가 다발해 버린다. 한편, 상기 체재 시간이 10분 미만인 경우는, 열 쇼크로 실리콘 단결정이 갈라질 위험성이 있다.
본 발명에 의하면, 실리콘 단결정의 상기 적어도 일부의 영역으로부터 얻어지는 실리콘 웨이퍼에 대하여, 에피택셜막 형성 전의 수소 베이킹 공정과 마찬가지의 열처리(1200℃의 수소 분위기 중에서 30초간 가열)를 행하면, SF의 발생 원인인 미소 피트의 밀도를 2.5개/㎠ 이하로 할 수 있다. 따라서, 전술과 같은 실리콘 단결정을 이용하여 에피택셜 실리콘 웨이퍼를 제조하면, KLA-Tencor사 제조 SP-1의 DCN 모드에서 측정되는 90㎚ 이상의 LPD의 밀도를 2.5개/㎠ 이하로 할 수 있다. 따라서, 전기 저항률이 낮고 또한 고품질의 에피택셜 실리콘 웨이퍼를 얻을 수 있다.
실리콘 융액에 적린과 함께, 게르마늄(Ge)을 첨가해도 좋다. 전술과 같은 구성으로 하면, 실리콘 웨이퍼와 에피택셜막의 계면 부분에서의 적린의 농도차에 기인하는 전위(dislocation) 결함(미스피트(misfit) 전위)의 발생을 더욱 억제할 수 있다.
본 발명의 다른 실리콘 단결정의 제조 방법은, 챔버와, 상기 챔버 내에 배치되고, 실리콘 융액에 적린을 첨가한 도펀트 첨가 융액을 수납 가능한 도가니와, 상기 도가니를 가열하는 가열부와, 종자 결정을 상기 도펀트 첨가 융액에 접촉시킨 후에 인상하는 인상부를 구비한 단결정 인상 장치를 이용한다. 상기 실리콘 단결정의 제조 방법은, 상기 실리콘 단결정의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 상기 실리콘 융액에 상기 적린을 첨가하고, 상기 실리콘 단결정을 인상하는 단결정 형성 공정과, 상기 실리콘 단결정을 냉각하는 냉각 공정을 구비한다. 상기 냉각 공정은, 상기 실리콘 단결정을 상기 도펀트 첨가 융액으로부터 떼어낸 후, 180분 이내에 상기 실리콘 단결정을 400㎜ 이상 상승시킨다.
본 발명에 의하면, 실리콘 단결정의 직동부의 적어도 일부의 영역에 있어서의 570℃±70℃에서의 체재 시간을 10분 이상 50분 이하로 할 수 있다. 상기 실리콘 단결정의 직동부의 적어도 일부의 영역으로부터 얻어지는 실리콘 웨이퍼에 대하여, 수소 베이킹 공정과 마찬가지의 열처리를 행하면, SF의 발생 원인인 미소 피트의 밀도를 2.5개/㎠ 이하로 할 수 있다. 따라서, 전기 저항률이 낮고 또한 고품질의 에피택셜 실리콘 웨이퍼를 얻을 수 있다.
본 발명에 있어서도, 실리콘 융액에 적린과 함께, 게르마늄을 첨가해도 좋다.
본 발명의 실리콘 단결정의 제조 방법에 있어서, 상기 냉각 공정은, 상기 가열부의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 한 상태에서 상기 실리콘 단결정을 상승시키는 것이 바람직하다. 특히, 가열부의 파워를 0％로 하는 것이 바람직하다.
본 발명에 의하면, 냉각 공정에 있어서의 실리콘 단결정의 열량을 보다 낮게 할 수 있어, 실리콘 단결정의 직동부의 적어도 일부의 영역에 있어서의 570℃±70℃에서의 체재 시간이 10분 이상 50분 이하가 되는 범위를 더욱 넓힐 수 있다.
「상기 가열부의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 한 상태에서 상기 실리콘 단결정을 상승시키기」 위해, 실리콘 단결정을 도펀트 첨가 융액으로부터 떼어내기 전, 실리콘 단결정을 도펀트 첨가 융액으로부터 떼어냄과 동시, 실리콘 단결정을 도펀트 첨가 융액으로부터 떼어낸 후의, 어느 것의 타이밍에서 가열부의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 해도 좋다.
본 발명의 에피택셜 실리콘 웨이퍼의 제조 방법은, 전술의 실리콘 단결정의 제조 방법으로 제조된 실리콘 단결정으로부터 실리콘 웨이퍼를 잘라내는 웨이퍼 잘라냄 공정과, 상기 실리콘 웨이퍼를 수소 분위기 중에서 가열하는 수소 베이킹 공정과, 상기 실리콘 웨이퍼 상에 에피택셜막을 형성하는 에피택셜막 형성 공정을 구비하고 있는 것을 특징으로 한다.
본 발명의 에피택셜 실리콘 웨이퍼의 제조 방법에 있어서, 상기 수소 베이킹 공정 전의 상기 실리콘 웨이퍼에 대하여, 1200℃ 이상 1220℃ 이하의 아르곤 분위기 중에서 60분 이상 120분 이하의 열처리를 행하는 아르곤 어닐링 공정을 구비하고 있는 것이 바람직하다.
본 발명에 의하면, 미소 피트의 발생 원인인 산소와 적린의 클러스터(cluster)(미소 석출물)를 아르곤 어닐링 공정에 의해 용체화(溶體化)할 수 있어, LPD의 밀도가 0.3개/㎠ 미만이라는 고품질의 에피택셜 실리콘 웨이퍼를 제조할 수 있다.
본 발명의 실리콘 단결정은, 적린을 함유하고, 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이다. 상기 실리콘 단결정은, 상기 실리콘 단결정으로부터 잘라내어진 실리콘 웨이퍼에 대하여 1200℃의 수소 분위기 중에서 30초간 가열하는 열처리를 실시한 후에 측정한, 상기 실리콘 웨이퍼의 표면에 있어서의 90㎚ 이상의 LPD의 밀도가 2.5개/㎠ 이하인 결정 영역을 포함하는 직동부를 갖는다.
본 발명의 에피택셜 실리콘 웨이퍼는, 전술의 실리콘 단결정의 상기 직동부에 있어서의 상기 결정 영역으로부터 잘라내어진 실리콘 웨이퍼와, 상기 실리콘 웨이퍼 상에 형성된 에피택셜막을 구비한다. 상기 에피택셜막의 표면에 있어서의 LPD의 밀도가 2.5개/㎠ 이하이다.
본 발명의 다른 에피택셜 실리콘 웨이퍼는, 전술의 실리콘 단결정의 상기 직동부에 있어서의 상기 결정 영역으로부터 잘라내어진 실리콘 웨이퍼와, 상기 실리콘 웨이퍼 상에 형성된 에피택셜막을 구비한다. 상기 에피택셜막의 표면에 있어서의 LPD의 밀도가 0.3개/㎠ 이하이다.
도 1은 본 발명에 따른 실리콘 단결정의 제조 조건을 유도하기 위한 실험 1의 결과이며, 냉각 개시로부터의 경과 시간과 냉각 개시로부터의 결정 상승량의 관계를 나타내는 그래프이다.
도 2는 상기 실험 1에 있어서의 고화율(solidification rate)과 570℃±70℃에서의 체재 시간의 관계를 나타내는 그래프이다.
도 3은 도 2에 있어서의 고화율이 50％ 이상인 결과를 확대하여 나타내는 그래프이다.
도 4는 상기 실리콘 단결정의 제조 조건을 유도하기 위한 실험 2의 결과이며, 에피택셜 실리콘 웨이퍼의 전기 저항률과 LPD 밀도의 관계를 나타내는 그래프이다.
도 5는 본 발명의 일 실시 형태에 따른 단결정 인상 장치의 개략 구성을 나타내는 모식도이다.
도 6은 본 발명의 변형예에 있어서의 멀티 인상법에 의한 단결정의 제조 방법을 나타내는 모식도이다.
도 7은 본 발명의 다른 변형예에 있어서의 발취(拔取) 인상법에 의한 단결정의 제조 방법을 나타내는 모식도이다.
도 8은 본 발명의 또 다른 변형예에 있어서의 히터(애프터히터)의 설치 효과를 나타내는 그래프로서, 고화율과 단결정 중심의 온도의 관계를 나타내는 그래프이다.
도 9는 상기 또 다른 변형예에 있어서의 히터(애프터히터)의 설치 효과를 나타내는 그래프로서, 고화율과 570℃±70℃에서의 체재 시간의 관계를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
[본 발명을 유도하기에 이른 경위]
〔실험 1: 냉각 공정의 조건과 570℃±70℃에서의 체재 시간 및 LPD의 발생 상황의 관계 조사〕
CZ법(초크랄스키법)을 이용한 실리콘 단결정의 제조에서는, 실리콘 단결정을 인상하는 단결정 형성 공정과, 실리콘 단결정을 냉각하는 냉각 공정을 행한다. 단결정 형성 공정은, 종자 결정에 연속하고 직경이 서서히 증가하는 숄더부를 형성하는 공정(숄더부 형성 공정)과, 숄더부에 연속하여 형성되고 직경이 거의 균일한 직동부를 형성하는 공정(직동부 형성 공정)과, 직동부의 하단에 연속하고 직경이 서서히 감소하여 제로가 되는 테일부를 형성하는 공정(테일부 형성 공정)을 구비하고 있다.
테일부 형성 공정이 종료된 후, 냉각 공정을 행하여, 실리콘 단결정을 인상 장치로부터 취출한다.
전술과 같은 제조 조건 때문에, 실리콘 단결정의 하단에 가까워질수록(고화율이 커질수록), 도펀트 첨가 융액으로부터 나온 후의 냉각 시간이 짧아지기 때문에 급냉되어, 570℃±70℃에서의 체재 시간이 짧아진다고 생각된다.
숄더부의 상단에 있어서의 고화율을 0％로 하여, 이하의 설명을 행한다.
본 발명자들은, 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만인 실리콘 단결정에 있어서도, 570℃±70℃에서의 체재 시간을 보다 짧게 함으로써, SF의 발생을 더욱 억제할 수 있는지 아닌지를 조사했다.
우선, 실험예 1의 실리콘 단결정을 제조하고, 각 고화율에 있어서의 570℃±70℃에서의 체재 시간을 조사했다. 이때, 전술의 단결정 형성 공정을 행한 후, 테일부가 도펀트 첨가 융액으로부터 떼어내진 직후에, 도가니를 가열하는 가열부의 전원을 오프로 했다. 냉각 공정에 있어서는, 도 1에 나타내는 바와 같은 조건으로 실리콘 단결정을 상승시켰다. 냉각 공정의 개시를 의미하는 도 1에 있어서의 「냉각 개시」란, 「실리콘 단결정이 도펀트 첨가 융액으로부터 떨어질 때」를 나타내고, 「결정 상승량」이란, 「실리콘 단결정이 도펀트 첨가 융액으로부터 떨어지고 나서의 상승량」을 나타낸다.
실험예 1에서는, 냉각 개시로부터 1분간에서 실리콘 단결정을 100㎜ 상승시키고, 그 후의 14분간에서, 도펀트 첨가 융액 표면으로부터 220㎜의 위치까지 등속도로 상승시켰다. 그 후, 실리콘 단결정을 그대로 방치하고, 냉각 개시로부터 180분 경과 후에, 실리콘 단결정을 인상 장치로부터 취출했다.
도 1에 나타내는 바와 같은 조건으로 실험예 2의 실리콘 단결정을 제조하고, 각 고화율에 있어서의 570℃±70℃에서의 체재 시간을 조사했다. 실험예 2에서는, 냉각 개시 1분까지는 실험예 1과 동일한 조건을 적용하고, 그 후의 102분간에서 실리콘 단결정을 도펀트 첨가 융액 표면으로부터 1000㎜의 위치까지 등속도로 상승시켰다. 그리고, 냉각 개시로부터 180분을 경과할 때까지 그대로 실리콘 단결정을 방치한 후, 실리콘 단결정을 인상 장치로부터 취출했다.
실험예 1 및 실험예 2에 있어서, 실리콘 웨이퍼의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 도펀트로서 적린을 실리콘 융액에 첨가하여, 도펀트 첨가 융액을 생성했다. 도펀트 첨가 융액의 차지(charge)량을 100㎏으로 했다. 실리콘 단결정의 직경을 210㎜로 했다.
실험예 1 및 실험예 2에 있어서의 570℃±70℃에서의 체재 시간을 도 2 및 도 3에 나타낸다. 도 3에 나타내는 바와 같은 영역 A로서, 고화율이 약 52％ 이상 약 87％ 이하인 영역에 있어서의 570℃±70℃에서의 체재 시간은, 실험예 1에서는 50분을 초과하고 있던 것에 대하여, 실험예 2에서는 50분 이하가 되어 있었다.
다음으로, 도 3에 있어서, 실험예 1 및 실험예 2의 실리콘 단결정에 있어서의 고화율이 약 52％ 이상 약 87％ 이하인 영역 A로부터, 복수의 고화율에 대응하는 직경 200㎜의 실리콘 웨이퍼를 각각 10매씩 잘라냈다. 상기 잘라낸 실리콘 웨이퍼에, 에피택셜막 형성 전에 행하는 수소 베이킹 공정을 실시하고, LPD를 평가했다. 수소 베이킹 공정에서는, 실리콘 웨이퍼를 1200℃의 수소 분위기 중에서 30초간 가열했다. LPD의 개수는, KLA-Tencor사 제조 SP-1의 DCN 모드에서 측정하고, 그때의 LPD의 측정 대상을, 90㎚ 이상의 것으로 했다.
Figure pct00001
표 1에 나타내는 바와 같이, 평균 LPD 개수 및 평균 LPD 밀도 모두, 실험예 1보다도 실험예 2의 쪽이 작은 것을 알 수 있었다. 특히, 평균 LPD 밀도는, 실험예 1에서는 31.52개/㎠였던 것에 대하여, 실험예 2에서는 0.46개/㎠이고, 실험예 2의 조건을 적용함으로써, LPD 발생 억제 효과가 더욱 높아지는 것을 알 수 있었다.
상기 특허문헌 1에도 기재되어 있는 바와 같이, 수소 베이킹 공정 후에 발생하는 미소 피트를, KLA-Tencor사 제조 SP-1의 DCN 모드에서 90㎚ 이상의 LPD로 하여 측정할 수 있다. 이 점에서, 실험예 2의 실리콘 단결정으로부터 얻어지는 실리콘 웨이퍼에 있어서의 수소 베이킹 공정 후의 미소 피트의 밀도는, 0.46개/㎠라고 생각된다.
추가로, 냉각 공정의 허용 조건을 조사하기 위해, 도 1에 나타내는 바와 같은 조건으로 실험예 3∼실험예 7의 실리콘 단결정을 제조하고, 각 고화율에 있어서의 570℃±70℃에서의 체재 시간을 조사했다. 또한, 실리콘 웨이퍼의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 도펀트로서 적린을 실리콘 융액에 첨가했다.
실험예 3∼실험예 6에서는, 냉각 개시 1분까지는 실험예 1과 동일한 조건을 적용했다.
실험예 3에서는, 냉각 개시 1분 후로부터의 33분간에서 실리콘 단결정을 도펀트 첨가 융액 표면으로부터 400㎜의 위치까지 등속도로 상승시키고, 냉각 개시로부터 180분을 경과할 때까지 그대로 방치한 후, 인상 장치로부터 취출했다.
실험예 4에서는, 냉각 개시 1분 후로부터의 56분간에서 실리콘 단결정을 도펀트 첨가 융액 표면으로부터 600㎜의 위치까지 등속도로 상승시키고, 냉각 개시로부터 180분을 경과할 때까지 그대로 방치한 후, 인상 장치로부터 취출했다.
실험예 5에서는, 냉각 개시 1분 후로부터의 77분간에서 실리콘 단결정을 도펀트 첨가 융액 표면으로부터 800㎜의 위치까지 등속도로 상승시키고, 냉각 개시로부터 180분을 경과할 때까지 그대로 방치한 후, 인상 장치로부터 취출했다.
실험예 6에서는, 냉각 개시 1분 후로부터의 179분간에서 실리콘 단결정을 도펀트 첨가 융액 표면으로부터 1000㎜의 위치까지 등속도로 상승시키고, 인상 장치로부터 취출했다.
실험예 7에서는, 냉각 개시로부터의 180분간에서 실리콘 단결정을 도펀트 첨가 융액 표면으로부터 400㎜의 위치까지 등속도로 상승시키고, 인상 장치로부터 취출했다.
도 3에 나타내는, 고화율이 약 52％ 이상 약 87％ 이하인 영역 A에 있어서의 570℃±70℃에서의 체재 시간은, 실험예 3, 실험예 5, 실험예 6에 있어서 50분 이하가 되었다. 실험예 4에서는, 고화율이 약 53％ 이상 약 87％ 이하인 영역 B에 있어서, 570℃±70℃에서의 체재 시간이 50분 이하가 되었다. 실험예 7에서는, 고화율이 약 62％ 이상 약 87％ 이하인 영역 C에 있어서, 570℃±70℃에서의 체재 시간이 50분 이하가 되었다.
이러한 점에서, 냉각 공정에 있어서, 실리콘 단결정을 도펀트 첨가 융액으로부터 떼어낸 후, 180분 이내에 실리콘 단결정을 400㎜ 이상 상승시킴으로써, 실리콘 단결정의 직동부의 적어도 일부의 영역에 있어서의 570℃±70℃에서의 체재 시간을, 50분 이하로 할 수 있는 것을 알 수 있었다.
다음으로, 실험예 3∼실험예 7의 실리콘 단결정에 있어서의, 570℃±70℃에서의 체재 시간이 50분 이하인 영역으로부터, 복수의 고화율에 대응하는 실리콘 웨이퍼를 각각 10매씩 잘라냈다. 상기 잘라낸 실리콘 웨이퍼에, 실험예 2와 마찬가지로 수소 베이킹 공정을 실시하고, LPD를 평가했다.
표 1에 나타내는 바와 같이, 평균 LPD 개수 및 평균 LPD 밀도 모두, 실험예 1보다도 실험예 3∼실험예 7의 쪽이 작고, 실험예 3∼실험예 7의 평균 LPD 밀도는, 각각 2.5개/㎠ 이하였다.
이상의 결과로부터, 적린을 함유하고, 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만인 실리콘 단결정을 제조 시에 있어서, 실리콘 단결정의 직동부의 적어도 일부의 영역에 있어서의 570℃±70℃에서의 체재 시간이 50분 이하가 되도록, 실리콘 단결정을 인상함으로써, 상기 실리콘 단결정의 직동부의 적어도 일부의 영역이 급냉되고, 상기 급냉한 영역으로부터 얻어지는 실리콘 웨이퍼에 대하여, 수소 베이킹 공정과 마찬가지의 열처리를 행했을 때에, LPD 밀도를 2.5개/㎠로 할 수 있는 것을 알 수 있었다.
〔실험 2: 아르곤 어닐링 공정의 유무와 LPD의 발생 상황의 관계 조사〕
실험예 1(570℃±70℃에서의 체재 시간이 50분을 초과하고 있음(급냉 없음))과 동일한 조건으로 제조한 실리콘 단결정을 준비하고, 도 3의 영역 A로부터 복수의 실리콘 웨이퍼를 잘라냈다. 그리고, 잘라낸 실리콘 웨이퍼 중 약 반수(半數)를 이용하여, 이하의 표 2에 나타내는 바와 같은 조건으로, 실험예 8의 에피택셜 실리콘 웨이퍼를 제조하고, 나머지의 약 반수를 이용하여 실험예 9의 에피택셜 실리콘 웨이퍼를 제조했다.
실험예 8에서는, 실리콘 웨이퍼에 대하여, 수소 베이킹 공정, 에피택셜막 형성 공정을 행했다. 수소 베이킹 공정은, 실험 1과 동일한 조건으로 행했다. 에피택셜막 형성 공정은, 이하의 조건으로 행했다.
[에피택셜막 형성 조건]
도펀트 가스: 포스핀(PH3) 가스
원료 소스 가스: 트리클로로실란(SiHCl3) 가스
캐리어 가스: 수소 가스
성장 온도: 1080℃
에피택셜막의 두께: 3㎛
에피택셜막의 전기 저항률: 1Ω·㎝
실험예 9에서는, 수소 베이킹 공정 전에, 이하의 조건으로 아르곤 어닐링 공정을 행한 것 이외에는, 실험예 8과 마찬가지의 공정을 행했다.
[아르곤 어닐링 조건]
분위기: 아르곤 가스
열처리 온도: 1200℃
열처리 시간: 60분
실험예 2(570℃±70℃에서의 체재 시간이 50분 이하(급냉 있음))와 동일한 조건으로 제조한 실리콘 단결정을 준비하고, 도 3의 영역 A로부터 복수의 실리콘 웨이퍼를 잘라냈다. 그리고, 잘라낸 실리콘 웨이퍼 중 약 반수를 이용하여 실험예 10의 에피택셜 실리콘 웨이퍼를 제조하고, 나머지의 약 반수를 이용하여 실험예 11의 에피택셜 실리콘 웨이퍼를 제조했다.
실험예 10에서는 실험예 8과 동일한 공정을 행하고, 실험예 11에서는 실험예 9와 동일한 공정을 행했다.
Figure pct00002
실험예 8∼실험예 11의 에피택셜 실리콘 웨이퍼의 에피택셜막 표면에 있어서의 LPD의 발생 상황을, 실험 1과 마찬가지의 방법을 이용하여 평가했다. 그 결과를 도 4에 나타낸다. 도 4에 나타내는 실험예 8∼실험예 11에 있어서의 각 전기 저항률에 대응하는 샘플은, 1매씩이다.
도 4에 나타내는 바와 같이, 실험예 8∼실험예 11의 어느 것에 있어서도, 전기 저항률이 낮은 쪽이, LPD 밀도가 커졌다.
실험예 8∼실험예 11에 있어서의 최대의 LPD 밀도는, 실험예 8이 약 30개/㎠, 실험예 9가 3개/㎠, 실험예 10이 2.5개/㎠, 실험예 11이 0.3개/㎠였다. 이 점에서, 냉각 공정에 있어서의 570℃±70℃에서의 체재 시간을 50분 이하로 함으로써, 에피택셜 실리콘 웨이퍼의 에피택셜막 표면에 있어서의 LPD 밀도를 2.5개/㎠ 이하로 할 수 있는 것을 알 수 있었다. 또한, 추가로 아르곤 어닐링 처리를 행함으로써, 에피택셜 실리콘 웨이퍼의 에피택셜막 표면에 있어서의 LPD 밀도를 0.3개/㎠로 할 수 있는 것을 알 수 있었다.
570℃±70℃에서의 체재 시간이 50분을 초과하고 있어도, 실험예 9와 같이 아르곤 어닐링 처리를 행하면, LPD 밀도를 실험예 10과 거의 동등하게 할 수 있는 것을 알 수 있었다. 또한, 실험예 10에서는, 아르곤 어닐링 처리가 불필요한 만큼, 간단한 처리로 LPD 밀도가 저감된 에피택셜 실리콘 웨이퍼를 제조할 수 있는 것을 알 수 있었다.
[실시 형태]
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다.
〔단결정 인상 장치의 구성〕
우선, 단결정 인상 장치의 구성에 대해서 설명한다.
단결정 인상 장치(1)는, CZ법에 이용되는 장치로서, 도 5에 나타내는 바와 같이, 단결정 인상 장치 본체(3)와, 도시하지 않는 도핑 장치와, 도시하지 않는 제어부를 구비한다.
단결정 인상 장치 본체(3)는, 챔버(30)와, 상기 챔버(30) 내에 배치된 도가니(31)와, 상기 도가니(31)에 열을 방사하여 가열하는 가열부(32)와, 인상부로서의 인상 케이블(33)과, 단열통(34)과, 실드(36)를 구비한다.
챔버(30) 내에는, 제어부의 제어에 의해, 챔버(30)의 상부에 형성된 도입부(30A)를 개재하여, 상방으로부터 하방을 향하여 불활성 가스, 예를 들면, 아르곤 가스가 소정의 가스 유량으로 도입된다. 챔버(30) 내의 압력(로(furnace) 내 압력)은, 제어부에 의해 제어 가능하게 되어 있다.
도가니(31)는, 실리콘 웨이퍼의 원료인 다결정의 실리콘을 융해하여, 실리콘 융액(4)으로 하는 것이다. 도가니(31)는, 바닥이 있는 원통 형상의 석영제의 석영 도가니(311)와, 상기 석영 도가니(311)의 외측에 배치되고, 석영 도가니(311)를 수납하는 흑연제의 흑연 도가니(312)를 구비하고 있다. 도가니(31)는, 소정의 속도로 회전하는 지지축(37)에 지지되어 있다.
가열부(32)는, 도가니(31)의 외측에 배치되어 있고, 도가니(31)를 가열하여, 도가니(31) 내의 다결정의 실리콘을 융해한다.
인상 케이블(33)은, 예를 들면 도가니(31)의 상부에 배치된 도시하지 않는 인상 구동부에, 일단이 접속되어 있다. 인상 케이블(33)은, 타단에, 종자 결정을 보존유지하는 시드 홀더(38), 또는, 도시하지 않는 도핑 장치가 적절히 부착된다. 인상 케이블(33)은, 인상 구동부의 구동에 의해 회전 가능하게 구성되어 있다. 상기 인상 케이블(33)은, 제어부에 의한 인상 구동부의 제어에 의해, 소정의 인상 속도로 상승한다.
단열통(34)은, 도가니(31) 및 가열부(32)의 주위를 둘러싸도록 배치되어 있다.
실드(36)는, 가열부(32)로부터 상방을 향하여 방사되는 복사열을 차단하는 열차폐용 실드이다. 상기 실드(36)는, 실리콘 융액(4)의 표면을 덮도록 설치되어 있다. 상기 실드(36)는, 하단측의 개구부가 상단측의 개구부보다 작아진 원추 형상으로 되어 있다.
도핑 장치는, 고체 상태의 휘발성 도펀트로서의 적린을 휘발시켜, 도가니(31) 내의 실리콘 융액(4)에 도프시킨다. 즉 실리콘 융액(4)에 휘발성 도펀트로서의 적린을 첨가하여 도펀트 첨가 융액(41)을 생성하기 위한 것이다. 도핑 장치로서는, 통 형상부의 하단부를 실리콘 융액(4)에 침지시켜, 적린을 실리콘 융액(4)에 첨가하는 구성을 적용할 수 있다. 상기 도핑 장치로서는, 통 형상부의 하단부를 실리콘 융액(4)으로부터 이간시켜, 휘발된 적린을 실리콘 융액(4)에 분사함으로써, 적린을 실리콘 융액(4)에 첨가하는 구성을 적용할 수 있다.
제어부는, 작업자의 설정 입력에 기초하여, 챔버(30) 내의 가스 유량, 로 내 압력, 인상 케이블(33)의 인상 속도를 적절히 제어하여, 실리콘 단결정(6) 제조 시의 제어를 행한다.
〔실리콘 단결정의 제조 방법〕
다음으로, 단결정 인상 장치(1)를 이용하여, 직경이 210㎜인 실리콘 단결정(6)을 제조하는 방법의 일 예에 대해서 설명한다.
단결정 인상 장치(1)는, 제어부의 제어에 의해, 폴리실리콘 소재(material)를 가열하여 융해시킨다. 그 후, 단결정 인상 장치(1)는, 제어부의 제어에 의해, 챔버(30) 내의 가스 유량 및 로 내 압력을 소정의 상태로 하여, 실리콘 융액(4)에 휘발성 도펀트로서의 적린을 첨가하여 도펀트 첨가 융액(41)을 생성한다.
에피택셜 실리콘 웨이퍼의 미스피트 전위를 억제하기 위해, 적린과 함께 게르마늄을 첨가해도 좋다. 또한, 적린의 첨가량은, 실리콘 단결정(6)으로부터 잘라낸 실리콘 웨이퍼의 전기 저항률이, 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되는 바와 같은 양이다.
이 후, 단결정 인상 장치(1)의 제어부는, 작업자의 설정 입력에 기초하여, 종자 결정을 융액에 침지한다. 그 후, 단결정 인상 장치(1)의 제어부는, 소정의 인상 속도로 종자 결정을 인상하여, 일반적인 사이즈(예를 들면, 60㎏ 이상 180㎏ 이하)의 실리콘 단결정(6)을 제조한다.
상기 종자 결정의 인상 시, 제어부는, 넥(neck)부 형성 공정, 숄더부(61)를 형성하는 숄더부 형성 공정, 직동부(62)를 형성하는 직동부 형성 공정 및, 테일부 형성 공정을 갖는 단결정 형성 공정과, 냉각 공정을 행하여, 실리콘 단결정(6)을 제조한다. 냉각 공정에서는, 테일부가 도펀트 첨가 융액(41)으로부터 떼어내진 후, 상기 테일부가 도펀트 첨가 융액(41)으로부터 떼어내진 타이밍으로부터 180분 이내에 실리콘 단결정(6)을 400㎜ 이상 상승시킨다. 냉각 공정에 있어서의 실리콘 단결정(6)의 상승 제어는, 상기 실험예 2∼실험예 7 중 어느 것과 동일해도 좋고, 곡선 형상이나 단계적으로 상승시켜도 좋다. 테일부가 도펀트 첨가 융액(41)으로부터 떼어내진 직후(냉각 공정의 개시 직후)에, 가열부(32)의 파워를, 상기 테일부가 도펀트 첨가 융액(41)으로부터 떼어내지기 직전의 파워의 50％ 이하로 하는 것이 바람직하고, 0％로 하는(가열부(32)의 전원을 오프로 하는) 것이 보다 바람직하다.
상기 냉각 공정의 조건은, 실리콘 단결정(6)의 직동부(62)의 적어도 일부의 영역에 있어서의 온도가 570℃±70℃의 범위 내가 되는 시간을 10분 이상 50분 이하로 하기 위한 조건이다. 예를 들면, 실험예 2∼실험예 7의 조건을 이용한 경우, 570℃±70℃에서의 체재 시간은, 도 2에 나타내게 된다.
마지막으로 제조하는 실리콘 단결정(6) 이외의 실리콘 단결정(6)의 취출을 기다려서 냉각하고 있는 동안(냉각 공정의 동안), 로 내 압력을 13.3㎪(100torr) 이상, 60㎪(450torr) 이하로 조정하는 것이 바람직하다. 로 내 압력이 13.3㎪ 미만인 경우, 휘발성 도펀트인 적린이 증발하기 때문에, 다음에 제조하는 실리콘 단결정(6)의 전기 저항률이 상승해 버린다. 한편, 로 내 압력이 60㎪를 초과하는 경우, 증발물이 챔버(30) 내에 부착되기 쉬워지기 때문에, 실리콘 단결정(6)의 단결정화를 저해해 버린다.
전술과 같이 제조된 실리콘 단결정(6) 중, 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하의 영역으로부터 얻어지는 실리콘 웨이퍼의 전기 저항률은, 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 된다. 실리콘 웨이퍼의 산소 농도는, 4×1017∼10×1017atoms/㎤(IGFA(Inert Gas Fusion Analysis: 불활성 가스 융해법))이다. 적린의 농도는, 1.1×1020∼1.7×1020atoms/㎤이다. 게르마늄의 농도는, 3.0×1019∼3.0×1020atoms/㎤가 된다.
상기 실리콘 웨이퍼를 1200℃의 수소 분위기 중에서 30초 이상 가열하면, 상기 실리콘 웨이퍼의 표면에 있어서 KLA-Tencor사 제조 SP-1의 DCN 모드에서 측정되는 90㎚ 이상의 LPD로서, SF에 기인하는 LPD의 밀도는, 2.5개/㎠ 이하가 된다. 즉, 실리콘 웨이퍼의 표면에 발생하는 피트의 밀도는 2.5개/㎠ 이하가 된다.
〔에피택셜 실리콘 웨이퍼의 제조 방법〕
다음으로, 전술의 제조 방법으로 제조된 실리콘 단결정(6)으로부터, 도시하지 않는 에피택셜 실리콘 웨이퍼를 제조하는 방법에 대해서 설명한다.
우선, 실리콘 단결정(6)으로부터 실리콘 웨이퍼를 잘라낸(웨이퍼 잘라냄 공정) 후, 상기 잘라낸 실리콘 웨이퍼의 표층으로부터 산소를 어닐링 아웃하기 위해, 실리콘 웨이퍼의 수소 베이킹 처리를 행한다(수소 베이킹 공정).
여기에서, 수소 베이킹 처리는, 1150℃ 이상 1200℃ 이하의 수소 분위기 중에서 행해지고, 처리 시간은 30초 이상(예를 들면 최단의 30초간)이다.
수소 베이킹 처리의 후에, CVD(Chemical Vapor Deposition)법에 의해 실리콘 웨이퍼 상에 에피택셜막을 형성한다(에피택셜막 형성 공정). 여기에서, 에피택셜 성장의 프로세스 온도는, 1000℃ 이상 1150℃ 이하의 범위 내이고, 바람직하게는, 1050℃ 이상 1080℃ 이하의 범위 내이다.
수소 베이킹 공정 전의 실리콘 웨이퍼에 대하여, 아르곤 어닐링 처리를 행하는(아르곤 어닐링 공정) 것이 바람직하다. 아르곤 어닐링 처리는, 1200℃ 이상 1220℃ 이하의 아르곤 가스 분위기 중에서 행해지고, 처리 시간은 60분 이상 120분 이하이다.
이상의 제조 프로세스에 의해, 실리콘 웨이퍼의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만으로 매우 낮고, 또한, 에피택셜막의 미스피트 전위가 극히 적고, 또한, SF에 기인하는 에피택셜막 표면에 있어서의 LPD의 밀도도 2.5개/㎠ 이하라는, 에피택셜 실리콘 웨이퍼가 제조된다. 상기 에피택셜 실리콘 웨이퍼는, 파워 MOS 트랜지스터용으로서 충분히 실용적이다.
특히, 아르곤 어닐링을 행함으로써, 에피택셜막 표면에 있어서의 LPD 밀도를 더욱 저감할 수 있어, 0.3개/㎠ 이하로 할 수 있다.
전술과 같이 실리콘 웨이퍼의 전기 저항률이 매우 낮고, 또한, SF에 기인하는 LPD도 매우 적은 고품질의 에피택셜 실리콘 웨이퍼는, 종래의 제조 방법으로는 제조 불가능하고, 전술한 본 발명에 따르는 제조 방법에 의해서만 제조 가능한, 신규의 것이다.
〔변형예〕
본 발명은 상기 실시 형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지의 개량 그리고 설계의 변경 등이 가능하다.
예를 들면, 가열부(32)의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 하는 타이밍은, 테일부가 도펀트 첨가 융액(41)으로부터 떼어내짐과 동시라도 좋고, 테일부가 도펀트 첨가 융액(41)으로부터 떼어내진 후, 실리콘 단결정(6)의 상승량이 400㎜에 도달하기 전의 임의의 타이밍이라도 좋다. 이러한 구성에서도, 가열부(32)의 파워를 변경하지 않는 경우와 비교하여, 냉각 공정에 있어서의 실리콘 단결정(6)의 열량을 낮게 할 수 있어, 570℃±70℃에서의 체재 시간이 10분 이상 50분 이하가 되는 범위를 넓힐 수 있다.
테일부가 도펀트 첨가 융액(41)으로부터 떼어내지기 전에 가열부(32)의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 해도 좋지만, 이 경우, 가열부(32)의 파워를 다운하고 나서 테일부를 도펀트 첨가 융액(41)으로부터 떼어낼 때까지의 시간을, 10분 이내로 하는 것이 바람직하다. 가열부(32)의 파워를 다운하고 나서 테일부를 도펀트 첨가 융액(41)으로부터 떼어낼 때까지의 시간이 10분을 초과하는 경우, 도펀트 첨가 융액(41)의 온도가 내려가, 융액 표면이 응고하여 형성된 불필요한 실리콘이 테일부에 부착될 위험성이 있기 때문에 있다.
도 6에 나타내는 바와 같이, 동일한 석영 도가니(311)를 이용하고, 또한, 실리콘 단결정(6)을 인상할 때마다 폴리실리콘 소재(411)를 차지(charge)함으로써, 복수개의 실리콘 단결정(6)을 인상하는 소위 멀티 인상법에 의해, 실리콘 단결정(6)을 제조해도 좋다.
이때, 우선, 70㎏의 폴리실리콘 소재를 이용하여, 휘발성 도펀트로서의 적린이 첨가된 도펀트 첨가 융액(41)을 생성하고 나서, 실리콘 단결정(6)을 인상한다.
전술의 인상 시, 제어부는, 실리콘 단결정(6)에 있어서의 넥부 형성 공정, 숄더부 형성 공정, 직동부 형성 공정, 테일부 형성 공정 중, 적어도 직동부 형성 공정에 있어서의 인상 시간을 상기 실시 형태보다도 짧게 하여, 치수가 상기 실시 형태의 것보다 짧은 31㎏의 실리콘 단결정(6)을 제조한다. 그리고, 냉각 공정에 있어서, 상기 실시 형태와 마찬가지로, 테일부를 도펀트 첨가 융액(41)으로부터 떼어낸 후, 180분 이내에 실리콘 단결정(6)을 400㎜ 이상 상승시킨다. 이 조건에 의해, 실리콘 단결정(6) 전체에 있어서의 570℃±70℃에서의 체재 시간이, 예를 들면 도 3에 있어서의 실험예 2의 영역 A와 같이 된다.
즉, 상기 실시 형태의 치수의 실리콘 단결정을 제조하는 경우에는, 테일부 형성 공정이 종료되어 냉각 공정에 들어갈 때에, 실리콘 단결정의 하단부(도 2에 있어서의 실험예 2의 고화율 52％보다 큰 부분)가 570℃±70℃보다도 높은 온도로 가열되어 있다. 상기 실리콘 단결정의 하단부는, 이 상태로부터 급격하게 냉각되기 때문에, 570℃±70℃가 되는 시간이 짧아진다(50분 이하가 된다)고 생각된다. 한편으로, 실리콘 단결정의 상단부(도 2에 있어서의 실험예 2의 고화율이 52％보다 작은 부분)에서는, 냉각 공정에 들어갈 때에 570℃±70℃보다도 낮은 온도까지 내려가 있다. 상기 실리콘 단결정의 상단부를 이 상태로부터 급격하게 냉각했다고 해도, 570℃±70℃가 되는 시간이 상기 실리콘 단결정의 하단부와 비교하여 길어진다(50분을 초과한다)고 생각된다. 그 결과, 상기 실리콘 단결정의 상단부에서 SF가 상대적으로 많이 발생하고, 상기 실리콘 단결정의 하단부에서 SF의 발생이 상대적으로 억제된다고 생각된다.
이에 대하여, 도 6에 나타내는 제조 방법에서는, 치수가 상기 실시 형태보다도 짧은 실리콘 단결정(6)을 제조함으로써, 테일부 형성 공정이 종료되어 냉각 공정에 들어갈 때에, 실리콘 단결정(6) 전체를 570℃±70℃보다도 높은 온도로 할 수 있다. 전술의 상태로부터 실리콘 단결정(6) 전체를 급격하게 냉각함으로써, 570℃±70℃가 되는 시간을, 도 3의 실험예 2, 실험예 3, 실험예 5, 실험예 6에 있어서의 영역 A, 또는, 실험예 4에 있어서의 영역 B, 또는, 실험예 7에 있어서의 영역 C와 마찬가지로 짧게 할 수 있다고 생각된다.
그 결과로서, 실리콘 단결정(6)의 온도가 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하가 되어, LPD의 발생을 실리콘 단결정의 길이 방향 전체 길이에 걸쳐 더욱 억제할 수 있다.
1개의 실리콘 단결정(6)의 제조가 종료된 후, 단결정 인상 장치(1)는, 31㎏의 도펀트 첨가 융액(41)을 생성하기 위한 소재(411)(실리콘, 적린, 게르마늄)를 석영 도가니(311)에 투입하여, 다음의 31㎏의 실리콘 단결정(6)을 제조한다.
여기에서, 마지막으로 제조하는 실리콘 단결정(6) 이외의 냉각 공정의 동안, 로 내 압력을 13.3㎪ 이상, 60㎪ 이하로 조정하는 것이 바람직하다. 이와 같이 로 내 압력을 조정하는 것이 바람직한 이유는, 상기 실시 형태에서 설명한 이유와 동일하다.
도 7에 나타내는 바와 같이, 단결정 인상 장치(1)를 이용하여, 동일한 석영 도가니(311)를 이용하고, 또한, 복수개 분(分)의 도펀트 첨가 융액(41)을 한 번에 차지한다. 그 후, 복수개의 실리콘 단결정(6)을 1개씩 인상하는 소위 발취 인상법에 의해, 상기 멀티 인상법에서 설명한 실리콘 단결정(6)과 동일한 사이즈의 실리콘 단결정(6)을 제조해도 좋다. 이때, 냉각 공정에 있어서, 상기 실시 형태와 마찬가지로, 테일부를 도펀트 첨가 융액(41)으로부터 떼어낸 후, 180분 이내에 실리콘 단결정(6)을 400㎜ 이상 상승시킨다.
여기에서, 2개의 실리콘 단결정(6)을 제조하는 경우, 1개째의 실리콘 단결정(6)을 인상한 후의 냉각 공정의 동안, 로 내 압력을 13.3㎪ 이상, 60㎪ 이하로 조정하는 것이 바람직하다. 이와 같이 로 내 압력을 조정하는 것이 바람직한 이유는, 상기 실시 형태에서 설명한 이유와 동일하다.
또한, 멀티 인상법을 행하는 경우에도, 마지막의 실리콘 단결정을 인상할 때에 원료를 추가하지 않고, 상기 발취 인상법을 적용할 수 있다.
예를 들면, 초기 단계로서, 157㎏의 도펀트 첨가 융액(41)을 차지하여, 31㎏의 실리콘 단결정(6)을 5회 연속으로 인상하는 방법을 적용해도 좋다. 이러한 방법에 의해, 실리콘 단결정(6)의 온도가 570℃±70℃의 범위 내가 되는 시간을 10분 이상 50분 이하로 할 수 있다.
멀티 인상법이나 발취 인상법의 냉각 공정에 있어서, 상기 실시 형태나 상기 변형예와 같이, 가열부(32)의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 한 상태에서 실리콘 단결정(6)을 상승시켜도 좋다. 그러나, 다음의 실리콘 단결정(6)을 제조하기 전에 가열부(32)의 파워를 올릴 필요가 있기 때문에, 가열부(32)의 파워를 내리지 않고 실리콘 단결정(6)을 상승시키는 것이 바람직하다.
도 5에 2점 쇄선으로 나타내는 바와 같이, 히터로서의 애프터히터(51)를 형성해도 좋다. 애프터히터(51)는, 예를 들면 원통 형상으로 형성되어도 좋다. 애프터히터(51)의 배치 위치는, 도펀트 첨가 융액(41)의 표면으로부터 애프터히터(51)의 하단까지의 거리(D1)가, 실리콘 단결정(6)의 직경(R)의 1.5배 이상 3.0배 이하가 되는 위치가 바람직하다. 거리(D1)가 실리콘 단결정(6)의 직경(R)의 1.5배 미만이 되는 위치에, 애프터히터(51)를 배치하면, 애프터히터(51)가 도펀트 첨가 융액(41)의 표면에 가까워지기 때문에, 고액 계면 부근의 온도 구배가 완만하게 되어, 조성적 과냉각(compositional supercooling) 등에 의한 유전위화가 발생할 위험성이 있기 때문이다.
다음으로, 전술의 위치에 배치한 애프터히터(51)의 작용을 설명한다.
단결정 인상 장치(1)에 애프터히터(51)를 배치하지 않는 상태에 있어서, 예를 들면 상기 실험예 1과 마찬가지의 조건으로 실리콘 단결정(6)을 제조했다. 그리고, 테일부가 도펀트 첨가 융액(41)으로부터 떼어내지는 시점에서의, 각 고화율에 있어서의 단결정 중심의 온도 분포를 조사했다. 그 결과를, 도 8에 일점쇄선으로 나타낸다. 추가로, 각 고화율에 있어서의 570℃±70℃에서의 체재 시간을 조사했다. 그 결과를, 도 9에 일점쇄선으로 나타낸다.
도 5에 2점 쇄선으로 나타내는 위치에 애프터히터(51)를 배치한 것 이외에는, 상기 실험예 1과 마찬가지의 조건으로 실리콘 단결정(6)을 제조했다. 즉, 직동부 형성 공정에 있어서, 실리콘 단결정(6)을 애프터히터(51)로 가열함으로써 실리콘 단결정(6)의 온도의 하강을 억제하면서 상기 실리콘 단결정(6)을 제조했다. 그리고, 각 고화율에 있어서의 단결정 중심의 온도 분포 및 570℃±70℃에서의 체재 시간을 조사했다. 각각의 결과를, 도 8 및 도 9에 실선으로 나타낸다.
도 8에 나타내는 바와 같이, 애프터히터(51)가 있는 경우, 테일부 형성 공정 후에 온도가 640℃(570℃＋70℃) 이상이 되는 부분이, 애프터히터(51)가 없는 경우보다도, 길어지는 것을 확인할 수 있었다. 상세하게는, 애프터히터(51)를 온(ON)으로 하여 직동부 형성 공정을 행하고, 테일부 형성 공정 후의 냉각 공정에 있어서, 애프터히터(51)를 오프(OFF)로 함과 함께, 상기 실시 형태와 마찬가지로, 테일부를 도펀트 첨가 융액(41)으로부터 떼어낸 후, 180분 이내에 실리콘 단결정(6)을 400㎜ 이상 상승시켜, 온도가 640℃ 이상의 부분을 급냉한다. 그 결과로서, 실리콘 단결정(6)의 온도가 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하가 되는 부분을 늘릴 수 있다. 즉, 실리콘 웨이퍼에 발생하는 피트의 수가 2.5개/㎠ 이하가 되는 부분을 늘릴 수 있다. 실제로, 도 9에 나타내는 바와 같이, 애프터히터(51)를 이용함으로써, 실리콘 단결정(6)의 온도가 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하가 되는 부분이 대폭으로 증가하고 있는 것을 확인할 수 있었다.
1 : 단결정 인상 장치
4 : 실리콘 융액
6 : 실리콘 단결정
30 : 챔버
31 : 도가니
32 : 가열부
33 : 인상 케이블(인상부)
41 : 도펀트 첨가 융액
62 : 직동부

Claims (8)

  1. 챔버와,
    상기 챔버 내에 배치되고, 실리콘 융액에 적린을 첨가한 도펀트 첨가 융액을 수납 가능한 도가니와,
    종자(seed) 결정을 상기 도펀트 첨가 융액에 접촉시킨 후에 인상하는 인상부를 구비한 단결정 인상 장치를 이용한 실리콘 단결정의 제조 방법으로서,
    상기 실리콘 단결정의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 상기 실리콘 융액에 상기 적린을 첨가하고, 상기 실리콘 단결정의 직동부(straight body)의 적어도 일부의 영역에 있어서의 온도가 570℃±70℃의 범위 내가 되는 시간이 10분 이상 50분 이하가 되도록, 상기 실리콘 단결정을 인상하는 것을 특징으로 하는 실리콘 단결정의 제조 방법.
  2. 챔버와,
    상기 챔버 내에 배치되고, 실리콘 융액에 적린을 첨가한 도펀트 첨가 융액을 수납 가능한 도가니와,
    상기 도가니를 가열하는 가열부와,
    종자 결정을 상기 도펀트 첨가 융액에 접촉시킨 후에 인상하는 인상부를 구비한 단결정 인상 장치를 이용한 실리콘 단결정의 제조 방법으로서,
    상기 실리콘 단결정의 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만이 되도록, 상기 실리콘 융액에 상기 적린을 첨가하고, 상기 실리콘 단결정을 인상하는 단결정 형성 공정과,
    상기 실리콘 단결정을 냉각하는 냉각 공정을 구비하고,
    상기 냉각 공정은, 상기 실리콘 단결정을 상기 도펀트 첨가 융액으로부터 떼어낸 후, 180분 이내에 상기 실리콘 단결정을 400㎜ 이상 상승시키는 것을 특징으로 하는 실리콘 단결정의 제조 방법.
  3. 제2항에 있어서,
    상기 냉각 공정은, 상기 가열부의 파워를, 상기 냉각 공정의 개시 직전의 가열부의 파워의 50％ 이하로 한 상태에서 상기 실리콘 단결정을 상승시키는 것을 특징으로 하는 실리콘 단결정의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 실리콘 단결정의 제조 방법으로 제조된 실리콘 단결정으로부터 실리콘 웨이퍼를 잘라내는 웨이퍼 잘라냄 공정과,
    상기 실리콘 웨이퍼를 수소 분위기 중에서 가열하는 수소 베이킹 공정과,
    상기 실리콘 웨이퍼 상에 에피택셜막을 형성하는 에피택셜막 형성 공정을 구비하고 있는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  5. 제4항에 있어서,
    상기 수소 베이킹 공정 전의 상기 실리콘 웨이퍼에 대하여, 1200℃ 이상 1220℃ 이하의 아르곤 가스 분위기 중에서 60분 이상 120분 이하의 열처리를 행하는 아르곤 어닐링 공정을 구비하고 있는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  6. 적린을 함유하고, 전기 저항률이 0.5mΩ·㎝ 이상 0.7mΩ·㎝ 미만인 실리콘 단결정으로서,
    상기 실리콘 단결정으로부터 잘라내어진 실리콘 웨이퍼에 대하여 1200℃의 수소 분위기 중에서 30초간 가열하는 열처리를 실시한 후에 측정한, 상기 실리콘 웨이퍼의 표면에 있어서의 90㎚ 이상의 LPD(Light Point Defect)의 밀도가 2.5개/㎠ 이하인 결정 영역을 포함하는 직동부를 갖는 것을 특징으로 하는 실리콘 단결정.
  7. 제6항에 기재된 실리콘 단결정의 상기 직동부에 있어서의 상기 결정 영역으로부터 잘라내어진 실리콘 웨이퍼와,
    상기 실리콘 웨이퍼 상에 형성된 에피택셜막을 구비하고, 상기 에피택셜막의 표면에 있어서의 LPD의 밀도가 2.5개/㎠ 이하인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
  8. 제6항에 기재된 실리콘 단결정의 상기 직동부에 있어서의 상기 결정 영역으로부터 잘라내어진 실리콘 웨이퍼와,
    상기 실리콘 웨이퍼 상에 형성된 에피택셜막을 구비하고, 상기 에피택셜막의 표면에 있어서의 LPD의 밀도가 0.3개/㎠ 이하인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
KR1020197031171A 2017-04-25 2018-04-12 실리콘 단결정의 제조 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법 KR102311321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217031706A KR102413304B1 (ko) 2017-04-25 2018-04-12 에피택셜 실리콘 웨이퍼의 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017086529 2017-04-25
JPJP-P-2017-086529 2017-04-25
PCT/JP2018/015381 WO2018198797A1 (ja) 2017-04-25 2018-04-12 シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217031706A Division KR102413304B1 (ko) 2017-04-25 2018-04-12 에피택셜 실리콘 웨이퍼의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190124801A true KR20190124801A (ko) 2019-11-05
KR102311321B1 KR102311321B1 (ko) 2021-10-08

Family

ID=63919660

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197031171A KR102311321B1 (ko) 2017-04-25 2018-04-12 실리콘 단결정의 제조 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법
KR1020217031706A KR102413304B1 (ko) 2017-04-25 2018-04-12 에피택셜 실리콘 웨이퍼의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217031706A KR102413304B1 (ko) 2017-04-25 2018-04-12 에피택셜 실리콘 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US20200135460A1 (ko)
JP (1) JP6897764B2 (ko)
KR (2) KR102311321B1 (ko)
CN (1) CN110730831A (ko)
DE (1) DE112018002163B4 (ko)
WO (1) WO2018198797A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768712B (zh) * 2021-02-17 2022-06-21 日商環球晶圓日本股份有限公司 單晶矽的製造方法
CN114351243B (zh) * 2021-12-07 2023-11-07 山东有研半导体材料有限公司 一种n型掺杂硅单晶的制备方法以及所制备的掺杂硅单晶
CN114318508B (zh) * 2021-12-23 2023-10-24 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11335197A (ja) * 1998-03-26 1999-12-07 Nippon Steel Corp 無転位シリコン単結晶の製造方法および無転位シリコン単結晶インゴット
KR20150086009A (ko) * 2014-01-17 2015-07-27 주식회사 엘지실트론 단결정 잉곳 제조 방법 및 장치
JP2016121033A (ja) * 2014-12-24 2016-07-07 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419358A (en) 1981-11-12 1983-12-06 Mead Johnson & Company Isethionic acid salt of 9-cyclohexyl-2-propoxy-9H-purine-6-amine and compositions containing an effective bronchodilating concentration of it
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
US20090004458A1 (en) 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
JP5845143B2 (ja) 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
WO2014175120A1 (ja) * 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP6477210B2 (ja) * 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6528178B2 (ja) * 2015-07-31 2019-06-12 株式会社Sumco シリコン単結晶の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11335197A (ja) * 1998-03-26 1999-12-07 Nippon Steel Corp 無転位シリコン単結晶の製造方法および無転位シリコン単結晶インゴット
KR20150086009A (ko) * 2014-01-17 2015-07-27 주식회사 엘지실트론 단결정 잉곳 제조 방법 및 장치
JP2016121033A (ja) * 2014-12-24 2016-07-07 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
US20200135460A1 (en) 2020-04-30
KR102311321B1 (ko) 2021-10-08
DE112018002163T5 (de) 2020-01-02
DE112018002163B4 (de) 2022-12-15
KR102413304B1 (ko) 2022-06-24
CN110730831A (zh) 2020-01-24
KR20210122914A (ko) 2021-10-12
JPWO2018198797A1 (ja) 2020-02-27
JP6897764B2 (ja) 2021-07-07
WO2018198797A1 (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP5890587B2 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
JP5892232B1 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
KR102036596B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
US10329686B2 (en) Method for producing single crystal
JPWO2004083496A1 (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
KR102413304B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
US10227710B2 (en) Manufacturing method of silicon monocrystal
WO2017069112A1 (ja) シリコン単結晶インゴットの引上げ装置およびシリコン単結晶インゴットの製造方法
CN105247115A (zh) 单晶硅制造方法
JP2009091233A (ja) シリコンインゴット成長方法
KR102032535B1 (ko) 단결정 실리콘 판상체 및 그의 제조 방법
CN109415841A (zh) 单晶硅的制造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2004315258A (ja) 単結晶の製造方法
CN113862791A (zh) 一种用于拉制单晶硅棒的拉晶炉
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2011105526A (ja) シリコン単結晶の育成方法
US20240018689A1 (en) Crystal Puller for Pulling Monocrystalline Silicon Ingots
JP6369352B2 (ja) 結晶育成方法
JP6515791B2 (ja) シリコン単結晶の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant