WO2018198797A1 - シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ - Google Patents

シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ Download PDF

Info

Publication number
WO2018198797A1
WO2018198797A1 PCT/JP2018/015381 JP2018015381W WO2018198797A1 WO 2018198797 A1 WO2018198797 A1 WO 2018198797A1 JP 2018015381 W JP2018015381 W JP 2018015381W WO 2018198797 A1 WO2018198797 A1 WO 2018198797A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon
silicon single
silicon wafer
less
Prior art date
Application number
PCT/JP2018/015381
Other languages
English (en)
French (fr)
Inventor
康人 鳴嶋
浩一 前川
福生 小川
泰史 川上
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to KR1020217031706A priority Critical patent/KR102413304B1/ko
Priority to KR1020197031171A priority patent/KR102311321B1/ko
Priority to JP2019514372A priority patent/JP6897764B2/ja
Priority to CN201880026803.0A priority patent/CN110730831A/zh
Priority to US16/606,931 priority patent/US20200135460A1/en
Priority to DE112018002163.7T priority patent/DE112018002163B4/de
Publication of WO2018198797A1 publication Critical patent/WO2018198797A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a method for producing a silicon single crystal, a method for producing an epitaxial silicon wafer, a silicon single crystal, and an epitaxial silicon wafer.
  • an epitaxial silicon wafer for a power MOS (Metal Oxide Semiconductor) transistor is required to have a very low electrical resistivity.
  • MOS Metal Oxide Semiconductor
  • a method of manufacturing an epitaxial silicon wafer including a silicon wafer doped with phosphorus (P) at a high concentration as an n-type dopant and an epitaxial film has been studied (for example, patents). Reference 1).
  • a silicon single crystal containing red phosphorus is manufactured so that the electric resistivity is 0.7 m ⁇ ⁇ cm or more and 0.9 m ⁇ ⁇ cm or less.
  • the silicon single crystal is pulled so that the time during which the temperature of the silicon single crystal falls within the range of 570 ° C. ⁇ 70 ° C. is 20 minutes or more and 200 minutes or less.
  • generation of micro pits in the silicon wafer is suppressed, and generation of stacking faults (stacking fault, hereinafter referred to as SF) due to the micro pits is also suppressed.
  • SF stacking fault
  • An object of the present invention is to provide a silicon single crystal manufacturing method, an epitaxial silicon wafer manufacturing method, and a silicon single crystal capable of obtaining a high-quality epitaxial silicon wafer having a low electrical resistivity, and an electrical resistance. It is to provide an epitaxial silicon wafer having a low rate and a high quality.
  • the method for producing a silicon single crystal of the present invention includes a chamber, a crucible disposed in the chamber and capable of storing a dopant-added melt obtained by adding red phosphorus to a silicon melt, and a seed crystal as the dopant-added melt.
  • a single crystal pulling apparatus including a pulling unit that pulls up after contact is used.
  • the method for producing the silicon single crystal includes adding the red phosphorus to the silicon melt so that the electric resistivity of the silicon single crystal is 0.5 m ⁇ ⁇ cm or more and less than 0.7 m ⁇ ⁇ cm, The silicon single crystal is pulled up so that the time at which the temperature in at least a part of the straight body of the crystal is within a range of 570 ° C. ⁇ 70 ° C. is 10 minutes or more and 50 minutes or less.
  • the time during which the temperature in at least a part of the straight body portion of the silicon single crystal is within the range of 570 ° C. ⁇ 70 ° C. (hereinafter sometimes referred to as the residence time at 570 ° C. ⁇ 70 ° C.) exceeds 50 minutes. In this case, unlike the case where the electrical resistivity is 0.7 m ⁇ ⁇ cm or more, SF frequently occurs. On the other hand, when the residence time is less than 10 minutes, there is a risk that the silicon single crystal is broken by heat shock. According to the present invention, a heat treatment (heating in a hydrogen atmosphere at 1200 ° C.
  • Another method for producing a silicon single crystal of the present invention includes a chamber, a crucible disposed in the chamber and capable of storing a dopant-added melt obtained by adding red phosphorus to a silicon melt, and a heating unit for heating the crucible. And a single crystal pulling device including a pulling unit that pulls the seed crystal after bringing it into contact with the dopant-added melt.
  • the method for producing the silicon single crystal includes adding the red phosphorus to the silicon melt so that the electric resistivity of the silicon single crystal is 0.5 m ⁇ ⁇ cm or more and less than 0.7 m ⁇ ⁇ cm, A single crystal forming step of pulling up the crystal, and a cooling step of cooling the silicon single crystal. The cooling step raises the silicon single crystal by 400 mm or more within 180 minutes after separating the silicon single crystal from the dopant-added melt.
  • the residence time at 570 ° C. ⁇ 70 ° C. in at least a partial region of the straight body portion of the silicon single crystal can be 10 minutes or more and 50 minutes or less.
  • a silicon wafer obtained from at least a partial region of the straight body portion of the silicon single crystal is subjected to a heat treatment similar to the hydrogen baking step, the density of micro pits that cause SF generation is 2.5 / cm 2 or less. Therefore, a high-quality epitaxial silicon wafer having a low electrical resistivity can be obtained.
  • germanium may be added to the silicon melt together with red phosphorus.
  • the cooling step raises the silicon single crystal in a state where the power of the heating unit is 50% or less of the power of the heating unit immediately before the start of the cooling step.
  • the power of the heating unit is preferably 0%.
  • the amount of heat of the silicon single crystal in the cooling process can be further reduced, and the residence time at 570 ° C. ⁇ 70 ° C. in at least a part of the straight body portion of the silicon single crystal is 10 minutes to 50 minutes.
  • This range can be further expanded.
  • the power of the heating unit is set at any timing after the silicon single crystal is separated from the dopant-added melt. It may be 50% or less.
  • An epitaxial silicon wafer manufacturing method of the present invention includes a wafer cutting step of cutting a silicon wafer from the silicon single crystal manufactured by the above-described silicon single crystal manufacturing method, and a hydrogen baking step of heating the silicon wafer in a hydrogen atmosphere. And an epitaxial film forming step of forming an epitaxial film on the silicon wafer.
  • the method for producing an epitaxial silicon wafer of the present invention includes an argon annealing step of performing a heat treatment for 60 minutes to 120 minutes in an argon atmosphere of 1200 ° C. to 1220 ° C. with respect to the silicon wafer before the hydrogen baking step. It is preferable.
  • oxygen and red phosphorus clusters which are the cause of generation of micropits, can be formed into a solution by an argon annealing process, and the density of LPD is as high as less than 0.3 / cm 2.
  • Quality epitaxial silicon wafers can be manufactured.
  • the silicon single crystal of the present invention contains red phosphorus and has an electrical resistivity of 0.5 m ⁇ ⁇ cm or more and less than 0.7 m ⁇ ⁇ cm.
  • the silicon single crystal has an LPD density of 90 nm or more on the surface of the silicon wafer, which was measured after a silicon wafer cut from the silicon single crystal was heated in a hydrogen atmosphere at 1200 ° C. for 30 seconds.
  • the epitaxial silicon wafer of the present invention includes a silicon wafer cut out from the crystal region in the straight body portion of the above-described silicon single crystal, and an epitaxial film provided on the silicon wafer.
  • the density of LPD on the surface of the epitaxial film is 2.5 pieces / cm 2 or less.
  • Another epitaxial silicon wafer of the present invention includes a silicon wafer cut out from the crystal region in the straight body portion of the silicon single crystal and an epitaxial film provided on the silicon wafer.
  • the density of LPD on the surface of the epitaxial film is 0.3 piece / cm 2 or less.
  • the graph which shows the result of the experiment 2 for deriving the manufacturing conditions of the silicon single crystal and shows the relationship between the electrical resistivity of the epitaxial silicon wafer and the LPD density.
  • the schematic diagram which shows schematic structure of the single crystal pulling apparatus which concerns on one Embodiment of this invention.
  • the schematic diagram which shows the manufacturing method of the single crystal by the multi pulling method in the modification of this invention The schematic diagram which shows the manufacturing method of the single crystal by the sampling pull-up method in the other modification of this invention. It is a graph showing the installation effect of the heater (after-heater) in the further another modification of this invention, Comprising: The graph which shows the relationship between the solidification rate and the temperature of a single-crystal center. It is a graph showing the installation effect of the heater (after-heater) in the said further another modification, Comprising: The graph which shows the relationship between a solidification rate and the stay time in 570 degreeC +/- 70 degreeC.
  • a single crystal forming step for pulling up the silicon single crystal and a cooling step for cooling the silicon single crystal are performed.
  • the single crystal forming step includes a step of forming a shoulder portion that is continuous with the seed crystal and gradually increases in diameter (shoulder portion forming step), and a straight body portion that is continuously formed on the shoulder portion and has a substantially uniform diameter.
  • a cooling step is performed to take out the silicon single crystal from the pulling apparatus. Due to the manufacturing conditions as described above, the closer to the lower end of the silicon single crystal (the higher the solidification rate), the shorter the cooling time after exiting from the dopant-added melt, and the quicker cooling occurs. The staying time will be shortened. The following description will be given assuming that the solidification rate at the upper end of the shoulder is 0%.
  • the present inventors further reduce the occurrence of SF by shortening the residence time at 570 ° C. ⁇ 70 ° C. even in a silicon single crystal having an electrical resistivity of 0.5 m ⁇ ⁇ cm or more and less than 0.7 m ⁇ ⁇ cm. It was investigated whether it could be suppressed.
  • the silicon single crystal of Experimental Example 1 was manufactured, and the residence time at 570 ° C. ⁇ 70 ° C. at each solidification rate was examined.
  • the power source of the heating unit for heating the crucible was turned off immediately after the tail part was separated from the dopant-added melt.
  • the silicon single crystal was raised under the conditions shown in FIG. In FIG. 1, which means the start of the cooling process, “cooling start” means “when the silicon single crystal leaves the dopant-added melt”, and “crystal growth” means “the silicon single crystal is doped with the dopant-added melt” "Amount of increase after leaving”.
  • the silicon single crystal was raised by 100 mm in 1 minute from the start of cooling, and was raised at a constant speed from the surface of the dopant added melt to 220 mm in the subsequent 14 minutes. Thereafter, the silicon single crystal was left as it was, and after 180 minutes from the start of cooling, the silicon single crystal was taken out from the pulling apparatus.
  • a silicon single crystal of Experimental Example 2 was manufactured under the conditions shown in FIG. 1, and the residence time at 570 ° C. ⁇ 70 ° C. at each solidification rate was examined.
  • Experimental Example 2 the same conditions as in Experimental Example 1 were applied until 1 minute from the start of cooling, and in the subsequent 102 minutes, the silicon single crystal was raised at a constant speed from the dopant-added melt surface to a position of 1000 mm. The silicon single crystal was left as it was until 180 minutes passed from the start of cooling, and then the silicon single crystal was taken out from the pulling apparatus.
  • 10 mm silicon wafers each having a diameter of 200 mm corresponding to a plurality of solidification rates are obtained from the region A in which the solidification rates in the silicon single crystals of Experimental Example 1 and Experimental Example 2 are approximately 52% or more and 87% or less. Cut out one by one.
  • the cut silicon wafer was subjected to a hydrogen baking process performed before forming an epitaxial film, and LPD was evaluated. In the hydrogen baking process, the silicon wafer was heated in a hydrogen atmosphere at 1200 ° C. for 30 seconds.
  • the number of LPDs was measured in the DCN mode of SP-1 manufactured by KLA-Tencor, and the LPD measurement target at that time was 90 nm or more.
  • the silicon single crystals of Experimental Examples 3 to 7 were manufactured under the conditions shown in FIG. Examined.
  • red phosphorus was added to the silicon melt as a dopant so that the electrical resistivity of the silicon wafer was 0.5 m ⁇ ⁇ cm or more and less than 0.7 m ⁇ ⁇ cm.
  • Experimental Example 3 to Experimental Example 6, the same conditions as in Experimental Example 1 were applied until 1 minute from the start of cooling.
  • the silicon single crystal was raised at a constant speed from the surface of the dopant-added melt to 400 mm in 33 minutes after 1 minute from the start of cooling, and left as it was until 180 minutes had passed from the start of cooling, and then pulled up. Removed from the device.
  • the silicon single crystal was raised at a constant speed from the surface of the dopant-added melt to 600 mm in 56 minutes after 1 minute from the start of cooling, and left as it was until 180 minutes had passed from the start of cooling, and then pulled up. Removed from the device.
  • the silicon single crystal was raised at a constant speed from the dopant-added melt surface to a position of 800 mm in 77 minutes after 1 minute from the start of cooling, and left as it was until 180 minutes had passed from the start of cooling, and then pulled up. Removed from the device.
  • the silicon single crystal was raised from the dopant-added melt surface to a position of 1000 mm at a constant speed in 179 minutes after 1 minute from the start of cooling, and taken out from the pulling apparatus.
  • the silicon single crystal was raised at a constant speed from the surface of the dopant-added melt to 400 mm in 180 minutes from the start of cooling and taken out from the pulling device.
  • the residence time at 570 ° C. ⁇ 70 ° C. in the region A having a solidification rate of about 52% or more and about 87% or less shown in FIG. 3 was 50 minutes or less in Experimental Example 3, Experimental Example 5, and Experimental Example 6.
  • the residence time at 570 ° C. ⁇ 70 ° C. was 50 minutes or less in the region B where the solidification rate was about 53% or more and about 87% or less.
  • the residence time at 570 ° C. ⁇ 70 ° C. was 50 minutes or less in the region C where the solidification rate was about 62% or more and about 87% or less.
  • the silicon single crystal is raised by 400 mm or more within 180 minutes, thereby at least a partial region of the straight body portion of the silicon single crystal. It was found that the residence time at 570 ° C. ⁇ 70 ° C. can be reduced to 50 minutes or less.
  • a silicon single crystal manufactured under the same conditions as in Experimental Example 2 (residence time at 570 ° C. ⁇ 70 ° C. of 50 minutes or less (with rapid cooling)) was prepared, and a plurality of silicon wafers were cut out from region A in FIG. Then, the epitaxial silicon wafer of Experimental Example 10 was manufactured using about half of the cut silicon wafers, and the epitaxial silicon wafer of Experimental Example 11 was manufactured using the remaining half.
  • Experimental Example 10 the same process as in Experimental Example 8 was performed, and in Experimental Example 11, the same process as in Experimental Example 9 was performed.
  • the LPD density on the epitaxial film surface of the epitaxial silicon wafer can be reduced to 2.5 pieces / cm 2 or less by setting the stay time at 570 ° C. ⁇ 70 ° C. in the cooling step to 50 minutes or less. all right. It was also found that the LPD density on the surface of the epitaxial film of the epitaxial silicon wafer can be reduced to 0.3 / cm 2 by further performing argon annealing treatment. It was found that even if the residence time at 570 ° C. ⁇ 70 ° C. exceeds 50 minutes, the LPD density can be made substantially equal to that of Experimental Example 10 by performing the argon annealing treatment as in Experimental Example 9. In Experimental Example 10, it was found that an epitaxial silicon wafer having a reduced LPD density can be produced by a simple process because an argon annealing process is unnecessary.
  • the single crystal pulling apparatus 1 is an apparatus used in the CZ method, and includes a single crystal pulling apparatus main body 3, a doping apparatus (not shown), and a control unit (not shown) as shown in FIG.
  • the single crystal pulling apparatus main body 3 includes a chamber 30, a crucible 31 disposed in the chamber 30, a heating unit 32 that radiates and heats the crucible 31, a pulling cable 33 as a pulling unit, and heat insulation
  • a tube 34 and a shield 36 are provided.
  • an inert gas for example, argon gas
  • argon gas is introduced at a predetermined gas flow rate from the upper side to the lower side through the introduction unit 30 ⁇ / b> A provided in the upper part of the chamber 30 under the control of the control unit.
  • the pressure in the chamber 30 can be controlled by the control unit.
  • the crucible 31 melts polycrystalline silicon, which is a raw material for a silicon wafer, to form a silicon melt 4.
  • the crucible 31 includes a bottomed quartz quartz crucible 311 and a graphite graphite crucible 312 which is disposed outside the quartz crucible 311 and accommodates the quartz crucible 311.
  • the crucible 31 is supported by a support shaft 37 that rotates at a predetermined speed.
  • the heating unit 32 is disposed outside the crucible 31 and heats the crucible 31 to melt the polycrystalline silicon in the crucible 31.
  • One end of the pulling cable 33 is connected to, for example, a pulling drive unit (not shown) disposed at the top of the crucible 31.
  • the pulling cable 33 is configured to be rotatable by driving a pulling drive unit.
  • the pull-up cable 33 is raised at a predetermined pull-up speed by the control of the pull-up drive unit by the control unit.
  • the heat insulating cylinder 34 is disposed so as to surround the crucible 31 and the heating unit 32.
  • the shield 36 is a heat shielding shield that blocks radiant heat radiated upward from the heating unit 32.
  • the shield 36 is installed so as to cover the surface of the silicon melt 4.
  • the shield 36 has a conical shape in which the opening on the lower end side is smaller than the opening on the upper end side.
  • the doping apparatus volatilizes red phosphorus as a volatile dopant in a solid state to dope the silicon melt 4 in the crucible 31. That is, a dopant-added melt 41 is generated by adding red phosphorus as a volatile dopant to the silicon melt 4.
  • a doping apparatus a configuration in which the lower end portion of the cylindrical portion is immersed in the silicon melt 4 and red phosphorus is added to the silicon melt 4 can be applied.
  • the doping apparatus a configuration in which red phosphorus is added to the silicon melt 4 by spraying volatilized red phosphorus on the silicon melt 4 by separating the lower end portion of the cylindrical portion from the silicon melt 4 is applied. be able to.
  • the control unit appropriately controls the gas flow rate in the chamber 30, the pressure in the furnace, and the pulling speed of the pulling cable 33 based on the operator's setting input, thereby performing control during the production of the silicon single crystal 6.
  • the single crystal pulling apparatus 1 heats and melts the polysilicon material under the control of the control unit. Thereafter, the single crystal pulling apparatus 1 controls the control unit to set the gas flow rate and the furnace pressure in the chamber 30 to a predetermined state and add red phosphorus as a volatile dopant to the silicon melt 4 to add the dopant. A melt 41 is generated.
  • germanium may be added together with red phosphorus. The amount of red phosphorus added is such that the electrical resistivity of the silicon wafer cut out from the silicon single crystal 6 is 0.5 m ⁇ ⁇ cm or more and less than 0.7 m ⁇ ⁇ cm.
  • control unit of the single crystal pulling apparatus 1 immerses the seed crystal in the melt based on the setting input by the operator. Thereafter, the control unit of the single crystal pulling apparatus 1 pulls the seed crystal at a predetermined pulling rate to manufacture a silicon single crystal 6 having a general size (for example, 60 kg or more and 180 kg or less).
  • the control unit When pulling up the seed crystal, the control unit includes a neck portion forming step, a shoulder portion forming step for forming the shoulder portion 61, a straight body portion forming step for forming the straight body portion 62, and a tail portion forming step.
  • a silicon single crystal 6 is manufactured by performing a forming process and a cooling process. In the cooling step, after the tail portion is separated from the dopant-added melt 41, the silicon single crystal 6 is raised by 400 mm or more within 180 minutes from the timing when the tail portion is separated from the dopant-added melt 41.
  • the rise control of the silicon single crystal 6 in the cooling process may be the same as in any one of the experimental examples 2 to 7, and may be raised in a curved line or stepwise.
  • the power of the heating unit 32 is set to 50% or less of the power immediately before the tail part is separated from the dopant-added melt 41. It is preferable to set it to 0% (more preferably, the power of the heating unit 32 is turned off).
  • the condition of the cooling step is a condition for setting the time in which the temperature in at least a part of the straight body portion 62 of the silicon single crystal 6 is within a range of 570 ° C. ⁇ 70 ° C. to 10 minutes to 50 minutes. .
  • the residence time at 570 ° C. ⁇ 70 ° C. is as shown in FIG.
  • the furnace pressure is adjusted to 13.3 kPa (100 torr) or more and 60 kPa (450 torr) or less. It is preferable to do.
  • the pressure in the furnace is less than 13.3 kPa, red phosphorus, which is a volatile dopant, evaporates, so that the electrical resistivity of the silicon single crystal 6 to be manufactured next increases.
  • the furnace pressure exceeds 60 kPa, the evaporant easily adheres to the chamber 30, which hinders the single crystallization of the silicon single crystal 6.
  • the electrical resistivity of the silicon wafer obtained from the region where the time within the range of 570 ° C. ⁇ 70 ° C. is from 10 minutes to 50 minutes is 0.5 m ⁇ ⁇ cm. This is less than 0.7 m ⁇ ⁇ cm.
  • the oxygen concentration of the silicon wafer is 4 ⁇ 10 17 to 10 ⁇ 10 17 atoms / cm 3 (IGFA (Inert Gas Fusion Analysis)).
  • the concentration of red phosphorus is 1.1 ⁇ 10 20 to 1.7 ⁇ 10 20 atoms / cm 3 .
  • the concentration of germanium is 3.0 ⁇ 10 19 to 3.0 ⁇ 10 20 atoms / cm 3 .
  • LPD LPD of 90 nm or more measured in the DCN mode of KLA-Tencor SP-1 on the surface of the silicon wafer, and is caused by SF
  • the density of LPD is 2.5 pieces / cm 2 or less. That is, the density of pits generated on the surface of the silicon wafer is 2.5 pieces / cm 2 or less.
  • an epitaxial film is formed on the silicon wafer by a CVD (Chemical Vapor Deposition) method (epitaxial film forming step).
  • the process temperature of the epitaxial growth is in the range of 1000 ° C. to 1150 ° C., and preferably in the range of 1050 ° C. to 1080 ° C.
  • the argon annealing treatment is performed in an argon gas atmosphere of 1200 ° C. or more and 1220 ° C. or less, and the treatment time is 60 minutes or more and 120 minutes or less.
  • the electrical resistivity of the silicon wafer is as low as 0.5 m ⁇ ⁇ cm to less than 0.7 m ⁇ ⁇ cm, the misfit dislocation of the epitaxial film is extremely small, and the epitaxial film caused by SF
  • An epitaxial silicon wafer having an LPD density on the surface of 2.5 / cm 2 or less is manufactured.
  • the epitaxial silicon wafer is sufficiently practical for power MOS transistors.
  • the LPD density on the surface of the epitaxial film can be further reduced to 0.3 pieces / cm 2 or less.
  • a high-quality epitaxial silicon wafer having a very low electrical resistivity and a very low LPD due to SF cannot be manufactured by a conventional manufacturing method, and is in accordance with the above-described present invention. It can be manufactured only by the manufacturing method.
  • the timing at which the power of the heating unit 32 is set to 50% or less of the power of the heating unit immediately before the start of the cooling step may be the same as when the tail unit is separated from the dopant-added melt 41. May be at an arbitrary timing before the rising amount of the silicon single crystal 6 reaches 400 mm after being separated from the dopant-added melt 41. Even with such a configuration, the amount of heat of the silicon single crystal 6 in the cooling process can be reduced compared with the case where the power of the heating unit 32 is not changed, and the residence time at 570 ° C. ⁇ 70 ° C. is 10 minutes or more and 50 minutes. The following range can be expanded.
  • the power of the heating unit 32 may be 50% or less of the power of the heating unit immediately before the start of the cooling step before the tail part is separated from the dopant-added melt 41. In this case, the power of the heating unit 32 is reduced. It is preferable that the time from when the tail is cut down to when the tail portion is separated from the dopant-added melt 41 is within 10 minutes. When the time from when the power of the heating part 32 is reduced to when the tail part is separated from the dopant-added melt 41 exceeds 10 minutes, the temperature of the dopant-added melt 41 decreases and the melt surface is solidified. This is because unnecessary silicon may be attached to the tail portion.
  • a so-called multi-pull method is used to pull up a plurality of silicon single crystals 6.
  • the silicon single crystal 6 may be manufactured. At this time, first, a 70 kg polysilicon material is used to generate a dopant added melt 41 to which red phosphorus as a volatile dopant is added, and then the silicon single crystal 6 is pulled up.
  • the control unit performs at least the pulling time in the straight body forming step among the neck forming process, the shoulder forming process, the straight drum forming process, and the tail forming process in the silicon single crystal 6.
  • the silicon single crystal 6 having a length of 31 kg and shorter than that of the above embodiment is produced.
  • the silicon single crystal 6 is raised by 400 mm or more within 180 minutes after the tail portion is separated from the dopant-added melt 41 as in the above embodiment.
  • the residence time at 570 ° C. ⁇ 70 ° C. in the entire silicon single crystal 6 becomes, for example, the region A of Experimental Example 2 in FIG.
  • the lower end portion of the silicon single crystal (solidification rate 52 in Experimental Example 2 in FIG. %) Is heated at a temperature higher than 570 ° C. ⁇ 70 ° C. Since the lower end portion of the silicon single crystal is rapidly cooled from this state, it is considered that the time required for 570 ° C. ⁇ 70 ° C. is shortened (50 minutes or less). On the other hand, the upper end portion of the silicon single crystal (the portion where the solidification rate of Experimental Example 2 in FIG. 2 is smaller than 52%) is lowered to a temperature lower than 570 ° C. ⁇ 70 ° C.
  • the silicon single crystal 6 having a shorter dimension than that of the above embodiment is manufactured. The whole can be brought to a temperature higher than 570 ° C. ⁇ 70 ° C.
  • the time of 570 ° C. ⁇ 70 ° C. is set as the region A in Experiment Example 2, Experiment Example 3, Experiment Example 5, Experiment Example 6 in FIG. It can be considered that it can be shortened similarly to the region B in Experimental Example 4 or the region C in Experimental Example 7.
  • the time during which the temperature of the silicon single crystal 6 is within the range of 570 ° C. ⁇ 70 ° C. is 10 minutes or more and 50 minutes or less, and generation of LPD can be further suppressed over the entire length in the length direction of the silicon single crystal. .
  • the single crystal pulling apparatus 1 puts a material 411 (silicon, red phosphorus, germanium) for generating a 31 kg dopant-added melt 41 into the quartz crucible 311. Then, the next 31 kg of silicon single crystal 6 is manufactured.
  • a material 411 silicon, red phosphorus, germanium
  • the pressure in the furnace it is preferable to adjust the pressure in the furnace to 13.3 kPa or more and 60 kPa or less during the cooling step other than the silicon single crystal 6 to be finally manufactured. The reason why it is preferable to adjust the furnace pressure in this way is the same as the reason described in the above embodiment.
  • the single crystal pulling apparatus 1 is used to charge a plurality of dopant-added melts 41 at a time using the same quartz crucible 311. Thereafter, a silicon single crystal 6 having the same size as the silicon single crystal 6 described in the multi-pull method may be manufactured by a so-called pulling-up method in which a plurality of silicon single crystals 6 are pulled up one by one. At this time, in the cooling step, the silicon single crystal 6 is raised by 400 mm or more within 180 minutes after the tail portion is separated from the dopant-added melt 41 as in the above embodiment.
  • the furnace pressure when manufacturing the two silicon single crystals 6, it is preferable to adjust the furnace pressure to 13.3 kPa or more and 60 kPa or less during the cooling step after pulling up the first silicon single crystal 6.
  • the reason why it is preferable to adjust the furnace pressure in this way is the same as the reason described in the above embodiment.
  • the pull-up method can be applied without adding a raw material when pulling up the final silicon single crystal.
  • a method in which 157 kg of dopant-added melt 41 is charged and 31 kg of silicon single crystal 6 is continuously pulled up five times may be applied.
  • the time for the temperature of the silicon single crystal 6 to be within the range of 570 ° C. ⁇ 70 ° C. can be set to 10 minutes or more and 50 minutes or less.
  • silicon is used in a state where the power of the heating unit 32 is 50% or less of the power of the heating unit immediately before the start of the cooling step, as in the above-described embodiment or the above-described modification.
  • the single crystal 6 may be raised. However, since it is necessary to increase the power of the heating unit 32 before manufacturing the next silicon single crystal 6, it is preferable to raise the silicon single crystal 6 without reducing the power of the heating unit 32.
  • an after heater 51 as a heater may be provided.
  • the after heater 51 may be formed in a cylindrical shape, for example.
  • the arrangement position of the after heater 51 is preferably a position where the distance D1 from the surface of the dopant-added melt 41 to the lower end of the after heater 51 is 1.5 to 3.0 times the diameter R of the silicon single crystal 6. .
  • the after heater 51 is arranged at a position where the distance D1 is less than 1.5 times the diameter R of the silicon single crystal 6, the after heater 51 is close to the surface of the dopant-added melt 41. This is because the gradient becomes gentle and there is a risk of dislocation formation due to compositional supercooling.
  • the silicon single crystal 6 was manufactured under the same conditions as in the experimental example 1. And the temperature distribution of the single-crystal center in each solidification rate when the tail part cut
  • the silicon single crystal 6 was manufactured by heating the silicon single crystal 6 with the after heater 51 while suppressing the temperature drop of the silicon single crystal 6.
  • the temperature distribution at the center of the single crystal and the residence time at 570 ° C. ⁇ 70 ° C. at each solidification rate were examined. The respective results are shown by solid lines in FIGS.
  • the straight body portion forming step is performed with the after heater 51 turned on, and in the cooling step after the tail portion forming step, the after heater 51 is turned off, and the tail portion is melted with the dopant as in the above embodiment.
  • the silicon single crystal 6 is raised by 400 mm or more within 180 minutes, and the portion having a temperature of 640 ° C. or more is rapidly cooled.
  • the portion where the time during which the temperature of the silicon single crystal 6 is within the range of 570 ° C. ⁇ 70 ° C. is 10 minutes or more and 50 minutes or less. That is, the number of pits generated on the silicon wafer can be increased to 2.5 / cm 2 or less.
  • the portion where the temperature of the silicon single crystal 6 is within the range of 570 ° C. ⁇ 70 ° C. is 10 minutes to 50 minutes is greatly increased. I was able to confirm that.

Abstract

シリコン単結晶の製造方法は、シリコン単結晶の電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、シリコン融液に赤リンを添加し、シリコン単結晶の直胴部の少なくとも一部の温度が５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下となるように、シリコン単結晶を引き上げる。

Description

シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ
　本発明は、シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハに関する。
　例えば、パワーＭＯＳ（Metal Oxide Semiconductor）トランジスタ用のエピタキシャルシリコンウェーハは、電気抵抗率が非常に低いことが要求される。上述のような要求を満たすために、ｎ型ドーパントとしてリン（Ｐ）が高濃度にドープされたシリコンウェーハと、エピタキシャル膜とを備えたエピタキシャルシリコンウェーハの製造方法が検討されている（例えば、特許文献１参照）。
　特許文献１に記載の製造方法では、電気抵抗率が０．７ｍΩ・ｃｍ以上０．９ｍΩ・ｃｍ以下となるように赤リンを含有するシリコン単結晶を製造する。前記シリコン単結晶の製造の際、シリコン単結晶の温度が５７０℃±７０℃の範囲内となる時間が、２０分以上２００分以下になるように、シリコン単結晶を引き上げる。
　前記シリコン単結晶から得られたシリコンウェーハにエピタキシャル膜を形成すると、シリコンウェーハにおける微小ピットの発生が抑制され、前記微小ピットに起因する積層欠陥（スタッキングフォルト、以下、ＳＦという）の発生も抑制される。その結果、９０ｎｍ以上のＬＰＤ（Light Point Defect）の密度が０．１個／ｃｍ２以下になり、電気抵抗率が低くかつ高品質のエピタキシャルシリコンウェーハを得ることができる。
特許第５８９０５８７号公報
　ところで、近年、電気抵抗率が０．７ｍΩ・ｃｍ未満のｎ型のシリコンウェーハのニーズが生じている。そこで、このニーズに応えるために、特許文献１に記載のような方法を適用することが考えられる。
　しかしながら、上述のように電気抵抗率が非常に低い場合には、特許文献１に記載の方法を適用しても、ＳＦの発生を抑制できず、高品質のエピタキシャルシリコンウェーハを製造できないという問題がある。
　本発明の目的は、電気抵抗率が低くかつ高品質のエピタキシャルシリコンウェーハを得ることが可能なシリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、及びシリコン単結晶を提供することと、電気抵抗率が低くかつ高品質のエピタキシャルシリコンウェーハを提供することにある。
　本発明のシリコン単結晶の製造方法は、チャンバと、このチャンバ内に配置され、シリコン融液に赤リンを添加したドーパント添加融液を収納可能な坩堝と、種子結晶を前記ドーパント添加融液に接触させた後に引き上げる引き上げ部とを備えた単結晶引き上げ装置を利用する。前記シリコン単結晶の製造方法は、前記シリコン単結晶の電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、前記シリコン融液に前記赤リンを添加し、前記シリコン単結晶の直胴部の少なくとも一部の領域における温度が５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下となるように、前記シリコン単結晶を引き上げることを特徴とする。
　シリコン単結晶の直胴部の少なくとも一部の領域における温度が５７０℃±７０℃の範囲内となる時間（以下、５７０℃±７０℃での滞在時間と称することもある）が５０分を超える場合は、電気抵抗率が０．７ｍΩ・ｃｍ以上の場合とは異なり、ＳＦが多発してしまう。一方、上記滞在時間が１０分未満の場合は、熱ショックでシリコン単結晶が割れる危険性がある。
　本発明によれば、シリコン単結晶の前記少なくとも一部の領域から得られるシリコンウェーハに対して、エピタキシャル膜形成前の水素ベーク工程と同様の熱処理（１２００℃の水素雰囲気中で３０秒間加熱）を行うと、ＳＦの発生原因である微小ピットの密度を２．５個／ｃｍ２以下にすることができる。したがって、上述のようなシリコン単結晶を用いてエピタキシャルシリコンウェーハを製造すると、ＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＣＮモードで測定される９０ｎｍ以上のＬＰＤの密度を２．５個／ｃｍ２以下にすることができる。よって、電気抵抗率が低くかつ高品質のエピタキシャルシリコンウェーハを得ることができる。
　シリコン融液に赤リンとともに、ゲルマニウム（Ｇｅ）を添加してもよい。上述のような構成にすれば、シリコンウェーハとエピタキシャル膜との界面部分での赤リンの濃度差に起因する転位欠陥（ミスフィット転位）の発生をさらに抑制することができる。
　本発明の別のシリコン単結晶の製造方法は、チャンバと、前記チャンバ内に配置され、シリコン融液に赤リンを添加したドーパント添加融液を収納可能な坩堝と、前記坩堝を加熱する加熱部と、種子結晶を前記ドーパント添加融液に接触させた後に引き上げる引き上げ部とを備えた単結晶引き上げ装置を利用する。前記シリコン単結晶の製造方法は、前記シリコン単結晶の電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、前記シリコン融液に前記赤リンを添加し、前記シリコン単結晶を引き上げる単結晶形成工程と、前記シリコン単結晶を冷却する冷却工程とを備える。前記冷却工程は、前記シリコン単結晶を前記ドーパント添加融液から切り離した後、１８０分以内に前記シリコン単結晶を４００ｍｍ以上上昇させる。
　本発明によれば、シリコン単結晶の直胴部の少なくとも一部の領域における５７０℃±７０℃での滞在時間を１０分以上５０分以下にすることができる。前記シリコン単結晶の直胴部の少なくとも一部の領域から得られるシリコンウェーハに対して、水素ベーク工程と同様の熱処理を行うと、ＳＦの発生原因である微小ピットの密度を２．５個／ｃｍ２以下にすることができる。したがって、電気抵抗率が低くかつ高品質のエピタキシャルシリコンウェーハを得ることができる。
　本発明においても、シリコン融液に赤リンとともに、ゲルマニウムを添加してもよい。
　本発明のシリコン単結晶の製造方法において、前記冷却工程は、前記加熱部のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にした状態で前記シリコン単結晶を上昇させることが好ましい。特に、加熱部のパワーを０％にすることが好ましい。
　本発明によれば、冷却工程におけるシリコン単結晶の熱量をより低くでき、シリコン単結晶の直胴部の少なくとも一部の領域における５７０℃±７０℃での滞在時間が１０分以上５０分以下となる範囲をさらに広げることができる。
　「前記加熱部のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にした状態で前記シリコン単結晶を上昇させる」ために、シリコン単結晶をドーパント添加融液から切り離す前、シリコン単結晶をドーパント添加融液から切り離すと同時、シリコン単結晶をドーパント添加融液から切り離した後の、いずれかのタイミングで加熱部のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にしてもよい。
　本発明のエピタキシャルシリコンウェーハの製造方法は、上述のシリコン単結晶の製造方法で製造されたシリコン単結晶からシリコンウェーハを切り出すウェーハ切り出し工程と、前記シリコンウェーハを水素雰囲気中で加熱する水素ベーク工程と、前記シリコンウェーハ上にエピタキシャル膜を形成するエピタキシャル膜形成工程とを備えていることを特徴とする。
　本発明のエピタキシャルシリコンウェーハの製造方法において、前記水素ベーク工程前の前記シリコンウェーハに対して、１２００℃以上１２２０℃以下のアルゴン雰囲気中で６０分以上１２０分以下の熱処理を行うアルゴンアニール工程を備えていることが好ましい。
　本発明によれば、微小ピットの発生原因である酸素と赤リンのクラスター（微小析出物）をアルゴンアニール工程により溶体化することができ、ＬＰＤの密度が０．３個／ｃｍ２未満という高品質のエピタキシャルシリコンウェーハを製造することができる。
　本発明のシリコン単結晶は、赤リンを含有し、電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満である。前記シリコン単結晶は、前記シリコン単結晶から切り出されたシリコンウェーハに対して１２００℃の水素雰囲気中で３０秒間加熱する熱処理を施した後に測定した、前記シリコンウェーハの表面における９０ｎｍ以上のＬＰＤの密度が２．５個／ｃｍ２以下である結晶領域を含む直胴部を有する。
　本発明のエピタキシャルシリコンウェーハは、上述のシリコン単結晶の前記直胴部における前記結晶領域から切り出されたシリコンウェーハと、前記シリコンウェーハ上に設けられたエピタキシャル膜とを備える。前記エピタキシャル膜の表面におけるＬＰＤの密度が２．５個／ｃｍ２以下である。
　本発明の別のエピタキシャルシリコンウェーハは、上述のシリコン単結晶の前記直胴部における前記結晶領域から切り出されたシリコンウェーハと、前記シリコンウェーハ上に設けられたエピタキシャル膜とを備える。前記エピタキシャル膜の表面におけるＬＰＤの密度が０．３個／ｃｍ２以下である。
本発明に係るシリコン単結晶の製造条件を導くための実験１の結果であり、冷却開始からの経過時間と冷却開始からの結晶上昇量との関係を示すグラフ。 前記実験１における固化率と５７０℃±７０℃での滞在時間との関係を示すグラフ。 図２における固化率が５０％以上の結果を拡大して示すグラフ。 前記シリコン単結晶の製造条件を導くための実験２の結果であり、エピタキシャルシリコンウェーハの電気抵抗率とＬＰＤ密度との関係を示すグラフ。 本発明の一実施形態に係る単結晶引き上げ装置の概略構成を示す模式図。 本発明の変形例におけるマルチ引き上げ法による単結晶の製造方法を示す模式図。 本発明の他の変形例における抜き取り引き上げ法による単結晶の製造方法を示す模式図。 本発明のさらに他の変形例におけるヒーター（アフターヒーター）の設置効果を表すグラフであって、固化率と単結晶中心の温度との関係を示すグラフ。 前記さらに他の変形例におけるヒーター（アフターヒーター）の設置効果を表すグラフであって、固化率と５７０℃±７０℃での滞在時間との関係を示すグラフ。
［本発明を導くに至った経緯］
〔実験１：冷却工程の条件と５７０℃±７０℃での滞在時間およびＬＰＤの発生状況との関係調査〕
　ＣＺ法（チョクラルスキー法）を用いたシリコン単結晶の製造では、シリコン単結晶を引き上げる単結晶形成工程と、シリコン単結晶を冷却する冷却工程とを行う。単結晶形成工程は、種子結晶に連続し直径が徐々に増加する肩部を形成する工程（肩部形成工程）と、肩部に連続して形成され直径が略均一の直胴部を形成する工程（直胴部形成工程）と、直胴部の下端に連続し直径が徐々に減少してゼロになるテール部を形成する工程（テール部形成工程）とを備えている。
　テール部形成工程が終了した後、冷却工程を行い、シリコン単結晶を引き上げ装置から取り出す。
　上述のような製造条件のため、シリコン単結晶の下端に近くなるほど（固化率が大きくなるほど）、ドーパント添加融液から出た後の冷却時間が短くなるため急冷され、５７０℃±７０℃での滞在時間が短くなると考えられる。
　肩部の上端における固化率を０％として、以下の説明を行う。
　本発明者らは、電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満のシリコン単結晶においても、５７０℃±７０℃での滞在時間をより短くすることで、ＳＦの発生をさらに抑制することができるか否かを調べた。
　まず、実験例１のシリコン単結晶を製造し、各固化率における５７０℃±７０℃での滞在時間を調べた。この際、上述の単結晶形成工程を行った後、テール部がドーパント添加融液から切り離れた直後に、坩堝を加熱する加熱部の電源をオフにした。冷却工程においては、図１に示すような条件でシリコン単結晶を上昇させた。冷却工程の開始を意味する図１における「冷却開始」とは、「シリコン単結晶がドーパント添加融液から離れるとき」を表し、「結晶上昇量」とは、「シリコン単結晶がドーパント添加融液から離れてからの上昇量」を表す。
　実験例１では、冷却開始から１分間でシリコン単結晶を１００ｍｍ上昇させ、その後の１４分間で、ドーパント添加融液表面から２２０ｍｍの位置まで等速度で上昇させた。その後、シリコン単結晶をそのまま放置し、冷却開始から１８０分経過後に、シリコン単結晶を引き上げ装置から取り出した。
　図１に示すような条件で実験例２のシリコン単結晶を製造し、各固化率における５７０℃±７０℃での滞在時間を調べた。実験例２では、冷却開始１分までは実験例１と同じ条件を適用し、その後の１０２分間でシリコン単結晶をドーパント添加融液表面から１０００ｍｍの位置まで等速度で上昇させた。そして、冷却開始から１８０分を経過するまでそのままシリコン単結晶を放置した後、シリコン単結晶を引き上げ装置から取り出した。
　実験例１および実験例２において、シリコンウェーハの電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、ドーパントとして赤リンをシリコン融液に添加して、ドーパント添加融液を生成した。ドーパント添加融液のチャージ量を１００ｋｇとした。シリコン単結晶の直径を２１０ｍｍにした。
　実験例１および実験例２における５７０℃±７０℃での滞在時間を図２および図３に示す。図３に示すような領域Ａであって、固化率が約５２％以上約８７％以下の領域における５７０℃±７０℃での滞在時間は、実験例１では５０分を超えていたのに対して、実験例２では５０分以下となっていた。
　次に、図３において、実験例１および実験例２のシリコン単結晶における固化率が約５２％以上約８７％以下の領域Ａから、複数の固化率に対応する直径２００ｍｍのシリコンウェーハをそれぞれ１０枚ずつ切り出した。前記切り出したシリコンウェーハに、エピタキシャル膜形成前に行う水素ベーク工程を実施し、ＬＰＤを評価した。水素ベーク工程では、シリコンウェーハを１２００℃の水素雰囲気中で３０秒間加熱した。ＬＰＤの個数は、ＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＣＮモードで測定し、そのときのＬＰＤの測定対象を、９０ｎｍ以上のものとした。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、平均ＬＰＤ個数および平均ＬＰＤ密度ともに、実験例１よりも実験例２の方が小さいことがわかった。特に、平均ＬＰＤ密度は、実験例１では３１．５２個／ｃｍ２であったのに対し、実験例２では０．４６個／ｃｍ２であり、実験例２の条件を適用することで、ＬＰＤ発生抑制効果がさらに高くなることがわかった。
　上記特許文献１にも記載されているように、水素ベーク工程後に発生する微小ピットを、ＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＣＮモードで９０ｎｍ以上のＬＰＤとして測定することができる。このことから、実験例２のシリコン単結晶から得られるシリコンウェーハにおける水素ベーク工程後の微小ピットの密度は、０．４６個／ｃｍ２であると考えられる。
　さらに、冷却工程の許容条件を調査するために、図１に示すような条件で実験例３～実験例７のシリコン単結晶を製造し、各固化率における５７０℃±７０℃での滞在時間を調べた。なお、シリコンウェーハの電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、ドーパントとして赤リンをシリコン融液に添加した。
　実験例３～実験例６では、冷却開始１分までは実験例１と同じ条件を適用した。
　実験例３では、冷却開始１分後からの３３分間でシリコン単結晶をドーパント添加融液表面から４００ｍｍの位置まで等速度で上昇させ、冷却開始から１８０分を経過するまでそのまま放置した後、引き上げ装置から取り出した。
　実験例４では、冷却開始１分後からの５６分間でシリコン単結晶をドーパント添加融液表面から６００ｍｍの位置まで等速度で上昇させ、冷却開始から１８０分を経過するまでそのまま放置した後、引き上げ装置から取り出した。
　実験例５では、冷却開始１分後からの７７分間でシリコン単結晶をドーパント添加融液表面から８００ｍｍの位置まで等速度で上昇させ、冷却開始から１８０分を経過するまでそのまま放置した後、引き上げ装置から取り出した。
　実験例６では、冷却開始１分後からの１７９分間でシリコン単結晶をドーパント添加融液表面から１０００ｍｍの位置まで等速度で上昇させ、引き上げ装置から取り出した。
　実験例７では、冷却開始からの１８０分間でシリコン単結晶をドーパント添加融液表面から４００ｍｍの位置まで等速度で上昇させ、引き上げ装置から取り出した。
　図３に示す、固化率が約５２％以上約８７％以下の領域Ａにおける５７０℃±７０℃での滞在時間は、実験例３、実験例５、実験例６において５０分以下となった。実験例４では、固化率が約５３％以上約８７％以下の領域Ｂにおいて、５７０℃±７０℃での滞在時間が５０分以下となった。実験例７では、固化率が約６２％以上約８７％以下の領域Ｃにおいて、５７０℃±７０℃での滞在時間が５０分以下となった。
　これらのことから、冷却工程において、シリコン単結晶をドーパント添加融液から切り離した後、１８０分以内にシリコン単結晶を４００ｍｍ以上上昇させることで、シリコン単結晶の直胴部の少なくとも一部の領域における５７０℃±７０℃での滞在時間を、５０分以下にすることができることがわかった。
　次に、実験例３～実験例７のシリコン単結晶における、５７０℃±７０℃での滞在時間が５０分以下の領域から、複数の固化率に対応するシリコンウェーハをそれぞれ１０枚ずつ切り出した。前記切り出したシリコンウェーハに、実験例２と同様に水素ベーク工程を実施し、ＬＰＤを評価した。
　表１に示すように、平均ＬＰＤ個数および平均ＬＰＤ密度ともに、実験例１よりも実験例３～実験例７の方が小さく、実験例３～実験例７の平均ＬＰＤ密度は、それぞれ２．５個／ｃｍ２以下であった。
　以上の結果から、赤リンを含有し、電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満のシリコン単結晶を製造するに際し、シリコン単結晶の直胴部の少なくとも一部の領域における５７０℃±７０℃での滞在時間が５０分以下となるように、シリコン単結晶を引き上げることで、前記シリコン単結晶の直胴部の少なくとも一部の領域が急冷され、前記急冷した領域から得られるシリコンウェーハに対して、水素ベーク工程と同様の熱処理を行ったときに、ＬＰＤ密度を２．５個／ｃｍ２にすることができることがわかった。
〔実験２：アルゴンアニール工程の有無とＬＰＤの発生状況との関係調査〕
　実験例１（５７０℃±７０℃での滞在時間が５０分を超えている（急冷無し））と同じ条件で製造したシリコン単結晶を準備し、図３の領域Ａから複数のシリコンウェーハを切り出した。そして、切り出したシリコンウェーハのうち約半数を用いて、以下の表２に示すような条件で、実験例８のエピタキシャルシリコンウェーハを製造し、残りの約半数を用いて実験例９のエピタキシャルシリコンウェーハを製造した。
　実験例８では、シリコンウェーハに対して、水素ベーク工程、エピタキシャル膜形成工程を行った。水素ベーク工程は、実験１と同じ条件で行った。エピタキシャル膜形成工程は、以下の条件で行った。
　　［エピタキシャル膜形成条件］
　　　ドーパントガス：フォスフィン（ＰＨ３）ガス
　　　原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
　　　キャリアガス：水素ガス
　　　成長温度：１０８０℃
　　　エピタキシャル膜の厚さ：３μｍ
　　　エピタキシャル膜の電気抵抗率：１Ω・ｃｍ
　実験例９では、水素ベーク工程前に、以下の条件でアルゴンアニール工程を行ったこと以外は、実験例８と同様の工程を行った。
　　［アルゴンアニール条件］
　　　雰囲気：アルゴンガス
　　　熱処理温度：１２００℃
　　　熱処理時間：６０分
　実験例２（５７０℃±７０℃での滞在時間が５０分以下（急冷有り））と同じ条件で製造したシリコン単結晶を準備し、図３の領域Ａから複数のシリコンウェーハを切り出した。そして、切り出したシリコンウェーハのうち約半数を用いて実験例１０のエピタキシャルシリコンウェーハを製造し、残りの約半数を用いて実験例１１のエピタキシャルシリコンウェーハを製造した。
　実験例１０では実験例８と同じ工程を行い、実験例１１では実験例９と同じ工程を行った。
Figure JPOXMLDOC01-appb-T000002
　実験例８～実験例１１のエピタキシャルシリコンウェーハのエピタキシャル膜表面におけるＬＰＤの発生状況を、実験１と同様の方法を用いて評価した。その結果を図４に示す。図４に示す実験例８～実験例１１における各電気抵抗率に対応するサンプルは、１枚ずつである。
　図４に示すように、実験例８～実験例１１のいずれにおいても、電気抵抗率の低い方が、ＬＰＤ密度が大きくなった。
　実験例８～実験例１１における最大のＬＰＤ密度は、実験例８が約３０個／ｃｍ２、実験例９が３個／ｃｍ２、実験例１０が２．５個／ｃｍ２、実験例１１が０．３個／ｃｍ２であった。このことから、冷却工程における５７０℃±７０℃での滞在時間を５０分以下にすることで、エピタキシャルシリコンウェーハのエピタキシャル膜表面におけるＬＰＤ密度を２．５個／ｃｍ２以下にすることができることがわかった。また、さらにアルゴンアニール処理を行うことで、エピタキシャルシリコンウェーハのエピタキシャル膜表面におけるＬＰＤ密度を０．３個／ｃｍ２にすることができることがわかった。
　５７０℃±７０℃での滞在時間が５０分を超えていても、実験例９のようにアルゴンアニール処理を行えば、ＬＰＤ密度を実験例１０とほぼ同等にすることができることがわかった。なお、実験例１０では、アルゴンアニール処理が不要な分、簡単な処理でＬＰＤ密度が低減されたエピタキシャルシリコンウェーハを製造することができることがわかった。
［実施形態］
　以下、本発明の実施形態を、図面を参照して説明する。
〔単結晶引き上げ装置の構成〕
　まず、単結晶引き上げ装置の構成について説明する。
　単結晶引き上げ装置１は、ＣＺ法に用いられる装置であって、図５に示すように、単結晶引き上げ装置本体３と、図示しないドーピング装置と、図示しない制御部とを備える。
　単結晶引き上げ装置本体３は、チャンバ３０と、前記チャンバ３０内に配置された坩堝３１と、前記坩堝３１に熱を放射して加熱する加熱部３２と、引き上げ部としての引き上げケーブル３３と、断熱筒３４と、シールド３６とを備える。
　チャンバ３０内には、制御部の制御により、チャンバ３０の上部に設けられた導入部３０Ａを介して、上方から下方に向かって不活性ガス、例えば、アルゴンガスが所定のガス流量で導入される。チャンバ３０内の圧力（炉内圧力）は、制御部により制御可能となっている。
　坩堝３１は、シリコンウェーハの原料である多結晶のシリコンを融解し、シリコン融液４とするものである。坩堝３１は、有底の円筒形状の石英製の石英坩堝３１１と、前記石英坩堝３１１の外側に配置され、石英坩堝３１１を収納する黒鉛製の黒鉛坩堝３１２とを備えている。坩堝３１は、所定の速度で回転する支持軸３７に支持されている。
　加熱部３２は、坩堝３１の外側に配置されており、坩堝３１を加熱して、坩堝３１内の多結晶のシリコンを融解する。
　引き上げケーブル３３は、例えば坩堝３１の上部に配置された図示しない引き上げ駆動部に、一端が接続されている。引き上げケーブル３３は、他端に、種子結晶を保持するシードホルダ３８、または、図示しないドーピング装置が適宜取り付けられる。引き上げケーブル３３は、引き上げ駆動部の駆動により回転可能に構成されている。前記引き上げケーブル３３は、制御部による引き上げ駆動部の制御により、所定の引き上げ速度で上昇する。
　断熱筒３４は、坩堝３１および加熱部３２の周囲を取り囲むように配置されている。
　シールド３６は、加熱部３２から上方に向かって放射される輻射熱を遮断する熱遮蔽用シールドである。前記シールド３６は、シリコン融液４の表面を覆うように設置されている。前記シールド３６は、下端側の開口部が上端側の開口部より小さくなった円錐形状となっている。
　ドーピング装置は、固体状態の揮発性ドーパントとしての赤リンを揮発させて、坩堝３１内のシリコン融液４にドープさせる。すなわちシリコン融液４に揮発性ドーパントとしての赤リンを添加してドーパント添加融液４１を生成するためのものである。ドーピング装置としては、筒状部の下端部をシリコン融液４に浸漬させて、赤リンをシリコン融液４に添加する構成を適用することができる。前記ドーピング装置としては、筒状部の下端部をシリコン融液４から離間させて、揮発した赤リンをシリコン融液４に吹き付けることで、赤リンをシリコン融液４に添加する構成を適用することができる。
　制御部は、作業者の設定入力に基づいて、チャンバ３０内のガス流量、炉内圧力、引き上げケーブル３３の引き上げ速度を適宜制御して、シリコン単結晶６製造時の制御を行う。
〔シリコン単結晶の製造方法〕
　次に、単結晶引き上げ装置１を用いて、直径が２１０ｍｍのシリコン単結晶６を製造する方法の一例について説明する。
　単結晶引き上げ装置１は、制御部の制御により、ポリシリコン素材を加熱して融解させる。その後、単結晶引き上げ装置１は、制御部の制御により、チャンバ３０内のガス流量および炉内圧力を所定の状態にして、シリコン融液４に揮発性ドーパントとしての赤リンを添加してドーパント添加融液４１を生成する。
　エピタキシャルシリコンウェーハのミスフィット転位を抑制するために、赤リンとともにゲルマニウムを添加してもよい。また、赤リンの添加量は、シリコン単結晶６から切り出したシリコンウェーハの電気抵抗率が、０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるような量である。
　この後、単結晶引き上げ装置１の制御部は、作業者の設定入力に基づいて、種子結晶を融液に浸漬する。その後、単結晶引き上げ装置１の制御部は、所定の引き上げ速度で種子結晶を引き上げて、一般的なサイズ（例えば、６０ｋｇ以上１８０ｋｇ以下）のシリコン単結晶６を製造する。
　前記種子結晶の引き上げの際、制御部は、ネック部形成工程、肩部６１を形成する肩部形成工程、直胴部６２を形成する直胴部形成工程、およびテール部形成工程を有する単結晶形成工程と、冷却工程とを行い、シリコン単結晶６を製造する。冷却工程では、テール部がドーパント添加融液４１から切り離れた後、前記テール部がドーパント添加融液４１から切り離れたタイミングから１８０分以内にシリコン単結晶６を４００ｍｍ以上上昇させる。冷却工程におけるシリコン単結晶６の上昇制御は、上記実験例２～実験例７のうちいずれかと同じでもよく、曲線状や段階的に上昇させてもよい。テール部がドーパント添加融液４１から切り離れた直後（冷却工程の開始直後）に、加熱部３２のパワーを、前記テール部がドーパント添加融液４１から切り離れる直前のパワーの５０％以下にすることが好ましく、０％にする（加熱部３２の電源をオフにする）ことがより好ましい。
　前記冷却工程の条件は、シリコン単結晶６の直胴部６２の少なくとも一部の領域における温度が５７０℃±７０℃の範囲内となる時間を１０分以上５０分以下とするための条件である。例えば、実験例２～実験例７の条件を用いた場合、５７０℃±７０℃での滞在時間は、図２に示すようになる。
　最後に製造するシリコン単結晶６以外のシリコン単結晶６の取り出しを待って冷却している間（冷却工程の間）、炉内圧力を１３．３ｋＰａ（１００ｔｏｒｒ）以上、６０ｋＰａ（４５０ｔｏｒｒ）以下に調整することが好ましい。炉内圧力が１３．３ｋＰａ未満の場合、揮発性ドーパントである赤リンが蒸発するため、次に製造するシリコン単結晶６の電気抵抗率が上昇してしまう。一方、炉内圧力が６０ｋＰａを超える場合、蒸発物がチャンバ３０内に付着しやすくなるため、シリコン単結晶６の単結晶化を阻害してしまう。
　上述のように製造されたシリコン単結晶６のうち、５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下の領域から得られるシリコンウェーハの電気抵抗率は、０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となる。シリコンウェーハの酸素濃度は、４×１０１７～１０×１０１７ａｔｏｍｓ／ｃｍ３（ＩＧＦＡ（Ｉｎｅｒｔ　Ｇａｓ　Ｆｕｓｉｏｎ　Ａｎａｌｙｓｉｓ：不活性ガス融解法））である。赤リンの濃度は、１．１×１０２０～１．７×１０２０ａｔｏｍｓ／ｃｍ３である。ゲルマニウムの濃度は、３．０×１０１９～３．０×１０２０ａｔｏｍｓ／ｃｍ３となる。
　前記シリコンウェーハを１２００℃の水素雰囲気中で３０秒以上加熱すると、前記シリコンウェーハの表面においてＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＣＮモードで測定される９０ｎｍ以上のＬＰＤであって、ＳＦに起因するＬＰＤの密度は、２．５個／ｃｍ２以下となる。すなわち、シリコンウェーハの表面に発生するピットの密度は２．５個／ｃｍ２以下となる。
〔エピタキシャルシリコンウェーハの製造方法〕
　次に、上述の製造方法で製造されたシリコン単結晶６から、図示しないエピタキシャルシリコンウェーハを製造する方法について説明する。
　まず、シリコン単結晶６からシリコンウェーハを切り出した（ウェーハ切り出し工程）後、前記切り出したシリコンウェーハの表層から酸素をアニールアウトするために、シリコンウェーハの水素ベーク処理を行う（水素ベーク工程）。
　ここで、水素ベーク処理は、１１５０℃以上１２００℃以下の水素雰囲気中で行われ、処理時間は３０秒以上（例えば最短の３０秒間）である。
　水素ベーク処理の後に、ＣＶＤ（Chemical Vapor Deposition）法によりシリコンウェーハ上にエピタキシャル膜を形成する（エピタキシャル膜形成工程）。ここで、エピタキシャル成長のプロセス温度は、１０００℃以上１１５０℃以下の範囲内であり、望ましくは、１０５０℃以上１０８０℃以下の範囲内である。
　水素ベーク工程前のシリコンウェーハに対し、アルゴンアニール処理を行う（アルゴンアニール工程）ことが好ましい。アルゴンアニール処理は、１２００℃以上１２２０℃以下のアルゴンガス雰囲気中で行われ、処理時間は６０分以上１２０分以下である。
　以上の製造プロセスにより、シリコンウェーハの電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満と非常に低く、かつ、エピタキシャル膜のミスフィット転位が極めて少なく、かつ、ＳＦに起因するエピタキシャル膜表面におけるＬＰＤの密度も２．５個／ｃｍ２以下という、エピタキシャルシリコンウェーハが製造される。前記エピタキシャルシリコンウェーハは、パワーＭＯＳトランジスタ用として十分に実用的である。
　特に、アルゴンアニールを行うことで、エピタキシャル膜表面におけるＬＰＤ密度をさらに低減でき、０．３個／ｃｍ２以下にすることができる。
　上述のようにシリコンウェーハの電気抵抗率が非常に低く、かつ、ＳＦに起因するＬＰＤも非常に少ない高品質のエピタキシャルシリコンウェーハは、従来の製造方法では製造不可能であり、上述した本発明に従う製造方法によってのみ製造可能な、新規なものである。
〔変形例〕
　本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
　例えば、加熱部３２のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にするタイミングは、テール部がドーパント添加融液４１から切り離れると同時であってもよく、テール部がドーパント添加融液４１から切り離れた後、シリコン単結晶６の上昇量が４００ｍｍに到達する前の任意のタイミングであってもよい。このような構成でも、加熱部３２のパワーを変更しない場合と比べて、冷却工程におけるシリコン単結晶６の熱量を低くすることができ、５７０℃±７０℃での滞在時間が１０分以上５０分以下となる範囲を広げることができる。
　テール部がドーパント添加融液４１から切り離れる前に加熱部３２のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にしてもよいが、この場合、加熱部３２のパワーをダウンしてからテール部をドーパント添加融液４１から切り離すまでの時間を、１０分以内にすることが好ましい。加熱部３２のパワーをダウンしてからテール部をドーパント添加融液４１から切り離すまでの時間が１０分を超える場合、ドーパント添加融液４１の温度が下がり、融液表面が凝固して形成された不要なシリコンがテール部に付着する危険性があるためである。
　図６に示すように、同一の石英坩堝３１１を利用し、かつ、シリコン単結晶６を引き上げるごとにポリシリコン素材４１１をチャージすることによって、複数本のシリコン単結晶６を引き上げるいわゆるマルチ引き上げ法により、シリコン単結晶６を製造してもよい。
　この際、まず、７０ｋｇのポリシリコン素材を用いて、揮発性ドーパントとしての赤リンが添加されたドーパント添加融液４１を生成してから、シリコン単結晶６を引き上げる。
　上述の引き上げの際、制御部は、シリコン単結晶６におけるネック部形成工程、肩部形成工程、直胴部形成工程、テール部形成工程のうち、少なくとも直胴部形成工程における引き上げ時間を上記実施形態よりも短くして、寸法が上記実施形態のものより短い３１ｋｇのシリコン単結晶６を製造する。そして、冷却工程において、上記実施形態と同様に、テール部をドーパント添加融液４１から切り離した後、１８０分以内にシリコン単結晶６を４００ｍｍ以上上昇させる。この条件により、シリコン単結晶６全体における５７０℃±７０℃での滞在時間が、例えば図３における実験例２の領域Ａのようになる。
　すなわち、上記実施形態の寸法のシリコン単結晶を製造する場合には、テール部形成工程が終了して冷却工程に入るときに、シリコン単結晶の下端部（図２における実験例２の固化率５２％より大きい部分）が５７０℃±７０℃よりも高い温度で加熱されている。前記シリコン単結晶の下端部は、この状態から急激に冷却されるため、５７０℃±７０℃となる時間が短くなる（５０分以下となる）と考えられる。一方で、シリコン単結晶の上端部（図２における実験例２の固化率が５２％より小さい部分）では、冷却工程に入るときに５７０℃±７０℃よりも低い温度まで下がっている。前記シリコン単結晶の上端部をこの状態から急激に冷却したとしても、５７０℃±７０℃となる時間が前記シリコン単結晶の下端部と比べて長くなる（５０分を超える）と考えられる。その結果、前記シリコン単結晶の上端部でＳＦが相対的に多く発生し、前記シリコン単結晶の下端部でＳＦの発生が相対的に抑制されると考えられる。
　これに対して、図６に示す製造方法では、寸法が上記実施形態よりも短いシリコン単結晶６を製造することで、テール部形成工程が終了して冷却工程に入るときに、シリコン単結晶６全体を５７０℃±７０℃よりも高い温度にすることができる。上述の状態からシリコン単結晶６全体を急激に冷却することで、５７０℃±７０℃となる時間を、図３の実験例２、実験例３、実験例５、実験例６における領域Ａ、または、実験例４における領域Ｂ、または、実験例７における領域Ｃと同様に短くすることができると考えられる。
　その結果として、シリコン単結晶６の温度が５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下となり、ＬＰＤの発生をシリコン単結晶の長さ方向全長にわたってさらに抑制することができる。
　１本のシリコン単結晶６の製造が終了した後、単結晶引き上げ装置１は、３１ｋｇのドーパント添加融液４１を生成するための素材４１１（シリコン、赤リン、ゲルマニウム）を石英坩堝３１１に投入して、次の３１ｋｇのシリコン単結晶６を製造する。
　ここで、最後に製造するシリコン単結晶６以外の冷却工程の間、炉内圧力を１３．３ｋＰａ以上、６０ｋＰａ以下に調整することが好ましい。このように炉内圧力を調整することが好ましい理由は、上記実施形態で説明した理由と同じである。
　図７に示すよう、単結晶引き上げ装置１を用いて、同一の石英坩堝３１１を利用し、かつ、複数本分のドーパント添加融液４１を一度にチャージする。その後、複数本のシリコン単結晶６を１本ずつ引き上げるいわゆる抜き取り引き上げ法により、上記マルチ引き上げ法で説明したシリコン単結晶６と同じサイズのシリコン単結晶６を製造してもよい。この際、冷却工程において、上記実施形態と同様に、テール部をドーパント添加融液４１から切り離した後、１８０分以内にシリコン単結晶６を４００ｍｍ以上上昇させる。
　ここで、２本のシリコン単結晶６を製造する場合、１本目のシリコン単結晶６を引き上げた後の冷却工程の間、炉内圧力を１３．３ｋＰａ以上、６０ｋＰａ以下に調整することが好ましい。このように炉内圧力を調整することが好ましい理由は、上記実施形態で説明した理由と同じである。
　なお、マルチ引き上げ法を行う場合でも、最後のシリコン単結晶を引き上げる際に原料を追加せず、前記抜き取り引き上げ法を適用することができる。
　例えば、初期段階として、１５７ｋｇのドーパント添加融液４１をチャージして、３１ｋｇのシリコン単結晶６を５回連続で引き上げる方法を適用してもよい。このような方法によっても、シリコン単結晶６の温度が５７０℃±７０℃の範囲内となる時間を１０分以上５０分以下とすることができる。
　マルチ引き上げ法や抜き取り引き上げ法の冷却工程において、上記実施形態や上記変形例のように、加熱部３２のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にした状態でシリコン単結晶６を上昇させてもよい。しかし、次のシリコン単結晶６を製造する前に加熱部３２のパワーを上げる必要があるため、加熱部３２のパワーを下げずにシリコン単結晶６を上昇させることが好ましい。
　図５に二点鎖線で示すように、ヒーターとしてのアフターヒーター５１を設けてもよい。アフターヒーター５１は、例えば円筒状に形成されてもよい。アフターヒーター５１の配置位置は、ドーパント添加融液４１の表面からアフターヒーター５１の下端までの距離Ｄ１が、シリコン単結晶６の直径Ｒの１．５倍以上３．０倍以下となる位置が好ましい。距離Ｄ１がシリコン単結晶６の直径Ｒの１．５倍未満となる位置に、アフターヒーター５１を配置すると、アフターヒーター５１がドーパント添加融液４１の表面に近くなるため、固液界面付近の温度勾配が緩やかになり、組成的過冷却などによる有転位化が発生する危険性があるからである。
　次に、上述の位置に配置したアフターヒーター５１の作用を説明する。
　単結晶引き上げ装置１にアフターヒーター５１を配置しない状態において、例えば上記実験例１と同様の条件でシリコン単結晶６を製造した。そして、テール部がドーパント添加融液４１から切り離れた時点での、各固化率における単結晶中心の温度分布を調べた。その結果を、図８に一点鎖線で示す。さらに、各固化率における５７０℃±７０℃での滞在時間を調べた。その結果を、図９に一点鎖線で示す。
　図５に二点鎖線で示す位置にアフターヒーター５１を配置したこと以外は、上記実験例１と同様の条件でシリコン単結晶６を製造した。すなわち、直胴部形成工程において、シリコン単結晶６をアフターヒーター５１で加熱することでシリコン単結晶６の温度の下降を抑制しながら前記シリコン単結晶６を製造した。そして、各固化率における単結晶中心の温度分布および５７０℃±７０℃での滞在時間を調べた。それぞれの結果を、図８および図９に実線で示す。
　図８に示すように、アフターヒーター５１がある場合、テール部形成工程後に温度が６４０℃（５７０℃＋７０℃）以上となる部分が、アフターヒーター５１が無い場合よりも、長くなることを確認することができた。詳しくは、アフターヒーター５１をオンにして直胴部形成工程を行い、テール部形成工程後の冷却工程において、アフターヒーター５１をオフにするとともに、上記実施形態と同様に、テール部をドーパント添加融液４１から切り離した後、１８０分以内にシリコン単結晶６を４００ｍｍ以上上昇させ、温度が６４０℃以上の部分を急冷する。その結果として、シリコン単結晶６の温度が５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下となる部分を増やすことができる。すなわち、シリコンウェーハに発生するピットの数が２．５個／ｃｍ２以下となる部分を増やすことができる。実際、図９に示すように、アフターヒーター５１を用いることにより、シリコン単結晶６の温度が５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下となる部分が大幅に増加していることを確認することができた。
　１…単結晶引き上げ装置、４…シリコン融液、６…シリコン単結晶、３０…チャンバ、３１…坩堝、３２…加熱部、３３…引き上げケーブル（引き上げ部）、４１…ドーパント添加融液、６２…直胴部。

Claims (8)

  1. 　チャンバと、
    　前記チャンバ内に配置され、シリコン融液に赤リンを添加したドーパント添加融液を収納可能な坩堝と、
    　種子結晶を前記ドーパント添加融液に接触させた後に引き上げる引き上げ部とを備えた単結晶引き上げ装置を利用したシリコン単結晶の製造方法であって、
    　前記シリコン単結晶の電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、前記シリコン融液に前記赤リンを添加し、前記シリコン単結晶の直胴部の少なくとも一部の領域における温度が５７０℃±７０℃の範囲内となる時間が１０分以上５０分以下となるように、前記シリコン単結晶を引き上げることを特徴とするシリコン単結晶の製造方法。
  2. 　チャンバと、
    　前記チャンバ内に配置され、シリコン融液に赤リンを添加したドーパント添加融液を収納可能な坩堝と、
    　前記坩堝を加熱する加熱部と、
    　種子結晶を前記ドーパント添加融液に接触させた後に引き上げる引き上げ部とを備えた単結晶引き上げ装置を利用したシリコン単結晶の製造方法であって、
    　前記シリコン単結晶の電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満となるように、前記シリコン融液に前記赤リンを添加し、前記シリコン単結晶を引き上げる単結晶形成工程と、
    　前記シリコン単結晶を冷却する冷却工程とを備え、
    　前記冷却工程は、前記シリコン単結晶を前記ドーパント添加融液から切り離した後、１８０分以内に前記シリコン単結晶を４００ｍｍ以上上昇させることを特徴とするシリコン単結晶の製造方法。
  3. 　請求項２に記載のシリコン単結晶の製造方法において、
    　前記冷却工程は、前記加熱部のパワーを、前記冷却工程の開始直前の加熱部のパワーの５０％以下にした状態で前記シリコン単結晶を上昇させることを特徴とするシリコン単結晶の製造方法。
  4. 　請求項１から請求項３のいずれか一項に記載のシリコン単結晶の製造方法で製造されたシリコン単結晶からシリコンウェーハを切り出すウェーハ切り出し工程と、
    　前記シリコンウェーハを水素雰囲気中で加熱する水素ベーク工程と、
    　前記シリコンウェーハ上にエピタキシャル膜を形成するエピタキシャル膜形成工程とを備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  5. 　請求項４に記載のエピタキシャルシリコンウェーハの製造方法において、
    　前記水素ベーク工程前の前記シリコンウェーハに対して、１２００℃以上１２２０℃以下のアルゴンガス雰囲気中で６０分以上１２０分以下の熱処理を行うアルゴンアニール工程を備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  6. 　赤リンを含有し、電気抵抗率が０．５ｍΩ・ｃｍ以上０．７ｍΩ・ｃｍ未満のシリコン単結晶であって、
    　前記シリコン単結晶から切り出されたシリコンウェーハに対して１２００℃の水素雰囲気中で３０秒間加熱する熱処理を施した後に測定した、前記シリコンウェーハの表面における９０ｎｍ以上のＬＰＤの密度が２．５個／ｃｍ２以下である結晶領域を含む直胴部を有することを特徴とするシリコン単結晶。
  7. 　請求項６に記載のシリコン単結晶の前記直胴部における前記結晶領域から切り出されたシリコンウェーハと、
    　前記シリコンウェーハ上に設けられたエピタキシャル膜とを備え、前記エピタキシャル膜の表面におけるＬＰＤの密度が２．５個／ｃｍ２以下であることを特徴とするエピタキシャルシリコンウェーハ。
  8. 　請求項６に記載のシリコン単結晶の前記直胴部における前記結晶領域から切り出されたシリコンウェーハと、
    　前記シリコンウェーハ上に設けられたエピタキシャル膜とを備え、前記エピタキシャル膜の表面におけるＬＰＤの密度が０．３個／ｃｍ２以下であることを特徴とするエピタキシャルシリコンウェーハ。
PCT/JP2018/015381 2017-04-25 2018-04-12 シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ WO2018198797A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020217031706A KR102413304B1 (ko) 2017-04-25 2018-04-12 에피택셜 실리콘 웨이퍼의 제조 방법
KR1020197031171A KR102311321B1 (ko) 2017-04-25 2018-04-12 실리콘 단결정의 제조 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법
JP2019514372A JP6897764B2 (ja) 2017-04-25 2018-04-12 シリコン単結晶の製造方法、および、エピタキシャルシリコンウェーハの製造方法
CN201880026803.0A CN110730831A (zh) 2017-04-25 2018-04-12 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
US16/606,931 US20200135460A1 (en) 2017-04-25 2018-04-12 Single crystal silicon production method, epitaxial silicon wafer production method, single crystal silicon, and epitaxial silicon wafer
DE112018002163.7T DE112018002163B4 (de) 2017-04-25 2018-04-12 Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-086529 2017-04-25
JP2017086529 2017-04-25

Publications (1)

Publication Number Publication Date
WO2018198797A1 true WO2018198797A1 (ja) 2018-11-01

Family

ID=63919660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/015381 WO2018198797A1 (ja) 2017-04-25 2018-04-12 シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ

Country Status (6)

Country Link
US (1) US20200135460A1 (ja)
JP (1) JP6897764B2 (ja)
KR (2) KR102413304B1 (ja)
CN (1) CN110730831A (ja)
DE (1) DE112018002163B4 (ja)
WO (1) WO2018198797A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768712B (zh) * 2021-02-17 2022-06-21 日商環球晶圓日本股份有限公司 單晶矽的製造方法
CN114351243B (zh) * 2021-12-07 2023-11-07 山东有研半导体材料有限公司 一种n型掺杂硅单晶的制备方法以及所制备的掺杂硅单晶
CN114318508B (zh) * 2021-12-23 2023-10-24 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11335197A (ja) * 1998-03-26 1999-12-07 Nippon Steel Corp 無転位シリコン単結晶の製造方法および無転位シリコン単結晶インゴット
JP2007119332A (ja) * 2005-09-27 2007-05-17 Toshiba Ceramics Co Ltd シリコンウエハの製造方法
WO2014175120A1 (ja) * 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016121033A (ja) * 2014-12-24 2016-07-07 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419358A (en) 1981-11-12 1983-12-06 Mead Johnson & Company Isethionic acid salt of 9-cyclohexyl-2-propoxy-9H-purine-6-amine and compositions containing an effective bronchodilating concentration of it
US20090004458A1 (en) 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
JP5845143B2 (ja) 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
KR101572098B1 (ko) * 2014-01-17 2015-11-26 주식회사 엘지실트론 단결정 잉곳 제조 방법 및 장치
JP6477210B2 (ja) * 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6528178B2 (ja) * 2015-07-31 2019-06-12 株式会社Sumco シリコン単結晶の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11335197A (ja) * 1998-03-26 1999-12-07 Nippon Steel Corp 無転位シリコン単結晶の製造方法および無転位シリコン単結晶インゴット
JP2007119332A (ja) * 2005-09-27 2007-05-17 Toshiba Ceramics Co Ltd シリコンウエハの製造方法
WO2014175120A1 (ja) * 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016121033A (ja) * 2014-12-24 2016-07-07 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
DE112018002163B4 (de) 2022-12-15
KR102413304B1 (ko) 2022-06-24
US20200135460A1 (en) 2020-04-30
DE112018002163T5 (de) 2020-01-02
JP6897764B2 (ja) 2021-07-07
JPWO2018198797A1 (ja) 2020-02-27
CN110730831A (zh) 2020-01-24
KR20190124801A (ko) 2019-11-05
KR20210122914A (ko) 2021-10-12
KR102311321B1 (ko) 2021-10-08

Similar Documents

Publication Publication Date Title
JP5890587B2 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
JP5892232B1 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
US10329686B2 (en) Method for producing single crystal
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2018198797A1 (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ
JP5283543B2 (ja) シリコン単結晶の育成方法
CN105247115A (zh) 单晶硅制造方法
JP2017031004A (ja) シリコン単結晶の製造方法
WO2017217104A1 (ja) シリコン単結晶の製造方法
CN107532325B (zh) 硅外延晶圆及其制造方法
JP2007210820A (ja) シリコン単結晶の製造方法
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2004269335A (ja) 単結晶の製造方法
JP3900816B2 (ja) シリコンウェーハの製造方法
TW201741507A (zh) 製備單晶矽半導體晶圓的方法、製備單晶矽半導體晶圓的裝置以及單晶矽半導體晶圓
JP6369352B2 (ja) 結晶育成方法
JP6515791B2 (ja) シリコン単結晶の製造方法
JP2004269312A (ja) 単結晶の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18790199

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019514372

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197031171

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18790199

Country of ref document: EP

Kind code of ref document: A1