CN106715765B - 单晶的制造方法及硅晶片的制造方法 - Google Patents

单晶的制造方法及硅晶片的制造方法 Download PDF

Info

Publication number
CN106715765B
CN106715765B CN201580053049.6A CN201580053049A CN106715765B CN 106715765 B CN106715765 B CN 106715765B CN 201580053049 A CN201580053049 A CN 201580053049A CN 106715765 B CN106715765 B CN 106715765B
Authority
CN
China
Prior art keywords
single crystal
straight body
melt
producing
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580053049.6A
Other languages
English (en)
Other versions
CN106715765A (zh
Inventor
鸣岛康人
宇都雅之
久保田利通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN106715765A publication Critical patent/CN106715765A/zh
Application granted granted Critical
Publication of CN106715765B publication Critical patent/CN106715765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明的单晶的制造方法，该方法进行：直体部形成工序，其通过使籽晶与以单晶的电阻率达到0.9mΩ·cm以下的方式向硅熔体中添加红磷的掺杂剂添加熔体接触后提拉所述籽晶，从而形成单晶的直体部；及切割分离工序，在所述直体部的上端的温度为590℃以上的状态下，将单晶从掺杂剂添加熔体切割分离。

Description

单晶的制造方法及硅晶片的制造方法
技术领域
本发明涉及一种添加有红磷的低电阻率的单晶的制造方法、硅晶片的制造方法以及外延硅晶片的制造方法。
背景技术
例如，对于功率MOS晶体管用的外延硅晶片而言，要求该硅晶片具有极其低的基板电阻率。为了充分降低硅晶片的基板电阻率，已知有如下技术：在作为硅晶片的原材料的单晶锭(以下称为单晶)的提拉工序中(即，培育硅晶体时)，向熔融硅中掺杂砷(As)、锑(Sb)作为电阻率调节用的n型掺杂剂的技术。但是，由于这些掺杂剂非常容易蒸发，因此难以充分地提高硅晶体中的掺杂剂浓度，难以制造具有所需求的低电阻率的硅晶片。
因而，目前已使用高浓度地掺杂磷(P)来作为具有比砷(As)、锑(Sb)相对较低的挥发性的性质的n型掺杂剂且基板电阻率非常低的硅晶片。
另一方面，外延硅晶片在高温下进行外延生长，因此存在如下问题：在单晶的培育阶段中形成在晶体内的氧析出物(BMD)、氧析出核等因高温热处理而消失，从而吸杂能力降低。
针对吸杂不足的措施，已知有在外延生长处理前进行多晶硅背封(PBS)法的技术。所谓多晶硅背封法是在硅晶片的背面形成多晶硅膜并利用在多晶硅膜与硅晶片的界面等中形成的应变场、晶格失配的EG法(External Gettering)的一例。
然而，发现将多晶硅膜形成于硅晶片的背面时会产生如下不良情况：外延膜中产生大量的堆垛层错(stacking fault，以下称为SF)，该SF以高低差的形式出现在硅晶片的表面，导致硅晶片的表面的LPD(Light Point Defect：光点缺陷)水平明显恶化。
因而，为了抑制这种不良情况而进行了研究(例如，参考专利文献1)。
该专利文献1中公开了通过在硅晶片的背面以不到600℃的温度形成多晶硅膜，能够有效地抑制SF的产生。
以往技术文献
专利文献
专利文献1：日本专利公开2011-9613号公报
发明内容
发明要解决的技术课题
然而，近年来，产生了基板电阻率为0.9mΩ·cm以下的n型硅晶片的需求。为了应对这样的需求，在培育单晶时高浓度地掺杂有红磷的硅晶片上形成有外延膜的外延硅晶片是必需的。
因而，考虑在制造这种外延硅晶片时，应用如专利文献1记载的方法。
然而，如上所述，在基板电阻率非常低的情况下存在如下问题：即使应用专利文献1所记载的方法，也无法抑制SF的产生，从而无法制造高品质的外延硅晶片。
本发明的目的在于，提供一种能够获得电阻率低且抑制了由SF引起的LPD产生的外延硅晶片的单晶的制造方法、硅晶片的制造方法及外延硅晶片的制造方法。
用于解决技术课题的手段
本发明人重复进行了深入研究，结果得到了如下见解。
如专利文献1所记载的那样，观察结果显示，外延生长后产生的SF在形成有多晶硅膜的基板中是以外延生长前(预烘焙后)存在于硅晶片表面上的微小凹坑(微小凹部)为起点而产生的。
即使对高浓度地添加有作为凹坑p型掺杂剂的硼(B)的硅晶片实施预烘焙处理也观察不到该微小凹坑，因此，可以认为极有可能与高浓度地掺杂在硅晶片的晶体内的磷有关。
认为该微小凹坑是以如下机制而产生的。即，在多晶硅膜形成前的阶段中，硅晶片的晶格间存在氧和红磷。若为了降低基板电阻率而提高硅晶片中的红磷的浓度，则过饱和的红磷会存在于晶格间。
在该状态下，若为了形成多晶硅膜而加热硅晶片，氧的扩散能力大于红磷的扩散能力，因此氧在晶格间移动并与红磷结合，形成氧与红磷的团簇(微小析出物)。
其后，若在氢气气氛中进行外延生长前的预烘焙，即使硅晶片的最表层的氧和红磷向外扩散，但团簇处于稳定状态，因此残留在最表层。并且，若进行氢蚀刻，硅晶片的最表层与团簇的蚀刻速度不同，因此团簇被选择性地蚀刻而成为微小凹坑。
认为对形成有该微小凹坑的硅晶片进行外延生长时，会产生起源于微小凹坑的SF。
如上所述，可以认为SF的产生原因是由氧与红磷的团簇引起的微小凹坑，因此认为，通过不应用进行与团簇的形成有关的加热的多晶硅背封法，能够抑制SF的产生。若消除多晶硅膜，则吸杂能力有可能变低，但通过提高红磷的浓度能够维持吸杂能力。因此，本发明人认为，即使消除多晶硅膜，也可抑制SF的产生而无需降低吸杂能力。
然而，本发明人进行了实验，结果发现，若为了达到基板电阻率为0.9mΩ·cm以下而进一步提高红磷的浓度，则仅通过不应用多晶硅背封法，无法抑制SF的产生，这是迄今为止预料不到的结果。然而，利用相对应的外延晶片来详细调查了在实验过程中培育的晶体的长度方向的SF分布时，如图1所示可知，在单晶中固化率小于约60％的部分中，直径为200mm的晶体每1cm2硅晶片的SF的个数(以下简称为SF的个数)为10个以上，在固化率大于所述约60％的部分(图1中被虚线包围的部分)中，SF的个数成为0个。即，可知SF的个数依赖于单晶的固化率。
另外，固化率是指单晶的提拉重量与最初贮留在石英坩埚内的掺杂剂添加熔体的初始负载重量的比例。在此，SF的个数通过利用Lasertec Corporation制造的Magics进行缺陷的实体观察来测定SF的个数。
本发明人根据上述结果，对固化率小于约60％的部分与大于约60％的部分的不同点进行了研究，结果着眼于研究晶体所经受的热历程对SF所产生的影响。
因而，本发明人进行了用于调查固化率与热历程的相关性的实验。
<实验1：固化率与热历程及SF的产生个数的相关调查>
在单晶的制造中进行如下工序而从提拉装置中取出单晶，即颈部形成工序，形成与籽晶连续的颈部；肩部形成工序，形成与颈部连续且直径逐渐变大的肩部；直体部形成工序，形成与肩部连续地形成且直径大致均匀的直体部；尾部形成工序，形成与直体部的下端连续且直径逐渐变小的尾部；以及冷却工序，在尾部形成工序结束后，对单晶进行冷却。在此，直体部的上端是指位于直体部与肩部的边界，例如为图21中用符号63A所表示的部分，直体部的下端是指位于直体部与尾部的边界，例如为图21中用符号63B所表示的部分。
由于这种制造条件，可以认为，越接近单晶的下端(固化率变得越大)，则从掺杂剂添加熔体取出后的冷却时间变得越短。
首先，在上述的制造条件下制造单晶，调查各固化率下的各温度(500℃±50℃、700℃±50℃、900℃±50℃、1100℃±50℃)的滞留时间。将其结果示于图2。另外，以硅晶片的基板电阻率达到0.9mΩ·cm以下的方式向硅熔体添加红磷而作为掺杂剂，从而生成掺杂剂添加熔体。并且，将掺杂剂添加熔体的负载量设为100kg。
如图2所示，可知与固化率小于60％的部分相比，固化率大于60％的部分(被双点划线包围的部分)尤其是在500℃±50℃时的滞留时间非常短。
并且，从该单晶中切割出与多个固化率相对应的硅晶片，从而制造外延硅晶片，并调查各外延硅晶片的SF的个数。将其结果示于图2。
另外，在外延硅晶片的制造中，不生长多晶硅膜而实施预烘焙处理后，形成外延膜。并且，预烘焙通过将外延膜形成前的硅晶片在1200℃的氢气气氛中加热30秒来进行。
如图2所示，可知SF的个数与单晶在500℃±50℃下的滞留时间大致相关，固化率大于60％的部分中SF的个数成为0。
由以上可知，若缩短单晶达到500℃±50℃的时间，则能够抑制SF的产生。
<实验2：预烘焙处理前后的LPD的产生状况调查>
首先，进行了硅晶片的LPD的评价以及对硅晶片进行了预烘焙之后的LPD的评价。
具体而言，首先，准备了满足以下基板条件且由产生SF的固化率下的单晶得到的(对应于产生SF的固化率)硅晶片、以及对应于不产生SF的固化率的硅晶片。
[基板条件]
直径：200mm
基板电阻率：0.8mΩ·cm(红磷浓度：9.47×1019atoms/cm3)
接着，在各硅晶片的背面(与外延膜的形成面相反的面)形成了满足以下背面氧化膜形成条件的背面氧化膜。
[背面氧化膜形成条件]
成膜方法：CVD法
背面氧化膜的厚度：550nm
并且，从形成有由上述条件形成的背面氧化膜的各硅晶片，去除该硅晶片的外周部的背面氧化膜来进行LPD评价。另外，LPD评价条件按以下进行。
[LPD评价条件]
使用装置：表面检查装置(Tencor公司制造的SP-1)
观察模式：DWN模式
测定对象：90nm以上的LPD
图3中示出对应于产生SF的固化率的硅晶片的测定结果。另外，此处虽未图示，但对应于不产生SF的固化率的硅晶片的测定结果与图3所示的结果大致相同。
并且，根据上述条件对形成有背面氧化膜的硅晶片进行满足以下预烘焙条件的预烘焙。该预烘焙条件模拟了在外延膜的形成工序中进行的条件。
[预烘焙条件]
气氛：氢气
热处理温度：1200℃
热处理时间：30秒
并且，根据该实验2的上述LPD评价条件进行了在上述条件下进行了预烘焙的各硅晶片的LPD评价。将其结果示于图4和图5。
如图4所示，可知对应于产生SF的固化率的硅晶片100在预烘焙后LPD101增加。另一方面，如图5所示，可知对应于不产生SF的固化率的硅晶片100在预烘焙前后LPD101基本不发生变化。
此处，利用AFM(Atomic Force Microprobe：原子力显微镜)观察LPD有所增加的图4所示的硅晶片，结果确认到了如图6所示的那样的凹坑P。即，可知能够利用KLA-Tencor公司制造的SP-1的DCN模式，用90nm以上的LPD来测定预烘焙后产生的凹坑P。
<实验3：外延膜生长前后的LPD的产生状况调查>
在上述实验2中，在如图4所示的、对应于产生SF的固化率的硅晶片进行预烘焙后，在该硅晶片的表面形成满足以下外延膜生长条件的外延膜，从而制造外延硅晶片。
[外延膜生长条件]
掺杂剂气体：磷化氢(PH3)气体
原料源气体：三氯硅烷(SiHCl3)气体
载气：氢气
生长温度：1080℃
外延膜的厚度：3μm
电阻率(外延膜电阻率)：1Ω·cm
(红磷浓度：4.86×1015atoms/cm3)
并且，根据实验2的LPD评价条件进行了在上述条件下制造的外延硅晶片的LPD评价。并且，将该外延硅晶片的LPD评价结果与图4所示的实验中使用的预烘焙后(且外延膜生长前)的硅晶片表面的LPD评价结果进行叠图来进行评价。将其结果示于图7。并且，将放大图7中的被双点划线包围的区域而得到的分布示于图8。
外延硅晶片的整个面产生了LPD，但如图7所示可知，尤其是，在距离外延硅晶片的外缘为约2cm～约6cm之间的圆环状的区域A1整体中产生大量LPD。并且，如图8所示可知，在外延膜生长的前后LPD的位置基本上一致。
并且，根据以下LPD评价条件来评价在外延硅晶片中的LPD的产生位置之中，在外延膜生长前也产生LPD的位置。
[LPD评价条件]
使用装置：表面检查装置(Lasertec Corporation制造的Magics)
其结果，检测到了在上述评价位置产生了俯视观察为四角形且截面观察为三角形(即，底面位于与外延膜的表面大致相同的面且顶点位于硅晶片侧的大致四角锥状)的扁平类型的SF。
<实验4：能够抑制SF的产生的温度条件调查>
以与实验1相同的条件制造单晶后，不进入冷却工序，在尾部从掺杂剂添加熔体切断的状态且维持了尾部形成工序中的加热状态的条件下，将单晶的提拉停止10小时。在该停止状态中，各固化率下的单晶中心的温度分布为如图9所示的分布。
并且，经过10小时后将单晶从提拉装置取出，在与实验1相同的条件下(在对由单晶得到的硅晶片在1200℃的氢气气氛中实施30秒的预烘焙处理后，形成外延膜的条件下)制造外延硅晶片。并且，调查每一片直径为200mm的各外延硅晶片的LPD的个数(以下简称为LPD的个数)与固化率的关系。将其结果示于图10。
此处，LPD的个数利用KLA-Tencor公司制造的SP-1的DCN模式进行了测定，但将此时的LPD的测定对象设为90nm以上的LPD。并且，此处，LPD的个数与SF的个数存在良好的相关性，因此用LPD的个数来代替SF个数。
如图10所示，可知LPD的个数从固化率为约52％的部分开始急剧增加，在约62％时达到最大，超过约70％时大致成为0。并且，可知固化率为约52％的部分的温度(LPD个数开始急剧增加的温度)为约470℃，固化率为约62％的部分的温度(LPD个数达到最大的温度)为约570℃，固化率为约70％的部分的温度(LPD个数大致达到0的温度)为约700℃。
由此可知，SF在单晶的温度长时间维持在约470℃～约700℃时容易产生，尤其长时间维持在约570℃时容易产生。
接着，确定相对于中心温度的容许幅度。
具体而言，根据上述图10的实验结果，对各相应的固化率，调查以550℃、570℃、600℃为中心的在各自±30℃的范围内的滞留时间。将其结果示于图11。并且，将以550℃、570℃、600℃为中心的在±50℃的范围内的滞留时间示于图12，将±70℃的范围内的滞留时间示于图13。
如图11～图13所示，可知±70℃的范围内的滞留时间的上升幅度(图中的横轴方向的长度)与LPD个数的上升幅度(图中的横轴方向的长度)基本上一致。
由此可知，LPD在单晶的温度长时间维持在570℃±70℃的范围内时容易产生。
并且，本发明人调查了单晶的温度达到570℃±70℃的范围内的时间为多长时不会产生LPD。
首先，在与实验1相同的条件下进行至尾部形成工序之后，在通常的冷却工序中，如图14的双点划线所示那样对单晶进行骤冷时，如实线所示那样慢慢冷却而不对单晶进行骤冷。另外，在图14中纵轴表示在650℃±50℃下的滞留时间。
并且，使用以图14中用实线表示的条件制造的单晶，在与实验1相同的条件下制造外延硅晶片，调查各固化率下的LPD个数。将各固化率下的滞留时间与LPD个数的关系示于图15。另外，图15中纵轴表示570℃±70℃下的滞留时间。
如图15所示，可知固化率超过约66％时，LPD个数成为0。并且，可知此时的570℃±70℃下的滞留时间为约200分钟。
由此推测，通过使单晶的温度达到570℃±70℃的范围内的时间为200分钟以下，存在能够抑制LPD的产生的可能性。
接着，进行了用于验证图15的实验结果的实验。
在与实验1相同的条件下进行至尾部形成工序为止后，进行以图14的双点划线所表示的冷却工序，制造单晶。并且，使用该单晶，在与实验1相同的条件下制造外延硅晶片，调查各固化率下的LPD个数。将其结果示于图16。
如图16所示，可知固化率大于约44％时，单晶的温度达到570℃±70℃的范围内的时间会达到20分钟以上且200分钟以下，LPD个数也变少。
由此可知，通过使单晶的温度达到570℃±70℃的范围内的时间为20分钟以上且200分钟以下，存在不仅能够抑制在单晶的后半部分产生由SF引起的LPD，还能够抑制在成为产品的直体部整个区域产生由SF引起的LPD的可能性。
<实验5：能够抑制在直体部整个区域产生由SF引起的LPD的单晶的制造条件研究>
在与实验1相同的条件下制造直体部的长度分别为1000mm、680mm、550mm、500mm的单晶，调查各位置的570℃±70℃下的滞留时间。将其结果示于图17。另外，将单晶的尾部的长度设为140mm。并且，将单晶的直径设为200mm。而且，图17的横轴表示以直体部的下端为基准(0mm)时的位置。
如图17所示，可知直体部的长度为500mm及550mm时，570℃±70℃下的滞留时间在直体部整个区域中达到20分钟以上且200分钟以下，680mm、1000mm时，直体部的局部区域中超过200分钟。由此可知，通过将直体部的长度设为550mm以下，存在能够抑制在直体部整个区域产生由SF引起的LPD的可能性。
<实验6：将单晶从掺杂剂添加熔体切割分离时的单晶中心的温度研究>
在与实验1相同的条件下制造直体部的长度分别为1000mm、550mm的单晶，并调查将单晶从掺杂剂添加熔体切割分离时的单晶中心的温度分布。将其结果示于图18。另外，将单晶的尾部的长度设为140mm。并且，将单晶的直径设为200mm。而且，图18的横轴表示以直体部的上端为基准(0mm)时的位置。
如图18所示，可知直体部的长度为550mm时，将单晶切割分离时的直体部上端的温度为590℃以上，随着朝向下端温度变高。另一方面，可知直体部的长度为1000mm时，将单晶切割分离时的直体部上端的温度为300℃以下，随着朝向下端温度变高。
由以上的实验5、6的结果推测到，通过将切割分离单晶时的直体部上端的温度设为590℃以上，在直体部整个区域，570℃±70℃下的滞留时间达到20分钟以上且200分钟以下，并可知存在能够抑制在直体部整个区域产生由SF引起的LPD的可能性。
<实验7：尾部的长度与SF的产生状况的关系调查>
首先，在与实验5相同的条件下，制造直体部的长度为550mm、1000mm且尾部的长度分别为200mm、180mm、140mm、100mm、0mm(无尾部)的10种单晶。并且，对于各单晶，从多个位置切割出硅晶片，利用与实验1相同的方法调查外延硅晶片的SF的产生状况。
将各单晶的直体部中未产生SF的区域(SF未产生区域)的长度示于图19。
如图19所示，可知直体部的长度为550mm的单晶中，尾部的长度为180mm以上时，在直体部上端侧区域产生SF，尾部的长度为140mm以下时(包括无尾部的情况)，在直体部整个区域不产生SF。另外，直体部的长度为550mm且尾部的长度为180mm以上时，SF产生的原因可以推测是因为刚形成尾部后直体部上端侧区域的温度下降到小于590℃，在整个单晶制造工序中，该区域的温度达到570℃±70℃的范围内的时间超过200分钟。
并且可知，直体部的长度为1000mm的单晶中，无论尾部的长度如何，直体部的局部会产生SF。
由此可推测，通过将直体部的长度设为550mm以下且将尾部的长度设为140mm以下，即，在从直体部上端至掺杂剂添加熔体的距离为690mm以下的状态下，将单晶从掺杂剂添加熔体切割分离，能够抑制在直体部整个区域产生由SF引起的LPD，切割分离单晶时的直体部上端的温度达到590℃以上。
<实验8：尾部的长度与滑移位错的产生状况的关系调查>
将单晶从掺杂剂添加熔体切割分离时，以单晶的下端为起点发生位错，能够作为滑移位错进行扩展。若存在这种滑移位错，即使抑制了由SF引起的LPD产生，也无法使用该部分作为产品(外延硅晶片)。
因而，调查了在如图19所示的条件下所制造的各单晶的滑移位错的长度。
将各单晶的直体部中的滑移位错的长度、产品的长度(SF未产生区域中未发生滑移位错的区域的长度)以及收率(直体部中能够作为产品的区域的比例)示于图19。
如图19所示，可知关于直体部的长度为550mm、1000mm的单晶，虽然尾部的长度超过140mm时，在尾部发生滑移位错，但未扩展到达直体部，能够将SF未产生区域整体作为产品。尤其可知，直体部的长度为550mm且尾部的长度为140mm时，在直体部不发生SF及滑移位错。
另外，优选直体部整个区域成为产品(收率为100％)，但如果收率与以往相比较大为90％以上，则在生产效率上不会产生很大的影响。即，尾部的长度为100mm时，虽然在直体部发生滑移位错，但收率达到90％以上，并且，尾部的长度为180mm时，虽然在直体部产生SF，但收率达到90％以上，任一种情况下都在生产效率上不会产生很大的影响。由此可推测，通过在从直体部上端到掺杂剂添加熔体的距离为730mm以下的状态下，将单晶从掺杂剂添加熔体切割分离，从而收率达到90％以上。
并且，可知直体部的长度为1000mm时，越缩短尾部，产品的长度变得越长。
本发明是根据上述那样的见解而完成的。
即，本发明的单晶的制造方法是利用了单晶提拉装置的单晶的制造方法，所述单晶提拉装置具备：腔室；坩埚，配置在该腔室内且能够容纳硅熔体中添加有红磷的掺杂剂添加熔体；及提拉部，使籽晶与所述掺杂剂添加熔体接触后提拉该籽晶，所述单晶的制造方法的特征在于，进行如下工序：直体部形成工序，通过使所述籽晶与以所述单晶的电阻率达到0.9mΩ·cm以下的方式向所述硅熔体中添加所述红磷的所述掺杂剂添加熔体接触后提拉所述籽晶，从而形成所述单晶的直体部；及切割分离工序，在所述直体部的上端的温度为590℃以上的状态下，将所述单晶从所述掺杂剂添加熔体切割分离。
根据本发明，即使向硅熔体添加红磷而制造低电阻率的(如达到0.6mΩ·cm以上且0.9mΩ·cm以下的)单晶，通过进行如上述那样的切割分离工序后，进行对从掺杂剂添加熔体切割分离的单晶进行冷却的冷却工序，从而能够将直体部整个区域的温度达到570℃±70℃的范围内的时间控制在20分钟以上且200分钟以下。并且，对由这样制造的单晶的直体部整个区域得到的硅晶片实施预烘焙处理(在1200℃的氢气气氛中加热30秒的热处理)，能够使硅晶片中产生的上述那样的凹坑数量减少为0.1个/cm2以下。
因此，使用这种单晶制造外延硅晶片时，能够使利用KLA-Tencor公司制造的SP-1的DCN模式测定的90nm以上的LPD的个数减少为0.1个/cm2以下。因而，能够得到电阻率低且抑制了由SF引起的LPD产生的外延硅晶片。并且，能够在直体部整个区域得到电阻率低且抑制了由SF引起的LPD的产生外延硅晶片。即，能够使收率为100％，与以往相比能够提高合格率。
另外，可以向硅熔体中同时添加红磷和锗(Ge)。若设为这种构成，能够抑制因硅晶片与外延膜的界面部分的红磷的浓度差而发生位错缺陷(错配位错)。
本发明的单晶的制造方法中，优选的是，在所述切割分离工序中，在从所述直体部的上端到所述掺杂剂添加熔体的表面的距离为690mm以下的状态下，将所述单晶从所述掺杂剂添加熔体切割分离。
根据本发明，仅利用管理进行切割分离工序时的直体部上端的位置的简单的方法能够使收率为100％，与以往相比能够提高外延硅晶片的合格率。
本发明的单晶的制造方法中，优选的是，在所述切割分离工序中，在所述直体部的长度为550mm以下的状态下，将所述单晶从所述掺杂剂添加熔体切割分离。
本发明的单晶的制造方法中，优选的是，进行在所述直体部的下端形成尾部的尾部形成工序，在所述尾部形成工序中，形成长度为100mm以上且140mm以下的所述尾部。
根据本发明，即使在直体部发生滑移位错时，收率仍可达到与以往相比较大的90％以上，在生产效率上不会产生较大影响，能够得到抑制由SF引起的LPD产生的外延硅晶片。
本发明的单晶的制造方法是利用了单晶提拉装置的单晶的制造方法，所述单晶提拉装置具备：腔室；坩埚，配置在该腔室内且能够容纳硅熔体中添加有红磷的掺杂剂添加熔体；及提拉部，使籽晶与所述掺杂剂添加熔体后提拉所述籽晶，所述单晶制造方法的特征在于，进行如下工序：直体部形成工序，通过使所述籽晶与以所述单晶的电阻率达到0.9mΩ·cm以下的方式向所述硅熔体中添加所述红磷的所述掺杂剂添加熔体接触后提拉所述籽晶，从而形成所述单晶的直体部；及切割分离工序，在从所述直体部的上端至所述掺杂剂添加熔体的表面的距离为730mm以下的状态下，将所述单晶从所述掺杂剂添加熔体切割分离。
根据本发明，假设即使尾部过长而在直体部产生SF，或者尾部过短而在直体部发生滑移位错，利用仅管理进行切割分离工序时的直体部上端的位置的简单的方法，也能够使收率为与以往相比较大的90％以上，在生产效率上不会产生很大影响的情况下，能够得到抑制由SF引起的LPD产生的外延硅晶片。另外，根据本发明的制造条件能够制造例如直体部的长度为550mm且尾部的长度为180mm的单晶。
本发明的单晶的制造方法中，优选的是，所述切割分离工序中，在所述直体部的长度为550mm以下的状态下，将所述单晶从所述掺杂剂添加熔体切割分离。
本发明的单晶的制造方法中，优选的是，进行在所述直体部的下端形成尾部的尾部形成工序，在所述尾部形成工序中形成长度为100mm以上且180mm以下的所述尾部。
根据本发明，通过如上述那样形成尾部，在生产效率上不会产生很大影响，能够得到抑制由SF引起的LPD产生的外延硅晶片。
本发明的单晶的制造方法中，优选的是，在所述切割分离工序中，将在所述直体部的下端未形成尾部的所述单晶从所述掺杂剂添加熔体切割分离。
根据本发明，不进行尾部形成工序而进行切割分离工序，因此与形成尾部的情况相比能够缩短一根单晶的制造时间。
本发明的单晶的制造方法中，优选的是，将能够制造一根单晶的量的所述掺杂剂添加熔体容纳于所述坩埚，每制造一根单晶时向所述坩埚追加硅多晶原料和红磷，以制造下一根单晶。
根据本发明，能够将制造各单晶时的掺杂剂添加熔体中的红磷的浓度设为恒定，不需考虑控制红磷的蒸发，便能够制造单晶。
本发明的单晶的制造方法中，优选的是，将能够制造多根单晶的量的所述掺杂剂添加熔体容纳于所述坩埚，不用向所述坩埚追加硅多晶原料和红磷，便可一根一根制造所述多根单晶。
根据本发明，不用开放腔室便能够制造多根单晶，且能够增加单晶制造的效率。
本发明的硅晶片的制造方法的特征在于，从利用上述单晶的制造方法制造的单晶的直体部切割出硅晶片。
本发明的外延硅晶片的制造方法的特征在于，进行如下工序：第1工序，对利用上述硅晶片的制造方法制造的硅晶片在氢气气氛中进行加热；及第2工序，在所述第1工序之后，在所述硅晶片上形成外延膜来制造外延硅晶片。
根据该发明，如上所述，能够提供一种电阻率低且抑制了由SF引起的LPD产生的外延硅晶片。并且，在外延硅晶片上不设置多晶硅膜，因此可实现工序的简化。
附图说明
图1是用于导出本发明中的外延硅晶片的制造条件的实验结果，并且是表示单晶的固化率与SF个数的关系的曲线图。
图2是用于导出所述制造条件的实验1的结果，并且是表示固化率与SF个数和各温度下的滞留时间的关系的曲线图。
图3是用于导出所述制造条件的实验2的结果，并且表示预烘焙前的硅晶片的LPD的产生状况。
图4是所述实验2的结果，并且表示对应于产生SF的固化率的硅晶片的预烘焙后的LPD的产生状况。
图5是所述实验2的结果，并且表示对应于不会产生SF的固化率的硅晶片的预烘焙后的LPD的产生状况。
图6是所述实验2的结果，并且是表示预烘焙后增加的LPD的AFM观察结果的图。
图7是用于导出所述制造条件的实验3的结果，并且是将外延膜生长后的LPD的产生状况与图4中的实验结果重叠示出的图。
图8是所述实验3的结果，并且是放大图7的一部分的图。
图9是用于导出所述制造条件的实验4的结果，并且是表示固化率与晶体中心温度的关系的曲线图。
图10是所述实验4的结果，并且是表示单晶中的固化率与晶体中心温度和LPD个数的关系的曲线图。
图11是所述实验4的结果，并且是表示温度幅度为±30℃时的固化率与各温度下的滞留时间和LPD个数的关系的曲线图。
图12是所述实验4的结果，并且是表示温度幅度为±50℃时的固化率与各温度下的滞留时间和LPD个数的关系的曲线图。
图13是所述实验4的结果，并且是表示温度幅度为±70℃时的固化率与各温度下的滞留时间和LPD个数的关系的曲线图。
图14是所述实验4的结果，并且是表示固化率与单晶的滞留时间的关系的曲线图。
图15是所述实验4的结果，并且是表示固化率与各温度下的滞留时间和LPD个数的关系的曲线图。
图16是为了验证所述实验4的结果而进行的实验的结果，并且是表示固化率与各温度下的滞留时间和LPD个数的关系的曲线图。
图17是用于导出能够抑制在直体部整个区域产生由SF引起的LPD的单晶的制造条件的实验5的结果，并且是表示单晶的位置与570℃±70℃下的滞留时间的关系的曲线图。
图18是用于研究将单晶从掺杂剂添加熔体切割分离时的单晶中心的温度的实验6的结果，并且是表示单晶的位置与晶体中心的温度的关系的曲线图。
图19是表示用于导出尾部的长度与SF、滑移位错的发生状况的关系的实验7、8结果的表格。
图20是表示本发明的一实施方式所涉及的单晶提拉装置的概略结构的示意图。
图21是表示所述一实施方式中的基于多次提拉法的单晶的制造方法的示意图。
图22是表示本发明的变形例中的基于提取提拉法的单晶的制造方法的示意图。
具体实施方式
以下，参考附图来说明本发明的实施方式。
〔单晶提拉装置的构成〕
首先，对单晶提拉装置的构成进行说明。
单晶提拉装置1如图20所示具备单晶提拉装置主体3、未图示的掺杂装置以及未图示的控制部。
单晶提拉装置主体3具备：腔室30、配置在该腔室30内的坩埚31、向该坩埚31放射热来进行加热的加热部32、作为提拉部的提拉缆绳33、隔热筒34以及屏蔽件36。
在腔室30内通过控制部的控制经由在上部设置的导入部30A，由上方朝向下方以规定的气体流量导入惰性气体、例如氩气。并且，腔室30内的压力(炉内压力)可利用控制部来控制。
坩埚31将作为硅晶片的原料的多晶硅进行熔解而制成硅熔体4。坩埚31具备：有底的圆筒形状的石英制的石英坩埚311；及配置于该石英坩埚311的外侧且容纳石英坩埚311的石墨制石墨坩埚312。坩埚31由以规定的速度旋转的支承轴37支承。
加热部32配置于坩埚31的外侧，对坩埚31进行加热来熔解坩埚31内的硅。
提拉缆绳33的一端连接于例如在坩埚31上部配置的未图示的提拉驱动部。并且，提拉缆绳33的另一端适当安装有保持籽晶的籽晶保持器38或者未图示的掺杂装置。提拉缆绳33可以通过提拉驱动部的驱动而旋转。该提拉缆绳33通过由控制部进行的提拉驱动部的控制以规定的提拉速度上升。
隔热筒34以包围坩埚31和加热部32的周围的方式配置。
屏蔽件36是阻断从加热部32朝向上方放射的辐射热的热屏蔽用屏蔽件。
掺杂装置用于使作为固体状态的挥发性掺杂剂的红磷挥发而掺杂于坩埚31内的硅熔体4，即进行添加而生成掺杂剂添加熔体41。另外，作为掺杂装置可以应用如下构成：使筒状部的下端部浸渍于硅熔体4，将红磷添加至硅熔体4的构成；或者，使筒状部的下端部从硅熔体4中分离，将已挥发的红磷吹附至硅熔体4，从而将红磷添加至硅熔体4的构成。
控制部基于操作人员的设定输入，适当控制腔室30内的气体流量、炉内压力、提拉缆绳33的提拉速度，在制造单晶6时进行控制。
〔单晶的制造方法〕
接着，对使用单晶提拉装置1制造单晶6的方法的一例进行说明。另外，本实施方式中对制造直径为200mm的单晶6的方法进行说明。
首先，对利用所谓的多次提拉法来制造单晶6的方法进行说明，所述多次提拉法是利用同一石英坩埚311且每次提拉单晶6时负载多晶硅原材料(硅多晶原料)411来提拉多根单晶6的方法。
此处，如图21所示，作为初始阶段，安装有放入80kg的多晶硅原材料的石英坩埚311的单晶提拉装置1通过控制部的控制而将多晶硅原材料进行加热而使其熔解后，将腔室30内的气体流量和炉内压力设定为规定的状态，向硅熔体4添加作为挥发性掺杂剂的红磷而生成掺杂剂添加熔体41。
另外，为了抑制外延硅晶片的错配位错，可以同时添加红磷和锗。并且，红磷的添加量为从单晶6中切割出的硅晶片的电阻率达到0.6mΩ·cm以上且0.9mΩ·cm以下的量。
其后，单晶提拉装置1的控制部根据操作人员的设定输入，将籽晶浸渍于熔体后，以规定的提拉速度进行提拉来制造单晶6。
提拉该籽晶时，控制部将单晶6的颈部形成工序、肩部形成工序、直体部形成工序、尾部形成工序、冷却工序中的至少直体部形成工序的提拉时间缩短至短于常规的单晶，从而制造尺寸短于常规的的单晶6。
具体而言，将直体部形成工序的提拉时间缩短至短于常规的单晶，使尾部形成工序的提拉时间与常规的单晶相同。在直体部63的长度为550mm以下且从直体部63的上端63A至掺杂剂添加熔体41的表面的距离为690mm以下的状态下，进行将单晶6从掺杂剂添加熔体41切割分离的切割分离工序。通过这种工序制造例如直体部63的长度为550mm且尾部64的长度为140mm的单晶6。
以上的条件是用于在直体部63的上端63A的温度为590℃以上的状态下，将单晶6从掺杂剂添加熔体41切割分离，且使直体部63的整个区域的各位置的温度达到570℃±70℃的范围内的时间为20分钟以上且200分钟以下的条件，直体部63的整个区域的热历程为与图17中用实线表示的热历程基本相同，单晶6的中心温度历程与图18中用实线表示的中心温度历程基本相同。
另外，提拉时间以外的条件，例如利用加热部32加热的条件可以与以往相同。
即，在制造现有尺寸的单晶的情况下，在结束尾部形成工序而进入冷却工序时，单晶的下端部(图2的固化率大于60％的部分)以590℃以上的温度进行加热，由该状态急剧被冷却，因此可以认为达到570℃±70℃的时间变短(达到200分钟以下)。另一方面，对于单晶的上端部(图2的固化率小于60％的部分)而言，可以认为，进入冷却工序时，降低至低于590℃的温度，即使由该状态急剧地冷却，达到570℃±70℃的时间与下端部相比变长(超过200分钟)。其结果可认为，在上端部产生大量SF，在下端部可抑制SF的产生。
与此相反，在本实施方式的图21所示的制造方法中，通过制造比以往更短的单晶6，在尾部形成工序结束而进入冷却工序时，能够使单晶6的直体部63的整个区域为590℃以上。可以认为通过由该状态急剧地冷却，能够使单晶6达到570℃±70℃的时间缩短至与以往的下端部同样的状态。
其结果，如上所述，直体部63的整个区域的热历程成为图17中用实线表示的那样，单晶6的中心温度历程成为图18中用实线表示的那样，可以认为该区域的各位置的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下。因此，能够抑制在直体部63的整个区域产生LPD。
并且，由于形成长度为140mm的尾部64，因此能够在直体部63的整个区域抑制由SF引起的LPD和滑移位错的产生，能够使收率为100％。
并且，在一根单晶6的制造结束后，关于单晶提拉装置1，如图21所示，将用于生成80kg的掺杂剂添加熔体41的原材料411(多晶硅原材料、红磷(、锗))投入至石英坩埚311中，制造如下的单晶6。
此处，关于单晶提拉装置1的控制部，在等待取出最后制造的单晶6以外的单晶6而进行冷却的期间(冷却工序期间)，优选将炉内压力调整为13.3kPa(100torr)以上且60kPa(450torr)以下。炉内压力小于13.3kPa时，作为挥发性掺杂剂的红磷蒸发，导致接着制造的单晶6的电阻率上升。另一方面，炉内压力超过60kPa时，蒸发物容易附着于腔室30内，从而阻碍单晶6的单晶化。
由这样制造的单晶6得到的硅晶片的电阻率达到0.6mΩ·cm以上且0.9mΩ·cm以下。并且，硅晶片的氧浓度达到7×1017～10×1017atoms/cm3(IGFA(Inert Gas FusionAnalysis：惰性气体熔解法))，红磷的浓度达到8.0×1019～1.1×1020atoms/cm3，锗的浓度达到3.0×1019～3.0×1020atoms/cm3。
并且，将该硅晶片在1200℃的氢气气氛中加热30秒以上时，在该硅晶片的表面利用KLA-Tencor公司制造的SP-1的DCN模式测定的90nm以上的LPD的个数达到0.1个/cm2以下。即，硅晶片的表面产生的凹坑的个数达到0.1个/cm2以下。
〔外延硅晶片的制造方法〕
接着，对由利用上述制造方法制造的单晶6制造未图示的外延硅晶片的方法进行说明。
首先，由单晶6切割出硅晶体板(第1工序)后，为了从该硅晶片的表层退火去除氧而进行硅晶片的预烘焙处理(第2工序)。
此处，理想的是，预烘焙处理在1150℃～1200℃的氢气气氛中进行，预烘焙时间为30秒以上(例如最短为30秒)。
在预烘焙处理后，利用CVD法在硅晶片上形成外延膜(第3工序)。此处，外延生长的工艺温度在1000℃～1150℃的范围内，理想的是在1050℃～1080℃的范围内。
利用以上的制造工艺，制造硅晶片的电阻率非常低为0.6mΩ·cm以上且0.9mΩ·cm以下，且外延膜的错配位错极少，且由SF(stacking fault)引起的LPD的个数也为0.1个/cm2以下这样的作为功率MOS晶体管用途而充分实用的硅外延晶片。
这样，硅晶片的电阻率非常低且由SF(stacking fault)引起的LPD也非常少的高品质硅外延晶片无法利用现有的制造方法来制造，仅能够利用上述的本发明的制造方法来制造，是新型晶片。
〔其他实施方式〕
另外，本发明不仅仅限定于上述实施方式，可以在不脱离本发明主旨的范围内进行各种改良和设计的变更。
例如，不仅是如图21所示的多次提拉法，如图22所示，利用所谓的提取提拉法也可以制造单晶6，所述提取提拉法是使用单晶提拉装置1，利用同一石英坩埚311且一次负载多根的量的掺杂剂添加熔体41，一根一根提拉多根单晶6。
此处，关于单晶提拉装置1的控制部，在制造两根单晶6时，优选的是，在提拉出第1根的单晶后，在等待取出并进行冷却的期间(冷却工序期间)，将炉内压力调整为13.3kPa以上且60kPa以下。这样地调整炉内压力的优选原因与所述实施方式的多次提拉法的原因相同。
另外，即使在进行多次提拉法的情况下，在提拉最后的单晶时不追加原料，也可以应用上述提取提拉法。
例如，作为初始阶段，也可以应用负载160kg的掺杂剂添加熔体41，连续3次提拉直体部63的长度为550mm且尾部64的长度为140mm的单晶6的方法。利用这种方法，也可以使直体部63的整个区域的各位置的温度达到570℃±70℃的范围内的时间为20分钟以上且200分钟以下。
单晶的直径可以超过200mm，也可以小于200mm。
如果进行切割分离工序时的直体部63的上端63A的温度为590℃以上，直体部63和尾部64加在一起的长度可以为690mm以下。此时，优选收率达到100％，但假设即使在直体部63的下端63B侧发生滑移位错，只要是收率达到90％以上的条件，直体部63的长度可以超过550mm，也可以小于550mm。并且，如果是收率达到90％以上的条件，则尾部64的长度可以小于140mm，也可以超过140mm，在进行切割分离工序时，可以将在直体部63的下端63B未形成尾部64的单晶从掺杂剂添加熔体41切割分离。
在上述实施方式中，可以在从直体部63的上端63A至掺杂剂添加熔体41的表面的距离为730mm以下的状态下，进行切割分离工序。此时，在直体部63的上端63A的温度不到590℃的状态下进行切割分离工序，存在在直体部63的上端63A侧产生SF或者在直体部63的下端63B侧发生滑移位错的可能性，但能够使收率为90％以上，在生产效率上不会产生很大影响，能够得到抑制了由SF引起的LPD产生的外延硅晶片。另外，作为这种条件，如图19所示，直体部63的长度为550mm且尾部64的长度为180mm，但如果是直体部63和尾部64加在一起的长度为730mm以下且收率达到90％以上的条件，直体部63的长度可以超过550mm，也可以小于550mm，尾部64的长度可以小于180mm，也可以超过180mm，进行切割分离工序时，可以将在直体部63的下端63B未形成尾部64的单晶从掺杂剂添加熔体41切割分离。
符号说明
1-单晶提拉装置，6-单晶，30-腔室，31-坩埚，33-作为提拉部的提拉缆绳，41-掺杂剂添加熔体，63-直体部，64-尾部。

Claims (6)

1.一种单晶的制造方法，所述单晶用于切割出直径为200mm的晶片，所述制造方法利用了单晶提拉装置，所述单晶提拉装置具备：
腔室；
坩埚，配置在该腔室内且能够容纳硅熔体中添加有红磷的掺杂剂添加熔体；及
提拉部，使籽晶与所述掺杂剂添加熔体接触后进行提拉，
所述单晶的制造方法的特征在于，进行如下工序：
直体部形成工序，通过使所述籽晶与以所述单晶的电阻率达到0.9mΩ·cm以下的方式向所述硅熔体中添加所述红磷的所述掺杂剂添加熔体接触后进行提拉，从而形成长度为550mm以下的直体部；
尾部形成工序，在所述直体部的下端形成长度为100mm以上且140mm以下的尾部；及
切割分离工序，在所述直体部的上端的温度为590℃以上的状态下，将所述单晶从所述掺杂剂添加熔体切割分离，由此进行控制，以使所述直体部整体区域在 570℃±70℃的温度下的滞留时间成为20分钟以上且200分钟以下的范围。
2.一种单晶的制造方法，所述单晶用于切割出直径为200mm的晶片，所述制造方法利用了单晶提拉装置，所述单晶提拉装置具备：
腔室；
坩埚，配置在该腔室内且能够容纳硅熔体中添加有红磷的掺杂剂添加熔体；及
提拉部，使籽晶与所述掺杂剂添加熔体接触后进行提拉，
所述单晶的制造方法的特征在于，进行如下工序：
直体部形成工序，通过使所述籽晶与以所述单晶的电阻率达到0.9mΩ·cm以下的方式向所述硅熔体中添加所述红磷的所述掺杂剂添加熔体接触后进行提拉，从而形成长度为550mm以下的直体部；
尾部形成工序，在所述直体部的下端形成长度为100mm以上且180mm以下的尾部；及
切割分离工序，通过将所述单晶从所述掺杂剂添加熔体切割分离，进行控制，以使所述直体部的90％以上的区域在 570℃±70℃的温度下的滞留时间成为20分钟以上且200分钟以下的范围。
3.根据权利要求1所述的单晶的制造方法，其特征在于，
将能够制造一根单晶的量的所述掺杂剂添加熔体容纳于所述坩埚，每制造一根单晶时向所述坩埚追加硅多晶原料和红磷，以制造下一根单晶。
4.根据权利要求2所述的单晶的制造方法，其特征在于，
将能够制造一根单晶的量的所述掺杂剂添加熔体容纳于所述坩埚，每制造一根单晶时向所述坩埚追加硅多晶原料和红磷，以制造下一根单晶。
5.根据权利要求1所述的单晶的制造方法，其特征在于，
将能够制造多根单晶的量的所述掺杂剂添加熔体容纳于所述坩埚，不用向所述坩埚追加硅多晶原料和红磷，便可一根一根制造所述多根单晶。
6.根据权利要求2所述的单晶的制造方法，其特征在于，
将能够制造多根单晶的量的所述掺杂剂添加熔体容纳于所述坩埚，不用向所述坩埚追加硅多晶原料和红磷，便可一根一根制造所述多根单晶。
CN201580053049.6A 2014-12-24 2015-04-08 单晶的制造方法及硅晶片的制造方法 Active CN106715765B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-261123 2014-12-24
JP2014261123A JP5892232B1 (ja) 2014-12-24 2014-12-24 単結晶の製造方法およびシリコンウェーハの製造方法
PCT/JP2015/060967 WO2016103748A1 (ja) 2014-12-24 2015-04-08 単結晶の製造方法およびシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN106715765A CN106715765A (zh) 2017-05-24
CN106715765B true CN106715765B (zh) 2021-09-24

Family

ID=55541181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580053049.6A Active CN106715765B (zh) 2014-12-24 2015-04-08 单晶的制造方法及硅晶片的制造方法

Country Status (6)

Country Link
US (1) US10100429B2 (zh)
JP (1) JP5892232B1 (zh)
KR (1) KR101953782B1 (zh)
CN (1) CN106715765B (zh)
DE (1) DE112015004143B4 (zh)
WO (1) WO2016103748A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573517B2 (en) 2015-10-01 2020-02-25 Globalwafers Co., Ltd. Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
KR102181277B1 (ko) 2016-08-10 2020-11-20 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
JP6631460B2 (ja) 2016-10-03 2020-01-15 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
CN110730831A (zh) * 2017-04-25 2020-01-24 胜高股份有限公司 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
WO2020076448A1 (en) * 2018-10-12 2020-04-16 Globalwafers Co., Ltd. Dopant concentration control in silicon melt to enhance the ingot quality
JP7429122B2 (ja) * 2020-01-10 2024-02-07 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
CN112160021A (zh) * 2020-11-03 2021-01-01 广东先导先进材料股份有限公司 一种单晶晶片及其晶棒的制备方法
CN112735942B (zh) * 2020-12-30 2022-10-28 有研半导体硅材料股份公司 一种igbt用硅衬底抛光片的制备方法
TWI746374B (zh) * 2021-02-17 2021-11-11 日商環球晶圓日本股份有限公司 磊晶矽晶圓中之缺陷的發生預測方法以及磊晶矽晶圓的製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175120A1 (ja) * 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634867B2 (ja) * 1995-12-08 2005-03-30 信越半導体株式会社 単結晶製造装置および製造方法
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
KR100486877B1 (ko) * 2002-10-15 2005-05-03 주식회사 실트론 저융점 도판트 주입관이 설치된 실리콘 단결정 성장 장치및 저융점 도판트 주입 방법
EP2294607A2 (en) * 2008-05-17 2011-03-16 Astrowatt, Inc. Method of forming an electronic device using a separation technique
JP2009292663A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶の育成方法
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP5246065B2 (ja) 2009-06-29 2013-07-24 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハとその製造方法
JP2011219300A (ja) * 2010-04-07 2011-11-04 Covalent Materials Corp シリコン単結晶の製造方法及びそれに用いられるシリコン単結晶引上装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175120A1 (ja) * 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP5892232B1 (ja) 2016-03-23
DE112015004143T5 (de) 2017-06-08
CN106715765A (zh) 2017-05-24
KR101953782B1 (ko) 2019-03-04
WO2016103748A1 (ja) 2016-06-30
JP2016121033A (ja) 2016-07-07
US10100429B2 (en) 2018-10-16
US20170283980A1 (en) 2017-10-05
KR20170106350A (ko) 2017-09-20
DE112015004143B4 (de) 2023-01-12

Similar Documents

Publication Publication Date Title
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
JP5890587B2 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
US9755022B2 (en) Epitaxial silicon wafer having reduced stacking faults
CN107533959B (zh) 外延硅晶片的制造方法
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2006117939A1 (ja) シリコンウェーハの製造方法
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2009091233A (ja) シリコンインゴット成長方法
JP6897764B2 (ja) シリコン単結晶の製造方法、および、エピタキシャルシリコンウェーハの製造方法
WO2018008561A1 (ja) 単結晶シリコン板状体およびその製造方法
WO2017217104A1 (ja) シリコン単結晶の製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2004315258A (ja) 単結晶の製造方法
JP2004269335A (ja) 単結晶の製造方法
JP2009274901A (ja) シリコン単結晶の育成方法
JP2010192544A (ja) エピタキシャルシリコンウェーハの製造方法
JP2004269312A (ja) 単結晶の製造方法
JP2009292653A (ja) 結晶シリコン粒子の製造方法
JP2010093140A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant