JP2009274901A - シリコン単結晶の育成方法 - Google Patents

シリコン単結晶の育成方法 Download PDF

Info

Publication number
JP2009274901A
JP2009274901A JP2008126736A JP2008126736A JP2009274901A JP 2009274901 A JP2009274901 A JP 2009274901A JP 2008126736 A JP2008126736 A JP 2008126736A JP 2008126736 A JP2008126736 A JP 2008126736A JP 2009274901 A JP2009274901 A JP 2009274901A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
wafer
resistivity
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008126736A
Other languages
English (en)
Other versions
JP4962406B2 (ja
Inventor
Ryoji Hoshi
亮二 星
Yoshinori Yagasaki
義範 矢ケ崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008126736A priority Critical patent/JP4962406B2/ja
Publication of JP2009274901A publication Critical patent/JP2009274901A/ja
Application granted granted Critical
Publication of JP4962406B2 publication Critical patent/JP4962406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ドープされた炭素によってデバイス製造工程等における熱処理時にドナーが発生しても、所望の抵抗率を有するシリコン単結晶ウェーハとすることのできるシリコン単結晶の育成方法及び該シリコン単結晶から作製されたシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】シリコン単結晶の育成方法であって、チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドーピングしてシリコン単結晶を育成する際に、炭素ドープに伴って発生する抵抗率のシフト量を予め計算し、前記抵抗調整用ドーパントのドープ量を前記シフト分に応じて調整することを特徴とするシリコン単結晶の育成方法。
【選択図】図7

Description

本発明は、半導体シリコン単結晶の育成方法に関し、具体的には、熱処理が行われても抵抗率が所望の範囲からずれることが抑制された炭素ドープシリコン単結晶の育成方法に関する。
半導体デバイスは、シリコン単結晶ウェーハの表層に素子を形成するので、ウェーハ表層に欠陥が存在しないことが重要である。
その様なウェーハの製造方法として、結晶育成段階で結晶欠陥を形成しないように引上げた無欠陥結晶からウェーハを切り出す方法がある。これは結晶育成時のパラメータのコントロールが難しく、結晶コストは高くなる特徴がある。
一方で、結晶育成時に結晶欠陥の発生するような条件で結晶を育成した後、アニールして表層近傍の結晶欠陥を消滅させたウェーハや、結晶欠陥の無いエピタキシャル層を堆積させたウェーハなどがある。これらの結晶は一般に特許文献1に示されるように、I領域を含まないような成長速度の速い結晶が用いられるため、結晶のコストだけ見ると安い。しかし付加工程がある分、無欠陥結晶に比較してトータルコストが高くなる特徴がある。
これらの結晶欠陥がある結晶を用いて、後工程で表層近傍の結晶欠陥を無害化する方法に於いては、無欠陥結晶より切り出されたウェーハよりトータルコストが高くなる分、付加価値が求められる。
その付加価値としては、ウェーハ内部にBMD(Bulk Micro Defect)を形成して、ゲッタリング能力を付加することなどが多い。アニールウェーハの場合はアニール処理条件の工夫によりBMDを形成することが可能である。
しかし、一般に、エピタキシャルウェーハではエピタキシャル層形成を高温で行うため、結晶育成時に形成されたBMDの核がエピタキシャル層形成の際の熱処理中に消滅してしまうため、BMDが形成され難いウェーハであった。
これらを改善するために、特許文献2や特許文献3などに示されるような炭素ドープエピタキシャルウェーハが古くから提案され、現在までに実用化されてきている。
一方で炭素をドープすることで、430℃前後で発生するサーマルドナーが抑制されること(非特許文献1参照)や、700℃前後で発生するニュードナーが増えること(非特許文献2参照)などが報告されている。サーマルドナーを抑える効果を利用した文献として他には特許文献4、5では、高抵抗率結晶などにおいて、サーマルドナーを抑えるために炭素をドープすることが提案されている。
特開2000−219598号公報 特開昭59−82717号公報 特開昭59−94809号公報 国際公開第04/008521号 特開2005−123351号公報 A. R. Bean and R. C. Newman, J. Phys. Chem. Solids 33, 255 (1972) A. Kanamori and M. Kanamori, J. Appl. Phys. 50, 8095 (1979)
今までは一般にデバイス工程が高温処理であったために、炭素がドナーへ与える影響を問題視することはなかった。特に炭素によりサーマルドナーを抑える効果は良く知られており、サーマルドナーを発生させるのではなく抑える効果であるため、特に問題視されなかった。
しかし、近年、デバイス温度の低温化により、炭素をドープすることによって発生するドナーが問題になってくることが本発明者らの検討によって明らかとなった。つまり、ドナーが発生すると抵抗値が変化してしまうので、デバイスを製造する上で影響が出ることが考えられる。
本発明は、上記問題に鑑みなされてものであって、ドープされた炭素によってデバイス製造工程等における熱処理時にドナーが発生しても、所望の抵抗率を有するシリコン単結晶ウェーハとすることのできるシリコン単結晶の育成方法及び該シリコン単結晶から作製されたシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、シリコン単結晶の育成方法であって、チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドーピングしてシリコン単結晶を育成する際に、炭素ドープに伴って発生する抵抗率のシフト量を予め計算し、前記抵抗調整用ドーパントのドープ量を前記シフト分に応じて調整することを特徴とするシリコン単結晶の育成方法を提供する(請求項1)。
前述のように、炭素をドープされたシリコン単結晶から切り出されたウェーハに熱処理を行った場合、抵抗率が熱処理前後で変わることがある。しかし、本発明のように、炭素と抵抗調整用ドーパントをドープしたシリコン単結晶を育成する際に、炭素ドープに伴って発生する抵抗率のシフト量を予め計算し、抵抗調整用ドーパントのドープ量をシフト分に応じて調整することによって、たとえ熱処理によってウェーハ中にドナーが発生しても、抵抗調整用ドーパントがドナー発生分だけ調整されてドープされているため、抵抗率が所望の値からずれることが抑制されたものとすることができる。
また、前記計算する方法を、チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドープして予備シリコン単結晶を育成し、該予備シリコン単結晶をスライスして予備シリコン単結晶ウェーハに加工した後、該予備ウェーハの抵抗率及び炭素濃度を測定し、その後、該予備ウェーハにデバイス工程での熱処理を模擬した熱処理を行った後に、該熱処理予備ウェーハの抵抗率を測定し、前記熱処理前後の抵抗率の変化量からドナー発生量を求め、該ドナー発生量と前記熱処理前の炭素濃度との関係から、シリコン単結晶ウェーハ中の炭素ドープ量に対する抵抗率シフト量を計算するものとすることが好ましい(請求項2)。
このように、予め予備シリコン単結晶ウェーハを作製し、デバイス製造工程で行われる熱処理と同様の熱処理を行って、予備シリコン単結晶ウェーハの抵抗率が熱処理によってどの程度変化するかを評価する。そして評価した抵抗率の変化量から求めたドナー発生量とドープ炭素量とを関係付けることによって、炭素のドープ量に対する抵抗率シフト量を計算することができる。これによって精度よく抵抗率シフト量を計算することができるため、所望の抵抗率のウェーハとすることのできるシリコン単結晶をより容易に育成することができる。
更に、前記計算する方法を、チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドープして予備シリコン単結晶を育成し、該予備シリコン単結晶をスライスして予備シリコン単結晶ウェーハに加工した後、該予備ウェーハの抵抗率及び炭素濃度を測定し、その後、該予備ウェーハにデバイス工程での熱処理を模擬した熱処理を行った後に、該熱処理予備ウェーハの抵抗率及び炭素濃度を測定し、前記熱処理前後の該予備ウェーハの炭素濃度変化量と抵抗率の変化量からドナー発生量を求め、前記ドナー発生量と前記炭素濃度変化量との関係から、シリコン単結晶ウェーハ中の炭素ドープ量に対する抵抗率シフト量を計算するものとすることが好ましい(請求項3)。
このように、予め予備シリコン単結晶ウェーハを作製し、デバイス製造工程で行われる熱処理と同様の熱処理を行うことによって、予備シリコン単結晶ウェーハの抵抗率と炭素濃度が熱処理によってどの程度変化するかを評価する。そして評価した抵抗率の変化量から求めたドナー発生量と炭素濃度変化量とを関係付けることによって、炭素濃度変化量に対する抵抗率シフト量を計算することができる。これによって更に精度よく抵抗率シフト量を計算することができるため、所望の抵抗率のウェーハとすることのできるシリコン単結晶を容易に育成することができる。
そして、本発明では、本発明に記載のシリコン単結晶の育成方法によって育成されたシリコン単結晶を、スライスしてシリコン単結晶ウェーハに加工した後、該ウェーハの主表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する(請求項4)。
上述のように、本発明の育成方法によって育成されたシリコン単結晶は、熱処理によってウェーハ中にドナーが発生しても、抵抗調整用ドーパントがドナー発生分だけ調整されてドープされているため、抵抗率が所望の値からずれることが抑制されたものである。このため、このようなシリコン単結晶から加工されたシリコン単結晶ウェーハの主表面上にエピタキシャル層を形成することによって、熱処理を行っても抵抗率が所望の値からずれることが抑制されたシリコンエピタキシャルウェーハを得ることできる。また、炭素がドープされているため、酸素析出熱処理を行うことによって比較的容易にBMDを形成することができるため、ゲッタリング能力を高いものとすることができる。
また本発明によれば、上記本発明の育成方法によって育成されたことを特徴とするシリコン単結晶を提供することができ(請求項5)、そしてこのようなシリコン単結晶から切り出されたことを特徴とするシリコン単結晶ウェーハを提供することができる(請求項6)。
更に本発明によれば、上記本発明のシリコン単結晶ウェーハの主表面上にエピタキシャル層が形成されたものであることを特徴とするエピタキシャルウェーハを提供することができる(請求項7)。
上述のように、本発明のシリコン単結晶の育成方法によれば、炭素濃度または炭素濃度変化量から抵抗率の変化量を予測し、その予測した分の抵抗を補正して育成されたシリコン単結晶とすることができ、このようなシリコン単結晶より切り出されたシリコン単結晶ウェーハも、デバイス工程での熱処理後に所望の抵抗率を有したものとすることができるため、デバイスを造るのに適したウェーハとすることができる。更に、このようなシリコン単結晶の表面にエピタキシャル層が形成されたエピタキシャルウェーハも、デバイスを造るのに適しており、かつ結晶欠陥の少ないウェーハとなる。
以上説明したように、本発明の炭素ドープシリコン単結晶の育成方法は、抵抗率のシフト量を予め計算し、該シフト分に応じて抵抗調整用ドーパントのドープ量を調整して育成するものであるため、ドープされた炭素によってデバイス製造工程等における熱処理時にドナーが発生しても、所望の抵抗率を有するシリコン単結晶ウェーハに加工することのできるシリコン単結晶を育成することができる。
以下、本発明についてより具体的に説明する。
前述のように、シリコン単結晶ウェーハ中にドープされた炭素によってデバイス製造工程等における熱処理時にドナーが発生しても、所望の抵抗率を有するシリコン単結晶ウェーハとすることのできるシリコン単結晶の育成方法の開発が待たれていた。
そこで、本発明者らは、単結晶の育成の際に、抵抗調整用のドーパントを予め調整することによって、上記問題を解決できないか、以下に説明するような検討を行った。
その結果、本発明者らは、ドナーの発生量を予め計算し、その計算値を基に抵抗率のシフト量を求め、当該シフト分抵抗調整用ドーパントのドープ量を調整すれば、例えば熱処理後などにおいても、所望の抵抗率となったシリコン単結晶ウェーハを得ることのできるシリコン単結晶を育成することができることを知見し、本発明を完成させた。
以下にその検討結果の詳細を示す。
(実験1)
図1に示したような、メインチャンバー1及び引上げチャンバー2からなる単結晶育成装置11に、直径22インチ(550mm)の石英ルツボ5と、それを支える黒鉛ルツボ6を装備させて、直径8インチ(200mm)のシリコン単結晶3を育成した。
一般に、CZ法では、融液4が保持した石英ルツボ5とそれを支える黒鉛ルツボ6、該ルツボを取り囲むように配置されたヒーター7、該ヒーターの周囲に配置された断熱部材8、メインチャンバー1及び引上げチャンバー2にガスを導入するためのガス導入口10と排出するためのガス流出口9を有する。
この石英ルツボ5中に種結晶を浸漬した後、溶融液4から棒状の単結晶3が引上げられる。ルツボは結晶成長軸方向に昇降可能であり、結晶成長中に減少した原料融液の液面下降分を補うように該ルツボを上昇させる。
この時、シリコン単結晶中の炭素濃度が4〜10×1016atoms/cc、抵抗率が15〜30Ωcmとなるように、それぞれ炭素およびP(リン)をドープした。
その後、シリコン単結晶の数箇所からウェーハ状のサンプルを切り出し、FT−IR(フーリエ変換赤外分光光度計)による炭素濃度測定、四探針測定器による抵抗率測定を行った。この抵抗率測定の前に、650℃でドナーキラー処理を行った。
その結果、固化率に対して図2に示すような炭素濃度、抵抗率のシリコン単結晶ウェーハが得られ、初期の狙い通りとなった。
また、炭素をドープした目的はBMDを多く得ることであり、これを確認するため、抵抗率を測ったウェーハ状サンプルを用いてBMDを測定した。このときの熱処理として、デバイス熱処理も含め、このウェーハがこの後の各種プロセスを通して受けるであろう熱処理を模して簡便化した熱処理条件(1150℃/1h + 700℃/5h + 1000℃/8h)を用いた。
その結果、BMDは十分発生していることがわかった。
次に、この熱処理後のウェーハで再度抵抗率を測定した。
その結果、当初測定した値からずれていることが判った。その結果を図3に示す。
固化率の高いほうでは、当初は15Ωcm以上有り、規格内に収まっていたが、熱処理後には規格を割り込んでしまっていることが判った。これはデバイスの動作範囲の抵抗率から外れており、デバイスを作製する際の不良要因となる可能性がある。
今回行った熱処理は、700℃での熱処理が入っており、炭素起因のドナーが発生した可能性が考えられる。今回の熱処理では700℃の後に1000℃の熱処理を行っているため、さほど大きな抵抗率シフトにはなっていないが、昨今のデバイス工程温度の低温化を考慮すると、場合によっては相当量の抵抗率シフトが予想される。
以上のような経験を踏まえ、先ずは抵抗率のシフト量を予想することが大事であると言う考えに至った。
(実験2)
前述のように、炭素起因のドナーによって抵抗率が変化したものと考えられるため、炭素濃度とドナー発生量との関係を調べることにした。そこで、実験1と同じ装置・方法で、炭素濃度の異なるリンドープシリコン単結晶を育成した。
これらのシリコン単結晶からウェーハ状のサンプルを切り出し、ドナーキラー処理を施した後、四探針法にて抵抗率を測定した。また同時にFT−IRを用いて、炭素濃度も測定した。
その後、これらのサンプルウェーハに熱処理(今回も1150℃/1h + 700℃/5h + 1000℃/8hを用いた)を施し、再度四探針法およびFT−IRにより抵抗率および炭素濃度を測定した。
そして熱処理前後の抵抗率の差から熱処理によって発生したドナー量を求めた。これを熱処理前の炭素濃度に対してプロットすると、図4が得られた。
この図4において、発生ドナー量を[C]d、初期炭素濃度を[C]cとすると
[C]d=5.4×10−21([C]c−1.5×10−4([C]c)+3.5×1012
という関係が得られる。この関係から、熱処理条件:(1150℃/1h + 700℃/5h + 1000℃/8h)に対しては、初期の炭素ドープ量から熱処理後のドナー発生量を計算することができる。
更に、熱処理前後の抵抗率差から求めた発生ドナー量を、熱処理前後のFT−IRにより測定した炭素濃度変化量に対してプロットすると、図5が求められる。
図5の関係から発生ドナー量を[C]d、炭素濃度変化量を[C]ccとすると、
[C]d=6.5×10−21([C]cc)−3.6×10−4[C]cc+3.4×1012
という関係が得られる。この関係から、熱処理条件:(1150℃/1h + 700℃/5h + 1000℃/8h)に対しては、熱処理前後の炭素濃度変化量から熱処理後のドナー発生量を計算することができる。
以上のように、デバイス工程で予想される熱処理に対して、予め炭素濃度または熱処理前後の炭素濃度変化量とドナー発生量との関係を求めておけば、デバイス工程後のドナー発生量が予測でき、抵抗率シフト量を計算することができることが判った。
(実験3)
そして実験1、2と全く同じ装置・方法を用い、炭素濃度が4〜10×1016atoms/cc、シリコン単結晶ウェーハの抵抗率が15〜30Ωcm狙いのシリコン単結晶を引上げることにした。但し、今回は熱処理後の抵抗率が15〜30Ωcmとなるように制御した。
まずドープする炭素の量からシリコン単結晶の各位置での炭素濃度を計算し、この計算された炭素濃度からデバイス工程での熱処理後の抵抗率シフト量を計算した。その計算された抵抗率シフト量からリン濃度を調整し、その結果得られる熱処理後の抵抗率を計算したのが図6である。
この計算に基づき、実際にシリコン単結晶を育成した。そのシリコン単結晶から、ウェーハ状サンプルを切り出し、ドナーキラー処理後に四探針法にて抵抗率を測定した。その結果を図7に示した。当然抵抗率シフト量を見込んでいるため、固化率の低い側では30Ωcmを超える値となっていることが判った。
そして、これらのサンプルに熱処理条件:(1150℃/1h + 700℃/5h + 1000℃/8h)の熱処理を施した後、再度抵抗率を測定した。その結果を図7に示した。図7に示したように、抵抗率が狙いの15〜30Ωcmに入っていることが判った。
なお、上記実験では、N型の場合を示したが、P型でも同様にドナーが発生し、抵抗率がシフトすることを確認した。ただしP型の場合は抵抗率が高い方へシフトするので、それを考慮すれば同様に計算することができる。
以下、本発明のシリコン単結晶の育成方法について詳細に説明する。なお、ここでは、抵抗率のシフト量をデバイス工程での熱処理を模擬した模擬熱処理前の炭素濃度や該熱処理前後の炭素濃度変化量とドナー発生量から計算する場合を例に挙げて説明するが、本発明は当然これに限定されない。炭素ドープに伴って発生する抵抗率のシフト量を予め計算し、そのシフト量に応じて抵抗調整用ドーパントのドープ量を調整してシリコン単結晶の育成をするものは本発明の範囲内である。
まず、調査用の予備シリコン単結晶をチョクラルスキー法によって育成する。このとき、予備シリコン単結晶に炭素と抵抗調整用ドーパントをドープする。この炭素と抵抗調整用ドーパントのドープには一般的な手法を用いればよい。
次に、育成した予備シリコン単結晶を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経て予備シリコン単結晶ウェーハを作製する。
そして、予備シリコン単結晶ウェーハの抵抗率及び炭素濃度を測定する。
抵抗率の測定には、一般的な手法によって測定すればよいが、四探針法によって測定すれば、容易に測定することができる。
また、炭素濃度の測定は一般的な手法を用いればよいが、簡易に測定できる等の利点を有するFT−IRによって評価することが望ましい。
その後、デバイス工程での熱処理を模擬した熱処理を行う。
このデバイス工程を模擬した熱処理は、作製したシリコン単結晶から切り出したシリコン単結晶ウェーハ上に作製するデバイスによって異なるため、作製デバイス毎に適宜熱処理条件を選択すればよい。
そして、熱処理後にも予備シリコン単結晶ウェーハの抵抗率・炭素濃度を測定する。
この抵抗率・炭素濃度の測定は、熱処理前に測定した方法と同じ測定方法によって評価する。
そして、熱処理前後の抵抗率の変化量からドナー発生量を求め、該ドナー発生量と炭素濃度の関係から抵抗率シフト量を計算することができる。また、熱処理前後の抵抗率の変化量からドナー発生量を求め、ドナー発生量と炭素濃度変化量から抵抗率シフト量を計算することができる。
このように、炭素濃度とドナー発生量の関係もしくは炭素濃度変化量とドナー発生量の関係を求め、その関係から抵抗率シフト量を計算すると、精度よく抵抗率シフト量を見積もることができる。そしてこのように見積もられたシフト量を基に抵抗調整用ドーパントのドープ量を調整することによって、デバイス工程後に所望の抵抗率を有したシリコン単結晶ウェーハとすることができるシリコン単結晶を育成することができる。
そして上述のような計算方法によって求めた抵抗率のシフト量を基に抵抗調整用ドーパントのドープ量を調整して、チョクラルスキー法によって、炭素及び抵抗調整用ドーパントをドープしてシリコン単結晶を育成する。
ここで、育成したシリコン単結晶を加工して、シリコン単結晶ウェーハとすることができる。
上述のように、本発明の育成方法によって育成したシリコン単結晶は、ドープされた炭素によってデバイス製造工程等における熱処理時にドナーが発生しても、所望の抵抗率を有するものであるため、このようなシリコン単結晶を加工して得られたシリコン単結晶ウェーハも、所望の抵抗率とすることのできるものとなっている。
更に、作製したシリコン単結晶ウェーハの主表面上にエピタキシャル層を形成することができる。
この、エピタキシャル層の形成には一般的な条件を用いることができる。例えば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶ウェーハ上に、1050〜1250℃程度でCVD法により、エピタキシャル成長させればよい。
このようなシリコンエピタキシャルウェーハは、炭素がドープされているため、酸素析出熱処理によって比較的容易にBMDを形成することができる。また、熱処理を行っても抵抗率が所望の値からずれることが抑制されたものであるため、デバイス製造に際して、抵抗率が規格から外れることがほとんどなく、歩留まりよくデバイスを作製することができる。
このように、本発明のシリコン単結晶の育成方法によれば、熱処理によって発生するドナーによって変化する抵抗率のシフト量に相当する量の抵抗調整用ドーパントが調整されてドープされているため、デバイス工程などで熱処理を受けても、抵抗率が所望の値からずれることが抑制されたシリコン単結晶ウェーハを切り出すことのできるシリコン単結晶を育成することができる。また、炭素をドープしてあるため、デバイス熱処理によってBMDをウェーハ中に析出させることができる。そのため、ゲッタリング能力の高いウェーハとすることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
図1に示したような単結晶育成装置に、直径22インチ(550mm)の石英ルツボと、それを支える黒鉛ルツボを装備させて、直径8インチ(200mm)の予備シリコン単結晶を育成した。
この時、予備シリコン単結晶中の炭素濃度が4〜10×1016atoms/cc、抵抗率が15〜30Ωcmとなるように、それぞれ炭素およびP(リン)をドープした。
その後、予備シリコン単結晶の数箇所からウェーハ状のサンプルを切り出し、FT−IRによる炭素濃度測定、四探針測定器による抵抗率測定を行った。この抵抗率測定の前に、650℃でドナーキラー処理を行った。
その後、これらのサンプルウェーハに熱処理(今回も1150℃/1h + 700℃/5h + 1000℃/8hを用いた)を施し、再度四探針法およびFT−IRにより抵抗率および炭素濃度を測定した。
そして熱処理前後の抵抗率差から、熱処理によって発生したドナー量を求めた。これを熱処理前の炭素濃度に対してプロットすると、図4が得られた。
図4の関係から発生ドナー量を[C]d、初期炭素濃度を[C]cとすると
[C]d=5.4×10−21([C]c−1.5×10−4([C]c)+3.5×1012
という関係が得られた。
そして先ほどと全く同じ装置・方法を用い、炭素濃度が4〜10×1016atoms/cc、シリコン単結晶ウェーハの抵抗率が15〜30Ωcm狙いのシリコン単結晶を引上げることにした。但し、今回は熱処理後の抵抗率が15〜30Ωcmとなるようにリンのドープ量を図4から得られた関係式に基づいて制御した。
すなわちドープする炭素の量からシリコン単結晶の各位置での炭素濃度を計算し、この計算された炭素濃度から、デバイス工程での熱処理後の抵抗率シフト量を先に示した式を用いて計算した。その計算された抵抗率シフト量からリン濃度を調整し、その結果得られる熱処理後の抵抗率を計算したのが図6である。
この計算に基づき、実際にシリコン単結晶を育成した。そのシリコン単結晶から、ウェーハ状サンプルを切り出し、ドナーキラー後に四探針法にて抵抗率を測定した結果を図7に示した。当然抵抗率シフト量を見込んでいるため、固化率の低い側では30Ωcmを超える値となっていることが判った。
これらのサンプルに、熱処理条件:(1150℃/1h + 700℃/5h + 1000℃/8h)の熱処理を施した後、再度抵抗率を測定した。その結果を図7に示した。図7に示したように、抵抗率が狙いの15〜30Ωcmに入っていることが判った。
(比較例)
実施例と同様の装置を用い、炭素濃度が4〜10×1016atoms/cc、シリコン単結晶ウェーハの抵抗率が15〜30Ωcm狙いの単結晶を引上げた。
その後、このサンプルシリコン単結晶ウェーハに実施例と同様の熱処理を施し、この熱処理後のウェーハの抵抗率を測定した。
その結果、当初目標とした値からずれていることが判った。その結果を図3に示す。
固化率の高いほうでは、当初は15Ωcm以上有り、規格内に収まっていたが、熱処理後には規格を割り込んでしまっていることが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
シリコン単結晶育成装置の概略図の一例である。 実験1のシリコン単結晶ウェーハで得られた結晶軸方向の炭素濃度分布および抵抗率分布の関係を示したグラフである。 実験1のシリコン単結晶ウェーハの熱処理前後の結晶軸方向の抵抗率分布の関係を示したグラフである。 実験2のシリコン単結晶ウェーハの炭素濃度とドナー発生量との関係を示したグラフである。 実験2の炭素濃度変化量とドナー発生量との関係を示したグラフである。 実験3のシリコン単結晶ウェーハの推定ドナー発生量と熱処理後の予想抵抗率の関係を示したグラフである。 実験3のシリコン単結晶ウェーハの初期抵抗率と熱処理後の抵抗率の関係を示したグラフである。
符号の説明
1…メインチャンバー、 2…引上げチャンバー、 3…単結晶、 4…原料融液、 5…石英ルツボ、 6…黒鉛ルツボ、 7…加熱ヒーター、 8…断熱部材、 9…ガス流出口、 10…ガス導入口、 11…単結晶育成装置。

Claims (7)

  1. シリコン単結晶の育成方法であって、
    チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドーピングしてシリコン単結晶を育成する際に、炭素ドープに伴って発生する抵抗率のシフト量を予め計算し、前記抵抗調整用ドーパントのドープ量を前記シフト分に応じて調整することを特徴とするシリコン単結晶の育成方法。
  2. 前記計算する方法を、チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドープして予備シリコン単結晶を育成し、該予備シリコン単結晶をスライスして予備シリコン単結晶ウェーハに加工した後、該予備ウェーハの抵抗率及び炭素濃度を測定し、その後、該予備ウェーハにデバイス工程での熱処理を模擬した熱処理を行った後に、該熱処理予備ウェーハの抵抗率を測定し、前記熱処理前後の抵抗率の変化量からドナー発生量を求め、該ドナー発生量と前記熱処理前の炭素濃度との関係から、シリコン単結晶ウェーハ中の炭素ドープ量に対する抵抗率シフト量を計算するものとすることを特徴とする請求項1に記載のシリコン単結晶の育成方法。
  3. 前記計算する方法を、チョクラルスキー法によって炭素及び抵抗調整用ドーパントをドープして予備シリコン単結晶を育成し、該予備シリコン単結晶をスライスして予備シリコン単結晶ウェーハに加工した後、該予備ウェーハの抵抗率及び炭素濃度を測定し、その後、該予備ウェーハにデバイス工程での熱処理を模擬した熱処理を行った後に、該熱処理予備ウェーハの抵抗率及び炭素濃度を測定し、前記熱処理前後の該予備ウェーハの炭素濃度変化量と抵抗率の変化量からドナー発生量を求め、前記ドナー発生量と前記炭素濃度変化量との関係から、シリコン単結晶ウェーハ中の炭素ドープ量に対する抵抗率シフト量を計算するものとすることを特徴とする請求項1に記載のシリコン単結晶の育成方法。
  4. 請求項1ないし請求項3のいずれか1項に記載のシリコン単結晶の育成方法によって育成されたシリコン単結晶を、スライスしてシリコン単結晶ウェーハに加工した後、該ウェーハの主表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  5. 請求項1ないし請求項3のいずれか1項に記載の育成方法によって育成されたものであることを特徴とするシリコン単結晶。
  6. 請求項5に記載のシリコン単結晶から切り出されたものであることを特徴とするシリコン単結晶ウェーハ。
  7. 請求項6に記載のシリコン単結晶ウェーハの表面にエピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウェーハ。
JP2008126736A 2008-05-14 2008-05-14 シリコン単結晶の育成方法 Active JP4962406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126736A JP4962406B2 (ja) 2008-05-14 2008-05-14 シリコン単結晶の育成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126736A JP4962406B2 (ja) 2008-05-14 2008-05-14 シリコン単結晶の育成方法

Publications (2)

Publication Number Publication Date
JP2009274901A true JP2009274901A (ja) 2009-11-26
JP4962406B2 JP4962406B2 (ja) 2012-06-27

Family

ID=41440668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126736A Active JP4962406B2 (ja) 2008-05-14 2008-05-14 シリコン単結晶の育成方法

Country Status (1)

Country Link
JP (1) JP4962406B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013142054A (ja) * 2012-01-12 2013-07-22 Shin Etsu Handotai Co Ltd シリコン基板の製造方法
KR20200088285A (ko) 2017-11-21 2020-07-22 신에쯔 한도타이 가부시키가이샤 실리콘 단결정의 육성방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229093A (ja) * 1997-02-17 1998-08-25 Sumitomo Sitix Corp シリコンエピタキシャルウェーハの製造方法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2005142434A (ja) * 2003-11-07 2005-06-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP2007001847A (ja) * 2005-05-25 2007-01-11 Sumco Corp シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229093A (ja) * 1997-02-17 1998-08-25 Sumitomo Sitix Corp シリコンエピタキシャルウェーハの製造方法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2005142434A (ja) * 2003-11-07 2005-06-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP2007001847A (ja) * 2005-05-25 2007-01-11 Sumco Corp シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. KANAMORI AND M. KANAMORI: "Comparison of two kinds of oxygen donors in silicon by resistivity measurements", J. APL. PHYS., vol. 50, no. 12, JPN7011003645, December 1979 (1979-12-01), US, pages 8095 - 8101, XP001283195, ISSN: 0002037786 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013142054A (ja) * 2012-01-12 2013-07-22 Shin Etsu Handotai Co Ltd シリコン基板の製造方法
KR20200088285A (ko) 2017-11-21 2020-07-22 신에쯔 한도타이 가부시키가이샤 실리콘 단결정의 육성방법

Also Published As

Publication number Publication date
JP4962406B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
CN108474137B (zh) 具有均匀的径向氧变化的硅晶片
US9111883B2 (en) Method for evaluating silicon single crystal and method for manufacturing silicon single crystal
KR20130076895A (ko) 실리콘 웨이퍼 및 그 제조방법
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
JP2006054350A5 (ja)
JP2011098883A (ja) エピタキシャルウェハ及びその製造方法
US20190161888A1 (en) Single Crystal Silicon Plate-Shaped Body and Production Method Therefor
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP4962406B2 (ja) シリコン単結晶の育成方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP6447960B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007045682A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP6260485B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6737232B2 (ja) シリコン単結晶の評価方法およびシリコン単結晶の製造方法
TWI671440B (zh) 矽單結晶的製造方法、矽單結晶及矽晶圓

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4962406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250