KR20130076895A - 실리콘 웨이퍼 및 그 제조방법 - Google Patents

실리콘 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20130076895A
KR20130076895A KR1020137013027A KR20137013027A KR20130076895A KR 20130076895 A KR20130076895 A KR 20130076895A KR 1020137013027 A KR1020137013027 A KR 1020137013027A KR 20137013027 A KR20137013027 A KR 20137013027A KR 20130076895 A KR20130076895 A KR 20130076895A
Authority
KR
South Korea
Prior art keywords
wafer
silicon
sec
heat treatment
manufacturing
Prior art date
Application number
KR1020137013027A
Other languages
English (en)
Other versions
KR101422713B1 (ko
Inventor
토시아키 오노
와타루 이토
준 후지세
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009075001A external-priority patent/JP5504667B2/ja
Priority claimed from JP2009074837A external-priority patent/JP2010228925A/ja
Priority claimed from JP2009074836A external-priority patent/JP5504664B2/ja
Priority claimed from JP2009098262A external-priority patent/JP5613994B2/ja
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20130076895A publication Critical patent/KR20130076895A/ko
Application granted granted Critical
Publication of KR101422713B1 publication Critical patent/KR101422713B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 급속 온도상승/하강 열처리에 제공하였을 경우에도, 원인이 되는 산소석출을 저감시켜 웨이퍼의 변형 발생을 방지할 수 있는 동시에, 웨이퍼 강도 저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생하는 슬립의 신장도 방지할 수 있는 실리콘 웨이퍼가 제공가능한 실리콘 웨이퍼의 제조방법에 관한 것이다.

Description

실리콘 웨이퍼 및 그 제조방법{SILICON WAFER AND METHOD FOR MANUFACTURING SAME}
본 발명은, 실리콘 웨이퍼 및 그 제조방법에 관한 것이며, 특히, 높은 내부응력이 발생하는 열처리에 제공되는 실리콘 웨이퍼의 휨 등의 변형 발생을 방지하는 데 이용하기에 적합한 기술에 관한 것이다.
본원은, 2009년 3월 25일에 일본에 출원된 일본 특허출원 제2009-074836호, 일본 특허출원 제2009-074837호 및 일본 특허출원 제2009-075001호, 그리고 2009년 4월 14일에 일본에 출원된 일본 특허출원 제2009-098262호에 근거하여 우선권을 주장하며 그 내용을 여기에 원용한다.
디바이스 프로세스의 열 프로세스에서는, 저온처리, 고온처리가 다수 이용되기 때문에, 에피택셜 웨이퍼를 이용했을 경우에도, 기판 웨이퍼에 산소석출물의 형성이 일어난다. 종래, 이러한 산소석출물은, 프로세스중에 발생할 가능성이 있는 금속불순물의 포획(게터링)에 유효하여, 산소석출물 형성이 기대되어 왔다.
그런데, 최근의 디바이스 제조 프로세스에서는 급속 온도상승/하강 열처리공정이 많이 이용되어 오고 있어, 디바이스 프로세스중의 열처리에 있어서의 응력 부하가 증대되고 있다. 특히, 디바이스의 고집적화에 따라, 급속 온도상승/하강 열처리공정이 보다 한층 단시간화되며, 급속 온도상승/하강 열처리공정중의 최고온도가 고온화되는 경향이 있다. 45nm 노드(hp65)부터는 FLA(flash lamp annealing), LSA(Laser Spike Anneal), LTP(laser thermal process), Spike-RTA(Rapid Thermal Annealing)이라 불리는 어닐공정이 이용되는 경우가 있다.
이 중, FLA 열처리에서는 웨이퍼의 온도를 400℃~600℃의 초기 온도로 상승시켜 두고, Xe 램프 등의 단파장의 광을 이용해 웨이퍼 전면(全面)에 광을 조사하여, 웨이퍼의 극표층만을 1100℃ 이상 실리콘 융점부근까지 급속으로 가열·냉각한다. 또한, 열처리시간은 μ(마이크로)초에서 밀리 초의 단위(오더)이다.
FLA 열처리에 관한 기술은 이하의 특허문헌 1 및 2에 개시되어 있다.
특허문헌 1 : 일본 특허공표 제2008-515200호 공보 특허문헌 2 : 일본 특허공개 제2008-98640호 공보
이러한 FLA 열처리에서는 웨이퍼 표면과 이면에 수백 ℃의 온도차가 생기기 때문에, 이전부터 행해져 온 RTA에 비해 매우 높은 응력이 부하되는 경우가 있다. 구체적으로는, 20MPa를 초과하는 열응력이 부분적으로 발생할 가능성이 있다.
또한, FLA 열처리 등의 급속 온도상승/하강 열처리공정에서는, 산소석출물이 형성될 때, 석출물의 사이즈에 편차가 생기며, 사이즈가 큰 석출물에서 전위(슬립)가 발생한다. 이러한 전위로 인해, 웨이퍼가 국소적으로 휘는 문제가 생기는 경우가 있다. 웨이퍼가 휘면, 디바이스 프로세스에 있어서 노광할 때 바탕 패턴과의 중첩시에 어긋남이 발생하기 때문에, 디바이스 생산율을 저하시키게 된다. 또한, 이와 같이 국소적인 휨이 일어난 웨이퍼의 형상을 원래 상태로 되돌리는 것은 불가능하다.
한편, 디바이스 프로세스에 있어서 보우트(boat) 흠집·반송 흠집을 완전히 억제하는 것은 불가능하다. 상술한 바와 같은 웨이퍼 변형을 발생시키는 전위(슬립)는 이러한 보우트 흠집·반송 흠집에 의해서도 발생한다. 이러한 슬립의 신장은, 웨이퍼의 산소 농도·붕소 농도가 높은 경우에 억제가능하다.
그러나, 산소 농도의 증대, 붕소 농도의 증대는 동시에, 상기 산소석출물의 형성을 촉진하는 효과가 있다. 따라서, 산소석출물의 형성으로 인한 웨이퍼의 변형·휨의 발생을 억제하면서 동시에, 프로세스에 기인하는 슬립의 발생을 억제시키는 것은 어려운 일이었다.
더욱이, 디바이스 프로세스중에 산소석출물의 형성이 진행됨에 따라, 웨이퍼 내부의 산소가 소비되어 격자간 산소가 감소된다. 이 경우, 발생된 전위의 신장을 더욱 억제할 수 없게 되어, 웨이퍼 강도가 더욱 저하되는 경우가 생각된다. 게다가, 특허문헌 2의 [0042] 단락에 기재된 바와 같이, 불순물의 확산을 억제하기 위해서라는 등의 이유로, FLA보다 나중의 공정에서는 700℃ 이상의 열처리를 하지 않는 등, 디바이스 제조공정에서는 처리 조건에 있어서의 제약이 많다. 따라서, 디바이스 제조 전의 실리콘 웨이퍼에 있어서, 슬립 발생 등의 문제를 해결하고자 하는 요구가 있었다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로서, 급속 온도상승/하강 열처리공정에 제공했을 경우에도, 원인이 되는 산소석출을 저감시켜 웨이퍼의 변형 발생을 방지할 수 있는 동시에, 웨이퍼 강도 저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생되는 슬립의 신장도 방지할 수 있는 웨이퍼와 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 디바이스 프로세스에 있어서의 국소적인 웨이퍼 변형을 방지하기 위하여, 디바이스 프로세스중에 석출물의 형성이 일어나지 않으며, 슬립에 대한 내성이 뛰어난 에피택셜 웨이퍼와 그 제조방법을 제공할 수 있도록 하는 데에 있다.
본 발명의 다른 목적은, 디바이스 프로세스에 있어서의 국소적인 웨이퍼 변형을 방지하기 위하여, 웨이퍼 외주부에서, 디바이스 프로세스중에 산소석출물의 형성이 일어나지 않는, 슬립에 대한 내성이 뛰어난 실리콘 웨이퍼와 그 제조방법을 제공하는 데에 있다.
본 발명의 다른 목적은, 고온에 의한 DZ 어닐 처리를 실시하여도 벌크 중에 있어서의 산소석출물의 형성이 없으며, 더욱이 디바이스 프로세스중에 있어서의 산소석출물의 형성도 억제하여, 디바이스 프로세스에서의 국소적인 웨이퍼 변형을 방지하면서, 더욱이, 디바이스 프로세스중에 산소석출물의 형성이 일어나지 않으며, 슬립(slip)에 대한 내성이 뛰어난 실리콘 웨이퍼와 그 제조방법을 제공하는 데에 있다.
본 발명의 다른 목적은, 특히 웨이퍼 외주부에서의 디바이스 프로세스에 있어서의 국소적인 웨이퍼 변형을 방지하므로, 웨이퍼 외주부에서 디바이스 프로세스중에 산소석출물의 형성이 일어나지 않는, 슬립에 대한 내성이 뛰어난 실리콘 웨이퍼와 그 제조방법을 제공하는 데에 있다.
FLA, Spike-RTA 등 급속 온도상승/하강 열처리공정에 있어서는, 처리온도(피크 온도)가 높고, 지극히 단시간 동안에 온도의 상승·하강이 실행되기 때문에, 웨이퍼에 가해지는 응력이 커지며, 산소석출시에 신장되는 슬립으로 인해 웨이퍼에 휨 등의 변형이 발생한다. 이에 본 발명자들은, 급속 온도상승/하강 열처리공정을 견뎌낼 수 있는 웨이퍼를 제공하는 수단을 탐구하였다. 우선, 종래와 같은 조건이 엄격하지 않은 열처리시에, 웨이퍼 변형을 방지하기 위한 수단으로서 이용되어 온 웨이퍼 내의 산소석출물에 의해 슬립의 신장을 방지하는 것은, 급속 온도상승/하강 열처리공정의 온도조건이 지나치게 엄격하기 때문에, 반대로 산소석출물에서 슬립의 신장이 발생하여, 웨이퍼 변형의 원인이 되기 때문에, 효과가 없음을 알 수 있었다. 또한, FLA, Spike-RTA에 있어서는, 열처리에 제공되는 웨이퍼 종류의 차이에 따라 웨이퍼중에 있어서의 응력(stress)의 발생 상태가 다르기 때문에, 이러한 웨이퍼 종류에 대응하는 변형 방지 대책이 필요함을 알 수 있었다.
급속 온도상승/하강 열처리공정의 일례로서, 45nm노드(hp65), MOS FET의 어닐공정이 있으며, 여기서는, 종전의 RTA에 비해 보다 고온이면서 단시간에 어닐이 실행된다. 도 3에 나타낸 바와 같이, 부호 Mos로 표시되는 MOS FET에는, 소스(Ms), 드레인(Md)에 인접하여, 기판표면으로부터의 깊이(접합 깊이 : Xi)가 20nm 정도로 얕은 불순물 확산영역인 매우 얕은 접합(Mex)이 형성된다. 상기 매우 얕은 접합(Mex)에 있어서, 도 4에 나타내는 바와 같은 박스형상의 불순물 프로파일, 즉, 매우 얕은 접합(Mex) 영역 내에 있어서의 불순물 농도의 균일성과 경계에서의 급준한 변화상태의 실현이 필요하기 때문에, 급속 온도상승/하강 열처리공정이 수행된다. 급속 온도상승/하강 열처리공정에 따르면, 높은 가열 온도로 주입한 불순물을 충분히 활성화하여 저항을 낮추고, 더불어, 짧은 가열 시간으로 불순물의 불필요한 확산을 억제하는 동시에 활성화된 불순물의 실활(deactination)을 피할 수가 있다.
이와 같이, 45nm노드(hp65)에서 요구되는 20nm을 밑도는 접합 깊이(Xi)를 실현하기 위하여, FLA나 LSA 등이 수행된다. FLA에서는, 웨이퍼를 400℃ 이상 600℃ 이하의 초기 온도로 온도를 상승시켜 두고, Xe 플래시 램프 등의 단파장의 광을 이용하여 웨이퍼 전면에 광 조사함으로써, 밀리 초 단위의 열처리시간으로 웨이퍼의 극표층만을 900℃~1350℃ 정도까지 급속가열·급속냉각한다. LSA에서는, 웨이퍼의 온도를 핫 플레이트 상에서 400℃~600℃의 초기 온도로 상승시켜 두고, 그 후, 연속 발진 레이저를 조사하여 웨이퍼를 스폿 주사함으로써, 열처리시간이 μ초에서 밀리 초가 되도록 1100℃ 이상 실리콘 융점 부근까지 급속으로 가열·냉각한다.
FLA, LSA에 있어서는, 도 3에서 Mex로 표시되는 매우 얕은 접합 영역의 불순물 농도 분포특성의 유지, 접합 리크의 저감, 게이트·리크의 억제, 소스·드레인의 기생저항의 저감, 게이트의 공핍화 억제를 실현할 수 있는 처리조건이 선택된다.
상기와 같은 조건에서 수행된 FLA 등에 있어서는, 열처리시에 웨이퍼에서 발생하는 내부 응력이 50~150MPa의 수준에 달하는 경우가 있다. 본 발명에 있어서의 급속 온도상승/하강 열처리공정은, 상기 FLA로 한정되는 것은 아니며, 발생하는 내부 응력이 20MPa를 초과하는 조건이 엄격한 열처리를 모두 대상으로 삼는 것이다.
FLA나, 급속 온도상승/하강 열처리공정으로서의 Spike-RTA에 있어서는, 온도조건이 높고, 온도의 상승속도/하강속도가 크기 때문에, 상기한 바와 같이 커다란 열응력이 발생한다. 상기 커다란 열응력에 의해 사이즈가 큰 산소석출물에서 슬립 전위가 발생한다.
그 결과, 오버레이 에러(Overlay Error), 즉, 디바이스 제조에 있어서의 급속 온도상승/하강 열처리공정의 전후에 수행되는 포토리소그래피 공정에서 패턴의 중첩이 어긋나게 되는 경우가 발생한다.
일례로서, IC, LSI 등의 제조에서 볼 수 있듯이 실리콘 웨이퍼에 패턴을 노광할 경우에는, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22)상에 진공흡착에 의해 보유하여 고정시키고, 포토마스크(23)를 작업 스테이지(22)보다 상방의 마스크 홀더(24)에 보유하여 고정시키며, 작업 스테이지(22)를 상승시켜 박판형상의 웨이퍼(21)를 포토마스크(23)에 밀착시키고, 그 후 노광을 수행한다. 웨이퍼(21)의 표면에는 미리 포토레지스트막(도시생략)이 형성되어 있으며, 상기 포토레지스트막에 대해 노광이 실행되어 포토마스크(23)의 패턴이 형성된다.
도 6에 있어서는, 웨이퍼 상에서 급속 온도상승/하강 열처리공정의 전(前)공정에서 형성한 패턴에 대하여, 급속 온도상승/하강 열처리공정의 후공정에서 형성하고자 하는 패턴을 중첩시켰을 때 발생된 수평방향의 변화량이 웨이퍼 각 점에 있어서의 화살표의 길이로 나타내어져 있다. 노광시에는 웨이퍼가 스테이지 상에 진공흡착되지만, 이러한 흡착되는 웨이퍼에 휨 등의 변형이 있으면, 흡착시에 휨 등의 변형이 교정된 상태에서 스테이지에 웨이퍼가 고정되기 때문에, 웨이퍼의 교정된 변형분만큼 전공정에서 웨이퍼 상에 형성된 패턴이 변형(수평이동)되어, 본래 있어야 할 위치로부터 어긋남에 따라 오버레이 에러가 생기는 것으로 생각된다.
이러한 웨이퍼의 휨 등의 변형은, 사이즈가 큰 석출물에서 발생된 슬립 전위에 의해 생기는 것으로 생각된다. 휨 등의 변형에 의해, 일정 이상의 변형이 생겼을 경우에는, 그 변형은 교정할 수 없어 해당 웨이퍼는 폐기된다. 다시 말해, 웨이퍼의 변형으로 인해, 디바이스 수율이 현저히 저하되는 동시에, 전체로서의 디바이스 제조 가격이 대폭 증대된다.
본 발명자들의 지견(知見)으로서, 이러한 오버레이 에러(overlay error)는, 발생되는 BMD(산소석출물)의 밀도에 의해 거의 예측할 수 있다. 도 7에 나타낸 바와 같이, 발생되는 BMD 밀도가 5×104개/㎠를 초과하는 정도로 급격한 변형이 발생하며, 최대 어긋남량이 허용 기준값인 10nm을 초과한다. 도면에 나타낸 최대 어긋남량의 증대는, 슬립 발생량의 증대에 기인하는 것으로 생각된다.
또한, 종래, 웨이퍼에는 산소석출물에 의해 게터링 능력이 부여되어 왔는데, 실제로 게터링이 필요해지는 빈도, 즉, 중금속오염이 발생하는 빈도는, 현상태의 디바이스 제조공정에서는 매우 낮다. 이는, 게터링을 필요로 하는 직경 200㎜의 웨이퍼가 주로 사용된 제조 라인 및 상기 라인이 설치된 환경에서의 청정도(이물이 존재하지 않는 비율)에 대하여, 현재의 직경 300㎜의 웨이퍼의 청정도, 또는 직경 450㎜의 웨이퍼의 청정도가 매우 향상되었기 때문이다. 따라서, 발생확률이 낮은 오염에 대한 대책인 게터링 능력의 부여에 비해, 디바이스 수율에 직접적으로 영향을 미치는 오버레이 에러에 대한 대책을 선택할 수 있다. 이에, 본 발명자들은, BMD를 저감시키는 것을 선택했다.
또한, FLA나, 급속 온도상승/하강 열처리공정으로서의 Spike-RTA에 있어서는, 링형상의 서셉터가 웨이퍼의 에지 부분에만 접촉하도록 하여 웨이퍼를 지지한 상태에서 열처리가 수행된다. 이 때문에, <4,0,0> 방향에 있어서의 반사광에 의한 X선 토포그래피로 관측했을 때, 도 8에 나타내는 바와 같이 지지되어 있는 웨이퍼 에지 부분에 슬립 전위가 발생한다.
상기 슬립 전위는 지지 부분 부근, 즉, 웨이퍼 에지 부분만으로, 디바이스 부분에 미치지 않는 주변 가장자리부로부터 3㎜ 정도이면, 디바이스 부분 그 자체에 영향이 없는 것으로 생각된다. 그러나, 결과적으로, 이러한 슬립으로 인해 웨이퍼의 균열이 발생하는 등, 웨이퍼 자체의 강도를 저하시켜 디바이스 수율이 저하되는 원인이 된다. 종래는 산소석출물에 의한 슬립 신장의 억제가 가능했다. 그러나, 슬립 신장의 억제 효과가 있는 산소석출물이 웨이퍼 내에 있으면, 급속 온도상승/하강 열처리공정에서, 웨이퍼 변형으로 인한 오버레이 에러를 발생시키기 때문에, 상기 수법 이외의 대책이 바람직하다.
구체적으로는, 커다란 응력이 발생하는 디바이스 공정에 제공하기 전에, 웨이퍼 내부의 산소석출을 억제하도록, 잉곳 인상(引上) 시에 있어서의 산소농도와, 인상 시에 첨가하는 도펀트 농도와, 석출핵을 용해하는 RTA 처리의 조건을 설정한다. 본 발명자들은, 후술하는 실시예와 같이, 이들 조건을 적절히 설정함으로써, 급속 온도상승/하강 열처리공정에 의해 웨이퍼에 발생되는 변형의 원인이 되는 슬립이 억제되는 상태를 실현할 수 있음을 발견하였다. 더욱이, 본 발명자들은, 이들 조건을 적절히 설정함으로써, 급속 온도상승/하강 열처리공정 이외의 처리에서 문제가 되는 보우트 흠집·반송 흠집으로 인해 발생되는 슬립의 신장도 방지할 수 있는 상태가 실현가능함을 발견하였다.
<제 1 양태>
[A1] 본 발명의 제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 에피택셜 실리콘 웨이퍼의 제조방법으로서,
저항치가 0.02Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)가, 14.0×1017~22×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
상기 석출 용해의 열처리공정을, 에피택셜공정의 전 또는 후에 수행하는 것을 특징으로 한다.
[A2] 본 발명의 제 1 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
질소가 1×1013~5×1014atoms/㎤ 도핑된 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
상기 에피택셜공정 후에, 처리온도 1200℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 갖는다.
[A3] 본 발명의 제 1 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 11.0×1017~3×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정을 갖는다.
[A4] 본 발명의 제 1 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 11.0×1017~18×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
상기 에피택셜공정 전에, 처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 갖는다.
[A5] 상기 [A1]~[A4] 중 어느 하나에 기재된 석출 용해의 열처리공정에 있어서, 처리 분위기를 질소를 포함하지 않는 비산화성 가스 분위기로 하는 수단을 채용할 수도 있다.
[A6] 상기 [A1]~[A4] 중 어느 하나에 기재된 석출 용해의 열처리공정에 있어서, 처리 분위기를 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기로 하는 수단을 채용할 수도 있다.
[A7] 상기 [A1]~[A4] 중 어느 하나에 기재된 석출 용해의 열처리공정에 있어서, 처리 분위기를 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기로 하고, 온도하강속도를 50℃/sec~20℃/sec의 범위로 하는 수단을 채용할 수도 있다.
[A8] 본 발명의 실리콘 에피택셜 웨이퍼는, [A1]~[A7] 중 어느 하나에 기재된 실리콘 에피택셜 웨이퍼의 제조방법에 의해 제조된다.
(고(高)산소 p-웨이퍼에 Epi 전 또는 후에 RTA 처리)
본 발명의 제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며 온도의 상승/하강률이 150℃/sec 이상인 조건의 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 에피택셜 실리콘 웨이퍼의 제조방법으로서,
저항치가 0.02Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 14.0×1017~22×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
상기 에피택셜공정의 전 또는 후에 있어서, 처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 갖는다.
*본 발명의 제 1 양태의 에피택셜 실리콘 웨이퍼의 제조방법에 따르면, 단결정 실리콘 인상시의 설정에서, 고 산소농도로 하고 또한, 슬립의 신장을 억제하는 효과를 갖는 붕소 농도를 비교적 작게 한 p-웨이퍼에 있어서, 석출 용해의 열처리공정에 의해, 웨이퍼 변형의 원인이 되는 산소석출핵을 용해할 수 있다. 따라서, 본 발명의 제 1 양태의 제조방법을 통해 얻어진 실리콘 웨이퍼를, 종래의 RTA처리에 비해 조건이 엄격하고, 최고온도의 범위가 1050℃~실리콘 융점의 범위, 온도의 상승/하강률이 150℃/sec~10000℃/sec, 500℃/sec~3000℃/sec, 1000℃~2000℃/sec이며, 실리콘 웨이퍼에서 생기는 최대응력이 20MPa를 초과하는 등의 엄격한 조건의 디바이스 제조 프로세스의 급속 온도상승/하강 열처리에 제공했을 경우에도, 웨이퍼의 변형을 방지할 수 있다. 동시에, 본 발명의 제 1 양태의 제조방법에 따르면, 웨이퍼 강도저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생하는 슬립의 신장도 방지할 수 있는 실리콘 웨이퍼를 제공가능하게 할 수 있다.
본 발명자들은, 실리콘 웨이퍼의 제조공정에 있어서, 웨이퍼의 변형 발생을 방지하는 동시에 슬립 발생을 방지할 수 있는 대책을 발견하였다.
또한, 본 발명의 제 1 양태에 있어서, 에피택셜공정에 있어서의 처리온도는, 석출 용해의 열처리공정에 있어서의 처리온도보다 낮으면 되고, 일반적인 조건(예컨대 1000℃ 이상 1100℃ 이하)으로 하는 것이 가능하다. 또한, 온도하강속도란, 석출을 용해하기 위해 기여도가 큰 적어도 최고온도(예컨대 1050℃ 이상 1400℃ 이하의 범위)로부터 700℃까지의 범위에 있어서의 냉각 속도를 의미하는 것이다. 또 에피택셜층에 있어서의 붕소 등 도펀트의 농도는 형성되는 디바이스의 규격에 의해 설정되는데, 본 발명의 슬립이나 변형에 대한 기여도가 작기 때문에, 어떠한 도펀트 농도의 에피택셜층도 적용가능하다.
(N-도핑 고온 RTA)
본 발명의 제 1 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
질소가 1×1013~5×1014atoms/㎤ 도핑된 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
상기 에피택셜공정 후에, 처리온도 1200℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 갖는다. 본 발명의 제 1 양태의 에피택셜 실리콘 웨이퍼의 제조방법에 따르면, 산소석출물을 형성하기 쉬운 질소가 도핑된 p-웨이퍼에 있어서도, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 실현가능하도록 할 수가 있다.
(저(低)산소 p/p+, p/p++ 웨이퍼)
본 발명의 제 1 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 11.0×1017~3×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정을 갖는다. 본 발명의 제 1 양태의 에피택셜 실리콘 웨이퍼의 제조방법에 따르면, 인상시의 설정으로 저산소농도로 하고, 또한, 슬립 신장의 억제 효과를 갖는 붕소 농도가 비교적 큰 p+웨이퍼 또는 p++웨이퍼에 있어서도, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 실현가능하도록 할 수가 있다.
본 발명의 제 1 양태에서는, 실리콘 웨이퍼가 슬라이스되는 실리콘 단결정(실리콘 잉곳)을, CZ(초크랄스키)법으로 육성할 때, 상기 실리콘 웨이퍼의 산소농도의 범위로, 실리콘 단결정의 산소농도를 설정할 경우에는, 실리콘 융액에 대한 자기장의 인가, 도가니·결정 회전수의 제어 등으로 대응할 수 있다. 그러나, 통상의 CZ법으로는 격자간 산소농도를 4×1017atoms/㎤ 이하로 하기가 어려운 경우가 있다. 따라서, 저산소인 경우에는 실리콘 융액에 자기장을 인가하여 단결정을 육성하는 MCZ법(Magnetic CZ법)에 의해, 격자간 산소농도를 4×1017atoms/㎤ 이하로 하면 좋다. 또한, 석영도가니 및 인상하는 단결정의 회전속도를 저속으로 하여도 격자간 산소농도의 저감이 도모된다.
실질적으로는, 석영 도가니의 회전수를 R1(rpm), 결정 회전수를 R2(rpm)로 할 때, R1 : 0.1 이상 2 이하, R2 : 1 이상 7 이하의 범위로서,
R1 : 0.5 이상 0.7 이하인 경우, R2 < 7-5(R1-0.5)을 만족하고,
R1 : 0.7 이상 1 이하인 경우, R2 < 6을 만족하며,
R1 : 1 이상 2 이하인 경우, R2 < 6-4(R1-1)을 만족하는 범위로 설정할 수 있다.
이 경우, 단결정중의 격자간 산소농도를 4.0×1017atoms/㎤ 이하로 하여 산소농도가 낮은 실리콘 단결정을 육성할 수 있다.
더욱이, 석영도가니의 회전수(R1)(rpm)와 결정 회전수(R2)(rpm)를 R1 : 0.1 이상 2 이하, R2 : 1 이상 7 이하의 범위로서,
단, R1 : 0.3 이상, 0.5 이하인 경우, R2 < 7-5(R1-0.3)을 만족하고,
R1 : 0.5 이상 0.7 이하인 경우, R2 < 6을 만족하며,
R1 : 0.7 이상 1 이하인 경우, R2 < 6-3.4(R1-0.7)을 만족하는 범위로 설정하면 된다.
이 경우, 단결정중의 격자간 산소농도를 3.5×1017atoms/㎤ 이하로 하여, 저산소농도의 실리콘 단결정을 제공할 수 있다.
또한, 본 발명의 제 1 양태에서, 실리콘 융액에 인가하는 자기장은 수평 자기장이나 커스프 자기장(cusped magnetic field) 등을 이용할 수 있다. 예컨대 수평 자기장의 강도로서는, 3000~5000G(0.3T~0.5T)으로 할 수 있다. 자기장 강도가 상기 범위 이하이면 실리콘 융액의 대류억제효과가 충분하지 않아 고액 계면의 형상을 바람직한 형상으로 할 수 없는 동시에, 산소농도를 충분히 저하시킬 수 없어 바람직하지 않다. 또한, 상기 범위 이상으로 자기장 강도를 높이면, 대류가 지나치게 억제되어, 고온의 실리콘 융액이 석영도가니 내표면의 열화를 진행시킴에 따라, 결정의 무전위화율이 저하되므로 바람직하지 않다.
또한, 본 발명에서는, 자기장 중심위치와 결정인상시의 융액표면위치의 관계를 바람직하게는 -75㎜~+50㎜로 하고, 보다 바람직하게는 -20~+45㎜로 한다. 여기서 자기장 중심위치란, 수평 자기장에 있어서는 자기장 발생 코일의 중심이 위치하는 높이 위치를 의미한다. -75㎜란, 자기장 중심위치가 융액 액면으로부터 하방 75㎜인 것을 뜻한다. +50㎜란, 자기장 중심위치가 융액 액면으로부터 상방 50㎜인 것을 뜻한다.
또한, CZ법 또는 MCZ법에 의한 인상에 있어서 실리콘 융액의 대류를 억제하여 석영도가니의 용해량을 줄이는 동시에, 합성 석영도가니를 사용하여, 석영도가니 내의 불순물농도를 저감시킴으로써, 보다 FZ결정에 가까운 품질의 CZ결정을 육성할 수가 있다.
여기서, 합성 석영도가니란, 적어도 원료 융액에 접촉하는 내표면이 이하와 같은 합성 석영으로 형성된 것을 의미한다.
합성 석영은, 화학적으로 합성·제조한 원료이며, 합성 석영 유리분(粉)은 비정질이다. 합성 석영의 원료는 기체 또는 액체이기 때문에, 용이하게 정제할 수 있으며 합성 석영분은 천연 석영분보다 고순도로 할 수 있다. 합성 석영 유리 원료에는, 사염화탄소 등의 기체의 원료와, 규소 알콕시드와 같은 액체의 원료가 있다. 합성 석영분 유리에서는, 모든 불순물을 0.1ppm 이하로 하는 것이 가능하다.
합성 석영 유리분을 용융하여 얻어진 유리에서는, 광 투과율을 측정하면, 파장 200nm 정도까지의 자외선이 양호하게 투과된다. 즉 이 유리는, 자외선 광학용도로 이용되는 사염화탄소를 원료로 한 합성 석영 유리에 가까운 특성을 갖는 것으로 생각된다.
합성 석영 유리분을 용융하여 얻어진 유리에서는, 파장 245nm의 자외선으로 여기하여 얻어지는 형광 스펙트럼을 측정하면, 천연 석영분의 용융품과 같은 형광 피크는 보이지 않는다.
함유하는 불순물농도, 실란올(silanol)량, 광투과율 또는 파장 245nm의 자외선으로 여기하여 얻어지는 형광 스펙트럼 등을 측정함으로써, 유리 재료가 천연석영이었는지 합성 석영이었는지를 판별할 수 있다.
또한, 본 발명의 제 1 양태에서는, 실리콘 융액 표면의 가스흐름상태를 제어하기 위하여, 로(爐)의 내부압력이 10torr(1.3kPa) 이상, 바람직하게는 30torr 이상 200torr 이하(4.0~27kPa), 더욱 바람직하게는, 30torr 이상 70torr 이하(4.0~9.3kPa)인 것이 바람직하다. 로 내부의 압력이 증대되면 Ar 등의 불활성 가스의 융액상에서의 유속이 저하됨에 따라, 융액으로부터 증발된 SiO 등의 반응물 가스가 배기되기 어려워져, 결정중의 산소농도가 높아진다. 또한, SiO가 배기되지 않고, 로 내부의 융액 상부의 1100℃ 정도 또는 보다 저온인 부분에 응집됨에 따라 먼지를 발생시킨다. 그리고 이러한 먼지가 융액에 낙하함에 따라 결정의 유전위화를 일으킨다. 로 내부압력의 상한은, 이러한 경우들을 방지하기 위하여 상기의 상한치의 압력을 규정하였다.
또한, 본 발명의 제 1 양태에서는, CZ로 내부에 공급하는 분위기 가스 유량을 100~200리터/min 이상으로 하고 CZ로 내부의 압력을 6700pa 이하로 하여, 용융액 표면으로부터 증발되는 SiO를 효과적으로 장치 밖으로 배출시키는 동시에, 용융액 표면을 떠도는 이물도 도가니 벽으로 쫓아, 결정중의 산소농도가 높아지는 것을 방지할 수가 있다.
(고산소 p+, p++웨이퍼에 Epi전, RTA 처리 후)
본 발명의 제 1 양태의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)가, 11.0×1017~18×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
상기 에피택셜공정 전에, 처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위로 하는 석출 용해의 열처리공정을 갖는다. 본 발명의 제 1 양태의 에피택셜 실리콘 웨이퍼의 제조방법에 따르면, 인상시의 설정에 의해 고산소 농도가 되고, 또한, 산소석출 증대효과를 갖는 붕소 농도가 비교적 큰 p+웨이퍼 또는 p++웨이퍼에 있어서도, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 할 수 있다.
본 발명의 제 1 양태의 상기 석출 용해의 열처리공정에 있어서,
처리 분위기를, 질소를 포함하지 않는 비산화성 가스 분위기, 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기, 및 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기 중 어느 하나로 하고, 온도하강속도를 50℃/sec~20℃/sec의 범위로 하는 수단을 채용한다. 이와 같이, 공공(空孔) 주입 가스인 질소를 포함하지 않는 분위기로 처리함으로써, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 할 수가 있다. 더욱이, 이에 추가하여 상기한 수단 중에서는 비교적 높은 산소농도일 경우에는 온도하강속도를 크게 함으로써, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 할 수가 있다. 한편, 혼합 분위기의 경우, 산소 가스의 함유 상한치는 10%로 한다.
본 발명의 제 1 양태의 실리콘 에피택셜 웨이퍼는, 상기 중 어느 하나에 기재된 실리콘 에피택셜 웨이퍼의 제조방법에 의해 제조되어 있기 때문에, 도 6에 나타내는 오버레이 에러의 원인이 되는 웨이퍼의 휨 등의 변형 발생과, 도 5에 나타내는 바와 같은 지지되어 있는 웨이퍼 에지 부분의 슬립 전위 발생을 동시에 방지가능하다.
<제 2 양태>
[B1] 본 발명의 제 2 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부(直胴部)를 그로운-인(Grown-in) 결함이 존재하지 않는 무결함영역으로서 육성하는, 실리콘 단결정 인상공정과,
슬라이스된 웨이퍼를 경면가공하는 경면처리공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
상기 석출 용해의 열처리공정을, 경면처리공정의 전 또는 후에 수행함으로써 상기 과제를 해결하였다.
[B2] 본 발명의 제 2 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 그로운-인 결함이 존재하지 않는 무결함영역 및 OSF영역을 포함하도록 하여 육성하는, 실리콘 단결정 인상공정과,
슬라이스된 웨이퍼를 경면가공하는 경면처리공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
상기 석출 용해의 열처리공정을, 경면처리공정의 전 또는 후에 수행함으로써 상기 과제를 해결하였다.
[B3] [B1] 또는 [B2]에 기재된 본 발명의 제 2 양태의 실리콘 웨이퍼의 제조방법에서는, 상기 석출 용해의 열처리공정에 있어서, 처리 분위기로서 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기를 이용하면 된다.
[B4] [B1] ~[B3] 중 어느 하나에 기재된 본 발명의 제 2 양태의 실리콘 웨이퍼의 제조방법에서는, 상기 인상공정에 있어서, 초기 산소농도(Oi)를 12.0×1017~20×1017atoms/㎤(Old-ASTM)로 설정할 수 있다.
[B5] 본 발명의 제 2 양태의 실리콘 웨이퍼는, [B1]~[B4] 중 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된다.
본 발명의 제 2 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 그로운-인 결함이 존재하지 않는 무결함영역으로서 육성하는 실리콘 단결정 인상공정과,
슬라이스된 웨이퍼를 경면가공하는 경면처리공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
상기 석출 용해의 열처리공정을, 경면처리공정의 전 또는 후에 수행한다.
*본 발명의 제 2 양태의 실리콘 웨이퍼의 제조방법에 따르면, 단결정 실리콘 인상 시에, 그로운-인 무결함이며, 더욱이, 석출 용해의 열처리공정에 의해, 변형 원인이 되는 산소석출핵을 용해한다. 따라서, 종래의 RTA 처리에 비해 조건이 엄격하고, 최고온도의 범위가 1050℃~실리콘 융점의 범위, 온도의 상승/하강률이 150℃/sec~10000℃/sec, 500℃/sec~3000℃/sec, 1000℃~2000℃/sec으로 하고, 실리콘 웨이퍼에서 생기는 최대응력이 20MPa를 초과하는 등의 매우 엄격한 조건의 디바이스 제조 프로세스의 급속 온도상승/하강 열처리에 제공했을 경우에도, 웨이퍼의 변형을 방지할 수 있다. 동시에, 웨이퍼 강도저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생하는 슬립의 신장도 방지할 수 있는 실리콘 웨이퍼를 제공가능하도록 할 수가 있다.
본 발명자들은, 실리콘 웨이퍼의 제조공정에 있어서, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 하는 대책으로서, 초크랄스키법에 의해 육성될 때 설정해야 할 조건을 발견하였다.
본 발명의 제 2 양태의 실리콘 웨이퍼의 제조방법에 있어서는, 실리콘 단결정을 초크랄스키법에 의해 육성할 때, 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 인상 속도로 실리콘 단결정을 육성한다.
본 발명에 있어서 「그로운-인(Grown-in) 무결함」이란, COP결함이나 전위 클러스터 등의 결정육성에 따라 생길 가능성이 있는 모든 결함이 배제되는 것을 의미한다. 더욱이, OSF영역을 배제할 수 있으며, Pv영역, Pi영역인 것을 의미한다.
OSF 영역은 이하의 방법으로 현재화(顯在化)할 수 있다. 우선, 웨이퍼를 건조 산소분위기에서 900℃로부터 1000℃까지 온도상승속도 5℃/min으로 온도를 상승시킨 후, 건조 산소분위기 하에서 1000℃로 1시간 보유한다. 그 후, 웨이퍼를 습한(wet) 산소분위기에서 1000℃로부터 1150℃까지 온도상승속도 3℃/min으로 온도를 상승시킨 후, 습한 산소분위기에서 1150℃로 2시간 보유한다. 그 후, 더욱이, 900℃까지 온도를 하강시키는 열처리를 한 후에, 2㎛의 라이트 에칭을 실시하여 OSF영역을 현재화시킨다. OSF영역은, 현재화시킨 OSF밀도의 웨이퍼 면내 분포를 측정했을 때, OSF의 밀도가 10개/㎠ 이상인 영역을 뜻한다. OSF영역이 배제가능하다는 것은, 상술한 바와 같이 OSF영역을 현재화시켜, OSF 밀도의 웨이퍼 면내 분포를 측정했을 때, OSF의 밀도가 10개/㎠인 영역이 존재하지 않을 경우, OSF영역이 존재하지 않는 것으로, 즉, OSF영역이 배제 가능한 것으로 판단한다.
또한, 초크랄스키법에 의해 실리콘 단결정 잉곳을 육성했을 때, 상기 잉곳 내에서의 격자간 실리콘형 점결함이 지배적으로 존재하는 영역을 I영역으로 하고, 공공(空孔)형 점결함이 지배적으로 존재하는 영역을 V영역으로 하며, 격자간 실리콘형 점결함의 응집체 및 공공(空孔)형 점결함의 응집체가 존재하지 않는 영역을 P영역으로 한다. 이 때, 상기 I영역에 인접하고 또한 상기 P영역에 속하여 침입형 전위를 형성할 수 있는 최저 격자간 실리콘 농도 미만의 영역을 Pi영역으로 한다. 또한, 상기 OSF영역에 인접하고 또한 상기 P영역에 속하여 COP을 형성할 수 있는 공공(空孔) 농도 이하의 영역을 Pv영역으로 한다.
실리콘 웨이퍼는, CZ법에 의해 인상로(引上爐) 내부의 실리콘 융액으로 잉곳을 Voronkov의 이론에 근거한 소정의 인상속도 프로파일로 인상시킨 후, 그 잉곳을 잘라내어 제작된다. 일반적으로, CZ법에 의해 로 내부의 실리콘 융액으로부터 실리콘 단결정의 잉곳을 인상시켰을 때에는, 실리콘 단결정에 있어서의 결함으로서, 점결함(point defect)과 점결함의 응집체(agglomerates : 삼차원 결함)가 발생한다. 점결함은 공공(空孔)형 점결함과 격자간 실리콘형 점결함의 두 가지의 일반적인 형태가 있다. 공공(空孔)은 하나의 실리콘 원자가 실리콘 결정 격자에서 정상적인 위치 중 하나로부터 이탈한 것이다. 이러한 공공(空孔)에 기인하는 결함이 공공(空孔)형 점결함이다. 한편, 실리콘 결정의 격자점 이외의 위치(침입형 자리(interstitial site))에 존재하는 실리콘 원자가 격자간 실리콘이다. 이러한 격자간 실리콘에 기인하는 결함이 격자간 실리콘 점결함이다.
점결함은 일반적으로 실리콘 융액(용융 실리콘)과 잉곳(고체상 실리콘) 사이의 접촉면에서 형성된다. 그러나, 잉곳을 계속해서 인상함으로써 접촉면이었던 부분은 인상과 함께 냉각되기 시작한다. 냉각되는 동안, 공공(空孔) 또는 격자간 실리콘은 확산되고, 공공(空孔)의 응집체(vacancy agglomerates)인 COP 또는 격자간 실리콘의 응집체(interstitial agglomerates)인 전위 클러스터가 형성된다. 바꿔 말하면, 응집체는 점결함의 합병에 기인하여 발생하는 삼차원 구조이다. 공공(空孔)형 점결함의 응집체는 상술한 COP 이외에, LSTD(Laser Scattering Tomograph Defects) 또는 FPD(Flow Pattern Defects)라 불리는 결함을 포함한다. 격자간 실리콘형 점결함의 응집체는 상술한 LD라 불리는 결함을 포함한다. FPD란, 잉곳을 잘라내어 제작한 실리콘 웨이퍼를 30분간 세코에칭(Secco etching, HF : K2Cr2O7(0.15mol/l) = 2 : 1의 혼합액에 의한 에칭)했을 때에 나타나는 특이한 플로우 패턴을 띄는 흔적의 근원이다. LSTD란, 실리콘 단결정 내에 적외선을 조사했을 때에 실리콘과는 다른 굴절율을 가지며 산란광을 발생시키는 근원이다.
Voronkov의 이론에서는, 결함의 수가 적은 고순도 잉곳을 성장시키기 위하여, 잉곳의 인상속도를 V(㎜/분), 잉곳과 실리콘 융액의 계면 근방의 잉곳 연직방향의 온도구배를 G(℃/㎜)라 할 때, V/G(㎟/분·℃)을 제어한다.
상기 V/G 값이 높은 값부터 낮은 값으로 변화하는 것에 대응하여, 잉곳 내에 상술한 V영역, OSF영역, Pv영역, Pi영역, I영역이 순서대로 형성된다.
이러한 영역의 경계가 되는 V/G의 값은, V영역과 OSF영역의 경계가 되는 문턱값, OSF영역과 Pv영역의 경계가 되는 문턱값, Pv영역과 Pi영역의 경계가 되는 문턱값, Pi영역과 I영역의 경계가 되는 문턱값의 순으로 감소한다.
이러한 V/G의 값은, 인상로 상부에 있어서의 핫 존의 구조 등, 각 실제 기기에 따라 다르지만, COP 밀도, OSF밀도, BMD밀도, LSTD밀도 또는 FPD, 라이트 에칭 결함밀도 등을 측정함으로써 판별가능하다.
*「라이트 에칭 결함」이란, 이하의 방법으로 검출되는 결함이다. 우선, As-Grown의 실리콘 단결정 웨이퍼를 황산동수용액에 침지한 후 자연 건조하고, 질소분위기에서 900℃, 20분 정도의 열처리와 함께 Cu 데코레이션을 실행한다. 그 후, 시험편 표층의 Cu실리사이드층을 제거하기 위하여, HF/HNO3 혼합 용액내에 침지하여 표층을 수십 미크론 정도 에칭하여 제거한다. 그 후, 웨이퍼 표면을 2㎛ 라이트 에칭(크롬산 에칭)하고, 광학현미경을 이용하여 라이트 에칭 결함을 검출한다. 이러한 평가 수법에 따르면, 결정육성시에 형성된 전위 클러스터를 Cu 데코레이션함으로써 현재화시켜, 전위 클러스터를 양호한 감도로 검출할 수가 있다. 즉, 라이트 에칭 결함에는 전위 클러스터가 포함된다.
또한, 「LPD 밀도」란, 레이저 광산란식 파티클 카운터(SP1(surfscan SP1) : KLA-Tencor사 제품)를 이용하여 검출되는 0.1㎛ 사이즈 이상의 결함의 밀도이다.
본 발명의 제 2 양태의 실리콘 웨이퍼에는, 이하의 방법으로 육성된 실리콘 단결정을 이용한다. 즉, 초크랄스키법에 의해 실리콘 단결정을 육성할 때, CZ로 내부의 분위기가스 중에 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소원자 함유물질을 도입하고, 실리콘 단결정의 인상속도를 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 속도로 하여 육성한다. 한편, 수소 가스를 함유하지 않는 불활성 가스로만 이루어진 분위기로 할 수도 있다.
수소함유물질이란, 수소원자를 그 분자 중에 포함하는 물질로서, 실리콘 융액 중에 용해되었을 때 열분해됨에 따라 수소 가스를 발생시키는 기체상의 물질이다. 이러한 수소함유물질에는 수소 가스 자체도 포함된다. 상기 수소함유물질을 불활성 가스에 혼합하여 네킹(necking)부 형성시의 분위기 내에 도입함으로써, 실리콘 융액 중의 수소농도를 향상시킬 수가 있다. 수소함유물질의 구체예로서는, 수소 가스, H2O, HCl 등의 수소원자를 포함하는 무기화합물이나, 실란가스, CH4, C2H2 등의 탄화수소, 알코올, 카르복실산 등의 수소원자를 포함하는 유기 화합물을 예시할 수 있는데, 특히 수소 가스를 이용하는 것이 바람직하다. 또한, CZ로 내부의 분위기 가스로서는, 저렴한 Ar가스가 바람직하고, 이외에도 He, Ne, Kr, Xe 등의 각종 희가스 단일체 또는 이들의 혼합 가스를 이용할 수 있다.
수소함유 분위기 중에 있어서의 수소함유물질의 농도를, 수소가스 환산분압으로 40Pa 이상 400Pa 이하의 범위로 한다. 여기서, 수소가스 환산분압으로 한 것은, 수소함유물질이 열분해 등을 함으로써 얻어지는 수소원자의 양이, 수소함유물질에 원래 포함되는 수소원자의 수량 등에 의해 좌우되기 때문이다. 예컨대, H2O의 1몰에는 1몰분(分)의 H2이 포함되지만, HCl의 1몰에는 0.5몰분의 H2밖에 포함되지 않는다. 따라서 본 발명에 있어서는, 수소 가스가 40~400Pa의 분압으로 불활성 가스에 도입되어 이루어지는 수소함유 분위기를 기준으로 하여, 그 기준이 되는 분위기와 동등한 분위기가 얻어지도록 수소함유물질의 농도를 결정하는 것이 바람직하다. 이 때의 바람직한 수소함유물질의 압력을 수소가스 환산분압으로서 규정한다.
즉, 수소함유물질이 실리콘 융액에 용해되어 고온의 실리콘 융액속에서 열분해됨에 따라 수소원자로 변환되는 것으로 가정하고, 변환 후의 분위기중의 수소가스 환산분압이 40~400Pa의 범위가 되도록 수소함유물질의 첨가량을 조정하면 된다.
본 발명의 제 2 양태의 실리콘 단결정 웨이퍼의 제조방법에서는, 수소가스 환산분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소원자 함유물질을 도입함으로써, 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 속도의 허용폭을 넓힐 수가 있다. 즉, 인상 속도 마진을 확대할 수 있으며, 이로써 결정 지름방향 전역에 있어서 COP결함 및 전위 클러스터가 배제된 Pv, Pi영역으로 이루어지는 웨이퍼를 용이하게 제조할 수가 있다.
본 발명의 제 2 양태에 있어서, Pv영역이 웨이퍼 외주부로부터, 웨이퍼의 중심을 향하는 지름방향 20㎜ 이내의 영역에 존재하지 않고, 그 이외의 영역이, Pi영역으로 이루어지도록 인상하는 것이 바람직하다. 이를 위해서는, 예컨대, 수소를 포함하지 않는 인상 분위기에 있어서의 V/G를, 0.22~0.15(㎟)/(℃·min)의 범위로 하면 된다.
본 발명의 제 2 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 Grown-in 결함이 존재하지 않는 무결함영역 및 OSF영역을 포함하도록 하여 육성하는 실리콘 단결정 인상공정과,
슬라이스된 웨이퍼를 경면가공하는 경면처리공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 수행하는 석출 용해의 열처리공정을 가지며,
상기 석출 용해의 열처리공정을, 경면처리공정의 전 또는 후에 수행한다.
이와 같이, 석출 용해의 열처리공정에 있어서, 온도조건을, OSF를 포함하지 않는 상태에 비해 높은 온도조건으로 함으로써, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하도록 할 수가 있다.
본 발명의 제 2 양태에서는, 상기 석출 용해의 열처리공정에 있어서, 처리 분위기로서 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기를 이용함으로써, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 실현할 수 있도록 한다.
또한, 본 발명의 제 2 양태의 실리콘 웨이퍼의 제조방법에서는, 상기 인상공정에 있어서, 초기 산소농도(Oi)가, 12.0×1017~20×1017atoms/㎤(Old-ASTM)이 되도록 설정할 수 있다. 이와 같이, 인상시의 설정으로, 실리콘 단결정을 고산소농도로 하여도, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 실현할 수 있도록 한다.
또한, 본 발명의 제 2 양태의 실리콘 웨이퍼는, 상기 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된다. 따라서, 도 6에 나타내는 오버레이 에러의 원인이 되는 웨이퍼의 휨 등의 변형 발생과, 도 5에 나타내는 바와 같은 지지되어 있는 웨이퍼 에지 부분의 슬립 전위의 발생을 동시에 방지할 수 있는 웨이퍼가 된다.
<제 3 양태>
[C1] 본 발명의 제 3 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 보이드(Void) 결함이 존재하는 영역으로서 육성하는, 실리콘 단결정 인상공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정과,
석출 용해의 열처리공정 후에, 슬라이스된 웨이퍼에 H2 및 /또는 Ar에 의한 비산화성 분위기 하에서, 1100℃ 이상 실리콘 융점 이하로 30min 이상 고온 어닐 처리를 실시하여, 디바이스 형성 영역인 웨이퍼 표층의 보이드(Void) 결함을 소멸시키는 DZ 처리공정을 갖는다.
[C2] 본 발명의 제 3 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 질소가 1×1013~5×1014atoms/㎤ 도핑되어 보이드 결함이 존재하는 영역으로서 육성하는, 실리콘 단결정 인상공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정과,
석출 용해의 열처리공정 후에, 슬라이스된 웨이퍼에 H2 및 /또는 Ar에 의한 비산화성 분위기 하에서, 1100℃ 이상으로 30min 이상 고온 어닐 처리를 실시하여, 디바이스 형성영역인 웨이퍼 표층의 보이드 결함을 소멸시키는 DZ 처리공정을 갖는다.
[C3] [C1] 또는 [C2]에 기재된 실리콘 웨이퍼의 제조방법에서는, 상기 석출 용해의 열처리공정에 있어서, 처리 분위기로서 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기를 이용할 수 있다.
[C4] [C1] ~[C3] 중 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에서는, 상기 인상공정에 있어서, 초기 산소농도(Oi)가, 12.0×1017~18×1017 atoms/㎤(Old-ASTM)이 되도록 설정되는 경우가 있다.
[C5] 또, 본 발명의 제 3 양태의 실리콘 웨이퍼는, [C1]~[C4] 중 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된다.
[C6] [C5]에 기재된 실리콘 웨이퍼는, 1000℃, 16시간의 열처리 후에, 산소석출물 밀도가 1×104개/㎠ 이하가 된다.
본 발명의 제 3 양태의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 보이드 결함이 존재하는 영역으로서 육성하는 실리콘 단결정 인상공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정과,
석출 용해의 열처리공정 후에, 슬라이스된 웨이퍼에 H2 및 /또는 Ar에 의한 비산화성 분위기 하에서, 1100℃ 이상으로 30min 이상 고온 어닐 처리를 실시하여, 디바이스 형성영역인 웨이퍼 표층의 보이드 결함을 소멸하는 DZ 처리공정을 갖는다.
상기 DZ 처리공정 전에, 질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리함으로써, 급속 온도상승/하강 열처리에 제공했을 경우에도 변형을 방지할 수 있다. 따라서, 빠른 인상속도로 인상되어 보이드 결함을 갖는 V영역으로 이루어지고, BMD의 생성이 매우 용이한 이른바 어닐 웨이퍼여도, 석출 용해의 열처리공정에 의해, 변형의 원인이 되는 산소석출핵을 용해할 수 있다. 따라서, 종래의 RTA 처리에 비해 조건이 엄격하고, 실리콘 웨이퍼에서 생기는 최대응력이 20MPa를 초과하는 디바이스 제조 프로세스의 급속 온도상승/하강 열처리에, 어닐 웨이퍼를 제공했을 경우에도 변형을 방지할 수가 있다. 또한 동시에, 웨이퍼 강도 저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생하는 슬립의 신장도 방지할 수 있게 된다.
본 발명자들은, 실리콘 웨이퍼의 제조공정에 있어서, 이러한 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 하는 대책으로서, 초크랄스키법에 의해 육성될 때에 설정해야 할 조건을 찾아내었다.
본 발명의 제 3 양태에 있어서의 실리콘 웨이퍼는, 실리콘 단결정이 초크랄스키법에 의해 육성될 때에 보이드 결함을 갖는 실리콘 단결정을 인상할 수 있는 고속 인상에 의해 육성된 것이다.
본 발명에 있어서 보이드 결함을 갖는다는 것은, 적어도, 그로운-인 무결함이 아닌, COP 결함 등의 결정 육성에 따라 발생할 가능성이 있는 결함을 가진 V영역을 갖는 것을 말한다. 즉, COP 발생영역을 갖는 것을 의미하며, 상기 V영역을 가지면, OSF영역, Pv영역, Pi영역을 갖고 있어도 무방함을 의미한다.
본 발명의 제 3 양태의 COP를 포함하는 웨이퍼란 0.09㎛ 이상의 LPD(Light point defect) 수가 100개/wf 이상인 웨이퍼이다.
본 발명의 제 3 양태에 있어서, V영역으로 이루어지도록 인상하기 위해서는, 예컨대, V/G를 0.22 이상으로 하면 된다.
본 발명의 제 3 양태에 있어서의 DZ 처리를 실시하는 웨이퍼로서는, 레이저 광 산란식 파티클 카운터(SP1(surfscan SP1) : KLA-Tencor사 제품))로 LPD 밀도를 측정했을 때, 사이즈 0.09㎛ 이상의 LPD수가 100개/wf 이상인 웨이퍼가 이용된다. 즉, 이러한 COP를 포함하는 웨이퍼란, 질소를 도핑하여 인상한 잉곳으로부터 슬라이스되어, 상기와 같은 웨이퍼 면내 밀도(웨이퍼 전면에서의 개수/웨이퍼 면적)를 갖는 COP가 존재하는 것이다. 다시 말해, 전면에 보이드 결함을 포함하는 웨이퍼와 OSF-ring도 일부 포함하는 웨이퍼를 그 대상으로 삼는다.
본 발명의 제 3 양태의 질소 도핑 웨이퍼에서는, OSF-ring 영역이 보이드 영역으로 확대되는 경향을 볼 수 있으나, OSF 영역이나 Pv영역 등을 포함하고 있어도 무방하다.
본 발명의 제 3 양태는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
초크랄스키법에 의해 실리콘 단결정 직동부를 질소가 1×1013~5×1014atoms/㎤ 도핑되어 보이드 결함이 존재하는 영역으로서 육성하는, 실리콘 단결정 인상공정과,
질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정과,
석출 용해의 열처리공정 후에, 슬라이스된 웨이퍼에 H2 및 /또는 Ar에 의한 비산화성 분위기 하에서, 1100℃ 이상으로 30min 이상 고온 어닐 처리를 실시하여, 디바이스 형성 영역인 웨이퍼 표층의 보이드 결함을 소멸하는 DZ 처리공정을 갖는다.
이러한 실리콘 웨이퍼의 제조방법에 따르면, BMD가 형성되기 쉬운 질소를 포함하는 웨이퍼라 하더라도, 석출 용해의 열처리공정에 있어서, 질소를 포함하지 않는 상태에 비해 높은 온도조건으로 함으로써, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 한다.
본 발명의 제 3 양태에서는, 상기 석출 용해의 열처리공정에 있어서, 처리 분위기로서 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기를 이용함으로써, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 한다.
또한, 본 발명의 제 3 양태의 실리콘 웨이퍼의 제조방법에서는, 상기 인상공정에 있어서, 초기 산소농도(Oi)를, 12.0×1017~18×1017atoms/㎤(Old-ASTM)이 되도록 설정함으로써, 인상시의 설정으로 웨이퍼 내의 산소농도가 높아져도, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 한다.
또한, 본 발명의 제 3 양태의 실리콘 웨이퍼는, 상기의 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조되며, 1000℃, 16시간의 열처리 후에, 산소석출물 밀도가 1×104개/㎠ 이하가 된다. 이러한 실리콘 웨이퍼에 따르면, 도 6에 나타내는 오버레이 에러의 원인이 되는 웨이퍼의 휨 등의 변형과, 도 5에 나타내는 바와 같은 지지되어 있는 웨이퍼 에지 부분의 슬립 전위의 발생을 동시에 방지할 수가 있다.
<제 4 양태>
[D1] 본 발명의 제 4 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
*실리콘 단결정을 초크랄스키법에 의해 육성하는 인상공정과,
슬라이스된 웨이퍼를 경면가공하는 경면처리공정을 가지고,
상기 인상공정에 있어서, 실리콘 단결정 직동부를 그로운-인 결함이 존재하지 않는 무결함영역으로서 육성하며,
상기 실리콘 단결정으로부터 슬라이스된 웨이퍼의 외주부에 있어서 동심원 형상으로 분포되는 공공(空孔) 우세 무결함영역인 Pv영역이, 웨이퍼 외주부로부터 웨이퍼 중심을 향해, 지름방향 20㎜ 이내의 영역에 존재하지 않으며,
그 이외의 영역이, 격자간 실리콘 우세 무결함영역인 Pi영역으로 이루어지도록 인상한다.
[D2] [D1]에 기재된 실리콘 웨이퍼의 제조방법에 있어서, 상기 인상공정에서, 웨이퍼 전면이 상기 격자간 실리콘 우세 무결함영역인 Pi영역으로 이루어지도록 인상하는 것이 바람직하다.
[D3] [D1] 또는 [D2]에 기재된 실리콘 웨이퍼의 제조방법은, 상기 인상공정에서, 800℃ 4시간 + 1000℃ 16시간의 열처리 후에, 상기 격자간 실리콘 우세 무결함영역인 Pi영역의 산소석출물 밀도가 1×1014개/㎠ 이하가 되도록 인상 조건이 설정되면 된다.
[D4] [D1] ~[D3] 중 어느 하나에 기재된 실리콘 웨이퍼의 제조방법은, 상기 인상공정에 있어서, 초기 산소농도(Oi)가, 12.0×1017~14×1017atoms/㎤(Old-ASTM)이 되도록 설정되는 경우가 있다.
[D5] 본 발명의 실리콘 웨이퍼는, [D1]~[D3] 중 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된다.
본 발명의 제 4 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
실리콘 단결정을 초크랄스키법에 의해 육성하는 인상공정과,
슬라이스된 웨이퍼를 경면가공하는 경면처리공정을 가지고,
상기 인상공정에 있어서, 실리콘 단결정 직동부를 그로운-인 결함이 존재하지 않는 무결함영역으로서 육성하며,
상기 실리콘 단결정으로부터 슬라이스된 웨이퍼의 외주부에 있어서 동심원 형상으로 분포되는 공공(空孔) 우세 무결함영역인 Pv영역이, 웨이퍼 외주부로부터 웨이퍼 중심을 향해 지름방향 20㎜ 이내의 영역에 존재하지 않으며,
그 이외의 영역이, 격자간 실리콘 우세 무결함영역인 Pi영역으로 이루어지도록 인상한다.
이러한, 제 4 양태에 있어서의 실리콘 웨이퍼의 제조방법에 따르면, Pv 영역을 배제함으로써 외주에서의 슬립의 신장을 억제할 수가 있다. 더욱이, 무결함영역으로 이루어짐에 따라, 웨이퍼 외주부에서 디바이스 프로세스 중에 석출의 형성이 발생하지 않는다. 따라서, 변형의 원인이 되는 산소석출핵을 용해하는 석출 용해의 열처리를 실시하지 않고도, 슬립에 대한 내성이 뛰어난 웨이퍼를 제조할 수 있게 된다. 이로써, 종래의 RTA 처리에 비해 조건이 엄격하고, 최고온도가 1050℃~실리콘 융점의 범위이며, 온도의 상승/하강률이 150℃/sec~10000℃/sec, 500℃/sec~3000℃/sec, 1000℃/sec~2000℃/sec이고, 실리콘 웨이퍼에서 생기는 최대응력이 20MPa를 초과하는 매우 엄격한 조건의 디바이스 제조 프로세스의 급속 온도상승/하강 열처리에 웨이퍼를 제공했을 경우에도, 변형을 방지할 수가 있다. 동시에, 웨이퍼 강도저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생되는 슬립의 신장도 방지할 수 있는 실리콘 웨이퍼가 제공가능하다.
본 발명자들은, 실리콘 웨이퍼의 제조공정에 있어서, 이러한 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 가능하게 하는 대책으로서, 초크랄스키법에 의해 육성될 때에 설정해야 할 조건을 찾아내었다.
본 발명의 제 4 양태의 실리콘 웨이퍼에 이용하는 실리콘 단결정은, 초크랄스키법에 의해 육성될 때 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 인상속도로 육성된 것이다.
본 발명에 있어서 「그로운-인 무결함」이란, COP 결함이나 전위 클러스터 등의 결정 육성에 따라 생길 가능성이 있는 모든 결함이 배제되는 것, OSF영역을 배제할 수 있으며, Pv영역, Pi영역인 것을 의미한다.
본 발명의 제 4 양태의 실리콘 웨이퍼에 이용되는 실리콘 단결정은, 초크랄스키법에 의해 육성될 때, CZ로 내부의 분위기 가스 내에 수소가스 환산분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소원자 함유물질을 도입하여, 실리콘 단결정의 인상속도를 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 속도로 육성된 것이다. 한편, 수소 가스를 함유하지 않는 불활성 가스만으로 이루어진 분위기로 할 수도 있다.
수소함유물질이란, 제 2 양태에서 기술한 수소함유물질과 마찬가지로, 수소원자를 그 분자 내에 포함하는 물질로서, 실리콘 융액 속에 용해했을 때 열분해됨으로써 수소 가스를 발생시키는 기체상의 물질이다.
제 4 양태의 실리콘 단결정 웨이퍼의 제조방법에서는, 수소가스 환산분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소원자 함유물질을 도입함으로써, 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 속도의 허용폭을 넓힐 수 있다. 즉, 인상 속도 마진을 확대할 수 있으며, 이로써 결정 지름방향 전역에 있어서 COP결함 및 전위 클러스터가 배제된 Pv, Pi영역으로 이루어지는 웨이퍼를 용이하게 제조할 수 있다.
본 발명의 제 4 양태에 있어서, Pv영역이 웨이퍼 외주부로부터 웨이퍼의 중심을 향하는 지름방향 20㎜ 이내의 영역에 존재하지 않으며, 그 이외의 영역이, Pi영역으로 이루어지도록 인상하는 것이 바람직하다. 이를 위해서는, 예컨대, 수소를 포함하지 않는 인상 분위기에 있어서의 V/G이, 0.20~0.15(㎟)/(℃·min)의 범위가 되도록 하면 된다.
*본 발명의 제 4 양태에서는, 상기 인상공정에 있어서, 웨이퍼 전면이 상기 격자간 실리콘 우세 무결함영역인 Pi영역으로 이루어지도록 인상하는 것이 바람직하다. 이러한 제 4 양태의 웨이퍼 제조방법에 따르면, 산소석출물이 외주부분에 형성되는 것을 방지하고, 웨이퍼 전면에서의 석출물에서 기인하는 변형을 방지하며, 더욱이 슬립의 발생을 방지하는 웨이퍼를 제조할 수가 있다.
본 발명의 제 4 양태에서는, 상기 인상공정에 있어서, 800℃ 4시간 + 1000℃ 16시간의 열처리 후에, 상기 격자간 실리콘 우세 무결함영역인 Pi영역에 있어서, 산소석출물 밀도가 1×1014개/㎠ 이하가 되도록 인상조건이 설정된다. 이러한 제 4 양태의 웨이퍼 제조방법에 따르면, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 실현할 수 있게 된다.
본 발명의 제 4 양태의 실리콘 웨이퍼의 제조방법에서는, 상기 인상공정에 있어서, 초기 산소농도(Oi)가, 12.0×1017~14×1017atoms/㎤(Old-ASTM)이 되도록 설정하면 된다. 이러한 제 4 양태의 웨이퍼 제조방법에 따르면, 인상 시의 설정으로 웨이퍼의 산소농도가 높아져도, 웨이퍼 변형 발생의 방지와 슬립 발생의 방지를 동시에 실현할 수 있게 된다.
또한, 본 발명의 제 4 양태의 실리콘 웨이퍼는, 상기 중 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된다. 이러한 제 4 양태의 웨이퍼는, 도 6에 나타내는 오버레이 에러의 원인이 되는 웨이퍼의 휨 등의 변형의 발생과, 도 5에 나타내는 바와 같은 지지되어 있는 웨이퍼 에지 부분의 슬립 전위의 발생을 동시에 방지할 수가 있다.
한편, 제 1 양태, 제 2 양태, 제 3 양태 및 제 4 양태의 웨이퍼 또는 디바이스의 생산에 관한 제조공정에 있어서, 웨이퍼의 휨 등의 변형과 에지 부분의 슬립 전위는, 슬립 길이에 의해 판단할 수가 있다. 구체적으로는, 후술하는 바와 같이, 0.5~2㎜을 ○(A ; Good), 2~5㎜을 △(B ; Acceptable), 5~10㎜을 ×(C ; Not Acceptable)로 하여 각각을 판별한다.
본 발명의 제 1 양태, 제 2 양태, 제 3 양태 및 제 4 양태에 따르면, 종래의 RTA 처리에 비해 조건이 엄격하고, 실리콘 웨이퍼에서 생기는 최대응력이 20MPa를 초과하는 디바이스 제조 프로세스의 급속 온도상승/하강 열처리에 웨이퍼를 제공했을 경우에도, 원인이 되는 산소석출을 저감시켜 웨이퍼 변형의 발생을 방지할 수 있는 실리콘 웨이퍼 또는 실리콘 에피택셜 웨이퍼를 제공할 수가 있다. 또한 동시에, 웨이퍼 강도저하의 원인이 되는 보우트 흠집·반송 흠집으로 인해 발생하는 슬립의 신장도 방지할 수 있는 실리콘 웨이퍼를 제공할 수가 있다.
도 1은 본 발명에 관한 실리콘 에피택셜 웨이퍼의 제조방법의 제 1 양태를 나타내는 플로우 차트이다.
도 2는 RTA 처리장치의 일부를 나타내는 모식단면도이다.
도 3은 MOS FET을 나타내는 모식단면도이다.
도 4는 불순물 농도와 접합 깊이의 관계에 있어서 박스형상의 불순물 프로파일을 나타내는 그래프이다.
도 5는 종래의 노광기에 있어서의 워크 스테이지의 단면도이다.
도 6은 오버레이 에러를 나타내는 평면도이다.
도 7은 BMD 밀도와 슬립 발생에 의한 최대 어긋남량의 관계를 나타내는 그래프이다.
도 8은 X선 토포그래피에 의해 웨이퍼 에지 부분의 슬립 전위의 발생 상태를 나타내는 도면이다.
도 9는 본 발명에 관한 실리콘 웨이퍼의 가장자리부를 나타내는 확대 단면도이다.
도 10은 본 발명에 관한 실리콘 웨이퍼의 제조방법의 제 2 양태를 나타내는 플로우 차트이다.
도 11은 본 발명의 제 1 양태~제 4 양태의 실리콘 웨이퍼의 제조방법을 실시할 때에 사용되는 CZ로(爐)의 종단면 모식도이다.
도 12는 본 발명에 관한 실리콘 웨이퍼의 제조방법의 제 3 양태를 나타내는 플로우 차트이다.
도 13은 본 발명에 관한 실리콘 웨이퍼의 제조방법의 제 4 양태를 나타내는 플로우 차트이다.
<제 1 양태>
이하, 본 발명에 관한 실리콘 에피택셜 웨이퍼 및 그 제조방법의 제 1 양태를 도면에 근거하여 설명한다.
도 1은, 제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼 및 그 제조방법을 나타내는 플로우 차트이다.
제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법은, 도 1에 나타낸 바와 같이, 제조조건 설정공정(S10)과, 웨이퍼 준비공정(S111)과, 석출 용해의 열처리공정에 대한 설정을 수행하는 설정공정(S112)과, 에피택셜공정(S12)과, 석출 용해의 열처리공정(S13)을 갖는다. 제조된 실리콘 에피택셜 웨이퍼는, 급속 온도상승/하강 열처리공정(S152)을 갖는 디바이스 제조공정(S15)에 제공된다.
도 1에 나타내는 제조조건 설정공정(S10)에서는, 디바이스 제조공정(S15)에 제공되는 웨이퍼의 규격이나, 웨이퍼 준비공정(S111)에 있어서의 CZ(초크랄스키)법에 의해 실리콘 융액으로부터 실리콘 단결정을 인상할 때의 조건을 설정한다.
상기 제조조건 설정공정(S10)에서는, 웨이퍼 준비공정(S111)에 있어서의 조업 조건으로서 인상시에 제어하는 파라미터가 되는 실리콘 웨이퍼(기판)의 산소농도(Oi), 도펀트 농도로서의 붕소농도, 질소농도가 설정된다.
웨이퍼 준비공정(S111)에서는, 에피택셜층을 막형성하기 위한 실리콘 웨이퍼를 준비하는 공정이다. 웨이퍼 준비공정(S111)에서는, CZ법으로 단결정을 인상하고, 인상된 실리콘 단결정 잉곳을 슬라이스 가공하여 웨이퍼를 형성하며, 더욱이, 웨이퍼의 모따기·연삭·연마·세정 등의 표면처리 등을 수행한다. 실리콘 웨이퍼는 직경이 300㎜ 이상 450㎜ 정도인 것이 적응가능하다.
도 1에 나타내는 설정공정(S112)은, 급속 온도상승/하강 열처리공정(S152)에 있어서, 웨이퍼의 변형의 발생과 슬립의 발생을 억제할 수 있도록 하기 위하여, 석출 용해의 열처리공정(S13)에 있어서의 처리조건을 설정하는 공정이다.
웨이퍼 준비공정(S111)에서 준비한 실리콘 웨이퍼에 에피택셜공정(S12)을 통해 그 표면을 에피택셜 성장시킨다. 얻어진 실리콘 에피택셜 웨이퍼는, 그 후 반도체 디바이스의 제조공정(S15)에 제공된다. 반도체 디바이스의 제조공정(S15)은, FLA 등의 급속 온도상승/하강 열처리공정(S152)을 갖는다. 설정공정(S112)에서는, 급속 온도상승/하강 열처리공정(S152)에 따라, 웨이퍼에서 발생하는 응력과 이 응력에 대응하여 요구되는 산소석출상태를 원하는 상태로 설정한다. 디바이스 공정(S15)에 있어서, 실리콘 웨이퍼가 제공되는 열처리는, 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며 온도의 상승/하강률이 150℃/sec 이상인 것을 조건으로 하는 급속 온도상승/하강 열처리공정(S152)이다. 상기 급속 온도상승/하강 열처리공정(S152)의 전후에 있어서, 전(前) 포토리소그래피 공정(S151)에서 형성된 패턴과, 후(後) 포토리소그래피 공정(S153)에서 형성되는 패턴에 어긋남이 발생하여 오버레이 에러가 되는 일이 없도록, 설정공정(S112)에서 석출 용해의 열처리공정(S13)에서의 처리 조건을 결정하며, 이러한 급속 온도상승/하강 열처리공정(S152)에 있어서, 변형 및 슬립의 발생을 억제한다. 설정공정(S112)에서는 또한, 석출 용해의 열처리공정(S13)과 에피택셜공정(S12)의 처리순서도 포함하여 설정한다. 이 때, 석출 용해의 열처리공정(S13)을 하지 않는 경우도 선택할 수 있다. 즉, 설정공정(S112)에 서는, 제조조건 설정공정(S10)에서의 조건과, 급속 온도상승/하강 열처리공정(S152)에서의 조건을 고려하여, 석출 용해의 열처리공정(S13)의 조건을 결정하게 된다.
이들 제조조건 설정공정(S10)과 설정공정(S112)에 있어서의 조건은, 각각 이하의 것을 선택할 수 있다.
제조조건 설정공정(S10)에 있어서, 저항치가 0.02Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)를, 14.0×1017~22×1017atoms/㎤(Old-ASTM)으로 한다. 설정공정(S112)에 있어서, 처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위로 한다. 이 때, 초기 산소농도(Oi)가, 15.0×1017~20.0×1017atoms/㎤이면 된다. 또한, 처리온도가 1175℃~1250℃의 범위, 보유시간이 10sec~30sec의 범위, 온도하강속도가 8℃/sec~0.5℃/sec의 범위인 것이 바람직하다.
제조조건 설정공정(S10)에 있어서, 질소가 1×1013~5×1014atoms/㎤ 도핑된다. 설정공정(S112)에 있어서, 에피택셜공정(S12) 후에 석출 용해의 열처리공정(S13)을 수행하도록 설정하는 동시에, 처리온도 1200℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위로 한다. 또한, 처리온도 1225℃~1275℃의 범위, 보유시간 10sec~30sec의 범위, 온도하강속도 8℃/sec~0.5℃/sec의 범위로 하는 것이 바람직하다.
제조조건 설정공정(S10)에 있어서, 저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 11.0×1017~3×1017atoms/㎤(Old-ASTM)이 되도록 한다. 설정공정(S112)에 있어서, 석출 용해의 열처리공정(S13)을 수행하지 않는 것으로 한다. 초기 산소농도(Oi)가, 10×1017~5×1017atoms/㎤인 것이 더욱 바람직하다.
제조조건 설정공정(S10)에 있어서, 저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 11.0×1017~18×1017atoms/㎤(Old-ASTM)이 되도록 한다. 설정공정(S112)에 있어서, 상기 에피택셜공정(S12) 전에 석출 용해의 열처리공정(S13)을 수행하도록 설정하는 동시에, 처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위로 한다. 초기 산소농도(Oi)가, 12.0×1017~16×1017atoms/㎤인 것이 보다 바람직하다. 또한, 처리온도 1175℃~1275℃의 범위, 보유시간 10sec~45sec의 범위, 온도하강속도 8℃/sec~0.5℃/sec의 범위인 것이 바람직하다.
설정공정(S112)에 있어서, 석출 용해의 열처리공정(S13)의 처리 분위기로서 질소를 포함하지 않는 비산화성 가스 분위기를 이용하면 된다. 석출 용해의 열처리공정(S13)의 처리 분위기로서, 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기를 이용하여도 무방하다. 더욱이, 석출 용해의 열처리공정(S13)의 처리 분위기로서, 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기를 이용하며, 온도하강속도를 50℃/sec~20℃/sec의 범위로 하여도 무방하다. 또한, 각각의 혼합 분위기중의 산소 가스는, 10% 이하이면 되고, 5% 이하인 것이 보다 바람직하다.
도 1에 나타내는 에피택셜공정(S12)에 있어서는, 웨이퍼 표면에 에피택셜층을 막형성하는 것으로 하고, 예컨대, p/p-타입으로 할 수 있다. 이것은, p-타입 웨이퍼 위에 p-타입의 에피택셜층을 1~10㎛의 막두께로 적층한 웨이퍼를 의미한다. 여기서, 붕소(B) 농도가 p-타입이라는 것은 저항율 0.1Ω㎝~100Ω㎝에 상당하는 농도이며, p타입이란 저항율 0.1Ω㎝~100Ω㎝에 상당하는 농도이다.
도 1에 나타내는 석출 용해의 열처리공정(S13)은, 상기의 조건으로서 RTA 처리장치(10)에서, 에피택셜공정(S12)에서의 처리온도보다 높은 처리온도로 수행된다. RTA 처리장치(10)에서는, 도 2에 나타낸 바와 같이, 웨이퍼(W)는, 로 내부에 설치된 SiC로 이루어지는 링형상의 에지 링(11)에 의해 그 주변 가장자리부가 지지되어 수평상태가 된다. 상기 웨이퍼(W)를, 상기한 바와 같이 설정된 분위기 가스(G) 분위기로 한 상태에서, 투명석영 등으로 이루어지는 상측 돔(12)을 통해 복수의 램프(13)에 의해 가열함으로써, 웨이퍼(W) 내부의 석출핵이 되는 근원(source)을 용해한다. RTA 처리장치(10)에서의 램프(13)는, 각각 금도금 등의 표면처리를 한 리플렉터(14) 내부에 설치되어 있다. 또한, SUS(스테인리스)로 이루어지는 벽부(15)에 의해, 상측 돔(12)과 하측 돔(도시생략)이 접속되며 이들에 의해 챔버(로)가 형성되어 있다.
도 1에 나타내는 디바이스 제조공정(S15)에서는, 65nm노드나 45nm노드에 의한 디바이스를 실리콘 웨이퍼로 만들어 내기 위해 필요한 처리가 수행된다. 디바이스 제조공정(S15)은, Spike-RTA나 FLA 등의 급속 온도상승/하강 열처리공정(S152)을 갖는다.
도 1에 나타내는 전 포토리소그래피 공정(S151)과 후 포토리소그래피 공정(S153)에서는, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22) 상에 진공흡착에 의해 보유하여 고정시킨다. 또한, 포토마스크(23)를 작업 스테이지(22)보다 상방의 마스크 홀더(24)에 보유하여 고정시킨다. 그 후, 작업 스테이지(22)를 상승시켜 박판형상 웨이퍼(21)를 포토마스크(23)에 밀착시키고, 그 후 노광을 수행한다. 웨이퍼(21)의 표면에는 미리 포토레지스트막(도시생략)이 형성되어 있으며, 상기 포토레지스트막에 대해 노광이 수행되어, 포토마스크(23)의 패턴이 형성된다.
제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법에서는, 설정공정(S112)에 있어서, 제조조건 설정공정(S10)에서의 조건과, 급속 온도상승/하강 열처리공정(S152)에서의 조건을 고려하여, 석출 용해 열처리공정(S13)의 조건을 결정한다. 그리고, 이 결정된 조건에 따라, 각 처리를 수행한다. 따라서, 제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼에는, 웨이퍼 내부에 슬립 전위가 발생하는 5×104개/㎠을 초과하는 정도의 밀도 및 사이즈의 석출물이 형성되지 않는다. 따라서, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22)상에 진공흡착에 의해 보유하여 고정시켰을 경우에도, 이러한 석출물에 기인하는 도 7에 나타내는 최대 어긋남량이 허용 기준값인 10nm을 초과하는 일은 없다. 즉, 도 6에 나타내는 오버레이 에러를 일으키는 원인이 되는 휨·변형이 일어나는 일이 없다.
동시에, 제 1 양태에 있어서의 실리콘 에피택셜 웨이퍼에서는, 도 8에 나타내는 바와 같은 지지되어 있는 웨이퍼(W)의 에지 부분에서 슬립 전위가 발생하는 것을 방지하여, 웨이퍼의 강도가 저하되는 것을 방지할 수가 있다.
한편, 급속 온도상승/하강 열처리공정(S152)으로서 Spike-RTA 처리를 수행할 경우에는, 도 2에 나타내는 RTA 장치(10)에 있어서, 조건을 설정하여 수행할 수 있다.
<제 2 양태>
이하, 본 발명에 관한 실리콘 웨이퍼 및 그 제조방법의 제 2 양태를 도면에 근거하여 설명한다.
도 10은, 본 실시형태에 있어서의 실리콘 웨이퍼 및 그 제조방법을 나타내는 플로우 차트이다.
제 2 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 도 10에 나타낸 바와 같이, 제조조건 설정공정(S20)과, 인상공정을 포함하는 웨이퍼 준비공정(S211)과, 연마공정(S212)과, 석출 용해의 열처리공정(S23)을 갖는다. 석출 용해의 열처리공정(S23)을 통해 제조된 실리콘 웨이퍼는, 급속 온도상승/하강 열처리공정(S252)을 갖는 디바이스 제조공정(S25)에 제공된다.
도 10에 나타내는 제조조건 설정공정(S20)에서는, 디바이스 제조공정(S25)에 제공되는 웨이퍼의 규격이나, 웨이퍼 준비공정(S211)에 있어서의 CZ(초크랄스키)법에 의해 실리콘 융액으로부터 실리콘 단결정을 인상할 때의 조건, 석출 용해의 열처리공정(S23)의 조건을 설정한다. 웨이퍼를 제공하는 후공정인 반도체 디바이스의 제조공정(S25)에서의 FLA 등의 급속 온도상승/하강 열처리공정(S252)의 처리조건에 따라, 웨이퍼에서 응력이 발생한다. 이러한 응력의 발생을 막기 위하여, 응력에 대응하여 요구되는 산소석출상태가 있다. 제조조건 설정공정(S20)에서는, 산소석출상태를 원하는 상태로 설정하기 위하여, 석출 용해의 열처리공정(S23)에 있어서의 처리조건을 결정한다. 디바이스 제조공정(S25)에 있어서, 실리콘 웨이퍼가 제공되는 열처리는, 최고온도의 범위가 1100℃ 이상 실리콘 융점 이하이며 처리시간이 1㎛초에서 100m초 정도까지의 조건인 급속 온도상승/하강 열처리공정(S252)이다. 이러한 급속 온도상승/하강 열처리공정(S252)의 전후에, 전 포토리소그래피 공정(S251)에서 형성된 패턴과, 후 포토리소그래피 공정(S253)에서 형성되는 패턴에 어긋남이 발생하여 오버레이 에러가 되는 일이 없도록, 상기 급속 온도상승/하강 열처리공정(S252)에서의 변형 발생과 슬립 발생을 억제할 수 있는 조건을 제조조건 설정공정(S20)에서 설정한다.
상기 제조조건 설정공정(S20)에 있어서는, 웨이퍼 준비공정(S211)에 있어서의 조업 조건으로서 인상시에 제어하는 파라미터가 되는 인상속도(V)와 고액 계면으로부터의 온도구배(G)의 비, 즉, V/G의 값, 실리콘 웨이퍼(기판)의 산소농도(Oi), 도펀트 농도 등이 설정된다.
웨이퍼 준비공정(S211)에서는, CZ로에 의해, CZ법으로 단결정을 인상하고, 인상된 실리콘 단결정 잉곳을 슬라이스 가공하여 웨이퍼를 형성하며, 더욱이, 웨이퍼의 모따기, 연삭, 세정 등의 표면처리를 수행한다. 그 후, 마무리 처리로서의 연마공정(S212)에 실리콘 웨이퍼를 제공한다. 실리콘 웨이퍼는 직경이 300㎜ 이상 450㎜ 정도인 것이 적응가능하다.
도 11은, 본 발명의 각 양태의 실시형태에 있어서의 실리콘 웨이퍼의 제조방법을 실시하기에 적합한 CZ로의 종단면도이다.
도 11에 나타내는 CZ로는, 챔버 내의 중심부에 배치된 도가니(1)와, 도가니(1)의 외측에 배치된 히터(2)와, 히터(2)의 외측에 배치된 자기장 공급장치(9)를 구비하고 있다. 도가니(1)는, 내측에 실리콘 융액(3)을 수용하는 석영 도가니(1a)를 외측의 흑연 도가니(1b)로 유지시키는 이중 구조이며, 페데스탈이라 불리는 지지축(1c)에 의해 회전 및 승강 구동된다.
도가니(1)의 상방에는, 원통형상의 열차폐체(7)가 설치되어 있다. 열차폐체(7)는, 흑연으로 외곽을 만들고, 내부에 흑연 펠트를 충전한 구조이다. 열차폐체(7)의 내면은, 상단부로부터 하단부에 걸쳐 내부직경이 점차 감소되는 테이퍼면으로 이루어져 있다. 열차폐체(7)의 상부외면은 내면에 대응하는 테이퍼면이며, 하부외면은, 열차폐체(7)의 두께가 하방을 향해 점차 증대되도록 대략 평면으로 형성되어 있다.
그리고, 시드 척(5)에 부착된 종결정(T)을 실리콘 융액(3)에 침지하고, 도가니(1) 및 인상축(4)을 회전시키면서 종결정(T)을 인상함으로써, 실리콘 단결정(6)을 형성할 수 있다.
열차폐체(7)는, 히터(2) 및 실리콘 융액(3)면으로부터 실리콘 단결정(6)의 측면부로의 복사열을 차단하는 것으로서, 육성중인 실리콘 단결정(6)의 측면을 포위하는 동시에, 실리콘 융액(3)면을 포위하는 것이다. 열차폐체(7)의 사양예를 나타내면 다음과 같다. 반경방향의 폭(W)은 예컨대 50㎜, 역 원추대면인 내면의 수직방향에 대한 기울기(θ)는 예컨대 21°, 열차폐체(7) 하단의 융액면으로부터의 높이(H1)는 예컨대 60㎜으로 한다. 또한, 자기장 공급장치(9)로부터 공급되는 자기장은, 수평 자기장이나 커스프 자기장 등을 이용할 수 있고, 예컨대 수평 자기장의 강도로서는, 2000~4000G(0.2T~0.4T), 보다 바람직하게는 2500~3500G(0.25T~0.35T)으로 하고, 자기장 중심높이가 융액 액면에 대하여 -150~+100㎜, 보다 바람직하게는 -75~+50㎜의 범위 내가 되도록 설정된다.
웨이퍼 준비공정(S211)에서는, 우선, 도 11의 도가니(1) 내에 고순도 실리콘의 다결정을, 예컨대 100kg 장입(裝入)하는 동시에, 필요한 도펀트를 투입하여 실리콘 단결정 내의 도펀트 농도를 조정하는 것이 바람직하다. 그 다음에, CZ로 내부를 수소함유물질과 불활성 가스의 혼합 가스로 이루어지는 수소함유 분위기로 하고 분위기 압력을 1.3~13.3kPa(10~100torr)로 하여 분위기 가스 중에 있어서의 수소함유물질의 농도가 수소가스 환산분압으로 40~400Pa 정도가 되도록 조정한다. 수소함유물질로서 수소 가스를 선택했을 경우에는, 수소 가스 분압을 40~400Pa로 하면 된다. 이 때의 수소 가스의 농도는 0.3%~31%의 범위가 된다.
한편, 수소 가스를 함유하지 않는 불활성 가스만으로 이루어진 분위기로 할 수도 있다.
수소함유물질의 수소가스 환산분압이 40Pa 미만이면, 인상속도의 허용폭이 축소되어, COP 결함 및 전위 클러스터의 발생을 억제할 수 없게 되므로 바람직하지 않다. 또한, 수소함유물질의 수소가스 환산농도(수소의 농도)가 높을수록, 전위 발생의 억제 효과가 증대된다. 단, 수소가스 환산분압이 400Pa를 초과하면, CZ로 내부에 산소 리크가 발생했을 경우에 폭발 등의 위험성이 증대하므로 안전상 바람직하지 않다. 보다 바람직한 수소함유물질의 수소가스 환산분압은 40Pa 이상 250Pa 이하의 범위이며, 특히 바람직한 수소가스 환산분압은 40Pa 이상 135Pa 이하의 범위이다.
다음으로, 자기장 공급장치(9)로부터 예컨대 3000G(0.3T)의 수평 자기장을 자기장 중심높이가 융액 액면에 대하여 -75~+50㎜이 되도록 공급 인가하는 동시에, 히터(2)에 의해 실리콘의 다결정을 가열하여 실리콘 융액(3)으로 한다.
이어서, 시드 척(5)에 부착된 종결정(T)을 실리콘 융액(3)에 침지하고, 도가니(1) 및 인상축(4)을 회전시키면서 결정 인상을 수행한다.
*이 경우의 인상조건으로서는, 단결정의 성장속도를 V(㎜/분)로 하고 단결정성장시의 융점으로부터 1350℃의 온도구배를 G(℃/㎜)로 했을 때의 비(V/G(㎟/분·℃))를 0.22~0.15 정도로 제어하며, V을 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 속도인 0.65~0.42~0.33㎜/분으로 제어하는, 등의 조건을 예시할 수 있다.
또한, 다른 조건으로서는, 석영도가니의 회전수를 5~0.2rpm으로 하고 단결정의 회전속도를 20~10rpm으로 하며 아르곤 분위기의 압력을 30Torr로 하고 더욱이 자기장 강도를 3000Gauss로 한 조건을 예시할 수 있다. 특히, 석영도가니의 회전수를 5rpm 이하로 함으로써, 석영도가니에 포함되는 산소원자의 실리콘 융액으로의 확산을 방지할 수 있으며, 실리콘 단결정 내의 격자간 산소농도를 저감시킬 수 있다. 더욱이, 다른 조건으로서는, 석영도가니의 회전수를 0.2rpm 이하로 하고 단결정의 회전속도를 5rpm 이하로 하며 아르곤 분위기의 압력을 1333~26660Pa로 하고 더욱이 자기장 강도를 3000~5000Gauss로 한 조건을 예시할 수 있다. 또한, 단결정의 회전속도를 15rpm 이상으로 하는 경우도 있다.
도 10에 나타내는 제조조건 설정공정(S20)은, 각각 이하의 것을 선택할 수 있다.
제조조건 설정공정(S20)에 있어서, 저항치가 0.001Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)를, 12.0×1017~20×1017atoms/㎤(Old-ASTM)의 범위로 하고 Pv영역과 Pi영역이 분포된 영역을 포함하며 OSF영역을 포함하지 않는, 실리콘 단결정을 제조하는 조건을 선택한다. 더욱이, 제조조건 설정공정(S20)에 있어서, 석출 용해의 열처리공정(S23)의 조건을, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위, 질소를 포함하지 않는 비산화성 가스 분위기, 또는 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기로 설정한다. 이 때 바람직하게는, 초기 산소농도(Oi)가, 13×1017~18×1017atoms/㎤이다. 또한, 처리온도 1000℃~1175℃의 범위, 보유시간 10sec~45sec의 범위, 온도하강속도 8℃/sec~0.5℃/sec의 범위, 산소 가스의 농도 3.5~10%인 것이 바람직하다.
제조조건 설정공정(S20)에 있어서, 저항치가 0.001Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)를, 12.0×1017~20×1017atoms/㎤(Old-ASTM)의 범위로 하고 Pv영역과 Pi영역과 OSF영역을 포함하는, 실리콘 단결정을 제조하는 조건을 선택한다. 더욱이, 제조조건 설정공정(S20)에 있어서, 석출 용해의 열처리공정(S23)의 조건을, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위, 질소를 포함하지 않는 비산화성 가스 분위기, 또는 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기로 설정한다. 이 때 초기 산소농도(Oi)가, 12.5×1017~18×1017atoms/㎤인 것이 바람직하다. 또한, 처리온도 1250℃~1325℃의 범위, 보유시간 10sec~45sec의 범위, 온도하강속도 8℃/sec~0.5℃/sec의 범위이고, 산소 가스의 농도가 3.5~10%인 것이 바람직하다.
도 10에 나타내는 석출 용해의 열처리공정(S23)은, 상기 조건으로 하여 RTA 처리장치(10)에 의해 수행된다. RTA 처리장치(10)는, 제 1 양태에서 나타낸 도 2의 RTA 처리장치(10)이다.
도 10에 나타내는 디바이스 제조공정(S25)에서는, 45nm노드(hp65)에 의한 디바이스를 실리콘 웨이퍼로 만들어 내기 위해 필요한 처리가 수행된다. 디바이스 제조공정(S25)은, Spike-RTA, FLA 등의 급속 온도상승/하강 열처리공정(S252)을 갖는다.
도 10에 나타내는 전 포토리소그래피 공정(S251)과 후 포토리소그래피 공정(S253)에 있어서는, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22)상에 진공흡착에 의해 보유하여 고정시키고, 포토마스크(23)를 작업 스테이지(22)보다 상방의 마스크 홀더(24)에 보유하여 고정시키며, 작업 스테이지(22)를 상승시켜 박판형상 웨이퍼(21)를 포토마스크(23)에 밀착시키고, 그 후 노광을 수행한다. 웨이퍼(21)의 표면에는 미리 포토레지스트막(도시생략)이 형성되어 있으며, 이 포토레지스트막에 대해 노광이 수행되어 포토마스크(23)의 패턴이 형성된다.
제 2 양태에 있어서의 실리콘 웨이퍼는, 제조조건 설정공정(S20)에 있어서, 급속 온도상승/하강 열처리공정(S252)에 있어서의 조건을 고려하여, 웨이퍼 준비공정(S211)에서의 인상조건, 및 석출 용해 열처리공정(S23)의 처리조건을 결정한다. 그리고, 이러한 결정된 조건에 따라 각 처리를 수행한다. 따라서, 제 2 양태에 있어서의 실리콘 웨이퍼에는, 웨이퍼 내부에 슬립 전위가 발생하는 5×104개/㎠을 초과하는 정도의 밀도 및 사이즈의 석출물이 형성되지 않는다. 따라서, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22)상에 진공흡착에 의해 보유하여 고정시켰을 경우에도, 이러한 석출물에 기인하는 도 7에 나타낸 최대 어긋남량이 허용 기준값인 10nm을 초과하는 일이 없다. 즉, 도 6에 나타내는 오버레이 에러를 일으키는 원인이 되는 휨·변형이 발생하는 일이 없다.
동시에, 제 2 양태에 있어서의 실리콘 웨이퍼에서는, 도 8에 나타내는 바와 같이 지지되어 있는 웨이퍼(W)의 에지 부분에서 슬립 전위가 발생하는 것을 방지하며, 웨이퍼의 강도가 저하되는 것도 방지할 수 있다.
한편, 급속 온도상승/하강 열처리공정(S252)으로서 Spike-RTA 처리를 수행할 경우에는, 도 2에 나타내는 RTA 장치(10)에 있어서, 조건을 설정하여 수행할 수 있다.
<제 3 양태>
이하, 본 발명에 관한 실리콘 웨이퍼 및 그 제조방법의 제 3 양태를 도면에 근거하여 설명한다.
도 12는, 본 실시형태에 있어서의 실리콘 웨이퍼 및 그 제조방법을 나타내는 플로우 차트이다.
본 실시형태에서의 실리콘 웨이퍼의 제조방법은, 도 12에 나타낸 바와 같이, 제조조건 설정공정(S30)과, 인상공정을 포함하는 웨이퍼 준비공정(S311)과, 석출 용해의 열처리공정(S33)과, DZ처리공정(S313)을 갖는다. 석출 용해의 열처리공정(S33)을 통해 제조된 실리콘 웨이퍼는, 급속 온도상승/하강의 열처리공정(S352)을 갖는 디바이스 제조공정(S35)에 제공된다.
도 12에 나타내는 제조조건 설정공정(S30)에서는, 디바이스 제조공정(S35)에 제공되는 웨이퍼의 규격이나, 웨이퍼 준비공정(S311)에 있어서의 CZ(초크랄스키)법에 의해 실리콘 융액으로부터 실리콘 단결정을 인상할 때의 조건, DZ처리공정(S313)의 처리조건, 및 이들 각 조건에 근거한 석출 용해의 열처리공정(S33)의 조건을 설정한다. 웨이퍼를 제공하는 후공정인 반도체 디바이스 제조공정(S35)에 있어서의 FLA 등의 급속 온도상승/하강 열처리공정(S352)의 처리조건에 따라, 웨이퍼에서 응력이 발생한다. 이러한 응력의 발생을 막기 위하여, 응력에 대응하여 요구되는 산소석출상태가 있다. 제조조건 설정공정(S30)에서는, 산소석출상태를 원하는 상태로 설정하기 위하여, 석출 용해 열처리공정(S33)에서의 처리조건을 결정한다. 디바이스 제조공정(S35)에 있어서, 실리콘 웨이퍼가 제공되는 열처리는, 최고온도의 범위가 1100℃ 이상 실리콘 융점 이하이고 처리시간이 1㎛초에서 100m초 정도까지의 조건인 급속 온도상승/하강 열처리공정(S352)이다. 이러한 급속 온도상승/하강 열처리공정(S352)의 전후에 있어서, 전 포토리소그래피 공정(S351)에서 형성된 패턴과, 후 포토리소그래피 공정(S353)에서 형성하는 패턴에 어긋남이 발생하여 오버레이 에러가 되는 일이 없도록, 상기 급속 온도상승/하강 열처리공정(S352)에 있어서의 변형 발생과 슬립 발생을 억제할 수 있는 조건을 제조조건 설정공정(S30)에서 설정한다.
상기 제조조건 설정공정(S30)에서는, 웨이퍼 준비공정(S311)에 있어서의 조업 조건으로서, 인상시에 제어하는 파라미터가 되는 인상속도(V)와 고액 계면으로부터의 온도구배(G)간의 비, V/G의 값, 즉, 실리콘 웨이퍼(기판)의 산소농도(Oi), 도펀트 농도 등이 설정된다.
웨이퍼 준비공정(S311)에서는, CZ로에 의해, CZ법으로 단결정을 인상하고, 인상된 실리콘 단결정 잉곳을 슬라이스 가공하여 웨이퍼를 형성하며, 더욱이, 웨이퍼의 모따기, 연삭, 연마, 세정 등의 표면처리를 수행하여 실리콘 웨이퍼를 준비한다. 실리콘 웨이퍼는 직경이 300㎜ 이상 450㎜ 정도인 것이 적응가능하다.
웨이퍼 준비공정(S311)에서, 실리콘 웨이퍼를 제조하기 위해서는 제 2 양태에서 제시한 도 11의 CZ로를 이용한다.
웨이퍼 준비공정(S311)에 있어서는, 우선, 도 11의 도가니(1) 내에 고순도 실리콘의 다결정을 예컨대 100kg 장입하는 동시에, 필요한 도펀트를 투입하여 실리콘 단결정 내의 도펀트 농도를 조정하는 것이 바람직하다.
이어서, CZ로 내부를 불활성 가스 등의 소정의 분위기로 하는 동시에 그 압력을 조정한다.
다음으로, 자기장 공급장치(9)로부터 예컨대 3000G(0.3T)의 수평 자기장을 자기장 중심높이가 융액 액면에 대하여 -75~+50㎜이 되도록 공급 인가하는 동시에, 히터(2)에 의해 실리콘의 다결정을 가열하여 실리콘 융액(3)으로 한다.
이어서, 시드 척(5)에 부착된 종결정(T)을 실리콘 융액(3)에 침지하고, 도가니(1) 및 인상축(4)을 회전시키면서 결정 인상을 수행한다.
이 경우의 인상조건으로서는, 단결정의 성장속도를 V(㎜/분)으로 하고 단결정 성장시의 융점으로부터 1350℃의 온도구배를 G(℃/㎜)으로 했을 때의 비(V/G(㎟/분·℃))를 0.22~0.15 정도로 제어하며, V를 보이드(Void) 결함이 존재하는 V영역으로 하여 실리콘 단결정을 인상할 수 있는 속도인 0.65~0.42~0.33㎜/분으로 제어하는, 등의 조건을 예시할 수 있다.
또한, 다른 조건으로서는, 석영도가니의 회전수를 5~0.2rpm으로 하고 단결정의 회전속도를 20~10rpm으로 하며 아르곤 분위기의 압력을 30Torr로 하고, 더욱이 자기장 강도를 3000Gauss로 한 조건을 예시할 수 있다. 더욱이 자기장 강도를 3000~5000Gauss로 한 조건을 예시할 수 있다. 또한, 단결정의 회전속도를 15rpm 이상으로 하는 경우도 있다.
도 12에 나타내는 제조조건 설정공정(S30)은, 각각 이하와 같이 설정한다.
제조조건 설정공정(S30)에 있어서, 인상공정에 있어서의 조건으로서, 저항치가 0.001Ω㎝~1kΩ이 되도록 붕소 등이 도핑되고, 초기 산소농도(Oi)가, 12.0×1017~18×1017atoms/㎤(Old-ASTM)의 범위가 되도록 하고 보이드 결함이 존재하도록 인상속도를 설정한다. DZ처리공정(S313)에 있어서의 조건으로서, H2이나 Ar의 비산화성 분위기, 처리온도 1150℃~1300℃의 범위, 처리시간 30min~16시간의 범위를 설정한다. 석출 용해 열처리공정(S33)에서의 조건으로서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위, 질소를 포함하지 않는 비산화성 가스 분위기, 또는 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기를 설정한다. 이 때, 초기 산소농도(Oi)가, 12.5×1017~17.0×1017atoms/㎤이면 된다. DZ처리공정(S313)의 처리온도가 1175℃~1275℃의 범위, 처리시간이 40min~8시간의 범위인 것이 바람직하다. 또한, 바람직하게는, 석출 용해 열처리공정(S33)의 처리온도가 1000℃~1175℃의 범위, 보유시간이 10sec~45sec의 범위, 온도하강속도가 8℃/sec~0.5℃/sec의 범위이며, 산소 가스의 농도가 1.5~10%이다.
제조조건 설정공정(S30)에 있어서, 인상공정에 있어서의 조건으로서, 저항치가 0.001Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)가, 12.0×1017~18×1017atoms/㎤(Old-ASTM)의 범위가 되도록 하며 보이드 결함이 존재하도록 인상속도를 설정한다. DZ처리공정(S313)에서의 조건으로서, H2이나 Ar의 비산화성 분위기, 처리온도 1150℃~1300℃의 범위, 처리시간 30min~16시간의 범위를 설정한다. 석출 용해 열처리공정(S33)에서의 조건으로서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위, 질소를 포함하지 않는 비산화성 가스 분위기, 또는 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기를 설정한다. 이 때, 초기 산소농도(Oi)가, 12.5×1017~17×1017atoms/㎤이다. 바람직하게는, DZ처리공정(S313)의 처리온도가 1175℃~1275℃의 범위, 처리 시간이 40min~8시간의 범위이다. 또한, 바람직하게는, 석출 용해의 열처리공정(S33)의 처리온도가 1250℃~1300℃의 범위, 보유시간이 5sec~30sec의 범위, 온도하강속도가 8℃/sec~0.5℃/sec의 범위이며, 산소 가스의 농도가 1.5~10%이다.
도 12에 나타내는 석출 용해 열처리공정(S33)은, 상기의 조건으로 하여 RTA 처리장치(10)에 의해 DZ처리공정(S313)의 전 공정으로서 처리된다. RTA 처리장치(10)는, 제 1 양태에서 제시한 도 2의 RTA 처리장치(10)이다.
도 12에 나타내는 DZ처리공정(S313)은, 예컨대, 세로형의 배치 로(batch furnace)에 의해 수행된다. DZ처리공정(S313)에서는, 석출 용해의 열처리공정(S33)에 의해 용해 처리가 이루어진 웨이퍼에, H2이나 Ar의 비산화성 분위기에서, 1150℃ 이상, 30min 이상의 고온어닐처리를 실시함으로써 디바이스 형성영역인 웨이퍼 표층의 보이드 결함을 소멸시킨다.
이와 같이 DZ처리공정(S313) 종료 후의 실리콘 웨이퍼는, 1000℃, 16시간의 열처리를 수행했을 경우, BMD(산소석출물) 밀도가 1×104개/㎠ 이하가 된다.
도 12에 나타내는 디바이스 제조공정(S35)에서는, 45nm노드(hp65)에 의한 디바이스를 실리콘 웨이퍼로 만들어 내기 위해 필요한 처리가 수행된다. 디바이스 제조공정(S35)은, Spike-RTA, FLA 등의 급속 온도상승/하강 열처리공정(S352)을 갖는다.
도 12에 나타내는 전 포토리소그래피 공정(S351)과 후 포토리소그래피 공정(S353)에서는, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22) 상에 진공흡착에 의해 보유하여 고정시키고, 포토마스크(23)를 작업 스테이지(22)보다 상방의 마스크 홀더(24)에 보유하여 고정시키며, 작업 스테이지(22)를 상승시켜 박판형상 웨이퍼(21)를 포토마스크(23)에 밀착시키고, 그 후 노광을 수행한다. 웨이퍼(21)의 표면에는 미리 포토레지스트막(도시생략)이 형성되어 있으며, 상기 포토레지스트막에 대해 노광이 수행되어 포토마스크(23)의 패턴이 형성된다.
제 3 양태에서의 실리콘 웨이퍼는, 제조조건 설정공정(S30)에 있어서, 급속 온도상승/하강 열처리공정(S352)에서의 조건을 고려하여, 웨이퍼 준비공정(S311)에 있어서의 인상조건, 석출 용해의 열처리공정(S33), DZ처리공정(S313)의 처리조건을 결정한다. 그리고, 이러한 결정된 조건에 따라 각 처리를 수행한다. 따라서, 제 3 양태에 있어서의 실리콘 웨이퍼에는, 웨이퍼 내부에 슬립 전위가 발생하는 5×104개/㎠을 초과하는 정도의 밀도 및 사이즈의 석출물이 형성되지 않는다. 따라서, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22)상에 진공흡착에 의해 보유하여 고정시켰을 경우에도, 이러한 석출물에 기인하는 도 7에 나타내는 최대 어긋남량이 허용 기준값인 10nm을 초과하는 일이 없다. 즉, 도 6에 나타내는 오버레이 에러를 일으키는 원인이 되는 휨·변형이 발생하는 일이 없다.
동시에, 제 3 양태에 있어서의 실리콘 웨이퍼에서는, 도 8에 나타내는 바와 같이 지지되어 있는 웨이퍼(W)의 에지 부분에서 슬립 전위가 발생하는 것을 방지하며, 웨이퍼의 강도가 저하되는 것도 방지할 수 있다.
또한, 급속 온도상승/하강 열처리공정(S352)에서 Spike-RTA 처리를 수행할 경우에는, 도 2에 나타내는 RTA 장치(10)에서 조건을 설정하여 수행할 수가 있다.
<제 4 양태>
이하, 본 발명에 관한 실리콘 웨이퍼 및 그 제조방법의 제 4 양태를 도면에 근거하여 설명한다.
도 13은, 본 실시형태에서의 실리콘 웨이퍼 및 그 제조방법을 나타내는 플로우 차트이다.
제 4 양태에 있어서의 실리콘 웨이퍼의 제조방법은, 도 13에 나타낸 바와 같이, 제조조건 설정공정(S40)과, 웨이퍼 준비공정(S411)과, 연마공정(S412)을 갖는다. 제4양태의 방법으로 제조된 실리콘 웨이퍼는, 급속 온도상승/하강 열처리공정(S452)을 갖는 디바이스 제조공정(S45)에 제공된다.
도 13에 나타내는 제조조건 설정공정(S40)에서는, 디바이스 제조공정(S45)에 제공되는 웨이퍼의 규격이나, 웨이퍼 준비공정(S411)에 있어서의 CZ(초크랄스키)법에 의해 실리콘 융액으로부터 실리콘 단결정을 인상할 때의 조건을 설정한다.
상기 제조조건 설정공정(S40)에 있어서는, 웨이퍼 준비공정(S411)에 있어서의 조업 조건으로서 인상시에 제어하는 파라미터가 되는 인상속도(V)와 고액계면으로부터의 온도구배(G)의 비, V/G의 값, 즉, 실리콘 웨이퍼(기판)의 산소농도(Oi), 도펀트 농도 등이 설정된다.
웨이퍼 준비공정(S411)에서는, CZ로에 의해, CZ법으로 단결정을 인상하고, 인상된 실리콘 단결정 잉곳을 슬라이스 가공하여 웨이퍼를 형성하며, 더욱이, 웨이퍼의 모따기, 연삭, 세정 등의 표면처리를 수행한다. 그 후, 마무리 처리로서의 연마공정(S412)에 실리콘 웨이퍼를 제공한다. 실리콘 웨이퍼는 직경이 300㎜ 이상 450㎜ 정도인 것이 적응가능하다.
웨이퍼 준비공정(S411)에서, 실리콘 웨이퍼를 제조하기 위해서는, 제 2 양태에서 제시한 도 11의 CZ로를 이용한다.
웨이퍼 준비공정(S411)에서는, 우선, 도 11의 도가니(1) 내에 고순도 실리콘의 다결정을 예컨대 100kg 장입하는 동시에, 필요한 도펀트를 투입하여 실리콘 단결정 내의 도펀트 농도를 조정하는 것이 바람직하다. 이어서, CZ로 내부를 수소함유물질과 불활성 가스의 혼합 가스로 이루어지는 수소함유 분위기로 하고 분위기압력을 1.3~13.3kPa(10~100torr)으로 하여 분위기 가스중의 수소함유물질의 농도가 수소가스 환산분압으로 40~400Pa 정도가 되도록 조정한다. 수소함유물질로서 수소가스를 선택했을 경우에는, 수소가스분압을 40~400Pa로 하면 된다. 이 때의 수소 가스의 농도는 0.3%~31%의 범위가 된다.
한편, 수소 가스를 함유하지 않는 불활성 가스만으로 이루어진 분위기로 할 수도 있다.
수소함유물질의 수소가스 환산분압이 40Pa 미만이면, 인상속도의 허용폭이 축소되어, COP 결함 및 전위 클러스터의 발생을 억제할 수 없게 되므로 바람직하지 않다. 또한, 수소함유물질의 수소가스 환산농도(수소의 농도)가 높을수록, 전위 발생의 억제 효과가 증대된다. 단, 수소가스 환산분압이 400Pa를 초과하면, CZ로 내부에 산소 리크가 발생했을 경우에 폭발 등의 위험성이 증대되므로 안전상 바람직하지 않다. 보다 바람직한 수소함유물질의 수소가스 환산분압은 40Pa 이상 250Pa 이하의 범위이며, 특히 바람직한 수소가스 환산분압은 40Pa 이상 135Pa 이하의 범위이다.
다음으로, 자기장 공급장치(9)로부터 예컨대 3000G(0.3T)의 수평 자기장을 자기장 중심높이가 융액 액면에 대하여 -75~+50㎜이 되도록 공급 인가하는 동시에, 히터(2)에 의해 실리콘의 다결정을 가열하여 실리콘 융액(3)으로 한다.
이어서, 시드 척(5)에 부착된 종결정(T)을 실리콘 융액(3)에 침지하여, 도가니(1) 및 인상축(4)을 회전시키면서 결정 인상을 수행한다.
이 경우의 인상조건으로서는, 단결정의 성장 속도를 V(㎜/분)으로 하고 단결정성장시의 융점으로부터 1350℃의 온도구배를 G(℃/㎜)으로 했을 때의 비(V/G(㎟/분·℃))를 0.22~0.15 정도로 제어하여, V을 그로운-인 무결함의 실리콘 단결정을 인상할 수 있는 속도인 0.65~0.42~0.33㎜/분으로 제어하는, 등의 조건을 예시할 수 있다.
또한, 다른 조건으로서는, 석영도가니의 회전수를 5~0.2rpm으로 하고 단결정의 회전속도를 20~10rpm으로 하며 아르곤 분위기의 압력을 30Torr로 하고 더욱이 자기장 강도를 3000Gauss로 한 조건을 예시할 수 있다. 특히, 석영도가니의 회전수를 5rpm 이하로 함으로써, 석영도가니에 포함되는 산소원자의 실리콘 융액으로의 확산을 방지할 수 있고, 실리콘 단결정 내의 격자간 산소농도를 저감시킬 수 있다. 더욱이, 다른 조건으로서는, 석영도가니의 회전수를 0.2rpm 이하로 하고 단결정의 회전속도를 5rpm이하로 하며 아르곤 분위기의 압력을 1333~26660Pa로 하고 더욱이 자기장 강도를 3000~5000Gauss로 한 조건을 예시할 수 있다. 또한, 단결정의 회전속도를 15rpm 이상으로 하는 경우도 있다.
반도체 디바이스의 제조공정(S45)은, 웨이퍼 준비공정(S411)에서 준비하는 실리콘 웨이퍼를 제공하는 후공정이다. 반도체 디바이스의 제조공정(S45)에서의 FLA 등의 급속 온도상승/하강의 열처리공정(S452)에 따라, 웨이퍼에서 응력이 발생한다. 이러한 응력에 대응하여 요구되는 산소석출상태가 있다. 도 13에 나타내는 제조조건 설정공정(S40)에서는, 산소석출상태를 원하는 상태로 설정하기 위하여 웨이퍼 준비공정(S411)의 조건을 결정한다. 디바이스 제조공정(S45)에서, 실리콘 웨이퍼가 제공되는 열처리는, 최고온도의 범위가 1100℃ 이상 실리콘 융점 이하이고 처리시간이 1㎛초에서 100m초 정도까지를 조건으로 하는 급속 온도상승/하강 열처리공정(S452)이다. 이러한 급속 온도상승/하강 열처리공정(S452)의 전후에, 전 포토리소그래피 공정(S451)에서 형성된 패턴과, 후 포토리소그래피 공정(S453)에서 형성되는 패턴에 어긋남이 발생하여 오버레이 에러가 되는 일이 없도록, 웨이퍼 준비공정(S411)(CZ법의 인상 조건)에 있어서의 변형 발생과 슬립 발생을 억제할 수 있는 조건을, 제조조건 설정공정(S40)에서 설정한다.
더욱이 제조조건 설정공정(S40)에서의 조건은, 각각 이하의 것을 선택할 수 있다.
제조조건 설정공정(S40)에 있어서, 저항치가 0.001Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)가, 12.0×1017~14×1017atoms/㎤(Old-ASTM)의 범위가 되도록 한다. 이 때 바람직하게는, 초기 산소농도(Oi)가, 12.3×1017~13.8×1017atoms/㎤이다.
도 13에 나타내는 디바이스 제조공정(S45)에서는, 45nm노드(hp65)에 의한 디바이스를 실리콘 웨이퍼로 만들어 내기 위해 필요한 처리가 수행된다. 디바이스 제조공정(S45)은, Spike-RTA, FLA 등의 급속 온도상승/하강 열처리공정(S452)을 갖는 것으로 한다.
도 13에 나타내는 전 포토리소그래피 공정(S451)과 후 포토리소그래피 공정(S453)에서는, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22) 상에 진공흡착에 의해 보유하여 고정시키고, 포토마스크(23)를 작업 스테이지(22)보다 상방의 마스크 홀더(24)에 보유하여 고정시키며, 작업 스테이지(22)를 상승시켜 박판형상 웨이퍼(21)를 포토마스크(23)에 밀착시키고, 그 후 노광을 수행한다. 웨이퍼(21)의 표면에는 미리 포토레지스트막(도시생략)이 형성되어 있으며, 상기 포토레지스트막에 대해 노광이 수행되어 포토마스크(23)의 패턴이 형성된다.
본 실시형태에 있어서의 실리콘 웨이퍼는, 제조조건 설정공정(S40)에 있어서, 급속 온도상승/하강 열처리공정(S452)에서의 조건을 고려하여, 웨이퍼 준비공정(S411)에 있어서의 인상조건을 결정한다. 그리고, 이 결정된 조건에 따라 각 처리를 수행한다. 따라서, 제 4 양태에 있어서의 실리콘 웨이퍼는, 800℃ 4시간 + 1000℃ 16시간의 열처리 후에 산소석출물 밀도가 1×1014개/㎠ 이하가 되는 Pi영역으로 이루어지는 웨이퍼가 된다. 즉, 웨이퍼 내부에 슬립 전위가 발생하는 5×104개/㎠을 초과하는 정도의 밀도 및 사이즈의 석출물이 형성되는 일이 없다. 따라서, 도 5에 나타낸 바와 같이, 웨이퍼(21)를 작업 스테이지(22) 상에 진공흡착에 의해 보유하여 고정시켰을 경우에도, 이러한 석출물에 기인하는 도 7에 나타내는 최대 어긋남량이 허용 기준값인 10nm을 초과하는 일이 없다. 즉, 도 6에 나타내는 오버레이 에러를 일으키는 원인이 되는 휨·변형이 발생되는 일이 없다.
동시에, 제 4 양태에 있어서의 실리콘 웨이퍼에서는, 도 8에 나타내는 바와 같이 지지되어 있는 웨이퍼(W)의 에지부분에서 슬립 전위가 발생하는 것을 방지하며, 웨이퍼의 강도가 저하되는 것도 방지할 수 있다.
한편, 급속 온도상승/하강 열처리공정(S452)으로서 Spike-RTA 처리를 수행할 경우에는, 도 2에 나타내는 RTA 장치(10)에 있어서, 조건을 설정하여 수행할 수 있다. RTA 처리장치(10)는, 제 1 양태에서 나타낸 도 2의 RTA 처리장치(10)이다.
제 1 양태 ~ 제 4 양태에서는, 더욱이, 도 9에 나타낸 바와 같이, 웨이퍼의 표면(Wu)에는, 평탄면인 메인 면(W23)과, 주변 가장자리부에 형성된 표면측 모따기부(W24)가 형성되어 있다. 또한, 이면(Wr)에는, 평탄면인 메인 면(W27)과, 주변 가장자리부에 형성된 이면측 모따기부(W28)가 형성되어 있다. 표면측 모따기부(W24)의, 그 주변 가장자리 단부(Wut)로부터 웨이퍼 반경방향 내측을 향하는 방향의 폭(A1)은, 이면측 모따기부(W28)의 주변 가장자리 단부(Wrt)로부터 웨이퍼 반경방향 내측을 향하는 방향의 폭(A2)보다 좁게 되어 있다. 표면측 모따기부(W24)의 폭(A1)은 50㎛ 이상 200㎛ 이하의 범위가 바람직하다.
또한, 이면측 모따기부(W28)의 폭(A2)은 200㎛에서 300㎛의 범위가 바람직하다.
또한, 표면측 모따기부(W24)는, 표면(Wu)의 메인 면(W23)에 대하여 경사지는 제 1 경사면(W11)을 가지며, 이면측 모따기부(W28)는, 이면(Wr)의 메인 면(W27)에 대하여 경사지는 제 2 경사면(W12)을 갖는다. 제 1 경사면(W11)의 경사각도(θ1)는 10°에서 50°의 범위가 바람직하고, 제 2 경사면(W12)의 경사각도(θ2)는 10°에서 30°의 범위가 바람직하며, 더욱이 θ1≤θ2로 되어 있는 것이 바람직하다.
또한, 제 1 경사면(W11)과 주변 가장자리 단부(Wt)의 사이에는, 이들을 접속하는 제 1 곡면(W13)이 표면 최외주(Wut)에 형성되어 있다. 또한, 제 2 경사면(W12)과 주변 가장자리 단부(Wt)의 사이에는, 이들을 접속하는 제 2 곡면(W14)이 이면 최외주부(Wrt)에 형성되어 있다. 제 1 곡면(W13)의 곡률반경(R1)의 범위는 80㎛에서 250㎛의 범위가 바람직하고, 제 2 곡면(W14)의 곡률반경(R2)의 범위는 100㎛에서 300㎛의 범위가 바람직하다.
상기 단부 구성으로 함으로써, 웨이퍼 핸들링시에 있어서의 흠집발생을 저감시킬 수 있게 된다. 제 1 양태~제 4 양태에 있어서는, 급속 온도상승/하강 열처리공정에서의 처리조건을 설정하는 것에 추가하여, 이러한 웨이퍼 주변 가장자리부에서 조건을 설정함으로써, 엄격한 조건의 급속 온도상승/하강 열처리공정에서의 균열 발생을 더욱 방지할 수 있는 것이다.
(실시예)
이하, 본 발명에 관한 실시예를 설명한다.
<실험예 A>
붕소 농도(저항율), 초기 산소농도, 질소농도 등을 표 1~3에 나타내는 바와 같이 설정하여 인상된 직경 300㎜의 실리콘 단결정 잉곳으로부터, 슬라이스, 양면연마(DSP)에 의해 (100) 웨이퍼를 준비하였다.
상기 실리콘 웨이퍼에, 석출 용해의 열처리공정(S13)의 조건을 표 1~3에 나타내는 바와 같이 설정하고, RTA 처리를 수행하는 동시에, 에피택셜공정 1150℃에서 막두께 4㎛의 에피택셜막을 막형성하였다.
더욱이, 디바이스 제조공정에서의 열처리를 다음의 모의조건으로, 변형 발생에 대한 강제 열응력시험으로서의 RTA 열처리를 웨이퍼에 실시하여, 산소석출물(BMD)에서 기인하는 슬립의 발생 유무를 X선 토포그래피를 통해 확인하였다.
<디바이스 제조공정에 있어서의 처리의 모의 조건>
1step ; 850℃ 30분
2step ; 1000℃ 30분
3step ; 1000℃ 60분
4step ; 850℃ 30분
(모두 온도 상승/하강 속도는 5℃/min)
<RTA로(爐) 열응력부하시험조건>
700℃로부터의 온도 상승/하강률을 150℃/sec으로 하고, 최고온도를 1250℃, 보유시간을 1sec으로 하였다.
그 결과를 표 1~3에 RTA로(爐) 응력부하 시험결과(BMD 기인(起因)의 슬립 발생)로서 나타낸다.
여기서, BMD 밀도의 측정은, 상기 디바이스 시뮬레이션 후에 1000℃×16hr의 현재화 열처리 후의 라이트 에칭(에칭마진은 2㎛) 후에 실시하였다.
또한, 흠집발생에 대한 응력부하시험으로서, 다음의 조건으로 배치로에서 열처리를 수행한 후, X선 토포그래피를 이용하여 슬립의 길이를 측정하였다. 그 결과를 표 1~3에 세로형 로 응력부하 시험결과(보우트 기인의 슬립)로서 나타낸다.
<세로형 로 열응력 시험조건>
700℃로부터 1150℃까지의 온도상승률을 8℃/min으로 하고 1150℃에서 60min보유하며, 1.5 ℃/min의 온도하강률로 700℃까지 냉각시켰다.
Figure pat00001
Figure pat00002
Figure pat00003
여기서, 결과의 표기는, X선 토포그래피에 의해 측정한 슬립 발생의 유무, 혹은 슬립 길이가 다음의 범위인 것이다.
RTA로 열응력 부하시험의 결과에 대해서는, 아래와 같이 평가했다.
○(A ; Good) : X선 토포그래피를 통해, 미소한 슬립의 발생이 확인되지 않는다.
×(B ; Not Acceptable) : X선 토포그래피를 통해, 미소한 슬립의 발생이 웨이퍼 면내에서 확인되었다.
RTA 처리는 단시간에 이루어지기 때문에, 슬립길이가 미세하여 슬립 길이를 측정하기가 어렵다.
한편, 세로형 로 열응력 부하시험에서는, 보우트 자국으로 인해 신장된 슬립의 길이를 측정하여 아래와 같이 평가했다.
○ ; 슬립길이 0.5~2㎜(A ; Good)
△ ; 슬립길이 2~5㎜( B ; Acceptable)
× ; 슬립길이 5~10㎜(C ; Not Acceptable)
또한, 에피택셜성장 후, BMD 밀도(/㎠)에 있어서, <1e4은 실질 검출 한계 이하를 뜻한다.
샘플 A1에 있어서는, 에피택셜성장 후에도 산소석출핵의 형성을 낮은 수준으로 하였기 때문에 Epi 성장 + 석출처리에서도 석출물이 형성되지 않는다. 따라서 BMD에서 기인하는 슬립이 발생되지 않는다. 그러나, 세로형 로의 시험에서는, 산소 농도가 낮기 때문에 보우트에서 기인하는 슬립이 신장되므로 바람직하지 않다(NG).
샘플 A2에 있어서는, 산소농도는 낮지만, 붕소 농도가 높아, EPi 후의 열처리에서 석출핵이 형성되었다. 붕소 농도가 높기 때문에 보우트에서 기인하는 슬립의 발생은 억제되지만, BMD에서 기인하는 슬립이 발생되므로 바람직하지 않다(NG).
샘플 A3에 있어서는, 산소도 붕소농도도 높아, BMD에서 기인하는 슬립이 발생된다. 보우트에서 기인하는 슬립의 발생은 억제된다. 따라서 바람직하지 않다(NG).
샘플 A4에 있어서는, 산소도 붕소 농도도 높아, BMD에서 기인하는 슬립이 발생된다. 보우트에서 기인하는 슬립의 발생은 상당히 억제된다. 따라서 바람직하지 않다(NG).
샘플 A5에 있어서는, 저산소화에 의해 Epi후 석출이 억제된다. 붕소의 효과로 세로형 로의 슬립이 억제된다. 따라서 바람직하다(OK).
샘플 A6에 있어서는, 저산소화에 의해 Epi후 석출이 억제된다. 더욱이 고농도 붕소의 효과로 세로형 로의 슬립이 억제된다. 따라서 바람직하다(OK).
샘플 A7에 있어서는, RTA 처리에 의해 BMD의 형성이 억제된다. 따라서 바람직하다(OK).
샘플 A8에 있어서는, RTA 처리에 의해 BMD의 형성이 억제된다. 따라서 바람직하다(OK).
샘플 A9에 있어서는, RTA 처리에 의해 BMD의 형성이 억제된다. 따라서 바람직하다(OK).
샘플 A10에 있어서는, RTA 처리에 의해 BMD의 형성이 억제된다. 따라서 바람직하다(OK).
샘플 A11에 있어서는, RTA 온도가 1150℃ 이하일 때 BMD에서 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A12에 있어서는, RTA가 급속냉각으로 공공(空孔)을 동결하고 BMD를 형성하여 BMD에 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A13에 있어서는, 산소농도가 높고, Epi 성장 후에도 용이하게 산소석출핵이 형성되어 BMD에 기인하는 슬립이 발생된다. 산소가 높기 때문에 보우트에 기인하는 슬립은 억제된다. 따라서 바람직하지 않다(NG).
샘플 A14에 있어서는, BMD가 없고, 고산소기판이기 때문에 보우트 슬립이 없다. 따라서 바람직하다(OK).
샘플 A15에 있어서는, BMD가 없고, 고산소기판이기 때문에 보우트슬립이 없다. 따라서 바람직하다(OK).
샘플 A16에 있어서는, BMD가 없고, 고산소기판이기 때문에 보우트 슬립이 없다. 따라서 바람직하다(OK).
샘플 A17에 있어서는, 산소농도가 높기 때문에, RTA 처리 후에도 BMD의 형성이 촉진되어 BMD에 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A18에 있어서는, 냉각속도가 지나치게 빠르고 공공(空孔)의 동결로 BMD에 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A19에 있어서는, RTA 처리시간이 부족하여 BMD핵에서 BMD에 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A20에 있어서는, 질소에 의해 질화막형성에 의한 vacancy 주입이 있으며, 산소석출물의 형성으로 BMD에 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A21에 있어서는, BMD가 없고 고산소기판이기 때문에, 보우트 슬립이 없다. 따라서 바람직하다(OK).
샘플 A22에 있어서는, RTA 처리중에 산화막형성에 의해 격자간 Si가 주입되어, 10℃/sec 이상에서 냉각하여도 vacancy의 동결이 이루어지지 않으므로 바람직하다(OK).
샘플 A23에 있어서는, RTA 처리중에 산화막형성에 의해 격자간 Si가 주입되어, 10℃/sec 이상에서 냉각하여도 vacancy의 동결이 이루어지지 않으므로 바람직하다(OK).
샘플 A24에 있어서는, 산화막이 형성되었지만, 냉각속도가 지나치게 빠르고 공공(空孔)이 동결되어 BMD기인의 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 A25에 있어서는, 질소 도핑의 효과에 의해 BMD가 형성되었다. 따라서 바람직하지 않다(NG).
샘플 A26에 있어서는, 질소 도핑의 에피택셜 웨이퍼의 BMD는 고온에서 안정적이므로, 1150℃의 RTA로는 소멸되지 않는다. 따라서 바람직하지 않다(NG).
샘플 A27~A30에 있어서는, 농도에 상관없이 질소 도핑으로도 BMD가 소멸된다. 고산소기판이기 때문에 보우트 슬립이 없다. 따라서 바람직하다(OK).
이러한 결과로부터, 산소농도, 붕소농도, RTA 처리의 조건을 설정함으로써, 변형 및 슬립 전위의 신장이 방지가능함을 알 수 있다.
<실험예 B>
붕소 농도(저항율) 10Ω㎝, 초기 산소농도를 표 4에 나타내는 바와 같이 설정하여 인상된 직경 300㎜의 실리콘 단결정 잉곳으로부터, 슬라이스, 양면연마(DSP)에 의해 (100) 웨이퍼를 준비하였다. 또한, 이 때의 Pi와 Pv의 영역분포 및 그 때의 V/G의 값을 표에 나타낸다.
상기 실리콘 웨이퍼에, 석출 용해의 열처리공정(S23)의 조건을 표 4에 RTA조건으로서 나타내는 바와 같이 설정하고, RTA 처리를 수행하였다.
더욱이, 디바이스 제조공정에 있어서의 열처리를 다음의 모의 조건으로, 변형 발생에 대한 강제 열응력 시험으로서의 RTA 열처리를 실시하여, 산소석출물(BMD)에서 기인하는 슬립 발생의 유무를 X선 토포그래피를 통해 확인하였다.
<디바이스 제조공정에서의 처리의 모의 조건>
1step ; 850℃ 30분
2step ; 1000℃ 30분
*3step ; 1000℃ 60분
4step ; 850℃ 30분
(온도 상승/하강 속도는 모두 5℃/min)
이 결과를 표 4에 RTA로 응력부하 시험결과(BMD 기인의 슬립 발생)로서 나타낸다.
여기서, BMD밀도의 측정은, 상기 디바이스 시뮬레이션 후에 1000℃×16hr의 현재화 열처리 후의 라이트 에칭(에칭마진은 2㎛) 후에 실시하였다.
또한, 흠집 발생에 대한 응력부하시험으로서, 다음 조건으로 배치로에서 열처리를 수행한 후, X선 토포그래피를 이용하여 슬립의 길이를 측정했다. 그 결과를 표 4에 세로형 로 응력부하 시험결과(보우트 기인 슬립)로서 나타낸다.
<세로형 로 열응력 시험조건>
700℃로부터 1150℃까지의 온도상승률을 8℃/min으로 하고 1150℃로 60min 보유하며, 1.5℃/min의 온도하강률로 700℃까지 냉각시켰다.
Figure pat00004
여기서, 결과의 표기는, X선 토포그래피에 의해 측정한 슬립 발생의 유무, 혹은 슬립 길이는 다음의 범위인 것이다.
◎ ; 슬립길이 0~0.5㎜(S ; Very Good)
○ ; 슬립길이 0.5~2㎜(A ; Good)
△ ; 슬립길이 2~5㎜(B ; Acceptable)
×; 슬립길이 5~10㎜(C ; Not Acceptable)
×× ; 슬립길이 10~15㎜(D ; poor)
또한, 표에 나타내는 결함영역(Pv,Pi 등)이란, 웨이퍼 면내에 포함되는 결함영역을 나타낸 것이다. 예컨대, 웨이퍼 면내에 OSF와 Pv와 Pi영역이 모두 포함될 경우에는, 웨이퍼 지름방향으로 G값이 변화되어 V/G값이 면내에서 변화되어 있기 때문에, 각 웨이퍼는 V/G값이 범위를 갖게 된다. 이 때문에, 표에서의 V/G값은 범위를 갖는 기재로 되어 있다.
샘플 B1에 있어서는, Pv영역의 산소석출물로부터 슬립이 발생했으므로 바람직하지 않다(NG).
샘플 B2, B3에 있어서는, 외주부도 포함하여 공공(空孔) 우세영역이 포함되지 않고 BMD 슬립발생이 없다. 따라서 바람직하다(OK).
샘플 B4에 있어서는, Pi영역에서도 고산소이기 때문에, 산소석출물이 형성된다. 따라서 바람직하지 않다(NG).
샘플 B5, B6, B7에 있어서는, RTA 처리로 Pv영역의 석출핵이 소멸된다. 따라서 바람직하다(OK).
샘플 B8에 있어서는, RTA 처리로 Pv영역의 석출핵이 소멸된다. 보우트 슬립도 상당히 억제된다. 따라서 바람직하다(OK).
샘플 B9에 있어서는, N2 분위기에서 질화막이 형성되며, 공공(空孔)이 주입되어 석출이 늘어난다. 따라서 바람직하지 않다(NG).
샘플 B10에 있어서는, 급속 냉각으로 공공(空孔)이 동결되어 석출이 늘어난다. 따라서 바람직하지 않다(NG).
샘플 B11에 있어서는, OSF, Pv영역에서의 석출에 의한 슬립이 발생한다. 저산소이므로, 보우트 슬립도 발생한다. 따라서 바람직하지 않다(NG).
샘플 B12에 있어서는, OSF, Pv영역에서의 석출에 의한 슬립이 발생한다. 따라서 바람직하지 않다(NG).
샘플 B13에 있어서는, RTA 처리로도 OSF영역의 핵이 소멸되지 않는다. 따라서 바람직하지 않다(NG).
샘플 B14, 15, 16에 있어서는, RTA 처리로도 OSF영역의 핵이 소멸된다. 따라서 바람직하다(OK).
<실험예 C>
질소농도, 초기 산소농도를 표 5에 나타내는 바와 같이 설정하여 인상된 보이드 결함을 포함하는 V영역으로 이루어진 직경 300㎜의 실리콘 단결정 잉곳으로부터, 슬라이스, 양면연마(DSP)에 의해, (100) 웨이퍼를 준비했다.
상기 실리콘 웨이퍼에, 석출 용해의 열처리공정(S33)의 조건을 표 5에 RTA 조건으로서 나타내는 바와 같이 설정하여 RTA 처리를 수행한 후, DZ처리로서, 세로형 배치(batch)로에서 1000℃, 16시간의 어닐처리를 수행하였다.
더욱이, 디바이스 제조공정에서의 열처리를 다음의 모의 조건으로 변형 발생에 대한 강제 열응력시험으로서의 RTA 열처리를 웨이퍼에 실시하여, 산소석출물(BMD)에 기인하는 슬립 발생의 유무를 X선 토포그래피를 통해 확인했다.
<디바이스 제조공정에서의 처리의 모의 조건>
1step ; 850℃ 30분
2step ; 1000℃ 30분
3step ; 1000℃ 60분
4step ; 850℃ 30분
(모두 온도 상승/하강 속도는 5℃/min)
그 결과를 표 5에 RTA로(爐) 응력부하 시험결과(BMD 기인의 슬립발생)로서 나타낸다.
여기서, BMD 밀도의 측정은, 상기 디바이스 시뮬레이션 후에 1000℃×16hr의 현재화 열처리 후의 라이트 에칭(에칭마진은 2㎛) 뒤에 실시했다.
또한, 흠집발생에 대한 응력부하시험으로서, 다음의 조건으로 배치로에 의해 열처리를 수행한 후, X선 토포그래피를 이용하여 슬립의 길이를 측정했다. 그 결과를 표 5에 세로형 로 응력부하 시험결과(보우트 기인의 슬립)로서 나타낸다.
<세로형 로 열응력 시험조건>
700℃로부터 1150℃까지의 온도상승률을 8℃/min으로 하여 1150℃로 60min 보유하고, 1.5℃/min의 온도하강률로 700℃까지 냉각했다.
Figure pat00005
여기서, 결과의 표기는, X선 토포그래피에 의해 측정한 슬립 발생의 유무, 혹은 슬립길이가 다음의 범위인 것이다.
○ ; 슬립길이 0.5~2㎜(A ; Good)
△ ; 슬립길이 2~5㎜(B ; Acceptable)
×; 슬립길이 5~10㎜(C ; Not Acceptable)
샘플 C1에 있어서는, 저산소기판의 적용에 의해 고온 어닐처리중에 BMD의 형성이 억제되어, 어닐처리 후의 RTA 처리에서 BMD에 기인하는 슬립이 발생되지 않는다. 그러나 저산소기판이므로, 어닐처리 후의 세로형 로 응력부하시험에서 슬립이 발생했으므로 바람직하지 않다(NG).
샘플 C2에 있어서는, 고온 어닐처리중에 BMD가 형성되어, RTA 처리에서 슬립이 발생된다. 산소농도가 높아, 세로형 로의 보우트 흠집으로 인한 슬립은 억제된다. 따라서 바람직하지 않다(NG).
샘플 C3에 있어서는, RTA 처리에 의해 결정육성시에 형성된 산소석출핵이 용체화된다. 그 후의 어닐처리에 의해서도 BMD의 재형성은 없다. 따라서 바람직하다(OK).
샘플 C4, C5, C6, C7도 마찬가지로 바람직하다(OK).
샘플 C8에 있어서는, RTA 처리시의 질화막형성에 의해 공공(空孔)이 주입되어 석출핵이 안정화된다. 고온 어닐처리중에 BMD가 성장한다. 따라서 바람직하지 않다(NG).
샘플 C9에 있어서는, RTA 처리시의 고속 냉각으로 공공(空孔)이 동결되어, 석출핵이 안정화된다. 고온 어닐처리중에 BMD가 성장한다. 따라서 바람직하지 않다(NG).
샘플 C10, C11, C12, C13에 있어서는, 급속 냉각으로 공공(空孔)이 동결되어 석출이 증대된다. 따라서 바람직하지 않다(NG).
샘플 C14에 있어서는, N-dope 웨이퍼에서는 결정육성시에 형성된 산소석출핵이 안정적이며, RTA 처리의 최고온도가 낮기 때문에, 산소석출핵이 소멸되지 않고, 어닐처리에서 BMD의 성장이 발생하였다. 따라서 바람직하지 않다(NG).
<실험예 D>
붕소 농도(저항율) 12Ω㎝, 초기 산소농도를 표 6에 나타내는 바와 같이 설정하여 인상된 직경 300㎜의 실리콘 단결정 잉곳으로부터, 슬라이스, 양면연마(DSP)에 의해 (100) 웨이퍼를 준비했다.
더욱이, 디바이스 제조공정에서의 열처리를 다음의 모의 조건으로, 변형 발생에 대한 강제 열응력시험으로서의 RTA 열처리를 실시하여, 산소석출물(BMD)에 기인하는 슬립 발생의 유무를 X선 토포그래피를 통해 확인하였다.
<디바이스 제조공정에 있어서의 처리의 모의>
1step ; 850℃ 30분
2step ; 1000℃ 30분
3step ; 1000℃ 60분
4step ; 850℃ 30분
(모두 온도 상승/하강 속도는 5℃/min)
그 결과를 표 6에 RTA로(爐) 응력부하 시험결과(BMD기인의 슬립 발생)로서 나타낸다.
여기서, BMD밀도의 측정은, 상기 디바이스 시뮬레이션 후에 1000℃×16hr의 현재화 열처리 후의 라이트 에칭(에칭마진은 2㎛) 뒤에 실시했다.
또한, 흠집발생에 대한 응력부하시험으로서, 다음 조건으로 배치로에 의해 열처리를 수행한 후, X선 토포그래피를 이용하여 슬립의 길이를 측정했다. 그 결과를 표 6에 세로형 로 응력부하 시험결과(보우트 기인의 슬립)로서 나타낸다.
<세로형 로 열응력 시험조건>
700℃로부터 1150℃까지의 온도상승률을 8℃/min으로 하여 1150℃로 60min 보유하고, 1.5℃/min의 온도하강률로 700℃까지 냉각했다.
Figure pat00006
여기서, 결과의 표기는, X선 토포그래피에 의해 측정한 슬립 발생의 유무, 혹은 슬립길이가 다음의 범위인 것이다.
*○ ; 슬립길이 0.5~2㎜(A ; Good)
△ ; 슬립길이 2~5㎜(B ; Acceptable)
×; 슬립길이 5~10㎜(C ; Not Acceptable)
또한, 연마 후의 웨이퍼에 있어서의 외주 20㎜ 이내의 석출 처리 후 BMD 밀도(/㎠)에 있어서, < 1e4은 실질 검출 한계 이하를 뜻한다.
샘플 D1에 있어서는, RTA로에서는 외주의 열응력이 커 BMD에 기인하는 슬립이 발생된다. 세로형 로에서는 산소농도가 낮아, 보우트 흠집으로 인한 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 D2에 있어서는, 산소가 높아, 보우트 흠집으로 인한 슬립은 억제되지만, BMD에 기인하는 슬립이 발생된다. 따라서 바람직하지 않다(NG).
샘플 D3, 4에 있어서는, 공공(空孔) 우세영역이 외주부에 포함되지 않으며 BMD 슬립이 발생되지 않는다. 따라서 바람직하다(OK).
W : 실리콘 웨이퍼

Claims (24)

  1. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
    저항치가 0.02Ω㎝~1kΩ㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)가, 14.0×1017~22×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
    상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
    처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
    상기 석출 용해의 열처리공정을, 에피택셜공정의 전 또는 후에 수행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  2. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
    질소가 1×1013~5×1014atoms/㎤ 도핑된 기판을 이용하여,
    상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
    상기 에피택셜공정 후에, 처리온도 1200℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 갖는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  3. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
    저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되고, 초기 산소농도(Oi)가, 11.0×1017~3×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
    상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정을 갖는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  4. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 에피택셜 웨이퍼의 제조방법으로서,
    저항치가 0.02Ω㎝~0.001Ω㎝이 되도록 붕소가 도핑되며, 초기 산소농도(Oi)가, 11.0×1017~18×1017atoms/㎤(Old-ASTM)인 기판을 이용하여,
    상기 기판의 표면에 에피택셜층을 성장시키는 에피택셜공정과,
    상기 에피택셜공정 전에, 처리온도 1150℃~1300℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 갖는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 석출 용해의 열처리공정에 있어서, 처리 분위기를 질소를 포함하지 않는 비산화성 가스 분위기로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 석출 용해의 열처리공정에 있어서, 처리 분위기를 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  7. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 석출 용해의 열처리공정에 있어서, 처리 분위기를 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기로 하고, 온도하강속도를 50℃/sec~20℃/sec의 범위로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  8. 제 1항 내지 제 4항 중 어느 한 항에 기재된 실리콘 에피택셜 웨이퍼의 제조방법에 의해 제조된 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  9. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이고, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
    초크랄스키법에 의해 실리콘 단결정 직동부(直胴部)를 그로운-인(Grown-in) 결함이 존재하지 않는 무결함영역으로서 육성하는 실리콘 단결정 인상공정과,
    슬라이스된 웨이퍼를 경면가공하는 경면처리공정과,
    질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
    상기 석출 용해의 열처리공정을, 경면처리 공정의 전 또는 후에 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  10. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
    초크랄스키법에 의해 실리콘 단결정 직동부를 그로운-인 결함이 존재하지 않는 무결함영역 및 OSF영역을 포함하여 육성하는, 실리콘 단결정 인상공정과,
    슬라이스된 웨이퍼를 경면가공하는 경면처리공정과,
    질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정을 가지며,
    상기 석출 용해의 열처리공정을, 경면처리공정의 전 또는 후에 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  11. 제 9항 또는 제 10항에 있어서,
    상기 석출 용해의 열처리공정에 있어서, 처리 분위기로서 질소를 포함하지 않는 비산화성 가스와 3% 이상의 산소 가스의 혼합 분위기를 이용하는 실리콘 웨이퍼의 제조방법.
  12. 제 9항 또는 제 10항에 있어서,
    상기 인상공정에서, 초기 산소농도(Oi)가, 12.0×1017~20×1017atoms/㎤(Old-ASTM)이 되도록 설정되는 실리콘 웨이퍼의 제조방법.
  13. 제 9항 또는 제 10항에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
  14. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
    초크랄스키법에 의해 실리콘 단결정 직동부를 보이드(void) 결함이 존재하는 영역으로서 육성하는, 실리콘 단결정 인상공정과,
    질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 950℃~1200℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정과,
    석출 용해의 열처리공정 후에, 슬라이스된 웨이퍼에 H2 및 /또는 Ar에 의한 비산화성 분위기 하에서, 1100℃ 이상으로 30min 이상 고온어닐처리를 실시하여, 디바이스 형성영역인 웨이퍼 표층의 보이드 결함을 소멸시키는 DZ처리공정을 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  15. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하이며, 온도의 상승/하강률이 150℃/sec 이상인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
    초크랄스키법에 의해 실리콘 단결정 직동부를 질소가 1×1013~5×1014atoms/㎤ 도핑되고 보이드 결함이 존재하는 영역으로서 육성하는, 실리콘 단결정 인상공정과,
    질소를 포함하지 않는 비산화성 가스 분위기 하에서, 처리온도 1225℃~1350℃의 범위, 보유시간 5sec~1min의 범위, 온도하강속도 10℃/sec~0.1℃/sec의 범위에서 웨이퍼를 석출 용해하여 열처리하는 공정과,
    석출 용해의 열처리공정 후에, 슬라이스된 웨이퍼에 H2 및 /또는 Ar에 의한 비산화성 분위기 하에서, 1100℃ 이상으로 30min 이상 고온어닐처리를 실시하여, 디바이스 형성영역인 웨이퍼 표층의 보이드 결함을 소멸시키는 DZ처리공정을 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  16. 제 14항 또는 제 15항에 있어서,
    상기 석출 용해의 열처리공정에 있어서, 처리 분위기로서 질소를 포함하지 않는 비산화성 가스와 1% 이상의 산소 가스의 혼합 분위기를 이용하는 실리콘 웨이퍼의 제조방법.
  17. 제 14항 또는 제 15항에 있어서,
    상기 인상공정에서, 초기 산소농도(Oi)가, 12.0×1017~18×1017atoms/㎤(Old-ASTM)이 되도록 설정되는 실리콘 웨이퍼의 제조방법.
  18. 제 14항 또는 제 15항에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
  19. 제 18 항에 있어서,
    1000℃, 16시간의 열처리 후에, 산소석출물 밀도가 1×104개/㎠ 이하가 되는 실리콘 웨이퍼.
  20. 최고온도의 범위가 1050℃ 이상 실리콘 융점 이하인 열처리공정을 갖는 반도체 디바이스의 제조 프로세스에 제공되는 실리콘 웨이퍼의 제조방법으로서,
    실리콘 단결정을 초크랄스키법에 의해 육성하는 인상공정과,
    슬라이스된 웨이퍼를 경면가공하는 경면처리공정을 가지며,
    상기 인상공정에 있어서, 실리콘 단결정 직동부를 그로운-인 결함이 존재하지 않는 무결함영역으로서 육성하고,
    상기 실리콘 단결정으로부터 슬라이스된 웨이퍼의 외주부에 있어서 동심원 형상으로 분포되는 공공(空孔) 우세 무결함영역인 Pv영역이, 웨이퍼 외주부로부터 웨이퍼 중심을 향해, 지름방향 20㎜ 이내의 영역에 존재하지 않으며,
    그 이외의 영역이, 격자간 실리콘 우세 무결함영역인 Pi영역으로 이루어지도록 인상하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  21. 제 20항에 있어서,
    상기 인상공정에 있어서, 웨이퍼 전면(全面)이 상기 격자간 실리콘 우세 무결함영역인 Pi영역으로 이루어지도록 인상하는 실리콘 웨이퍼의 제조방법.
  22. 제 20항 또는 제 21항에 있어서,
    상기 인상공정에 있어서, 800℃ 4시간 + 1000℃ 16시간의 열처리 후에, 상기 격자간 실리콘 우세 무결함영역인 Pi영역의 산소석출물 밀도가 1×1014개/㎠ 이하가 되도록 인상조건이 설정되는 실리콘 웨이퍼의 제조방법.
  23. 제 20항 또는 제 21항에 있어서,
    상기 인상공정에 있어서, 초기 산소농도(Oi)가, 12.0×1017~14×1017atoms/㎤(Old-ASTM)이 되도록 설정되는 실리콘 웨이퍼의 제조방법.
  24. 제 20항 또는 제 21항에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
KR1020137013027A 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법 KR101422713B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2009075001A JP5504667B2 (ja) 2009-03-25 2009-03-25 シリコンウェーハおよびその製造方法
JPJP-P-2009-074837 2009-03-25
JPJP-P-2009-074836 2009-03-25
JP2009074837A JP2010228925A (ja) 2009-03-25 2009-03-25 シリコンウェーハおよびその製造方法
JP2009074836A JP5504664B2 (ja) 2009-03-25 2009-03-25 シリコンエピタキシャルウェーハおよびその製造方法
JPJP-P-2009-075001 2009-03-25
JPJP-P-2009-098262 2009-04-14
JP2009098262A JP5613994B2 (ja) 2009-04-14 2009-04-14 シリコンウェーハおよびその製造方法
PCT/JP2010/002117 WO2010109873A1 (ja) 2009-03-25 2010-03-25 シリコンウェーハおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117025002A Division KR101389058B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011599A Division KR101507360B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130076895A true KR20130076895A (ko) 2013-07-08
KR101422713B1 KR101422713B1 (ko) 2014-07-23

Family

ID=42780569

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020137013027A KR101422713B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법
KR1020117025002A KR101389058B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법
KR1020147011599A KR101507360B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020117025002A KR101389058B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법
KR1020147011599A KR101507360B1 (ko) 2009-03-25 2010-03-25 실리콘 웨이퍼 및 그 제조방법

Country Status (4)

Country Link
US (2) US8890291B2 (ko)
EP (2) EP2412849B1 (ko)
KR (3) KR101422713B1 (ko)
WO (1) WO2010109873A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422713B1 (ko) 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5682471B2 (ja) * 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
JP5528396B2 (ja) * 2011-06-20 2014-06-25 新日鐵住金株式会社 溶液成長法によるＳｉＣ単結晶の製造装置、当該製造装置を用いたＳｉＣ単結晶の製造方法及び当該製造装置に用いられる坩堝
JP5440564B2 (ja) * 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
JP5782323B2 (ja) * 2011-07-22 2015-09-24 グローバルウェーハズ・ジャパン株式会社 単結晶引上方法
KR101829676B1 (ko) * 2011-12-29 2018-02-20 삼성전자주식회사 웨이퍼 열 처리 방법
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
US9722083B2 (en) 2013-10-17 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain junction formation
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6241381B2 (ja) 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
JP6458551B2 (ja) 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6447351B2 (ja) 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6610056B2 (ja) 2015-07-28 2019-11-27 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP6520754B2 (ja) * 2016-02-22 2019-05-29 株式会社Sumco スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ
CN108292605B (zh) * 2016-06-24 2021-08-27 富士电机株式会社 半导体装置的制造方法和半导体装置
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
CN109576796A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
CN109576795A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
US11873574B2 (en) * 2019-12-13 2024-01-16 Globalwafers Co., Ltd. Systems and methods for production of silicon using a horizontal magnetic field
JP7342789B2 (ja) * 2020-05-28 2023-09-12 株式会社Sumco シリコンウェーハおよびシリコンウェーハの製造方法
FR3119849B1 (fr) * 2021-02-12 2024-01-12 Soitec Silicon On Insulator Méthode de configuration pour ajuster les conditions de température d’un procédé d’épitaxie
JP7306536B1 (ja) 2022-06-14 2023-07-11 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
DE69030822T2 (de) * 1989-02-14 1997-11-27 Seiko Epson Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP3410828B2 (ja) 1993-10-15 2003-05-26 コマツ電子金属株式会社 シリコンウェーハの製造方法
JP3253438B2 (ja) 1993-12-21 2002-02-04 株式会社東芝 半導体装置
JP3294723B2 (ja) 1994-09-26 2002-06-24 東芝セラミックス株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JPH11214322A (ja) 1998-01-29 1999-08-06 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法
US6274464B2 (en) 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
KR100588098B1 (ko) 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP3719021B2 (ja) 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP3750526B2 (ja) 1999-03-16 2006-03-01 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP3589119B2 (ja) 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP2001217251A (ja) 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
US8529695B2 (en) * 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4605626B2 (ja) 2002-09-19 2011-01-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
US6768084B2 (en) 2002-09-30 2004-07-27 Axcelis Technologies, Inc. Advanced rapid thermal processing (RTP) using a linearly-moving heating assembly with an axisymmetric and radially-tunable thermal radiation profile
JP2004221435A (ja) 2003-01-16 2004-08-05 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP2006059972A (ja) * 2004-08-19 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk ニッケル−シリコン化合物の形成方法
JP2006073580A (ja) 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
US7102141B2 (en) 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
JP2006216934A (ja) 2005-02-07 2006-08-17 Samsung Electronics Co Ltd エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5140850B2 (ja) 2005-09-02 2013-02-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン基板におけるインターナルゲッタリングの挙動を予測する方法および同挙動を予測するプログラムを記憶した記憶媒体
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
EP1997940B1 (en) 2006-03-03 2015-08-19 Niigata University METHOD FOR MANUFACTURING Si SINGLE CRYSTAL INGOT BY CZ METHOD
JP2007305968A (ja) 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ
JP5239155B2 (ja) 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP2008066357A (ja) * 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP4650493B2 (ja) * 2006-09-07 2011-03-16 株式会社Ｓｕｍｃｏ 固体撮像素子用半導体基板およびその製造方法
JP4997953B2 (ja) 2006-12-15 2012-08-15 日本軽金属株式会社 高純度α−アルミナの製造方法
JP5217245B2 (ja) 2007-05-23 2013-06-19 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハ及びその製造方法
JP5262021B2 (ja) 2007-08-22 2013-08-14 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2009074836A (ja) 2007-09-19 2009-04-09 Advanced Telecommunication Research Institute International 画像処理装置、画像処理方法及び画像処理プログラム
JP4388113B2 (ja) 2007-09-19 2009-12-24 アンリツ株式会社 三次元形状測定装置
JP2009075001A (ja) 2007-09-21 2009-04-09 Mitsubishi Heavy Ind Ltd 原子炉
JP2008098640A (ja) 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2009098262A (ja) 2007-10-15 2009-05-07 Yamaha Corp テンポクロック生成装置およびプログラム
JP4760822B2 (ja) 2007-12-14 2011-08-31 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5584959B2 (ja) * 2008-05-07 2014-09-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
KR101422713B1 (ko) 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
US20150054134A1 (en) 2015-02-26
EP2722423A2 (en) 2014-04-23
EP2412849A4 (en) 2013-06-26
US20120043644A1 (en) 2012-02-23
EP2412849B1 (en) 2016-03-23
US9243345B2 (en) 2016-01-26
EP2412849A1 (en) 2012-02-01
KR20120001775A (ko) 2012-01-04
KR101389058B1 (ko) 2014-04-28
WO2010109873A1 (ja) 2010-09-30
EP2722423B1 (en) 2017-01-11
KR101507360B1 (ko) 2015-03-31
US8890291B2 (en) 2014-11-18
EP2722423A3 (en) 2014-07-09
KR101422713B1 (ko) 2014-07-23
KR20140076599A (ko) 2014-06-20

Similar Documents

Publication Publication Date Title
KR101389058B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
JP2010040587A (ja) シリコンウェーハの製造方法
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5504664B2 (ja) シリコンエピタキシャルウェーハおよびその製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2004315258A (ja) 単結晶の製造方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP2004165489A (ja) エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP5613994B2 (ja) シリコンウェーハおよびその製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
KR20130033985A (ko) 실리콘 웨이퍼의 열처리 방법
JP5504667B2 (ja) シリコンウェーハおよびその製造方法
JP2010228925A (ja) シリコンウェーハおよびその製造方法
JP5660237B2 (ja) シリコンウェーハの製造方法
JP5811218B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007223894A (ja) シリコンウェーハの製造方法
JP2007186419A (ja) シリコン単結晶の育成方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 4