JP7306536B1 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP7306536B1
JP7306536B1 JP2022095597A JP2022095597A JP7306536B1 JP 7306536 B1 JP7306536 B1 JP 7306536B1 JP 2022095597 A JP2022095597 A JP 2022095597A JP 2022095597 A JP2022095597 A JP 2022095597A JP 7306536 B1 JP7306536 B1 JP 7306536B1
Authority
JP
Japan
Prior art keywords
epitaxial
substrate
ingot
etching
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022095597A
Other languages
English (en)
Other versions
JP2023182155A (ja
Inventor
佑太 丹波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022095597A priority Critical patent/JP7306536B1/ja
Application granted granted Critical
Publication of JP7306536B1 publication Critical patent/JP7306536B1/ja
Publication of JP2023182155A publication Critical patent/JP2023182155A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】十分な酸素濃度を有するエピタキシャル用基板を用いてもエピタキシャル欠陥中心密集の発生を抑制できるエピタキシャルウェーハの製造方法を提供すること。【解決手段】インゴットから抵抗率が0.01Ω・cm以下、酸素濃度が24ppma以上のP++基板を切り出す工程、インゴットのコーン側の端部から切り出し位置までの距離をP++基板に関連付けて管理する工程、65cm以下の距離と関連付けられたP++基板をエピタキシャル用基板として選択する工程、エピタキシャル用基板を反応温度まで昇温する工程、エピタキシャル用基板の表面をエッチング処理に供する工程、エピタキシャル用基板をH2下でのベイク処理に供する工程、及びエッチング処理されたエピタキシャル用基板の表面上にエピタキシャル層を成長させて、エピタキシャルウェーハを得る工程を含むエピタキシャルウェーハの製造方法。【選択図】図1

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
近年、半導体デバイスのデザインルールの微細化に伴い、エピタキシャルウェーハにおけるエピタキシャル欠陥低減の要求が高まっている。
エピタキシャルウェーハの作製工程は、主に、CZ法によりシリコン単結晶の引き上げによるインゴット作製、インゴットからのウェーハの切り出し(スライス)、研磨によるポリッシュドウェーハ(PW)の作製、及びエピタキシャル用基板としてのPWへのシリコン単結晶膜(エピタキシャル層)のエピタキシャル成長によるエピタキシャルウェーハの作製からなる。
結晶の引き上げ工程において、特に高濃度のボロンを含むP++結晶では、数十nmからなる結晶起因の酸素析出物が、結晶の中心付近に多く形成される。そして、後段のエピタキシャル成長の過程において、ウェーハ表面に存在する上記の酸素析出物を起点として、エピタキシャル成長後にエピタキシャル欠陥の中心密集が生成する。そのため、結晶酸素析出物起因のエピタキシャル欠陥を抑制できるエピタキシャルウェーハの製造方法の検討が必要であった。
エピタキシャル欠陥の抑制方法の1つとして、デポジション(エピタキシャル成長)前の水素ベイクに加えて、エピタキシャル用基板表面をエッチングすることにより、エピタキシャル欠陥発生のオリジンを除去する方法が挙げられる。エピタキシャルウェーハの製造過程においてウェーハをエッチングする手法としては、エピタキシャル成長装置において、エピタキシャル成長前にエッチング工程として、HCl、H及びトリクロロシランの混合ガスにてシリコン基板表面をエッチングすることを特徴とするエピタキシャルウェーハの製造方法(特許文献1)、エピタキシャル成長装置において、エピタキシャル成長後にエッチング工程として、HClガスにてエピタキシャル膜表面をエッチングし、鏡面研磨工程を簡略化することを特徴とするエピタキシャルウェーハの製造方法(特許文献2)、砒素がドープされ2.5mΩ・cm以上の抵抗率<100>のシリコン単結晶インゴットから、[001]方向に0.2°以下傾斜させた範囲、且つ[010]方向又は[010]方向に0.1°以下傾斜させた範囲にウェーハを切り出し、ウェーハをHClでガスエッチングした後に、エピタキシャル成長を行うことを特徴とする製造方法(特許文献3)、エピタキシャル成長装置において、エピタキシャル成長前にエッチング工程として、HClガスにてシリコン基板表面の凸形状の線状形状欠陥を10nm以上0.1μm以下のエッチング量でエッチングすることを特徴とするエピタキシャルウェーハの製造方法(特許文献4)、エピタキシャル成長装置において、エピタキシャル成長前に炉内にHClガスを導入して炉内のパーティクル低減のためのエッチングを行うことを特徴とするエピタキシャルウェーハの製造方法(特許文献5)などが、先行技術文献に記載されている。
特開2013-055231号公報 特開2011-091387号公報 特開2004-091234号公報 特開2003-197547号公報 特開平11-060380号公報
結晶起因のエピタキシャル欠陥の中心密集を抑制する従来の手法として、結晶引き上げ時における、結晶の酸素濃度を低下させる、又は引き上げ速度(SE)を低下させるなどの手法が挙げられるが、近年、金属不純物のゲッタリングを目的としたBMD(Bulk Micro Defects)密度増加の要求があることから、酸素濃度の低下は難しく、また、引き上げ速度を低下することで、結晶の生産性が低下する等の問題があった。
本発明は、上記問題を解決するためになされたものであり、十分な酸素濃度を有するエピタキシャル用基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制できるエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、エピタキシャルウェーハの製造方法であって、
CZ法により得られたインゴットから、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上であるP++基板を切り出す基板切り出し工程と、
前記インゴットの種結晶側であるコーン側の端部から、前記P++基板を切り出した切り出し位置までの距離を測定して、前記距離を前記P++基板に関連付けて管理する切り出し位置管理工程と、
前記切り出し位置管理工程において65cm以下である前記距離と関連付けられた前記P++基板を、エピタキシャル用基板として選択する選択工程と、
前記エピタキシャル用基板を反応温度まで昇温する昇温工程と、
前記昇温工程の後に、前記エピタキシャル用基板の表面をエッチング処理に供するエッチング工程と、
前記エッチング工程の前又は後に、前記エピタキシャル用基板をH下でのベイク処理に供するベイキング工程と、
前記エッチング処理され且つ前記ベイク処理された前記エピタキシャル用基板の表面上にエピタキシャル層を成長させて、エピタキシャルウェーハを得るエピタキシャル層成長工程と
を含むことを特徴とするエピタキシャルウェーハの製造方法を提供する。
本発明のエピタキシャルウェーハの製造方法であれば、低抵抗且つ十分な酸素濃度を有するP++基板をインゴットから切り出し、インゴットからのP++基板の切り出し位置を管理し、インゴットのうち、エピタキシャル欠陥の中心密集が顕著に起こり得る、コーン側の端部からの距離が65cm以下である切り出し位置から切り出したP++基板をエピタキシャル用基板として選択し、該エピタキシャル用基板に対してエッチング処理を行い、その後にエピタキシャル用基板上にエピタキシャル層を形成することで、十分な酸素濃度を有するエピタキシャル用基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制して、エピタキシャルウェーハを製造することができる。
前記エッチング工程において、HClを含むガスをエッチングガスとして用いることが好ましい。
エッチングガスとして、例えばHClを含むガスを用いることで、エピタキシャル欠陥の中心密集の発生をより確実に抑制することができる。
例えば、前記インゴットとして、ボロンドープインゴットを用いることができる。
ボロンドープインゴットから切り出したP++基板を用いる場合、エピタキシャル欠陥の中心密集がより起こり易い。そのため、ボロンドープインゴットを用いる場合、本発明は、より有用である。
以上のように、本発明のエピタキシャルウェーハの製造方法であれば、十分な酸素濃度を有するエピタキシャル用基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制して、エピタキシャルウェーハを製造することができる。
本発明のエピタキシャルウェーハの製造方法の一例のフロー図である。 本発明におけるインゴットからの切り出し位置を説明する概略図である。 本発明のエピタキシャルウェーハの製造方法の他の一例のフロー図である。 本発明のエピタキシャルウェーハの製造方法で製造できる一例のエピタキシャルウェーハの概略断面図である。 インゴットのコーン側の端部から切り出し位置までの距離と、エピタキシャル欠陥の中心密集発生率との関係の一例を示すグラフである。 インゴットのコーン側の端部からの距離が65cm以下である切り出し位置から切り出したP++基板のロットを用いた際の、酸素濃度とエピタキシャル欠陥の中心密集発生率との関係の一例を示すグラフである。 一例のインゴットのコーン側端部から切り出したPWのLLS欠陥の分布を示す図である。 図7に示すLLS欠陥の中心密集部の一部のSEM-EDX像である。 図7に示すLLS欠陥の中心密集部の一部の断面のTEM像及びEDX分析結果である。 図7に示すLLS欠陥の中心密集部の一部の断面のEDX分析に基づくマッピング結果である。 エピタキシャル層形成反応後に検出されたエピタキシャル欠陥中心密集の一例のSEM観察結果及びMAGICS観察結果である。 エピタキシャル層形成反応後に検出されたエピタキシャル欠陥中心密集の例の断面TEM観察結果である。 実施例1及び比較例1のそれぞれで製造したエピタキシャルウェーハのエピタキシャル欠陥の分布を示す概略図である。 実施例2及び比較例2のそれぞれで製造したエピタキシャルウェーハのエピタキシャル欠陥の分布を示す概略図である。
上述のように、十分な酸素濃度を有するエピタキシャル用基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制できるエピタキシャルウェーハの製造方法の開発が求められていた。
本発明者は、上記課題について鋭意検討を重ねた結果、以下の知見を得た。
通常、エピタキシャル層形成反応を行う場合、反応炉内に基板を投入後、反応温度まで昇温し、H下で自然酸化膜除去を目的としたベイク処理を行った後に、シリコン源ガスを流してエピタキシャル層形成反応を行う(昇温→ベイク処理→エピタキシャル層形成)が、本発明者は、エピタキシャル層形成反応前に、基板表面をエッチング処理に供する(昇温→エッチング処理→ベイク処理→エピタキシャル層形成、又は昇温→ベイク処理→エッチング処理→エピタキシャル層形成)ことで、酸素析出物を起因とするエピタキシャル欠陥の中心密集の発生個数を大幅に低減させることが可能であることが分かった。
そして、インゴットからのP++基板の切り出し位置を管理し、インゴットのうち、エピタキシャル欠陥の中心密集が顕著に起こり得る、コーン側の端部からの距離が65cm以下である切り出し位置から切り出したP++基板をエピタキシャル用基板として選択し、選択したエピタキシャル用基板をエッチング処理に供し、エッチング処理の前又は後にベイク処理を行い、その後にエピタキシャル用基板上にエピタキシャル層を形成することで、十分な酸素濃度を有するエピタキシャル用基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制して、エピタキシャルウェーハを製造することができることを見出した。
本発明者は、これらの知見に基づき、本発明を完成させた。
即ち、本発明は、エピタキシャルウェーハの製造方法であって、
CZ法により得られたインゴットから、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上であるP++基板を切り出す基板切り出し工程と、
前記インゴットの種結晶側であるコーン側の端部から、前記P++基板を切り出した切り出し位置までの距離を測定して、前記距離を前記P++基板に関連付けて管理する切り出し位置管理工程と、
前記切り出し位置管理工程において65cm以下である前記距離と関連付けられた前記P++基板を、エピタキシャル用基板として選択する選択工程と、
前記エピタキシャル用基板を反応温度まで昇温する昇温工程と、
前記昇温工程の後に、前記エピタキシャル用基板の表面をエッチング処理に供するエッチング工程と、
前記エッチング工程の前又は後に、前記エピタキシャル用基板をH下でのベイク処理に供するベイキング工程と、
前記エッチング処理され且つ前記ベイク処理された前記エピタキシャル用基板の表面上にエピタキシャル層を成長させて、エピタキシャルウェーハを得るエピタキシャル層成長工程と
を含むことを特徴とするエピタキシャルウェーハの製造方法である。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図1に、本発明のエピタキシャルウェーハの製造方法の一例のフロー図を示す。図1に示す例の製造方法は、基板切り出し工程と、切り出し位置管理工程と、選択工程と、昇温工程と、エッチング工程と、ベイキング工程と、エピタキシャル層成長工程とをこの順で含む。
[基板切り出し工程]
基板切り出し工程では、CZ(チョクラルスキー)法により得られたインゴットから、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上である基板を切り出す。
抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上である基板を、本明細書では「P++基板」と呼ぶ。なお、酸素濃度は、ASTM79に従って測定される酸素濃度である。
用いるインゴットは、P++基板を切り出せるものであれば特に限定されないが、例えば、CZ法で成長したシリコン単結晶から、種結晶側のコーン及びその反対側のテールを切断(ブロック切断)し、残った直胴部に対し外径研削及びオリエンテーションフラット加工又はノッチ加工を施して得られたインゴットを用いることができる。
用いるインゴットは、例えば、ボロンドープインゴット(ボロンドープシリコンインゴット)を用いることができる。
ボロンドープインゴットから切り出したP++基板を用いる場合、エピタキシャル欠陥の中心密集がより起こり易いが、本発明のエピタキシャルウェーハの製造方法では、ボロンドープインゴットを用いても、エピタキシャル欠陥の中心密集が発生するのを抑制することができる。
切り出しの手段は特に限定されず、インゴットから基板(ウェーハ)を切り出すのに一般的に利用される手段を用いることができる。例えばワイヤソーを用いて、切り出しを行うことができる。
[切り出し位置管理工程]
切り出し位置管理工程では、インゴットの種結晶側であるコーン側の端部から、P++基板を切り出した切り出し位置までの距離を測定して、この距離をP++基板に関連付けて管理する。
すなわち、この工程では、まず、切り出した各P++基板が、インゴットのどの位置から切り出したかを測定する。
ここで、図2を参照しながら、本発明におけるインゴットからの切り出し位置を説明する。ただし、本発明で用いることができるインゴットは、図2に示す形状のものに限定されない。
インゴット10は、略一定の径を有する直胴部1を有する。直胴部1は、CZ法で成長した単結晶30から種結晶20側のコーン2及びその反対側のテール3を切断して得られたものである。直胴部1は、種結晶20側であるコーン2側の端部11とその反対側のテール3側の端部12とを有する。本明細書では、直胴部1の端部11に近い部分を、K側の部分と呼ぶことがある。
切り出し位置管理工程では、インゴット10のコーン2側の端部11から、各P++基板を切り出した切り出し位置13までの距離dを測定して、各距離dを各P++基板に関連付けて管理する。
[選択工程]
選択工程では、切り出し位置管理工程において65cm以下である距離dと関連付けられたP++基板を、エピタキシャル用基板として選択する。
選択したP++基板を研磨して得られるポリッシュドウェーハを、エピタキシャル用基板として用いても良い。
[昇温工程]
昇温工程では、選択したエピタキシャル用基板を反応温度まで昇温する。ここでの反応温度は、後段のエピタキシャル層成長工程でのエピタキシャル反応の反応温度を意味する。
エピタキシャル用基板を昇温する手段は、特に限定されず、エピタキシャルウェーハの製造方法で通常用いられる手段を用いることができる。
[エッチング工程]
エッチング工程では、上記昇温工程の後に、エピタキシャル用基板の表面をエッチング処理に供する。
すなわち、本発明では、上記切り出し位置管理工程で切り出し位置の情報をP++基板に関連付けて管理し、選択工程において、管理した切り出し位置の情報に基づいて、エピタキシャル用基板を選択し、選択したエピタキシャル用基板に対して、後段で説明するエピタキシャル層成長工程の前に、エッチング処理を行う。
エッチングガスとして、HClを含むガスを用いることが好ましい。HClを含むガスを用いることにより、後段で説明するエピタキシャル欠陥の中心密集の発生をより確実に抑制することができる。
[ベイキング工程]
この例では、エッチング工程の後に、エピタキシャル用基板をH下でのベイク処理に供するベイキング工程を行う。
なお、本発明では、図3に示す他の例に示すように、エッチング工程の前にベイキング工程を行っても良い。
下でのベイク処理により、自然酸化膜を除去することができる。ベイク処理条件は、特に限定されず、エピタキシャルウェーハの製造方法で通常用いられる条件とすることができる。
[エピタキシャル層成長工程]
エピタキシャル層成長工程では、エッチング処理され且つベイク処理されたエピタキシャル用基板の表面上にエピタキシャル層を成長させて、エピタキシャルウェーハを得る。
エピタキシャル層を成長させる条件は、特に限定されず、エピタキシャルウェーハの製造方法で通常用いられる条件とすることができる。
エピタキシャル層成長工程により、例えば図4に示すような、エピタキシャル用基板110と、エピタキシャル用基板110の表面上に形成されたエピタキシャル層120とを含むエピタキシャルウェーハ100を得ることができる。
まとめると、本発明のエピタキシャルウェーハの製造方法では、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上であるP++基板をインゴット10から切り出し、インゴット10からのP++基板の切り出し位置13を管理し、インゴット10のコーン2側の端部11からの距離dが65cm以下である切り出し位置13から切り出したP++基板をエピタキシャル用基板110として選択し、該エピタキシャル用基板110に対してエッチング処理及びベイク処理を行い、その後にエピタキシャル用基板110上にエピタキシャル層120を形成する。
このような本発明のエピタキシャルウェーハの製造方法では、酸素濃度が24ppma(ASTM79)以上であるP++基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制して、エピタキシャルウェーハを製造することができる。このような本発明の効果について、以下に詳細に説明する。
先に述べたように、エピタキシャル用基板としてP++基板を用いたエピタキシャルウェーハの製造において、P++結晶起因のエピタキシャル欠陥の中心密集が発生することが問題となっていた。調査の結果、結晶のK側(種結晶側)ほど、また、結晶の酸素濃度が高いほど、エピタキシャル欠陥の中心密集発生率が高いことが分かった。この調査の概要を、以下に示す。
初めに、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上であるインゴットから切り出したP++基板について、結晶位置(インゴットからの切り出し位置)及び酸素濃度とエピタキシャル欠陥の中心密集発生率との関係を調査した。発生率は、全ロット数のうち、発生がみられたロット数の割合から算出した。
図5に、インゴットのコーン側の端部から基板切り出し位置までの距離dと、エピタキシャル欠陥の中心密集発生率との関係を示す。図5からインゴットのよりK側の部分(例えば図2に示す端部11により近い部分)から切り出したP++基板ほど発生率が高く、端部(例えば図2に示す端部11)から65cm以降のロットでは発生がみられなかった。
図6に、インゴットのコーン側の端部からの距離が65cmまでのロットについて、酸素濃度とエピタキシャル欠陥の中心密集発生率との関係を示す。酸素濃度は、ロットのK端(図2の端部11)の酸素濃度及びP端(図2の端部12)の酸素濃度の平均値とした。図から、酸素濃度24ppma(ASTM79)以上のロットでエピタキシャル欠陥の中心密集の発生が確認でき、酸素濃度が上昇するほど、エピタキシャル欠陥の中心密集の発生率も上昇する傾向がみられた。
エピタキシャル欠陥の中心密集のオリジンを調査するため、上記の傾向から、高確率で中心密集が発生すると思われる、K position =8cm、P position=21cm(K側の端部11から8~21cm)、K端11の酸素濃度27.5ppma(ASTM79)、P端12の酸素濃度27.7ppma(ASTM79)のP++基板ロットのうち、K端側のPWについて、KLA製パーティクルカウンターであるSP5にて、パーティクルサイズ16nm upをUHSO(Ultra High Sensitivity Oblique)モードにて測定を行ったところ、図7のマップように、8935個のLLS(局所的光散乱:localized light scatter)欠陥が検出され、PW時点でLLS欠陥の中心密集がみられた。
本LLS座標を元に、中心密集部のSEM-EDX(Scanning Electron Microscopy - Energy Dispersive X-ray Spectrometer)観察を行ったところ、主に、図8のような、粒径の揃った数十nm程度のパーティクル状のオリジンが検出され、EDX分析の結果、酸素が検出されたことから、結晶起因の酸素析出物と考えられる。
図9に、パーティクル状のオリジンを含んだPWの断面のTEM像及びEDX分析結果を示し、図10に、EDX分析に基づくマッピング結果を示す。図から、基板表面付近に、数十nm程度の微量な酸素を含んだコントラストの濃い層がみられ、表層ほど酸素が多い傾向がみられた。したがって、パーティクル状の酸素析出物の周囲にも、微量な酸素を含んだ層が存在するものと考えられる。
図11に、エピタキシャル層形成反応後に検出されたエピタキシャル欠陥中心密集のSEM及びLaserTec製欠陥評価装置MAGICSの欠陥画像を示す。SEM画像から、エピタキシャル欠陥の中心密集は、主に、積層欠陥(SF)(左)、ピット(中央)、及び画像が捉えられない欠陥(右)からなり、断面TEM(Transmission Electron Microscope)観察の結果、図12に示す通り、いずれの形態の欠陥からも、酸素を含んだ数十nm程度のオリジンを起点にSFが生成していることが確認できた。なお、SEM観察でみられた、ピット及び画像が捉えられない欠陥については、MAGICSで欠陥像が捉えられたものについて、断面TEM観察を行った。
これらの結果から、周囲に微量の酸素を含んだ結晶起因の酸素析出物をオリジンとして、エピタキシャル欠陥の中心密集が発生していることが推定され、オリジンとなる酸素を効率よく除去することで、エピタキシャル欠陥の中心密集の発生を抑制することができると考えられる。
そこで、本発明者は、エピタキシャル層成長前のエピタキシャル用基板表面を例えばHClでエッチングすることで、オリジンとなる酸素成分を除去し、エピタキシャル欠陥の中心密集の発生を抑制できるか、確認を行った。
その結果、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上であるP++基板をインゴットから切り出し、インゴットからのP++基板の切り出し位置を管理し、インゴットのコーン側の端部からの距離が65cm以下である切り出し位置から切り出したP++基板をエピタキシャル用基板として選択し、該エピタキシャル用基板に対してエッチング処理及びベイク処理を行い、その後にエピタキシャル用基板上にエピタキシャル層を形成することにより、酸素濃度が24ppma(ASTM79)以上という、不純物のゲッタリングを達成するのに十分な酸素濃度のP++基板を用いながらも、エピタキシャル欠陥の中心密集の発生を抑制して、エピタキシャルウェーハを製造することができることが分かった。
本発明では、不純物のゲッタリングを達成するのに十分な酸素濃度のP++基板を用いながらもエピタキシャル欠陥の中心密集の発生を抑制できるので、エピタキシャル用基板の酸素濃度を低下させる必要はなく、また、CZ法における引き上げ速度を低下させる必要もないので、高い生産性を維持しながらエピタキシャルウェーハを製造することができる。
一方、インゴットからのP++基板の切り出し位置を管理しない場合、エピタキシャル層形成前にエッチングすべきエピタキシャル用基板を選択することができず、適切なエチング工程を行うことができない。本発明のエピタキシャルウェーハの製造方法における切り出し位置管理工程及び続く選択工程は、本発明者の知見により初めて見出されたものであり、先行技術文献には記載も示唆もされていない。
また、例えば主たるエピタキシャル層形成工程(デポ)とは別に、プレエピタキシャル層形成工程(プレデポ)を行った後にエッチング工程を行った場合、エピタキシャル欠陥の中心密集の発生が確認される。これは、エピタキシャル用基板の中心に密集した酸素析出物が十分に除去されていない状態で、プレエピタキシャル層形成工程を行うからであると考えられる。一方、図1又は図3のように、基板切り出し位置管理工程での管理に基づいて選択したエピタキシャル用基板に対して、エピタキシャル層形成工程前にエッチング工程を行うことにより、エピタキシャル欠陥の中心密集がみられなかったことから、エッチング工程は、デポ前のエピタキシャル用基板表面に行う必要がある。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1及び比較例1)
実施例1及び比較例1では、CZ法により得られた直径300mm、<100>面方位のボロンドープシリコンインゴットから、先に説明した、K position =8cm、P position=21cm(K側の端部から8~21cm)、K端の酸素濃度27.5ppma(ASTM79)、P端の酸素濃度27.7ppma(ASTM79)のP++基板ロットを切り出した。P++基板ロットに含まれるP++の抵抗率は、0.009289Ω・cm以上0.009319Ω・cm以下の範囲内であった。
切り出したロットの各P++基板を、その切り出し位置と関連付けて、管理した。
次に、P++基板ロットのK側の端部の基板から交互に24枚ずつ2つのBOX(第1BOX及び第2BOX)に基板を振り分けて編成した。編成した全ての基板は、インゴットのコーン側の端部(K側の端部)からの距離が8~21cm、すなわち65cm以下である切り出し位置で切り出したP++基板である。
(実施例1)
第1BOXに編成したP++基板をエピタキシャル用基板として用いて、昇温工程、HClエッチング工程、ベイキング工程、及びエピタキシャル層形成工程を行った。
昇温工程では、エピタキシャル用基板を、1130℃まで、5℃/分の速度で昇温した。
HClエッチング工程では、HClガスをエッチングガスとして用い、HClエッチング量を約10nmとして、昇温後のエピタキシャル用基板の表面をエッチング処理した。
ベイキング工程では、HClエッチング処理したエピタキシャル用基板を、Hの存在下で、1130℃で20秒に亘るベイク処理に供した。
エピタキシャル層形成工程では、シリコン源としてトリクロロシランガスを用いて、エピタキシャル層の膜厚が2.75μmとなるように、エッチング処理及びベイク処理したエピタキシャル用基板の表面上でエピタキシャル成長を行った。
これにより、実施例1のエピタキシャルウェーハを製造した。
(比較例1)
比較例1では、第2BOXに編成したP++基板をエピタキシャル用基板として用いて、昇温工程、ベイキング工程、及びエピタキシャル層形成工程を行った。昇温工程、ベイキング工程及びエピタキシャル層形成工程は、それぞれ、実施例1と同じ条件で行った。すなわち、比較例1では、HClエッチング工程を行わなかったこと以外は実施例1と同様にして、比較例1のエピタキシャルウェーハを製造した。
(評価)
実施例1及び比較例1のエピタキシャルウェーハに対し、KLA Tencor社製のSurfscan SP3にてエピタキシャル欠陥個数の測定を行い、エピタキシャル欠陥の中心密集の発生率を比較した。
図13に、実施例1のエピタキシャルウェーハ、すなわちHClエッチング処理及びベイク処理後にエピタキシャル層形成工程を行って製造したエピタキシャルウェーハ(右)、及び比較例1のエピタキシャルウェーハ、すなわちHClエッチング処理を行わずにエピタキシャル層形成工程を行って製造したエピタキシャルウェーハ(左)について、エピタキシャル欠陥個数を測定した際のエピタキシャル欠陥検出個数及び検出されたエピ欠陥のスタックマップを示す。
図13から、エピタキシャル層形成工程前にHClエッチング処理を行うことで、実施例1のエピタキシャル欠陥の中心密集個数が、比較例1のそれに対し約98%減少することが分かった。これは、エピタキシャル用基板表面にHClエッチング処理を行うことで、ベイク処理のみを行う場合と比較して、エピタキシャル欠陥の中心密集のオリジンとなりうるエピタキシャル用基板表面の酸素成分が効率よく除去されるためであるためと思われる。また、HClエッチング処理無の場合のエピタキシャル欠陥の中心密集発生範囲は、図7に示した、PW時点でのLLS中心密集の範囲と一致し、主に図8で示されたような酸素析出物を起点にエピタキシャル欠陥が生成していることが示唆された。
(実施例2及び比較例2)
実施例1と同様のP++基板ロット(インゴットのコーン側の端部からの距離が8~21cm、すなわち65cm以下である切り出し位置で切り出したP++基板)を切り出し、実施例1と同様に管理した。管理したP++基板のうち75枚を第3BOX群に編成し、残りの135枚を第4BOX群に編成した。
(比較例2)
比較例2では、第3BOX群に編成したP++基板をエピタキシャル用基板として用いて、昇温工程、ベイキング工程、プレデポジション工程、HClエッチング工程、及び主たるエピタキシャル層形成工程を行った。HClエッチング工程の後、5秒間のパージ工程を行った。昇温工程、ベイキング工程、及びエッチング工程は、それぞれ、実施例1と同じ条件で行った。主たるエピタキシャル工程は、実施例1のエピタキシャル層形成工程と同じ条件で行った。また、プレデポジション工程では、シリコン源としてトリクロロシランガスを用いて、エピタキシャル層の膜厚が2.75μmとなるように、エピタキシャル成長を行った。すなわち、比較例2では、エピタキシャル層形成工程の一工程であるプレデポジション工程の後にHClエッチング工程を行ったこと以外は実施例1と同様にして、比較例2のエピタキシャルウェーハを製造した。
(実施例2)
実施例2では、第4BOX群に編成したP++基板をエピタキシャル用基板として用いて、実施例1と同じ条件で、実施例2のエピタキシャルウェーハを製造した。
(評価)
実施例2及び比較例2のエピタキシャルウェーハに対し、実施例1と同様にして、エピタキシャル欠陥個数の測定を行い、エピタキシャル欠陥の中心密集の発生率を比較した。
その結果、図14に示すように、エピタキシャル層形成工程の一工程であるプレデポジション工程の後にHClエッチング工程を行った比較例2でも、比較例1と同様に、エピタキシャル層欠陥の中心密集の発生が確認された。一方、エピタキシャル層形成工程前(デポ前)にHClエッチング処理を行った実施例2では、エピタキシャル層欠陥の中心密集の発生がみられなかった。この結果から、エッチング処理は、エピタキシャル層形成工程前のエピタキシャル用基板表面に行う必要があると考えられる。
(実施例3)
実施例3では、ベイキング工程とHClエッチング工程との順序を変えた以外は実施例1と同様にして、実施例3のエピタキシャルウェーハを製造した。
実施例3のエピタキシャルウェーハに対し、実施例1と同様にして、エピタキシャル欠陥個数の測定を行い、エピタキシャル欠陥の中心密集の発生率を調べた。その結果、実施例3のエピタキシャルウェーハでは、実施例1及び2のエピタキシャルウェーハと同様に、エピタキシャル層欠陥の中心密集の発生が見られなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…直胴部、 2…コーン、 3…テール、 10…インゴット、 11…コーン側の端部、 12…テール側の端部、 13…切り出し位置、 20…種結晶、 30…単結晶、 100…エピタキシャルウェーハ、 110…エピタキシャル用基板、 120…エピタキシャル層。

Claims (3)

  1. エピタキシャルウェーハの製造方法であって、
    CZ法により得られたインゴットから、抵抗率が0.01Ω・cm以下であり且つ酸素濃度が24ppma(ASTM79)以上であるP++基板を切り出す基板切り出し工程と、
    前記インゴットの種結晶側であるコーン側の端部から、前記P++基板を切り出した切り出し位置までの距離を測定して、前記距離を前記P++基板に関連付けて管理する切り出し位置管理工程と、
    前記切り出し位置管理工程において65cm以下である前記距離と関連付けられた前記P++基板を、エピタキシャル用基板として選択する選択工程と、
    前記エピタキシャル用基板を反応温度まで昇温する昇温工程と、
    前記昇温工程の後に、前記エピタキシャル用基板の表面をエッチング処理に供するエッチング工程と、
    前記エッチング工程の前又は後に、前記エピタキシャル用基板をH下でのベイク処理に供するベイキング工程と、
    前記エッチング処理され且つ前記ベイク処理された前記エピタキシャル用基板の表面上にエピタキシャル層を成長させて、エピタキシャルウェーハを得るエピタキシャル層成長工程と
    を含み、
    前記エッチング工程の前に、エピタキシャル層を成長させる工程を行わないことを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記エッチング工程において、HClを含むガスをエッチングガスとして用いることを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記インゴットとして、ボロンドープインゴットを用いることを特徴とする請求項1又は2に記載のエピタキシャルウェーハの製造方法。
JP2022095597A 2022-06-14 2022-06-14 エピタキシャルウェーハの製造方法 Active JP7306536B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022095597A JP7306536B1 (ja) 2022-06-14 2022-06-14 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022095597A JP7306536B1 (ja) 2022-06-14 2022-06-14 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP7306536B1 true JP7306536B1 (ja) 2023-07-11
JP2023182155A JP2023182155A (ja) 2023-12-26

Family

ID=87072511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022095597A Active JP7306536B1 (ja) 2022-06-14 2022-06-14 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7306536B1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000073542A1 (fr) 1999-05-28 2000-12-07 Shin-Etsu Handotai Co., Ltd. Monocristal de czochralski dope au ga et son procede de fabrication
JP2002249396A (ja) 2001-02-20 2002-09-06 Sumitomo Metal Ind Ltd シリコン単結晶の育成方法
JP2003188102A (ja) 2001-12-21 2003-07-04 Sumitomo Mitsubishi Silicon Corp エピタキシャルウエーハ製造方法
JP2008088056A (ja) 2007-12-27 2008-04-17 Sumco Corp 結晶育成方法
JP2008133188A (ja) 2002-11-11 2008-06-12 Sumco Corp シリコンウェーハ
WO2009075257A1 (ja) 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
WO2010109873A1 (ja) 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP2016526783A (ja) 2013-06-11 2016-09-05 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出
JP2018157138A (ja) 2017-03-21 2018-10-04 信越半導体株式会社 エピタキシャルウェーハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000073542A1 (fr) 1999-05-28 2000-12-07 Shin-Etsu Handotai Co., Ltd. Monocristal de czochralski dope au ga et son procede de fabrication
JP2002249396A (ja) 2001-02-20 2002-09-06 Sumitomo Metal Ind Ltd シリコン単結晶の育成方法
JP2003188102A (ja) 2001-12-21 2003-07-04 Sumitomo Mitsubishi Silicon Corp エピタキシャルウエーハ製造方法
JP2008133188A (ja) 2002-11-11 2008-06-12 Sumco Corp シリコンウェーハ
WO2009075257A1 (ja) 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
JP2008088056A (ja) 2007-12-27 2008-04-17 Sumco Corp 結晶育成方法
WO2010109873A1 (ja) 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP2016526783A (ja) 2013-06-11 2016-09-05 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出
JP2018157138A (ja) 2017-03-21 2018-10-04 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2023182155A (ja) 2023-12-26

Similar Documents

Publication Publication Date Title
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5121139B2 (ja) アニールウエハの製造方法
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
US6626994B1 (en) Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof
EP2099073A2 (en) Silicon substrate and manufacturing method of the same
JP4089354B2 (ja) エピタキシャルウェーハとその製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2013197373A (ja) エピタキシャルウエーハの製造方法およびエピタキシャルウエーハならびに固体撮像素子の製造方法および固体撮像素子
US7204881B2 (en) Silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it
TW200819561A (en) Process for producing p-doped and epitaxially coated semiconductor wafers from silicon
JP7306536B1 (ja) エピタキシャルウェーハの製造方法
JP5097332B2 (ja) 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP6568924B2 (ja) シリコン単結晶ウェハの欠陥検出方法
TW201348532A (zh) 矽晶圓
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
JP2014078667A (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
TW201719758A (zh) 磊晶矽晶圓
JP2002064102A (ja) シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法
JP3727821B2 (ja) シリコンウェーハ及びその製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221124

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7306536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150