JP2002064102A - シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 - Google Patents
シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法Info
- Publication number
- JP2002064102A JP2002064102A JP2000246500A JP2000246500A JP2002064102A JP 2002064102 A JP2002064102 A JP 2002064102A JP 2000246500 A JP2000246500 A JP 2000246500A JP 2000246500 A JP2000246500 A JP 2000246500A JP 2002064102 A JP2002064102 A JP 2002064102A
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- single crystal
- silicon single
- silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
絶縁耐性、ゲッタリング特性を備えたエピタキシャルウ
エハ用シリコン単結晶基板並びにエピタキシャルウエハ
およびその製造方法を提供する。 【解決手段】 5×1012atoms/cm3以上1×
1015atoms/cm3以下の窒素原子と1.8×1
018atoms/cm3以上のボロン原子を含有してな
る、チョクラルスキー法により製造されたシリコン単結
晶基板、並びに該シリコン単結晶基板上にエピタキシャ
ル成長させたエピタキシャルウエハおよびその製造方
法。
Description
用いられるエピタキシャルウエハ用シリコン単結晶基板
に関するものである。
化が近年急速に進行しており、半導体素子を形成するシ
リコンウエハに対する品質の向上が強く要望されてい
る。集積回路素子が高密度化するほど回路は微細なもの
となるため、ウエハ上の素子が形成されるいわゆるデバ
イス活性領域においては、リーク電流の増大やキャリア
のライフタイム短縮の原因となる転位などの積層欠陥お
よびドーパント以外の金属系元素の不純物の混入、すな
わち金属汚染は極力避けなければならない。金属汚染に
よるデバイスの特性劣化を防ぐ方法として、シリコンウ
エハ内部または裏面にゲッタリングサイトを設け、その
ゲッタリングサイトに金属を集める手法が知られてい
る。ゲッタリングの方法は、熱処理によりシリコンウエ
ハの内部へ酸素析出物や転位などを導入し、その結晶欠
陥を利用して金属汚染元素をゲッタリングする方法(I
G:Internal Gettering)と、シリ
コンウエハの裏面にポリシリコン等の不完全結晶膜を形
成したり、裏面にイオン注入、サンドブラストなどによ
り欠陥を導入し、その欠陥を利用して金属汚染元素をゲ
ッタリングする方法(EG:External Get
tering)が、一般的である。また、ウエハ基板と
なるシリコンスライス上に結晶欠陥をほとんど含まない
Siのエピタキシャル層を成長させたエピタキシャルウ
エハが開発され、高集積度のデバイスに多く用いられる
ようになった。
ハ形成に高エネルギーイオン注入法が採用され、デバイ
スの製造におけるプロセス温度が1000℃以下である
低温化プロセスやRTP(Rapid Thermal
Process)が用いられるようになると、重金属
元素が裏面のゲッタリングサイトにまで十分に拡散でき
なくなり、EGではゲッタリング能力が不足するという
問題が生じてきた。この問題に対応するためには、ゲッ
タリングサイトがデバイス活性領域に近いIGが有効で
ある。
せたエピタキシャルウエハは、その製造工程において、
1050〜1200℃もの高温となるため基板の酸素析
出核が消滅し、その後のデバイスプロセスにおいても有
効なゲッタリングサイトが得られず、ゲッタリング不足
によるデバイスの電気特性不良を引き起こすことが分か
っている。これを回避する方法として、エピタキシャル
層堆積(エピ堆積)前に酸素析出物の析出核形成熱処理
を施すことや、あらかじめIG処理をしておくことが知
られている。しかしながら、このような方法はコストが
かかるのと同時に、高温の熱処理を必要とするため、金
属汚染にさらされる可能性がある。そのため、特殊な熱
処理を行なわずとも、引き上げたままで酸素析出物を有
するエピタキシャル用シリコン単結晶基板が最も有効で
あると考えられる。
3号公報には、窒素原子を1×10 13atoms/cm
3以上ドープして育成することにより、酸化誘起積層欠
陥(OSF:Oxidation Stacking
Fault、以後OSFと呼ぶ)を単結晶全体に均一に
分散させ、この単結晶より得たスライス片を基板として
表面にエピ堆積することで特別な熱処理などの工程を経
ずともゲッタリング特性に優れたウエハが得られる技術
が開示されている。しかしながら、この提案を追試した
ところ、窒素原子をドープさせることによりゲッタリン
グ能力に優れるOSF領域は広がるが、エピ堆積後、O
SF領域でエピタキシャル層(エピ層)への転位が発生
することが分かり、このままではデバイスの電気特性に
重大な悪影響を与えてしまうことが明らかとなった。す
なわち、特開平11−189493号に記載されたエピ
タキシャルウエハには、重金属のゲッタリング能力はあ
るものの、基板上にエピ層への転位欠陥を発生させる領
域も存在してしまう問題点、つまりエピ層に生成する転
位等についての考察がなされていない問題点があった。
用シリコン単結晶基板では、デバイスプロセス中のゲッ
タリング能力不足が顕在化してきており、これを改善す
る目的で窒素を添加させOSFが発生する基板を用いた
場合、ゲッタリング能力は向上するもののOSFの発生
核に起因としたと思われるエピ層の健全性を阻害する他
の難点が派生するという問題点を有していた。
に鑑み、窒素原子がドープされゲッタリング能力に優れ
るエピタキシャルシリコンウエハにおいて、ゲッタリン
グ能力のみならず、各種デバイス特性に優れた、具体的
には、エピ層への転位欠陥が抑制され、酸化膜絶縁耐性
に優れたエピタキシャルウエハを提供することを目的と
する。
シャルウエハ用シリコン単結晶基板を提供することを目
的とする。
シャルウエハの製造方法を提供することを目的とする。
め、本発明者らは窒素原子等を添加したシリコン融液か
ら様々な引き上げ条件にてシリコン単結晶を作製し、そ
の結晶から切り出されたシリコン単結晶基板にエピ層を
堆積した。そして、そのエピ層に発生する結晶欠陥を調
査した。また、同時にエピ堆積前の基板の評価も行っ
た。その結果、エピ層の転位欠陥の問題は、窒素原子濃
度と単結晶引上条件が大きく影響していることを見いだ
した。また、この転位欠陥は、OSFが発生する領域の
みに発生することを見いだした。さらに、窒素原子に加
えてボロン原子の添加、およびシリコン単結晶の引上条
件の最適化により、ゲッタリング特性を確保する析出物
密度が従来の窒素原子濃度よりも拡大すると共にエピ層
への転位発生がない窒素原子濃度領域を規定することが
でき、エピ層の健全性を維持したエピタキシャルウエハ
用シリコン単結晶基板が得られることを見出した。本発
明は、これらの調査結果について鋭意検討を加え完成さ
れたものである。
toms/cm3以下の窒素原子と1.8×1018at
oms/cm3以上のボロン原子を含有してなる、チョ
クラルスキー法により製造された窒素原子含有シリコン
単結晶基板である。
酸化処理をした場合に、酸化誘起積層欠陥が発生しない
または部分的に発生することを特徴とする前記記載のシ
リコン単結晶基板である。
コン単結晶基板の表面にエピタキシャル法によりシリコ
ン単結晶層を堆積してなるエピタキシャルシリコンウエ
ハ、ただし、該エピタキシャルシリコンウエハの全表面
にライトエッチングを施した後に観察される転位(楕円
ピット)欠陥が前記シリコン単結晶層中で0.5個/c
m2以下である。
cm3以上1.5×1019atoms/cm3以下含有す
るシリコン融液を用いて、チョクラルスキー法により、
下記式(A):
Gはシリコン融点〜1350℃までの結晶成長軸方向の
平均温度勾配(℃/mm)である。)を満たす条件で、
5×1012atoms/cm3以上1×1015atom
s/cm3以下の窒素原子と1.8×1018atoms
/cm3以上のボロン原子を含有するシリコン単結晶を
成長させ、前記シリコン単結晶を切り出してなるシリコ
ン単結晶基板の表面に、エピタキシャル法によりシリコ
ン単結晶層を堆積させるエピタキシャルシリコンウエハ
の製造方法である。
Gはシリコン融点〜1350℃までの結晶成長軸方向の
平均温度勾配(℃/mm)である。)であることを特徴
とするエピタキシャルシリコンウエハの製造方法、ただ
し、前記シリコン単結晶基板は、ウエット酸化処理をし
た場合に、酸化誘起積層欠陥が発生しないまたは部分的
に発生し、該酸化誘起積層欠陥の発生しない領域が少な
くともウエハの半径で10%以上である。
結晶には、図1に示すような3種類の欠陥領域(ボイド
領域、OSF領域、I領域)が存在する。これらの欠陥
領域の境界は、V/G(引上速度/平均温度勾配)と窒
素原子濃度、ボロン原子濃度から一義的に決定できる。
ボイド領域では、結晶育成中に過剰の原子空孔が多く導
入されるため、それらの原子空孔が凝集してできたボイ
ド欠陥が存在する。OSF領域は、OSFの核となる欠
陥が存在し、シリコン単結晶ウエハをウエット酸化熱処
理したときにOSFが発生する領域である。I領域と
は、結晶育成中に過剰のシリコン格子間原子が多く導入
される領域である。V/Gが大きくなるとボイド領域が
ウエハ全面に渡って広がり、V/Gが小さくなるとボイ
ド領域がウエハ中心に収縮し、I領域がウエハ全面に広
がるようになる。OSF領域は、ボイド領域とI領域の
間に位置する。さらにボロン原子濃度を増加させるにつ
れて、2つの境界領域はV/Gが増大する方向へ移動す
る。そのため、一般にはボロン原子濃度が増大すると、
OSF領域がウエハ中心に収縮し、エッジからI領域が
広がっていく。
から切り出したシリコン単結晶ウエハにエピ層を堆積し
た場合に、エピ層に形成される2種類の欠陥について詳
細に説明する。
s/cm3以上、ボロン原子を1.8×1018atom
s/cm3未満含むシリコン単結晶ウエハにエピ堆積し
て得たエピタキシャルウエハに生じる、ボイド領域とO
SF領域の境界にリング状に分布する積層欠陥である。
このリング状分布積層欠陥は、シリコン単結晶ウエハと
エピ層の界面からエピ層表面へ伸びる{111}面上の
格子間原子型積層欠陥であり、(100)ウエハにエピ
堆積を行った場合、エピ層厚をT(μm)としたとき
に、辺長がほぼ、
状分布積層欠陥は、表面異物計で見たときに、ウエハ上
の異物と同じような散乱像として見えることから、エピ
堆積後のウエハを表面異物計で測ることにより、その個
数を評価することができる。この欠陥の発現領域は、エ
ピ堆積前のシリコン単結晶ウエハにおけるOSF領域と
ボイド領域の境界である。
oms/cm3を超える場合に、OSF領域上のエピ層
に生じる転位欠陥である。このエピ層転位転写欠陥は、
エピ層界面からエピ層表面へ伸びる転位である。このエ
ピ層転位転写欠陥は、エピ堆積後のウエハ表面をライト
エッチやセコエッチ等の選択エッチングを行うことでで
きるピットを光学顕微鏡にて観察し、その数を数えるこ
とによって、その個数を評価することができる。なお、
その際、選択エッチングのエッチング量(μm)は、エ
ピ層膜厚T(μm)より少なくする。
と共に高濃度にドープさせたシリコン単結晶基板を用い
ることで、該シリコン単結晶基板上にエピ堆積して得ら
れるエピタキシャルウエハにおいて転位欠陥が発生しな
い窒素濃度範囲が拡大する。エピ堆積は、その高速昇温
プロセスが特徴であり、酸素析出核の消滅を防ぐこと、
およびエピタキシャル成長後に該析出核を残存させるた
めのボロン原子濃度および窒素原子濃度の条件が重要と
なる。
s/cm3以上1×1015atoms/cm3以下の窒素
原子と1.8×1018atoms/cm3以上のボロン
原子を含有してなる、チョクラルスキー法(CZ法)に
より製造された窒素原子含有シリコン単結晶基板であ
る。このような条件を満たすシリコン単結晶基板を用い
ることによりエピ層への転位が抑制され、各種デバイス
特性にすぐれたエピタキシャルウエハを得ることができ
る。
板に窒素原子を含有させることにより、エピ堆積時の高
速昇温プロセスによっても消失しない安定な酸素析出核
を形成させることができる。窒素原子濃度が5×1012
atoms/cm3未満の場合、エピ堆積後の酸素析出
物密度が1×108個/cm3未満となり窒素原子添加に
よる析出物形成の効果が小さくなり、ゲッタリング能力
が不足してしまうため好ましくない。逆に窒素原子濃度
が1×1015atoms/cm3より高くなるとエピ層
への転位欠陥が発生するため好ましくない。従って、窒
素原子濃度は、5×1012atoms/cm3以上1×
1015atoms/cm3以下であることが好ましい。
toms/cm3未満では、図1に示すボイド領域とO
SF領域の境界にエピ層成長後、ウエハ面内にリング状
に分布した積層欠陥が発生する問題があるため好ましく
ない。従って、ボロン原子濃度は1.8×1018ato
ms/cm3以上であることが好ましい。ボロン原子濃
度の上限は、特に制限されるものではないが現実的なエ
ピ基板として考えると1.6×1019atoms/cm
3が実際的である。
公報)においては、窒素原子濃度範囲の下限は1×10
13atoms/cm3であったが、本発明ではボロン原
子濃度を上記範囲で添加することで、窒素原子濃度範囲
の下限を5×1012atoms/cm3まで低下させる
ことができる。また、転位欠陥発生に関しても、従来は
窒素原子濃度が5×1014atoms/cm3以上のと
き発生していたが、本発明では窒素原子濃度1×1015
atoms/cm3まで転位欠陥が発生しない範囲を拡
大することができる。
としては、I領域に形成される直径1μm以上の転位ク
ラスターを無くす効果がある。この効果はボロン原子を
1.8×1018atoms/cm3以上加えたとき生じ
るものである。
る酸素析出物密度(OSF密度)の評価は、エピ堆積後
に窒素原子雰囲気において、800℃で4時間および1
000℃で16時間の析出熱処理を施した後に赤外干渉
法(装置名:BMDアナライザー)により評価した結果
である。また、窒素原子濃度、ボロン原子濃度は二次イ
オン質量分析装置(SIMS)により測定することがで
きる。
エット酸化処理をした場合にOSFが発生しないまたは
部分的に発生することが好ましい。本発明においてウエ
ット酸化処理とは、水蒸気雰囲気によりシリコンを酸化
させることをいい、縦型炉にて酸素:水素の体積混合比
を1:1にし、1100℃で1時間処理する方法を用い
ることができる。
SFの発生しない領域が少なくともウエハの半径で10
%以上であることが好ましい。なお、前記ウエハの半径
とは、ウエット酸化処理後、基板のライトエッチングを
行い、欠陥分布を顕在化させ、光学顕微鏡によりウエハ
半径(cm)を100とし、V領域の幅、OSF領域の
幅、I領域の幅をそれぞれ100分率で示したものであ
る。ウエットエッチングの方法としては前記の方法を用
いることができる。本発明においてライトエッチングと
はライト液を用いて欠陥を選択的にエッチングする方法
をいい、ライト液(液中の体積混合比が、HF:HNO
3:CH3COOH:H2O=25:13:25:37)
に、CrO3、Cu(NO3)2を添加剤として加えたも
のを用いて、3分間エッチング(約3μmエッチング)
を施す方法を用いることができる。
単結晶基板の表面にエピタキシャル法によりシリコン単
結晶層を堆積してなるエピタキシャルシリコンウエハで
ある。なお、該エピタキシャルシリコンウエハの全表面
にライトエッチングを施した後に観察される転位(楕円
ピット)欠陥が前記シリコン単結晶層中で0.5個/c
m2以下であることが好ましい。
規定はしないが、市販されているジクロルシラン、トリ
クロルシランを原料ガスとする枚葉エピタキシャル層堆
積装置、バッチ式エピタキシャル層堆積装置を使った方
法で、エピ堆積後の輝点の原因となるようなシリコン単
結晶ウエハ上の異物がエピ堆積前の洗浄で十分排除され
ているようなプロセスであればいずれも使用できる。ラ
イトエッチングは前記の方法を用いることができる。
合、例えば電極面積20mm2のデバイスにおいて、こ
れらの欠陥によって破壊が引き起こされる確率が10%
を越える。このため、転位欠陥が0.5個/cm2以下
であることが好ましい。これらの欠陥が多数存在する場
合、TDDB(Time Dependence Di
electric Breakdown)特性などの電
気特性が劣化するため、転位欠陥を多数内在するウエハ
は、高品質デバイス用のシリコン半導体基板として使用
することができない。また、転位欠陥は少なければ少な
いほど好ましく、下限値は特に規定されるものではな
い。
ロン原子濃度が高いため、ボロン原子濃度の遷移領域と
基板表面に存在するCOP(Crystal Orig
inated Pit)の消滅を考慮すると2μm以上
が望ましい。
いては、ボロン原子濃度が高いことから、ボロン原子と
のペアリング効果によるFeやCr、Mn等のゲッタリ
ングも期待できる。
シャルウエハの製造方法について説明する。第3の発明
は、窒素原子を7×1015atoms/cm3以上1.
5×1019atoms/cm3以下含有するシリコン融
液を用いて、チョクラルスキー法により、下記式
(A):
Gはシリコン融点〜1350℃までの結晶成長軸方向の
平均温度勾配(℃/mm)である。)を満たす条件で、
5×1012atoms/cm3以上1×1015atom
s/cm3以下の窒素原子と1.8×1018atoms
/cm3以上のボロン原子を含有するシリコン単結晶を
成長させ、前記シリコン単結晶を切り出してなるシリコ
ン単結晶基板の表面に、エピタキシャル法によりシリコ
ン単結晶層を堆積させる、エピタキシャルシリコンウエ
ハの製造方法である。
ましくなく、またV/Gが0.32を超えると、引き上
げ速度、結晶冷却速度の観点から現実的でない。
以上1.5×1019atoms/cm3以下含有するシ
リコン融液を用いて、チョクラルスキー法により、上記
V/Gの範囲で製造することにより、5×1012ato
ms/cm3以上1×1015atoms/cm3以下の窒
素原子と1.8×1018atoms/cm3以上のボロ
ン原子を含有する、第1の発明の特徴を有するシリコン
単結晶を得ることができる。窒素原子を5×1012at
oms/cm3以上含むシリコン単結晶を育成するため
には、偏析の関係から、シリコン融液中に約7×1015
atoms/cm3以上の窒素原子を添加することが好
ましい。シリコン融液中に窒素原子が1.5×1019a
toms/cm3より多く添加された場合、窒素原子濃
度が高くなって多結晶化が起こりやすくなり、実用には
不適当となるため、シリコン融液中の窒素原子濃度は、
1.5×1019atoms/cm3以下であることが好
ましい。また、ボロンをシリコン単結晶基板にドープさ
せる方法としては、シリコンの多結晶を金属ボロンと共
に添加する一般的な方法を用いることができる。
ボロン原子の効果により、その上にエピタキシャル成長
されたエピタキシャルウエハは、前記析出処理後の評価
で1×108atoms/cm3程度以上の十分な酸素析
出物密度を有する、すなわち十分なゲッタリング能力を
有するものとなる。
/cm3以下の条件下では、より確実にウエハ面内にO
SFが部分的に発生または発生させないためには、ウエ
ハ面内の中心とエッジでのV/Gの差がおおよそ0.1
0〜0.12mm2/℃minであることを勘案し、V
/Gを0.10〜0.22mm2/℃min、またはV
/Gを0.20〜0.32mm2/℃minに限定する
ことが好ましい。
からシリコン単結晶基板を切り出し、このシリコン単結
晶基板の表面にエピタキシャル法によりシリコン単結晶
層を堆積させる。
造方法は、従来のシリコン単結晶引上炉やエピタキシャ
ル層堆積装置の改造をすることなく、従来の装置を用い
て品質の優れたシリコン半導体基板を製造することがで
きるため、経済的にも工業的にもその効果は大きい。
が、これらは単なる例示に過ぎず、本発明はこれらの実
施例の記載によって制限されるものではない。
ン単結晶製造装置は、通常のCZ法によるシリコン単結
晶製造に用いられるものであれば、特に制限されるもの
ではない。この装置を利用して育成されたシリコン単結
晶は、伝導型:P型(ボロン原子ドープ)、結晶径:8
インチ(200mm)、基板ボロン原子濃度を1.6×
1019atoms/cm3、1.1×1019atoms
/cm3、8.5×1018atoms/cm3及び1.8
×1018atoms/cm3の4水準とし、窒素原子濃
度は、融液中の窒素原子添加量を制御して、インゴット
のトップ部から50mmの位置で2×1012atoms
/cm3(ボトム部はおおよそ5×1013atoms/
cm3)、トップ部で3×1013atoms/cm3(ボ
トム部では1×1015atoms/cm3)、トップ部
で2×1014atoms/cm3(ボトム部は5×10
15atoms/cm3)となる、3本の結晶を作製し、
5×1012atoms/cm3、1×1013atoms
/cm3、1×1014atoms/cm3、1×1015a
toms/cm3の4水準を切り出し、合計16水準に
ついて以下の評価を行った。シリコン融液中の窒素原子
濃度は、投入した窒素原子の総量とシリコン融液の量か
ら算出した。引上速度V(mm/min)、融点から1
350℃までの結晶成長軸方向の平均温度勾配G(℃/
mm)としたときのV/Gを変化させるため、結晶成長
速度を2種類変更し、ウエハの中心からエッジまでのG
の変化から0.10≦V/G≦0.22と0.20≦V
/G≦0.32でシリコン単結晶を育成した。これは、
ウエハの中心とエッジで、同じ引き上げ速度でも冷却速
度が変化するためであり、そのため、V/Gの差は0.
1〜0.12mm 2/℃minであることが分かってい
る。この結晶から切り出して作成したシリコン単結晶ウ
エハに、エピタキシャル法により5μmのシリコン単結
晶層(エピ層)を堆積して、エピタキシャルウエハを作
成した。
ャルウエハからサンプルを採取し、表面のエピ層を除去
するために20μmのポリッシュを行った後、二次イオ
ン質量分析装置(SIMS)を用いて測定した。またボ
ロン原子濃度もSIMSを用いて測定した。
ウエット酸化を施し、X線トポグラフ、ライトエッチン
グおよび光学顕微鏡によって、V領域、OSF領域、I
領域のどの領域であるかについて評価した。
キシャルウエハをそのままTencor社製表面異物計
SP1を用いて調査した。測定条件は0.1μm以上の
異物を評価するモードを用い、異物の個数と分布を調査
した。
に、エピタキシャルウエハに対して表1に示す4段のデ
バイスプロセスを模した熱処理を施し、エピタキシャル
層表面から100μmの深さの酸素析出物を赤外干渉法
で測定した。市販されている赤外干渉法による欠陥評価
装置として、HYT社のOPP(Optical Pr
ecipitate Profiler)を用いた。
価するため、表1に示す4段のデバイスプロセスを模し
た熱処理を施した後に、スピンコート法にてNiをウエ
ハ表面に1×1014atoms/cm2塗布し、MOS
ダイオードを作成した。ゲート酸化の条件は1000
℃、30分、ドライ酸素で、酸化膜厚は30nmとし
た。その後、MOS C-t法とゼルブスト解析による
発生ライフタイム評価を行った。
m2のポリシリコンMOSをエピタキシャルウエハ上に
作成した。酸化膜厚は25nmとした。連続ストレス電
流密度を−5mA/cm2とし、破壊判定電界を10M
V/cmとした時のQBD(酸化膜がブレークダウンする
までに酸化膜を通過した単位面積当たりの電荷の総量)
が10C/cm2以上であるような歩留りを調査した。
状分布積層欠陥は、どの窒素原子濃度においても見られ
ないことがわかった。また、ライトエッチング3μmお
よび光学顕微鏡観察において、エピ層の転位転写欠陥は
確認されなかった。OSF領域以外のウエハ半径での割
合をX線トポグラフおよびライトエッチング、光学顕微
鏡により評価した結果、どのウエハにおいてもOSF領
域のみとなることはなく、ウエハ半径で10%以上のO
SF領域以外の領域があった。OSF領域以外の割合は
26%以上となった。さらに、基板窒素原子濃度が5×
1012atoms/cm3以上で赤外干渉法による評価
において、熱処理後の析出物密度が1×108個/cm3
以上となり、ライフタイムが10msec以上とゲッタ
リング特性に優れていた。また、TDDB評価による歩
留まりは90%以上であり、この範囲でのエピ層の品質
は高いものであることが分かった。
り、窒素原子が2×1012atoms/cm3、4×1
012atoms/cm3、2×1015atoms/c
m3、5×1015atoms/cm3のウエハも同時に採
取できるため、これを用いて同様な評価を実施した。ま
た、ボロン原子濃度が1.3×1015atoms/cm
3で、窒素原子濃度がインゴットのトップ部から50m
mの位置でそれぞれ2×1012atoms/cm3およ
び3×1013atoms/cm3が得られるように融液
中に窒素原子量を添加した比較結晶を作成し、窒素原子
濃度で、2×1012atoms/cm3、5×1012a
toms/cm3、1×1013atoms/cm3、1×
101 4atoms/cm3の部位のウエハを比較のため
切り出した。その結果を表4および表5に示す。その結
果、リング状分布積層欠陥についてはボロン原子濃度が
高いものは見られなかったが、1.3×1015atom
s/cm3で引き上げた結晶については、リング状分布
が見られた。これらの基板に1100℃1時間のウエッ
ト酸化を施し、X線トポグラフおよびライトエッチング
3μmと光学顕微鏡によってボイド領域、OSF領域、
I領域の評価を行った。エピ層の転位転写欠陥はライト
エッチングと光学顕微鏡観察において、2×1015at
oms/cm3および5×1015atoms/cm3の試
料のOSF領域に転位ピットとして確認できた。このよ
うなウエハでは析出量やゲッタリング特性には問題ない
が、TDDB評価では不良が多発してしまう結果となっ
た。また、ボロン原子濃度が1.3×1015atoms
/cm3で、酸素析出物密度が1×108atoms/c
m3を越える窒素原子濃度は1×1013atoms/c
m3以上となり、ボロン原子濃度が大きい程析出物密度
が増大する傾向を示した。
量の窒素原子に加えて、ボロン原子を所定量含む構成と
したため、該シリコン単結晶ウエハ上にエピタキシャル
層を成長させた際には、十分なゲッタリング能力を有
し、エピタキシャル層に生じる転位欠陥を抑制でき、さ
らに酸化膜絶縁耐性等、各種デバイス特性に優れた、高
集積度の高い信頼性を要求される半導体素子を製造する
のに最適なエピタキシャルウエハを得ることができる。
方法は、従来のシリコン単結晶引上炉やエピタキシャル
層堆積装置の改造をすることなく、品質の優れたシリコ
ン半導体基板を製造することができるため、経済的にも
工業的にもその効果は大きい。
域分布図である。
Claims (5)
- 【請求項1】 5×1012atoms/cm3以上1×
1015atoms/cm3以下の窒素原子と1.8×1
018atoms/cm3以上のボロン原子を含有してな
る、チョクラルスキー法により製造されたシリコン単結
晶基板。 - 【請求項2】 前記シリコン単結晶基板をウエット酸化
処理をした場合に、酸化誘起積層欠陥が発生しないまた
は部分的に発生することを特徴とする請求項1記載のシ
リコン単結晶基板。 - 【請求項3】 請求項1または請求項2記載のシリコン
単結晶基板の表面にエピタキシャル法によりシリコン単
結晶層を堆積してなるエピタキシャルシリコンウエハ、
ただし、該エピタキシャルシリコンウエハの全表面にラ
イトエッチングを施した後に観察される転位欠陥および
リング状分布積層欠陥がそれぞれ前記シリコン単結晶層
中で0.5個/cm2以下であることを特徴とする。 - 【請求項4】 窒素原子を7×1015atoms/cm
3以上1.5×101 9atoms/cm3以下含有するシ
リコン融液を用いて、チョクラルスキー法により、下記
式(A): 【数1】 (式中、Vは引上速度(mm/min)、Gはシリコン
融点〜1350℃までの結晶成長軸方向の平均温度勾配
(℃/mm)である。)を満たす条件で、5×1012a
toms/cm3以上1×1015atoms/cm3以下
の窒素原子と1.8×1018atoms/cm3以上の
ボロン原子を含有するシリコン単結晶を成長させ、前記
シリコン単結晶を切り出してなるシリコン単結晶基板の
表面に、エピタキシャル法によりシリコン単結晶層を堆
積させるエピタキシャルシリコンウエハの製造方法。 - 【請求項5】 前記V/Gが、下記式(B): 【数2】 または、下記式(C): 【数3】 (式中、Vは引上速度(mm/min)、Gはシリコン
融点〜1350℃までの結晶成長軸方向の平均温度勾配
(℃/mm)である。)であることを特徴とするエピタ
キシャルシリコンウエハの製造方法、ただし、前記シリ
コン単結晶基板は、ウエット酸化処理をした場合に、酸
化誘起積層欠陥が発生しないまたは部分的に発生し、該
酸化誘起積層欠陥の発生しない領域が少なくともウエハ
の半径で10%以上であることを特徴とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000246500A JP2002064102A (ja) | 2000-08-15 | 2000-08-15 | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000246500A JP2002064102A (ja) | 2000-08-15 | 2000-08-15 | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002064102A true JP2002064102A (ja) | 2002-02-28 |
Family
ID=18736799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000246500A Pending JP2002064102A (ja) | 2000-08-15 | 2000-08-15 | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002064102A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076007A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ |
JP2007186376A (ja) * | 2006-01-12 | 2007-07-26 | Siltronic Ag | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
CN102260862A (zh) * | 2010-05-26 | 2011-11-30 | 东京毅力科创株式会社 | 等离子处理装置及供气构件支撑装置 |
US8497570B2 (en) | 2010-09-03 | 2013-07-30 | Samsung Electronics Co., Ltd. | Wafer, fabricating method of the same, and semiconductor substrate |
US20220145493A1 (en) * | 2020-11-11 | 2022-05-12 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
WO2022233682A1 (en) * | 2021-05-05 | 2022-11-10 | Globalwafers Co., Ltd. | Methods for forming an epitaxial wafer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11130592A (ja) * | 1997-10-29 | 1999-05-18 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
JP2000007498A (ja) * | 1998-06-18 | 2000-01-11 | Shin Etsu Handotai Co Ltd | 窒素ドープした低欠陥シリコン単結晶の製造方法 |
JP2000109396A (ja) * | 1998-08-07 | 2000-04-18 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
JP2000219598A (ja) * | 1999-02-01 | 2000-08-08 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
-
2000
- 2000-08-15 JP JP2000246500A patent/JP2002064102A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11130592A (ja) * | 1997-10-29 | 1999-05-18 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
JP2000007498A (ja) * | 1998-06-18 | 2000-01-11 | Shin Etsu Handotai Co Ltd | 窒素ドープした低欠陥シリコン単結晶の製造方法 |
JP2000109396A (ja) * | 1998-08-07 | 2000-04-18 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
JP2000219598A (ja) * | 1999-02-01 | 2000-08-08 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076007A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ |
JP2007186376A (ja) * | 2006-01-12 | 2007-07-26 | Siltronic Ag | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
CN102260862A (zh) * | 2010-05-26 | 2011-11-30 | 东京毅力科创株式会社 | 等离子处理装置及供气构件支撑装置 |
CN102260862B (zh) * | 2010-05-26 | 2013-08-14 | 东京毅力科创株式会社 | 等离子处理装置及供气构件支撑装置 |
US8663424B2 (en) | 2010-05-26 | 2014-03-04 | Tokyo Electron Limited | Plasma processing apparatus and gas supply member support device |
US8497570B2 (en) | 2010-09-03 | 2013-07-30 | Samsung Electronics Co., Ltd. | Wafer, fabricating method of the same, and semiconductor substrate |
US20220145493A1 (en) * | 2020-11-11 | 2022-05-12 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
WO2022100875A1 (en) * | 2020-11-11 | 2022-05-19 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
US20220220636A1 (en) * | 2020-11-11 | 2022-07-14 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
US11987900B2 (en) * | 2020-11-11 | 2024-05-21 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
US11987901B2 (en) * | 2020-11-11 | 2024-05-21 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
WO2022233682A1 (en) * | 2021-05-05 | 2022-11-10 | Globalwafers Co., Ltd. | Methods for forming an epitaxial wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1811066B1 (en) | Method for production of epitaxial wafer | |
US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
JP5121139B2 (ja) | アニールウエハの製造方法 | |
KR20020081370A (ko) | 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법 | |
US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
US8864907B2 (en) | Silicon substrate and manufacturing method of the same | |
US7294196B2 (en) | Silicon single crystal wafer, an epitaxial wafer and a method for producing a silicon single crystal | |
EP1154048B1 (en) | Method of manufacture of a silicon epitaxial wafer | |
JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP4196602B2 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
JP2002064102A (ja) | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 | |
JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
JP2002029891A (ja) | シリコン半導体基板とその製造方法 | |
CN113897671B (zh) | 一种氮掺杂单晶硅棒的制备方法 | |
JP4276764B2 (ja) | シリコン単結晶基板及びその製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4570317B2 (ja) | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 | |
JP4615785B2 (ja) | 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法 | |
JPH11302098A (ja) | シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法 | |
JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
TWI854344B (zh) | 矽晶圓及磊晶矽晶圓 | |
JP2000277404A (ja) | シリコンウェーハ | |
JP2011225409A (ja) | シリコン単結晶の製造方法 | |
JP2023167343A (ja) | シリコンウェーハ及びエピタキシャルシリコンウェーハ | |
KR20230065174A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20111107 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A02 | Decision of refusal |
Effective date: 20111227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |