JP2002076007A - エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ - Google Patents

エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ

Info

Publication number
JP2002076007A
JP2002076007A JP2000262141A JP2000262141A JP2002076007A JP 2002076007 A JP2002076007 A JP 2002076007A JP 2000262141 A JP2000262141 A JP 2000262141A JP 2000262141 A JP2000262141 A JP 2000262141A JP 2002076007 A JP2002076007 A JP 2002076007A
Authority
JP
Japan
Prior art keywords
single crystal
crystal rod
silicon single
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000262141A
Other languages
English (en)
Other versions
JP4055340B2 (ja
Inventor
Tomonori Yamaoka
智則 山岡
Hisashi Furuya
久 降屋
Kazuhiro Harada
和浩 原田
Hiroyoshi Kaihara
弘好 海原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2000262141A priority Critical patent/JP4055340B2/ja
Publication of JP2002076007A publication Critical patent/JP2002076007A/ja
Application granted granted Critical
Publication of JP4055340B2 publication Critical patent/JP4055340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【課題】 デバイス作製工程においてエピタキシャルウ
ェーハが汚染金属のイントリンシックゲッタリング能力
を有する。 【解決手段】 先ず窒素をドープしたシリコン単結晶棒
14の引上げ速度をV(mm/分)とし、シリコン単結
晶棒及びシリコン融液13の固液界面からこの界面の上
方10mmまでにおけるシリコン単結晶棒内の引上げ方
向の温度勾配の平均値をG(℃/mm)とするとき、V
/Gが0.290〜0.340mm2/分・℃となるよ
うな引上げ速度V(mm/分)で引上げる。次にシリコ
ン単結晶棒の引上げ時であって1130℃から1050
℃までの温度範囲を10〜30分間で冷却し、かつ85
0℃から650℃までの温度範囲を120〜200分間
で冷却する。更にシリコン単結晶棒をスライスしてシリ
コンウェーハを作製した後に、シリコンウェーハの表面
にエピタキシャル層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チョクラルスキー
法(以下、CZ法という。)にて引上げられたシリコン
単結晶棒を用いてエピタキシャルウェーハを製造する方
法及びこの方法により製造されたエピタキシャルウェー
ハに関するものである。
【0002】
【従来の技術】通常、ボロン濃度が低い、いわゆるp/
-の構造を有するエピタキシャルウェーハは、比較的
高い温度のエピタキシャルプロセスを経ることにより、
バルク内の酸素析出核が消失するため、半導体デバイス
メーカーのデバイス作製工程で殆ど酸素析出物を生成し
ない。一方、デバイス作製工程において、一般的には微
量の金属汚染が発生するため、ウェーハが上記汚染金属
のゲッタリング能力を有することが望ましい。従って、
ウェーハにゲッタリング能力を付与するために、ウェー
ハ裏面に金属のゲッタリング能力を有するポリシリコン
を成膜したり、サンドブラストによりウェーハの裏面に
ダメージを付与する処理などが行われている。
【0003】
【発明が解決しようとする課題】しかし、上記従来のウ
ェーハ裏面へのポリシリコンの成膜やサンドブラストに
よるダメージの付与などの処理は、ウェーハの製造コス
トを押上げるとともに、ウェーハからの発塵量が増大し
たり、ウェーハが変形するおそれがあった。これらの点
を解消するために、従来、エピタキシャルプロセスを経
る前に熱処理を長時間施すことにより、十分な酸素析出
核を生成しておき、エピタキシャルプロセスという高温
プロセスでも酸素析出核が消失しない方法が行われてい
る。しかし、この方法でも製造コストが増大し、熱処理
時にウェーハが金属により汚染されるおそれがあった。
【0004】本発明の目的は、シリコンウェーハ裏面へ
のポリシリコンの成膜やサンドブラスト処理を施さず、
デバイス作製工程において汚染金属のイントリンシック
ゲッタリング(以下、IGという。)能力を有する、エ
ピタキシャルウェーハを製造する方法及びその方法によ
り製造されたエピタキシャルウェーハを提供することに
ある。本発明の別の目的は、エピタキシャルウェーハを
作製するためのシリコン単結晶棒の引上げ時間を短縮す
ることができ、またこのシリコン単結晶棒内の格子欠陥
である原子空孔の消失を抑制できるとともに、この原子
空孔を利用してシリコン単結晶棒内に多くの酸素析出核
を生成できる、エピタキシャルウェーハの製造方法を提
供することにある。
【0005】
【課題を解決するための手段】請求項1に係る発明は、
図1に示すように、窒素をドープしたシリコン単結晶棒
14の引上げ速度をV(mm/分)とし、シリコン単結
晶棒14及びシリコン融液13の固液界面からこの界面
の上方10mmまでにおけるシリコン単結晶棒14内の
引上げ方向の温度勾配の平均値をG(℃/mm)とする
とき、V/Gが0.290〜0.340mm2/分・℃
となるような引上げ速度V(mm/分)で引上げる工程
と、シリコン単結晶棒14の引上げ時であって1130
℃から1050℃までの温度範囲を10〜30分間で冷
却しかつ850℃から650℃までの温度範囲を120
〜200分間で冷却する工程と、シリコン単結晶棒14
をスライスしてシリコンウェーハを作製した後にシリコ
ンウェーハの表面にエピタキシャル層を形成する工程と
を含むエピタキシャルウェーハの製造方法である。
【0006】この請求項1に記載されたエピタキシャル
ウェーハの製造方法では、シリコン単結晶棒14を比較
的高い引上げ速度で引上げることにより、原子空孔の濃
度を高めるとともに、シリコン単結晶棒14の引上げ時
間を短縮することができる。また窒素をドープすること
により、シリコン単結晶棒14内の原子空孔の固溶度を
高めて原子空孔の消失を抑制するとともに、この原子空
孔を利用してシリコン単結晶棒14内に多くの酸素析出
核を生成する。上記シリコン単結晶棒14にドープされ
た窒素濃度は5×1012〜5×1014cm-3であること
が好ましい。請求項3に係る発明は、請求項1又は2記
載の方法により製造されたエピタキシャルウェーハであ
る。この請求項3に記載されたエピタキシャルウェーハ
はデバイス作製工程において汚染金属のIG能力を有す
る。
【0007】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図1に示すように、本発明のエピタ
キシャル層を形成するためのシリコンウェーハは、CZ
法により引上げ機11の石英るつぼ12内のシリコン融
液13からシリコン単結晶棒14を後述する第1〜第3
の引上げ条件で引上げた後、このシリコン単結晶棒14
をスライスして作製される。上記シリコン単結晶棒14
には窒素がドープされる。このシリコン単結晶棒14に
ドープされた窒素濃度は5×1012〜5×1014
-3、好ましくは3×1013〜3×1014cm-3であ
る。窒素濃度を5×1012〜5×1014cm-3の範囲に
限定したのは、5×1012cm-3未満では原子空孔のシ
リコン単結晶棒14内における固溶度が上昇せず、シリ
コン単結晶棒14のその後の熱履歴により原子空孔が消
失し易くなるからであり、5×1014cm-3を越えると
窒素に関係するドナーの発生量が増え単結晶の抵抗率を
大きく変化させるからである。なお、シリコン単結晶棒
14に窒素をドープする方法としては、窒化物が混合さ
れた多結晶シリコン又は窒化膜が形成された多結晶シリ
コンを石英るつぼ12に投入して窒素を含むシリコン融
液13からシリコン単結晶棒14を引上げるか、或いは
シリコン単結晶棒14を窒素ガスを含む不活性ガス雰囲
気中で引上げることにより行われる。また上記シリコン
単結晶棒14には5×1014〜5×1015atoms/
cm3と濃度は低いけれども、p/p-の構造を有するエ
ピタキシャルウェーハを得るためにボロンもドープされ
る。
【0008】上記引上げ機11のチャンバ24上端には
円筒状のケーシング25が接続され、このケーシング2
5には引上げ手段26が設けられる(図1)。図1の符
号26aは石英るつぼ12の回転中心に向って垂下され
たワイヤケーブルであり、このワイヤケーブル26aの
下端にはシリコン融液13に浸してシリコン単結晶棒1
4を引上げるための種結晶26bが取付けられる。また
石英るつぼ12の外面は黒鉛サセプタ27により被覆さ
れ、黒鉛サセプタ27の下面は支軸28の上端に固定さ
れ、この支軸28の下部はるつぼ駆動手段29に接続さ
れる。
【0009】更にチャンバ24にはこのチャンバ24の
シリコン単結晶棒側に不活性ガスを供給しかつ上記不活
性ガスをチャンバ24のるつぼ内周面側から排出するガ
ス給排手段33が接続される。このガス給排手段33は
一端がケーシング25の周壁に接続され他端が上記不活
性ガスを貯留するタンク(図示せず)に接続された供給
パイプ34と、一端がチャンバ24の下壁に接続され他
端が真空ポンプ(図示せず)に接続された排出パイプ3
5とを有する。供給パイプ34及び排出パイプ35には
これらのパイプを流れる不活性ガスの流量を調整する第
1及び第2流量調整弁31,32がそれぞれ設けられ
る。
【0010】一方、上記第1の引上げ条件は、シリコン
単結晶棒14の引上げ速度をV(mm/分)、シリコン
単結晶棒14及びシリコン融液13の固液界面からこの
界面の上方10mmまでにおけるシリコン単結晶棒14
の引上げ方向の温度勾配の平均値をG(℃/mm)とす
るときに、V/Gが0.290〜0.340mm2/分
・℃、好ましくは0.300〜0.330mm2/分・
℃となるように引上げ速度V(mm/分)を設定するこ
とである。V/Gを0.290〜0.340mm2/分
・℃の範囲に限定したのは、シリコン単結晶棒14中に
原子空孔の優勢な領域を作るためである。
【0011】上記第2の引上げ条件は、シリコン単結晶
棒14の引上げ時であって1130℃から1050℃ま
での温度範囲を10〜30分間、好ましくは15〜25
分間で冷却することであり、第3の引上げ条件はシリコ
ン単結晶棒14の引上げ時であって850℃から650
℃までの温度範囲を120〜200分間、好ましくは1
30〜180分間で冷却することである。1130℃か
ら1050℃までの温度範囲を10〜30分間に限定し
たのは、シリコン単結晶棒14内の格子欠陥である原子
空孔の消失を抑制するためである。また850℃から6
50℃までの温度範囲を120〜200分間に限定した
のは、上記原子空孔を利用してシリコン単結晶棒14内
に酸素析出核を生成するためである。
【0012】上記第1〜第3の引上げ条件を満たすため
には、円筒部17及び円錐部18の壁内に円筒用断熱材
17c及び円錐用断熱材18cがそれぞれ充填された熱
遮蔽部材16を用いることが好ましい。この熱遮蔽部材
16はシリコン単結晶棒14の外周面と石英るつぼ12
の内周面との間に設けられ、ヒータ21からの輻射熱を
遮る円筒状の円筒部17と、この円筒部17の下端に連
設され下方に向うに従って直径が次第に小さくなる円錐
部18と、上記円筒部17をその上縁で支持するフラン
ジ部19とを備える。円筒部17は外管17aと、この
外管17aから所定の間隔をあけて内側にかつ外管17
a同心上に設けられた内管17bと、外管17aと内管
17bとの間に充填された円筒用断熱材17cとを有す
る。また円錐部18は外側コーン18aと、この外側コ
ーン18aよりテーパ角が小さく形成されかつ外側コー
ン18aより内側にかつ外側コーン18aと同心上に設
けられた内側コーン18bと、外側コーン18aと内側
コーン18bとの間に充填された円錐用断熱材18cと
を有する。上記熱遮蔽部材16はフランジ部19を保温
筒22上にリング板23を介して載置することにより、
円錐部18の下縁がシリコン融液13表面から所定の距
離だけ上方に位置するようにチャンバ24内に固定され
る。
【0013】上述のように引上げられたシリコン単結晶
棒14をスライスしてシリコンウェーハを作製した後
に、このシリコンウェーハの表面にエピタキシャル層を
形成することにより、エピタキシャルウェーハが得られ
る。上記エピタキシャル層はその結晶性、量産性、装置
の簡便さ、種々のデバイス構造形成の容易さなどの観点
から、CVD法により形成されることが好ましい。CV
D法によるシリコンのエピタキシャル成長は、例えばS
iCl4、SiHCl3、SiH2Cl2、SiH4などの
シリコンを含む原料ガスをH2ガスとともに反応炉内に
導入して、上記シリコンウェーハの表面に、原料ガスの
熱分解又は還元により生成されたシリコンを析出させる
ことで行われる。
【0014】具体的には、図2に示すように、先ず研磨
したシリコンウェーハを600〜850℃、好ましくは
750〜800℃の範囲の所定温度で5〜180分間、
好ましくは10〜60分間保持し、このシリコンウェー
ハを1100〜1150℃、好ましくは1130〜11
50℃の範囲の所定温度まで5〜20℃/秒、好ましく
は10〜20℃/秒の速度で昇温した後にその所定温度
で水素前処理を行う。シリコンウェーハを600〜85
0℃の範囲の所定温度で5〜180分間保持したのは、
シリコン単結晶棒14をスライスしてシリコンウェーハ
を作製した当初の状態で存在する酸素析出核を成長さ
せ、高温のエピタキシャル層形成時に消失する酸素析出
核を極力低減するとともに、エピタキシャル層形成後に
酸素析出核のサイズが大きくなることにより、熱的に安
定な酸素析出核を生成するためである。またシリコンウ
ェーハを1100〜1150℃の範囲の所定温度まで5
〜20℃/秒の速度で昇温したのは、スループット(単
位時間当りに処理できる数量)を少しでも稼ぐためであ
る。
【0015】次にこのシリコンウェーハを1050〜1
150℃、好ましくは1100〜1140℃の範囲の所
定温度で保持した状態でシリコンウェーハの表面にエピ
タキシャル層を形成し、このエピタキシャルウェーハを
600〜850℃、好ましくは750〜800℃の範囲
の所定温度まで5〜20℃/秒、好ましくは10〜20
℃/秒の速度で降温してその所定温度で5〜120分
間、好ましくは10〜60分間保持する。更に上記エピ
タキシャルウェーハを熱処理炉から取出して常温まで自
然冷却する。エピタキシャル層を形成するときにシリコ
ンウェーハを1050〜1150℃の範囲の所定温度で
保持したのは、欠陥の少ないエピタキシャル層を形成す
るためである。またエピタキシャル層形成後にウェーハ
を600〜850℃の範囲の所定温度まで5〜20℃/
秒の速度で降温したのは少しでもスループットを稼ぐた
めである。更にウェーハを600〜850℃の範囲の所
定温度で5〜120分間保持したのは、エピタキシャル
層形成時に消失しなかった酸素析出核を更に大きくし
て、熱的に安定な酸素析出核を生成するためである。
【0016】このように製造されたエピタキシャルウェ
ーハでは、シリコン単結晶棒14を比較的高い引上げ速
度で引上げることにより、原子空孔の濃度を高めるとと
もに、シリコン単結晶棒14の引上げ時間を短縮するこ
とができる。またこのシリコン単結晶棒14に窒素をド
ープすることにより、シリコン単結晶棒14内に発生し
た原子空孔の固溶度を高めて原子空孔の消失を抑制する
とともに、この原子空孔を利用してシリコン単結晶棒1
4内に多くの酸素析出核を生成することができる。また
上記シリコン単結晶棒14をスライスして作製されたシ
リコンウェーハの表面にエピタキシャル層を形成する前
後に、上記熱処理を施すことにより、シリコンウェーハ
内の酸素析出核の熱的安定性を向上できるとともに、こ
の酸素析出核の生成に寄与する格子欠陥である原子空孔
を増やすことができる。この結果、上記エピタキシャル
ウェーハは従来のようにシリコンウェーハ裏面へのポリ
シリコンの成膜やサンドブラスト処理を施さなくても、
デバイス作製工程において汚染金属のIG能力を有す
る。
【0017】
【発明の効果】以上述べたように、本発明によれば、V
/Gが0.290〜0.340mm2/分・℃となるよ
うな引上げ速度Vで引上げ、シリコン単結晶棒の引上げ
時であって1130℃から1050℃までの温度範囲を
10〜30分間で冷却しかつ850℃から650℃まで
の温度範囲を120〜200分間で冷却し、更にシリコ
ン単結晶棒をスライスしてシリコンウェーハを作製した
後に、シリコンウェーハの表面にエピタキシャル層を形
成したので、原子空孔の濃度を高めるとともに、シリコ
ン単結晶棒の引上げ時間を短縮することができる。また
このシリコン単結晶棒に窒素をドープすることにより、
シリコン単結晶棒内に発生した原子空孔の固溶度を高め
て原子空孔の消失を抑制するとともに、この原子空孔を
利用してシリコン単結晶棒内に多くの酸素析出核を生成
することができる。この結果、上記方法により製造され
たエピタキシャルウェーハはデバイス作製工程において
も汚染金属のIG能力を有する。
【図面の簡単な説明】
【図1】本発明実施形態のエピタキシャルウェーハ作製
用のシリコン単結晶棒を製造する引上げ機の縦断面図。
【図2】そのエピタキシャルウェーハにエピタキシャル
層を形成する前後の熱処理温度の時間に対する変化を示
す図。
【符号の説明】
13 シリコン融液 14 シリコン単結晶棒
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 和浩 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 (72)発明者 海原 弘好 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 Fターム(参考) 4G077 AA02 AA03 AB01 BA04 CF10 EB01 EB06 EH06 EH09 PF51 5F053 AA13 AA22 AA32 DD01 FF04 GG01 RR03

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 窒素をドープしたシリコン単結晶棒(14)
    の引上げ速度をV(mm/分)とし、前記シリコン単結
    晶棒(14)及びシリコン融液(13)の固液界面からこの界面
    の上方10mmまでにおける前記シリコン単結晶棒(14)
    内の引上げ方向の温度勾配の平均値をG(℃/mm)と
    するとき、V/Gが0.290〜0.340mm2/分
    ・℃となるような引上げ速度V(mm/分)で引上げる
    工程と、 前記シリコン単結晶棒(14)の引上げ時であって1130
    ℃から1050℃までの温度範囲を10〜30分間で冷
    却しかつ850℃から650℃までの温度範囲を120
    〜200分間で冷却する工程と、 前記シリコン単結晶棒(14)をスライスしてシリコンウェ
    ーハを作製した後に前記シリコンウェーハの表面にエピ
    タキシャル層を形成する工程とを含むエピタキシャルウ
    ェーハの製造方法。
  2. 【請求項2】 シリコン単結晶棒(14)にドープされた窒
    素濃度が5×1012〜5×1014cm-3である請求項1
    記載のエピタキシャルウェーハの製造方法。
  3. 【請求項3】 請求項1又は2記載の方法により製造さ
    れたエピタキシャルウェーハ。
JP2000262141A 2000-08-31 2000-08-31 エピタキシャルウェーハの製造方法 Expired - Fee Related JP4055340B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000262141A JP4055340B2 (ja) 2000-08-31 2000-08-31 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000262141A JP4055340B2 (ja) 2000-08-31 2000-08-31 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2002076007A true JP2002076007A (ja) 2002-03-15
JP4055340B2 JP4055340B2 (ja) 2008-03-05

Family

ID=18749863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000262141A Expired - Fee Related JP4055340B2 (ja) 2000-08-31 2000-08-31 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4055340B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004007815A1 (ja) * 2002-07-12 2004-01-22 Shin-Etsu Handotai Co.,Ltd. エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JP2000026196A (ja) * 1998-05-01 2000-01-25 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000044389A (ja) * 1998-05-22 2000-02-15 Shin Etsu Handotai Co Ltd エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP2001274167A (ja) * 2000-01-18 2001-10-05 Wacker Nsce Corp シリコン半導体基板およびその製造方法
WO2002000969A1 (fr) * 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de silicium et d'une tranche epitaxiale ;tranche epitaxiale
WO2002000970A1 (fr) * 2000-06-27 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de production de monocristal de silicium
JP2002064102A (ja) * 2000-08-15 2002-02-28 Wacker Nsce Corp シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JP2000026196A (ja) * 1998-05-01 2000-01-25 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000044389A (ja) * 1998-05-22 2000-02-15 Shin Etsu Handotai Co Ltd エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP2001274167A (ja) * 2000-01-18 2001-10-05 Wacker Nsce Corp シリコン半導体基板およびその製造方法
WO2002000969A1 (fr) * 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de silicium et d'une tranche epitaxiale ;tranche epitaxiale
WO2002000970A1 (fr) * 2000-06-27 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de production de monocristal de silicium
JP2002064102A (ja) * 2000-08-15 2002-02-28 Wacker Nsce Corp シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004007815A1 (ja) * 2002-07-12 2004-01-22 Shin-Etsu Handotai Co.,Ltd. エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
US7204881B2 (en) 2002-07-12 2007-04-17 Shin-Etsu Handotai Co., Ltd. Silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it

Also Published As

Publication number Publication date
JP4055340B2 (ja) 2008-03-05

Similar Documents

Publication Publication Date Title
US6592662B2 (en) Method for preparing silicon single crystal and silicon single crystal
US8486835B2 (en) Czochralski growth of randomly oriented polysilicon and use of randomly oriented polysilicon dummy wafers
US7637997B2 (en) Silicon wafer, method for producing silicon wafer and method for growing silicon single crystal
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
CN114318500B (zh) 一种用于拉制单晶硅棒的拉晶炉、方法及单晶硅棒
US6565822B1 (en) Epitaxial silicon wafer, method for producing the same and subtrate for epitaxial silicon wafer
US20060254499A1 (en) Method For Manufacturing Nitrogen-Doped Silicon Single Crystal
EP1614774A1 (en) Process for producing single crystal
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4122696B2 (ja) エピタキシャルウェーハを製造する方法
JP2002076007A (ja) エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ
EP1662024B1 (en) Method for producing a single crystal and silicon single crystal wafer
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
JP3900816B2 (ja) シリコンウェーハの製造方法
US11987900B2 (en) Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
JP4007193B2 (ja) シリコン単結晶の製造方法
WO2008079221A1 (en) Polysilicon dummy wafers and process used therewith
JP2002134519A (ja) シリコンウェーハを製造する方法及びその方法により製造されたシリコンウェーハ
JPH0459691A (ja) 単結晶製造方法
JPH10330191A (ja) シリコン単結晶の育成方法
JPH10330190A (ja) シリコン単結晶の育成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4055340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees