JPH11189493A - シリコン単結晶およびエピタキシャルウェーハ - Google Patents

シリコン単結晶およびエピタキシャルウェーハ

Info

Publication number
JPH11189493A
JPH11189493A JP35855797A JP35855797A JPH11189493A JP H11189493 A JPH11189493 A JP H11189493A JP 35855797 A JP35855797 A JP 35855797A JP 35855797 A JP35855797 A JP 35855797A JP H11189493 A JPH11189493 A JP H11189493A
Authority
JP
Japan
Prior art keywords
wafer
single crystal
nitrogen
epitaxial
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35855797A
Other languages
English (en)
Other versions
JP3516200B2 (ja
Inventor
Hidekazu Asayama
英一 浅山
Masataka Horai
正隆 宝来
Hironori Murakami
浩紀 村上
Takayuki Kubo
高行 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP35855797A priority Critical patent/JP3516200B2/ja
Publication of JPH11189493A publication Critical patent/JPH11189493A/ja
Application granted granted Critical
Publication of JP3516200B2 publication Critical patent/JP3516200B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】工程を増すことなく十分なゲッタリング効果を
有する高密度集積度デバイス用のエピタキシャルウェー
ハ、およびそのウェーハを製造するのに適したSi単結
晶の提供。 【解決手段】(1) 窒素を1013atoms/cm3以上ドープして
育成したエピタキシャルウェーハ用に適したシリコン単
結晶、(2) その単結晶を用い、表面にエピタキシャル層
を成長させることを特徴とするエピタキシャルウェー
ハ、(3) その単結晶を用いた、熱酸化処理した場合に表
面でOSFが102/cm2以上発生するウェーハの表面上に
エピタキシャル層を成長させたウェーハ。(4) その単結
晶を用いた、1100℃以上の熱処理後に断面にて5×103/c
m2以上の欠陥が発生するスライス切断片の表面上にエピ
タキシャル層を成長させたウェーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体の集積回路
素子に使用されるシリコン単結晶、およびその単結晶か
ら得られる集積回路を形成させるためのウェーハに関す
るものである。
【0002】
【従来の技術】シリコン半導体の集積回路素子(デバイ
ス)の集積高密度化の傾向は、急速に進行しており、デ
バイスを形成させるシリコンウェーハの品質への要求
は、ますます厳しくなっている。すなわち集積が高密度
化するほど回路は繊細となるので、ウェーハ上でのデバ
イスが形成されるいわゆるデバイス活性領域において
は、リーク電流の増大やキャリアのライフタイム短縮原
因となる、転位などの結晶欠陥およびドーパント以外の
金属系元素の不純物は、これまでよりはるかに厳しく制
限される。
【0003】従来、デバイス用にCZ法(チョクラルス
キー単結晶引き上げ法)による、シリコン単結晶より切
り出した基板(ウェーハ)が用いられてきた。このウェ
ーハには、通常1018atoms/cm3程度の酸素が含まれてい
る。酸素は転位の発生防止によるウェーハの強度向上
や、ゲッタリング効果などの有用な効果もあるが、一方
においては酸化物となって析出し、デバイス形成時の熱
履歴によって、転位や積層欠陥などの結晶欠陥をもたら
すこともよく知られている。しかし、デバイス製造の過
程で、フィールド酸化膜のLOCOS(local oxidatio
n of silicon)による形成やウエル拡散層の形成に、11
00〜1200℃の高温で数時間保持されるため、ウェーハ表
面近傍では酸素の外方拡散によって、厚さ数十μm前後
の結晶欠陥のないDZ層(denuded zone)が形成され
る。このDZ層がデバイス活性領域となるので、自然に
結晶欠陥の少ない状態がもたらされていた。
【0004】ところが、集積の高密度化に伴い、ウエル
形成に高エネルギーイオン注入法が採用され、デバイス
の製造が1000℃以下で処理されるようになると、酸素の
拡散が遅くなるため、上記DZ層が十分に形成されなく
なってきた。そこで、基板の低酸素化が進められたが、
結晶欠陥は十分には抑制できず、酸素低減によるウェー
ハの性能劣化も生じ、満足すべき結果は得られなかっ
た。このため、ウェーハ基板となるシリコンスライス上
に、結晶欠陥をほとんど含まないSiのエピタキシャル
層を成長させた、エピタキシャルウェーハが開発され、
高集積度デバイスに多く用いられるようになっている。
【0005】このようにして、ウェーハ表面のデバイス
活性領域における結晶欠陥を完全になくすことは、エピ
タキシャルウェーハの採用によって、その可能性を高め
ることができる。しかし、金属系元素の不純物による汚
染は、集積が高密度化するほどプロセスも複雑になって
その機会が増し、影響も大きくなってくる。汚染の排除
対策は基本的にはプロセス環境および使用材料のクリー
ン化にあるが、デバイス製造過程において完全になくす
ことは困難であり、その対処手段としてゲッタリングが
ある。これは、汚染により侵入してきた不純物元素をデ
バイス活性領域外の場所に集め、無害化する手段であ
る。
【0006】金属系不純物元素は、比較的低温でSi結
晶中に侵入固溶し、一般にSi中の拡散速度が速い。そ
して、転位や微細析出物による歪みなど、結晶の欠陥が
あると、結晶格子中に存在しているよりもエネルギー的
に安定するため、そこに集まる傾向にある。そこで、意
図的に結晶欠陥を導入し、そこに捕獲し封じ込める。こ
の不純物を捕獲させる場所をシンクという。シンクを作
る手段すなわちゲッタリングは、イクストリンシックゲ
ッタリングとイントリンシックゲッタリングの2種があ
る。イクストリンシックゲッタリングは、ウェーハのデ
バイスを形成させる面の裏面側にサンドブラスト、研
削、レーザー照射、イオン打ち込み、あるいはSi34
膜や多結晶Si膜の成長など、外的要因によって歪みを
与え結晶欠陥を導入する。これに対しイントリンシック
ゲッタリングは、酸素を含むCZ法単結晶によるウェー
ハにて低温と高温の熱処理を繰り返すと酸素に起因する
と考えられる微小な欠陥が多数発生してくるが、この欠
陥をシンクとして活用しようとするものである。
【0007】しかしながら、イクストリンシックゲッタ
リングの場合、工程数増加によるコスト上昇の他、歪み
を与えた部分からのパーティクルの発生、処理によるウ
ェーハの反りなどの問題がある。一方、イントリンシッ
クゲッタリングは、ある程度の酸素が含有されている必
要があるが、これがデバイス形成に有害な欠陥も生ずる
おそれがある。それに効果的なシンクを作るための熱処
理が必要で、これも工数を増加させる。さらに、エピタ
キシャルウェーハの場合、エピタキシャル層形成の工程
で、1050〜1200℃の高温になるため、ウェーハ基板中の
微小欠陥の核となるべき酸素析出物が縮小、消滅し、そ
の後の熱処理でのシンクの形成を困難にしてしまう。こ
のため、従来のイントリンシックゲッタリングの手段
は、効果的には活用できない。
【0008】
【発明が解決しようとする課題】本発明は、高密度集積
度デバイス用のエピタキシャルウェーハに関するもの
で、工程を増すことなく十分なゲッタリング効果を有す
るエピタキシャルウェーハ、およびそのウェーハを製造
するのに適したSi単結晶の提供を目的とする。
【0009】
【課題を解決するための手段】酸素含有に起因する結晶
の微細欠陥に、酸化誘起積層欠陥(Oxidation-induced
stacking fault:以下単に「OSF」と言う)がある。
これはデバイス製造プロセスの高温酸化処理の際、酸化
膜の下地結晶に発生する積層欠陥で、OSFの発生とS
i結晶中の酸素量とは正の相関があり、この欠陥は酸素
析出物を核として発達する。CZ法によって製造された
Si単結晶のウェーハを、1000〜1200℃にて1〜20時間
熱酸化処理を施すと、単結晶の引き上げ軸を中心とする
リング状のOSF(以下「OSFリング」という)が発
生することがある。このOSFリングを含む基板の上に
Siのエピタキシャル層を形成させると、リング領域の
酸素析出物核は消失せず、エピタキシャル形成後のデバ
イス製造過程において、効果的なゲッタサイトとして機
能することがわかった。
【0010】通常、OSFリングは、幅が数mmから十数
mmで、他の領域との境界は極めてシャープである。ま
た、引き上げ速度を早くするとリングの径は大きくなっ
てウェーハ外周に近づき、遅くすると収縮していって、
さらには消滅してしまう。
【0011】このOSFリング領域の結晶欠陥によるゲ
ッタリング効果に着目し、リングの幅を拡大させる条件
について種々検討をおこなった。その結果、CZ法にお
ける単結晶育成時に、窒素をドープすることによりリン
グ幅の拡大が可能であることを見出したのである。
【0012】従来より、CZ法にて単結晶に窒素をドー
プする効果については、結晶を強化すること(特公平7-
76151号公報)、熱応力に伴う転位の発生や転位の運動
を抑止すること(特開昭60-251190号公報)、ウェーハ
に発生するエッチピットの発生を抑止し、デバイスの酸
化膜耐圧の低下を防止すること(特開平5-294780号公
報)などが知られている。しかしながら、ゲッタリング
に対する効果や、OSFリングの形状に及ぼす効果は全
く不明である。そこで、OSFリングの幅を拡大し、そ
れによる結晶欠陥をウェーハ全体に均一に発生させる条
件を検討し、合わせてゲッタリング効果の有効性を調査
した。その結果、ドープする窒素の量を1013atoms/cm3
以上とすれば、ゲッタリングに有効なOSFの核を単結
晶全体に均一に分散させることができ、その単結晶より
得たスライス片を基板として表面にSiエピタキシャル
層を形成させれば、表面欠陥が極めて少なく、かつデバ
イス製造工程において効果的なゲッタリング作用を有す
るウェーハが製造できることがわかった。このゲッタリ
ング法は、エピタキシャル層の形成工程が、シンク形成
の析出核を消失させやすい、p-、n-またはn+のデバイス
用のウェーハに特に有効であり、ボロンがにドープさ
れ、Feがボロンにゲッタリングされる高濃度ボロンド
ープのp+ウェーハにおいても、Fe以外の元素に対し有
効であった。
【0013】このエピタキシャル層を形成させたウェー
ハのゲッタリング効果は、MOSの発生ライフタイムに
より評価される。このように窒素をドープして、すぐれ
た効果の得られたウェーハにつき、さらに詳細な調査を
おこなったところ、熱酸化処理後に、表面にてOSFが
102/cm2以上発生していることがわかった。すなわち、
熱酸化処理によってOSFがある程度以上発生するよう
な欠陥核を、単結晶の状態にて保有していることが、す
ぐれたゲッタリング効果をもたらしたものと思われた。
【0014】また、エピタキシャル層の形成は、ウェー
ハを1100℃以上に加熱しておこなうのが好ましい。そこ
で、この窒素を1013atoms/cm3以上ドープした単結晶か
ら切り出したウェーハにつき、エピタキシャル層の形成
と同様な1100℃以上の熱処理を施したところ、断面にて
5×103/cm2以上の欠陥が観察された。このような欠陥は
ゲッタリングのシンクとして作用しウェーハのゲッタリ
ング効果を向上させるもので、窒素をドープすることに
よって生じた単結晶内の欠陥核によって得られたもので
ある。
【0015】本発明の要旨は次の通りである。
【0016】(1) 窒素を1013atoms/cm3以上ドープして
育成することを特徴とするエピタキシャルウェーハ用に
適したシリコン単結晶。
【0017】(2) 窒素を1013atoms/cm3以上ドープして
育成されたシリコン単結晶を用い、これから切り出され
たウェーハ表面に、エピタキシャル層を成長させたこと
を特徴とするエピタキシャルウェーハ。
【0018】(3) 窒素を1013atoms/cm3以上ドープして
育成されたシリコン単結晶から切り出され、熱酸化処理
した場合に表面でOSFが102個/cm2以上発生するこの
単結晶のウェーハの表面上にエピタキシャル層を成長さ
せたことを特徴とするエピタキシャルウェーハ。
【0019】(4) 窒素を1013atoms/cm3以上ドープして
育成されたシリコン単結晶から切り出され、1100℃以上
の熱処理後に断面にて5×103個/cm2以上の欠陥が発生す
るこの単結晶のウェーハの表面に、エピタキシャル層を
成長させたことを特徴とするエピタキシャルウェーハ。
【0020】
【発明の実施の形態】シリコン単結晶の窒素ドープ量を
1013atoms/cm3以上とするのは、これより窒素量が少な
い場合、OSFリングの幅の拡大が不十分で、ゲッタシ
ンクのウェーハ内均一分散が得られないためである。ま
た、ドープ量の上限は特には規制しないが、多くなりす
ぎると多結晶になりやすくなるので、4.5×1015atoms/c
m3程度までとするのが望ましい。
【0021】ドープの方法としては、所要の濃度の窒素
をドープできるのであれば、どんな方法でもよく、原料
中あるいは融液中への窒化物の混合、窒素を添加したF
Zシリコン結晶や表面に窒化珪素膜を形成させたウェー
ハの原料への混合、炉内への窒素あるいは窒素化合物ガ
スを流しながらの単結晶育成、溶融前の高温にて多結晶
シリコンへの窒素あるいは窒素化合物ガスの吹き付け、
窒化物製るつぼの使用等があげられる。
【0022】上記の窒素をドープした単結晶をスライス
し、表面を研磨清浄化後エピタキシャル層を形成させ、
ウェーハを作製するが、気相成長法の熱分解法など、結
晶欠陥のないエピタキシャル層の形成方法であればどん
な方法でも良い。このように窒素を1013atoms/cm3以上
ドープすることにより、ゲッタシンクとなる安定な欠陥
をウェーハ全体に均一に分散させることができるが、そ
の欠陥の数は、酸素やその他の不純物量、あるいは単結
晶育成条件によって影響を受ける。エピタキシャルウェ
ーハにおいては、デバイス活性化領域はエピタキシャル
層にて確保できるので、ウェーハ基板では欠陥密度が十
分確保されている必要がある。このような観点で欠陥数
を調査の結果判明したことは、より安定したゲッタリン
グ効果を得る上で望ましいのは、熱酸化処理した場合に
表面でOSFが102個/cm2以上発生するようなウエーハ
を用いることである。またこのような望ましい欠陥数の
検出手段としては、エピタキシャル層を形成させた後の
ウエハ断面観察においても可能である。その場合、エピ
タキシャル層成長に好ましい1100℃以上の熱処理後に、
5×103個/cm2以上の欠陥が観察されるとよい。
【0023】
【実施例】〔実施例1〕窒素ドープの効果を示すため次
のような2つの実験をおこなった。単結晶育成条件は、
石英ルツボで高純度多結晶シリコン 50kg を溶融し、ボ
ロンをドーパントとして直径 150mm の結晶方位 <100>
の単結晶を引き上げ速度 0.6mm/min とした。
【0024】まず初めに、窒素の添加効果を明らかにす
るため、単結晶が肩下300mmまで成長した段階で窒素ガ
スを炉内に 10 l/min 流してそのまま成長を続け、単結
晶中の窒素を増加させた。次に、窒素ドープ量を見積も
りやすくするため、引き上げ中にガスによる窒素添加を
おこなうのでなく、窒化膜を形成させた窒素量の明らか
なシリコンウェーハを、原料の高純度多結晶シリコンと
ともに溶融することにより、窒素ドープ量が 1012、10
13または1014atoms/cm3とそれぞれ異なる3種の単結晶
を育成した。
【0025】これら育成後の単結晶から、結晶軸に垂直
な面に平行にウェーハ状の試験片を切り出し、酸素雰囲
気中で1100℃、16時間の熱酸化処理を施した。その
後、ライトエッチング液で 5 分間選択エッチングし、
光学顕微鏡にてOSF密度を測定した。
【0026】図1に、窒素ガス導入によりドープ量を変
えた単結晶の、試験片切断位置における試験片面内のO
SF密度の分布の調査結果を示す。この図は単結晶の中
心から外周に向けて引いた線上のOSF密度分布を示し
たもので、通常OSFは通常単結晶の中心軸と同軸のほ
ぼリング状となっている。肩下 100mm の位置の試験片
はまだ窒素ガスが導入されてなく、400mm、700mmと肩下
位置が下がるにつれて窒素ドープ量が増加している。こ
れから明らかなように、窒素ドープ量が増すと、OSF
リングの幅が増し、試験片全体にOSFが分布するよう
になり、密度のレベルも増大することがわかる。
【0027】図2に、窒素ドープ量のレベルを変えて成
長させた単結晶について、結晶成長軸に沿って採取した
試験片のOSF密度を測定した結果を示す。この場合、
縦軸は試験片の中心位置、および中心から試験片の外周
方法に向かって 10mm おきの位置にて測定したOSF密
度の平均値である。これから明らかなように、窒素ドー
プ量が 1012atoms/cm3では単結晶が成長するとOSF密
度が減少してしまうが、1013atoms/cm3になると減少し
ても、かなりのOSF密度が維持され、1014atoms/cm3
では、軸方向でも均一な高いOSF密度が得られること
がわかる。また1014atoms/cm3の単結晶の場合、試験片
全体に均一にOSFが分布していた。
【0028】〔実施例2〕実施例1にて1014atoms/cm3
の窒素をドープした単結晶から得られたウェーハに、堆
積温度1150℃にて厚さ約 5 μm のエピタキシャル層を
形成させた。得られたウェーハ試験片にて、ライトエッ
チング液で 5 分間の選択エッチングをおこない、光学
顕微鏡にてエピタキシャル層表面の欠陥密度および断面
の欠陥密度を測定した。
【0029】図3に試験片の中心から外周方向へ向けて
の位置における、表面と断面の欠陥の密度測定結果を示
す。これから明らかなように、この窒素をドープした単
結晶によるウェーハは、エピタキシャル層形成後にて、
下層の単結晶の断面にすでに104個/cm2前後の欠陥が観
察され、高温のエピタキシャル層形成時にも酸素析出物
が消滅しにくくなっていることが確認された。また、エ
ピタキシャル層表面および断面には欠陥が観察されず、
デバイス活性領域となるエピタキシャル層に対し、下層
単結晶部の欠陥の突き抜けが生じていないことも確認す
ることができた。
【0030】〔実施例3〕抵抗率が10Ωcmまたは0.008
Ωcmの、高抵抗または低抵抗の2種のウェーハ基板を対
象に、それぞれ窒素をドープしていないもの、窒素を10
12、1013または1014atoms/cm3ドープしたものの8種の
単結晶を作製し、それぞれの単結晶からウェーハ基板を
切り出して堆積温度1150℃にて厚さ約 5 μm のエピタ
キシャル層を形成させ、ウェーハとした。
【0031】これらのウェーハ表面を、3ppmのCu(N
3)2 水溶液にてスピンコーターを用いて汚染させた
後、デバイス製造工程を想定したモデル熱処理を乾燥酸
素中でおこない、熱処理の進行に伴うゲッタリング効果
の変化を調査した。
【0032】図4に、モデル熱処理の温度と時間条件を
示す。図の工程中、A、B、Cとして示した3つの時点
においてウェーハを引き出し、熱処理の進行に伴うゲッ
タリングの効果を調査した。ゲッタリングの効果は、熱
酸化膜を弗酸で除去した後、1000℃にて2時間、乾燥酸
素雰囲気にて酸化し約 75nm のゲート酸化膜を形成さ
せ、 500nm 厚のAl膜を蒸着後、450℃で30分のシンタ
リングをおこない、ガード電極を有する 1 mm角のゲー
ト電極を作製し、これを用いたMOSの発生ライフタイ
ムの測定により評価した。
【0033】図5に、発生ライフタイムを測定した結果
を示す。窒素をドープしていない単結晶によるウェーハ
は、エピタキシャル層形成直後の発生ライフタイムは短
く、熱処理の進行とともに長くはなるが十分ではない。
これに対し1013または1014atoms/cm3の窒素をドープし
た単結晶から作製したウェーハにおいては、デバイス製
造工程の初めから終わりまでほぼ一定の長いライフタイ
ムが得られている。ドープ量が1012atoms/cm3の場合、
ドープしていない場合と似た傾向を示している。これに
対し1013atoms/cm3では、実施例1の図2に示したよう
に、OSF密度は窒素ドープ量 1014atoms/cm3の単結晶
に比較し低かったにもかかわらず、ゲッタリング能力は
1014atoms/cm3の場合とほぼ同等である。このことは、
窒素ドープ量が 1013atoms/cm3以上あれば、ゲッタリン
グに十分なシンクが形成されるものと推定される。さら
に、p/p-とp/p+とでゲッタリング効果に大きな差が見ら
れないことから、窒素をドープした単結晶により得られ
たエピタキシャルウェーハのゲッタリング能力は、ウェ
ーハの抵抗率に依存しないことが明らかである。
【0034】
【発明の効果】本発明によれば、工程やコストを増すイ
クストリンシックやイントリンシックのゲッタ効果増大
処理を必要とせずに、エピタキシャル層形成などの高温
の処理工程でも消失しがたい欠陥核を有するエピタキシ
ャルウェーハ用母材となるシリコン単結晶を得ることが
でき、その単結晶を用いて製造することにより、デバイ
ス活性領域に欠陥がなく、しかもゲッタリング効果のき
わめて高い、高密度集積度デバイス用のエピタキシャル
ウェーハを得ることができる。
【図面の簡単な説明】
【図1】窒素ドーピング量の増加に伴いOSFのウェー
ハ内密度分布が変化することを示す図である。
【図2】OSF密度の単結晶軸方向の分布が、窒素ドー
プ量増加により、高くかつ均一になることを示す図であ
る。
【図3】得られたエピタキシャルウェーハの表面と内部
(断面)の結晶欠陥の分布を示す図である。
【図4】ウェーハのゲッタリング能力を評価するために
用いたデバイス製造工程に相当する温度履歴パターンを
示す図である。
【図5】発生ライフタイムの製造工程に伴う変化を、窒
素ドープ量の異なるウェーハにより測定した結果を示す
図である。
フロントページの続き (72)発明者 久保 高行 佐賀県杵島郡江北町大字上小田2201番地住 友シチックス株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】窒素を1013atoms/cm3以上ドープして育成
    されることを特徴とするエピタキシャルウェーハ用に適
    したシリコン単結晶。
  2. 【請求項2】窒素を1013atoms/cm3以上ドープして育成
    されたシリコン単結晶を用い、これから切り出されたウ
    ェーハ表面に、エピタキシャル層を成長させたことを特
    徴とするエピタキシャルウェーハ。
  3. 【請求項3】窒素を1013atoms/cm3以上ドープして育成
    されたシリコン単結晶から切り出され、熱酸化処理され
    た場合に表面で酸化誘起積層欠陥が102個/cm2以上発生
    するこの単結晶のウェーハの表面上に、エピタキシャル
    層を成長させたことを特徴とするエピタキシャルウェー
    ハ。
  4. 【請求項4】窒素を1013atoms/cm3以上ドープして育成
    されたシリコン単結晶から切り出され、1100℃以上の熱
    処理後に断面にて5×103個/cm2以上の欠陥が発生するこ
    の単結晶のウェーハの表面上に、エピタキシャル層を成
    長させたことを特徴とするエピタキシャルウェーハ。
JP35855797A 1997-12-25 1997-12-25 シリコン単結晶およびエピタキシャルウェーハ Expired - Lifetime JP3516200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35855797A JP3516200B2 (ja) 1997-12-25 1997-12-25 シリコン単結晶およびエピタキシャルウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35855797A JP3516200B2 (ja) 1997-12-25 1997-12-25 シリコン単結晶およびエピタキシャルウェーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001202949A Division JP2002083779A (ja) 2001-07-04 2001-07-04 エピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JPH11189493A true JPH11189493A (ja) 1999-07-13
JP3516200B2 JP3516200B2 (ja) 2004-04-05

Family

ID=18459940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35855797A Expired - Lifetime JP3516200B2 (ja) 1997-12-25 1997-12-25 シリコン単結晶およびエピタキシャルウェーハ

Country Status (1)

Country Link
JP (1) JP3516200B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044388A (ja) * 1998-07-30 2000-02-15 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ及びその製造方法
WO2001016408A1 (fr) * 1999-08-27 2001-03-08 Komatsu Denshi Kinzoku Kabushiki Kaisha Plaquette de silicium epitaxiale
JP2001106594A (ja) * 1999-10-07 2001-04-17 Sumitomo Metal Ind Ltd エピタキシャルウェーハの製造方法
WO2001027362A1 (fr) 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
EP1138809A1 (en) * 1999-09-06 2001-10-04 Shin-Etsu Handotai Co., Ltd Silicon wafer and method for manufacturing the same
WO2002000969A1 (fr) * 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de silicium et d'une tranche epitaxiale ;tranche epitaxiale
JP2002012499A (ja) * 2000-06-26 2002-01-15 Sumitomo Metal Ind Ltd 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ
JP2002076007A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ
JP2002134577A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
JP2002134511A (ja) * 2000-08-16 2002-05-10 Sony Corp 半導体基板の製造方法および固体撮像装置の製造方法
US6461447B1 (en) * 1999-10-18 2002-10-08 Mitsubish Denki Kabushiki Kaisha Substrate for epitaxial growth
WO2002097875A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer
US6541117B1 (en) * 1999-10-19 2003-04-01 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and a method for producing it
WO2003052811A1 (fr) * 2001-12-18 2003-06-26 Komatsu Denshi Kinzoku Kabushiki Kaisha Plaquette en silicium, et procede d'elaboration
US6599816B2 (en) 2000-03-09 2003-07-29 Sumitomo Metal Industries, Ltd. Method of manufacturing silicon epitaxial wafer
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6709957B2 (en) 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
US6808781B2 (en) 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
JP2007070132A (ja) * 2005-09-05 2007-03-22 Sumco Corp 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
US7201800B2 (en) 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US7273647B2 (en) 2003-04-01 2007-09-25 Sumitomo Mitsubishi Silicon Corporation Silicon annealed wafer and silicon epitaxial wafer
JP2009260312A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
CN108511317A (zh) * 2017-02-28 2018-09-07 胜高股份有限公司 外延晶圆的制造方法及外延晶圆
WO2021166361A1 (ja) * 2020-02-18 2021-08-26 信越半導体株式会社 シリコン単結晶の製造方法

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044388A (ja) * 1998-07-30 2000-02-15 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ及びその製造方法
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
KR100753169B1 (ko) * 1999-08-27 2007-08-30 사무코 테크시부 가부시키가이샤 에피택셜 실리콘 웨이퍼
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
WO2001016408A1 (fr) * 1999-08-27 2001-03-08 Komatsu Denshi Kinzoku Kabushiki Kaisha Plaquette de silicium epitaxiale
EP1138809A1 (en) * 1999-09-06 2001-10-04 Shin-Etsu Handotai Co., Ltd Silicon wafer and method for manufacturing the same
EP1138809A4 (en) * 1999-09-06 2006-11-29 Shinetsu Handotai Kk SILICON WAFER AND METHOD FOR THE PRODUCTION THEREOF
JP2001106594A (ja) * 1999-10-07 2001-04-17 Sumitomo Metal Ind Ltd エピタキシャルウェーハの製造方法
WO2001027362A1 (fr) 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
US6548035B1 (en) 1999-10-15 2003-04-15 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer for epitaxial wafer, epitaxial wafer, and methods for producing the same and evaluating the same
KR100788988B1 (ko) * 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
US6461447B1 (en) * 1999-10-18 2002-10-08 Mitsubish Denki Kabushiki Kaisha Substrate for epitaxial growth
US6541117B1 (en) * 1999-10-19 2003-04-01 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and a method for producing it
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
US6599816B2 (en) 2000-03-09 2003-07-29 Sumitomo Metal Industries, Ltd. Method of manufacturing silicon epitaxial wafer
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
US6569237B2 (en) 2000-06-26 2003-05-27 Sumitomo Metal Industries, Ltd. Method of pulling up silicon single crystal and method of manufacturing epitaxial wafer
JP4102988B2 (ja) * 2000-06-26 2008-06-18 信越半導体株式会社 シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
JP2002012499A (ja) * 2000-06-26 2002-01-15 Sumitomo Metal Ind Ltd 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ
WO2002000969A1 (fr) * 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de silicium et d'une tranche epitaxiale ;tranche epitaxiale
JP2002134511A (ja) * 2000-08-16 2002-05-10 Sony Corp 半導体基板の製造方法および固体撮像装置の製造方法
JP2002076007A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハの製造方法及びその方法により製造されたエピタキシャルウェーハ
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ
JP2002134577A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
JP4683171B2 (ja) * 2000-10-25 2011-05-11 信越半導体株式会社 半導体ウェーハの評価方法
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP2002353225A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
US7326658B2 (en) 2001-05-28 2008-02-05 Shin-Etsu Handotai Co., Ltd. Method for preparing nitrogen-doped annealed wafer and nitrogen-doped and annealed wafer
WO2002097875A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer
US6709957B2 (en) 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
WO2003052811A1 (fr) * 2001-12-18 2003-06-26 Komatsu Denshi Kinzoku Kabushiki Kaisha Plaquette en silicium, et procede d'elaboration
US6808781B2 (en) 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US7273647B2 (en) 2003-04-01 2007-09-25 Sumitomo Mitsubishi Silicon Corporation Silicon annealed wafer and silicon epitaxial wafer
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
JP4715402B2 (ja) * 2005-09-05 2011-07-06 株式会社Sumco 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2007070132A (ja) * 2005-09-05 2007-03-22 Sumco Corp 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2009260312A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
US8946051B2 (en) 2008-03-26 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
CN108511317A (zh) * 2017-02-28 2018-09-07 胜高股份有限公司 外延晶圆的制造方法及外延晶圆
CN108511317B (zh) * 2017-02-28 2021-10-22 胜高股份有限公司 外延晶圆的制造方法及外延晶圆
WO2021166361A1 (ja) * 2020-02-18 2021-08-26 信越半導体株式会社 シリコン単結晶の製造方法
JP2021130568A (ja) * 2020-02-18 2021-09-09 信越半導体株式会社 シリコン単結晶の製造方法

Also Published As

Publication number Publication date
JP3516200B2 (ja) 2004-04-05

Similar Documents

Publication Publication Date Title
JP3516200B2 (ja) シリコン単結晶およびエピタキシャルウェーハ
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4670224B2 (ja) シリコンウェーハの製造方法
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
JP4192530B2 (ja) パーティクルモニター用シリコン単結晶ウェーハの製造方法
WO2003065439A1 (fr) Plaquette epitaxiale en silicium et son procede de production
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2004165489A (ja) エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
US20030157341A1 (en) Epitaxial wafer
CN108511317B (zh) 外延晶圆的制造方法及外延晶圆
JP2002083779A (ja) エピタキシャルウェーハ
JP4683171B2 (ja) 半導体ウェーハの評価方法
US20230369416A1 (en) Silicon wafer and epitaxial silicon wafer
JP2003119094A (ja) エピタキシャルウェーハ
JP4144163B2 (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040108

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term