JP2002012499A - 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ - Google Patents

単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ

Info

Publication number
JP2002012499A
JP2002012499A JP2000190766A JP2000190766A JP2002012499A JP 2002012499 A JP2002012499 A JP 2002012499A JP 2000190766 A JP2000190766 A JP 2000190766A JP 2000190766 A JP2000190766 A JP 2000190766A JP 2002012499 A JP2002012499 A JP 2002012499A
Authority
JP
Japan
Prior art keywords
single crystal
pulling
epitaxial
temperature range
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000190766A
Other languages
English (en)
Other versions
JP4718668B2 (ja
Inventor
Tadami Tanaka
忠美 田中
Toshiaki Ono
敏昭 小野
Hidekazu Asayama
英一 浅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP2000190766A priority Critical patent/JP4718668B2/ja
Priority to US09/884,994 priority patent/US6569237B2/en
Publication of JP2002012499A publication Critical patent/JP2002012499A/ja
Application granted granted Critical
Publication of JP4718668B2 publication Critical patent/JP4718668B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【課題】エピタキシャル欠陥密度を少なくし、高品質の
エピタキシャルウェーハを製造することができる。 【解決手段】(1) 窒素がドープされたシリコン原料融液
から単結晶を成長させながら引上げる方法であって、前
記単結晶の引上げ過程で1150〜1050℃の温度領域の通過
時間を50分以上、または/および1050〜 950℃の温度領
域の通過時間を40分以下とすることを特徴とする単結晶
の引上げ方法である。 (2) 上記(1)の方法によって引上げられた単結晶から切
り出されたシリコンウェーハの表面上に、エピタキシャ
ル層を成長させることを特徴とするエピタキシャルウェ
ーハである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイス用
のシリコン単結晶の引上げ方法、およびその方法で引上
げられたシリコン単結晶から製造されたエピタキシャル
ウェーハに関する。さらに詳しくは、窒素ドープされた
単結晶から切り出されたウェーハにエピタキシャル層を
成長させる際に、エピタキシャル層中に発生する積層欠
陥や転位等の欠陥(以下、「エピタキシャル欠陥」とい
う)の発生が少ない、高品質なエピタキシャルウェーハ
とその素材となる単結晶の引上げ方法に関するものであ
る。
【0002】
【従来技術】従来から、半導体デバイス用として使用さ
れるシリコン単結晶は、チョクラルスキー法(以下、
「CZ法」という)によって製造される。図6はCZ法
を用いた製造装置の概略構成を説明する縦断面図である
が、その装置の中心位置に坩堝1が配置され、石英製容
器1aとこの外側に嵌合された黒鉛製容器1bとから構成さ
れている。坩堝1の外周には、加熱ヒーター2が配設さ
れており、坩堝1内にはこの加熱ヒーターによって溶融
されたシリコン原料の融液3が収容されている。坩堝1
の上方には、引上げ軸4が種結晶5を装着して垂設され
ており、種結晶5の下端から単結晶6を成長させながら
引上げるようになっている。そして、成長する単結晶6
を囲繞して熱シールド材7が配置される。近年、シリコ
ン半導体デバイスの集積高密度化は、急速に進展してお
り、デバイスを形成するシリコンウェーハの品質に関す
る要求は厳しくなっている。例えば、ウェーハ上でデバ
イスが形成される、いわゆる「デバイス活性領域」にお
いて、転位等の結晶欠陥や金属系不純物はリーク電流の
増大やキャリアのライフタイム低下原因となることか
ら、高集積化で形成される回路が微細になるにともな
い、一層厳しく制限される。
【0003】上述のCZ法によって製造されたシリコン
単結晶から切り出されたウェーハには、通常、1018atom
s/cm3程度の過飽和な酸素が含まれている。この酸素は
デバイス形成時の熱履歴によって、酸素析出物を形成
し、転位や積層欠陥などの結晶欠陥を形成する。しか
し、デバイスの製造過程で、フィールド酸化膜のLOC
OS(local oxidation of silicon)による形成やウエ
ル拡散層の形成時に、1100℃程度で数時間保持されるた
め、ウェーハ表面近傍では酸素の外方拡散によって、厚
さ数十μm前後の結晶欠陥のない、いわゆるDZ層(den
uded zone)が形成される。このDZ層がデバイス活性領
域となるので、結晶欠陥の発生が自然に抑制されてい
た。
【0004】ところが、半導体デバイスの微細化にとも
ない、ウエル形成に高エネルギーイオン注入が採用さ
れ、デバイスプロセスが1000℃以下の低温で行われるよ
うになると、上記酸素外方拡散が十分に起こらず表面近
傍でDZ層が十分に形成されなくなる。このためウェー
ハの低酸素化が行われてきたが、結晶欠陥の発生を完全
に抑制することは困難であった。
【0005】このようなことから、結晶欠陥をほぼ完全
に含まないエピタキシャル層をウェーハ上に成長させた
エピタキシャルウェーハが開発され、高集積化デバイス
に多く用いられるようになっている。しかし、結晶の完
全性が高いエピタキシャルウェーハを用いても、その後
のデバイス工程におけるエピタキシャル層の金属不純物
汚染によって、デバイス特性が悪化することになる。
【0006】このような金属系元素の不純物による汚染
は、集積が高密度化するほどプロセスも複雑になって、
その機会が増加し影響も大きくなってくる。汚染の排除
は基本的にはプロセス環境および使用材料のクリーン化
にあるが、デバイスプロセスにおいて完全になくすこと
は困難であり、その対処手段としてゲッタリング技術が
必要になる。これは、汚染により侵入してきた不純物元
素をデバイス活性領域外の場所(シンク)に捕獲し、無
害化する手段である。
【0007】ゲッタリング技術としては、デバイスプロ
セスの熱処理中に自然に誘起される酸素起因の酸素析出
物を利用して不純物元素を捕獲する、イントリンシック
ゲッタリング(intrinsic gettering、以下、単に「I
G」とする)と呼ばれるものがある。しかし、エピタキ
シャル工程で1050℃〜1200℃の高温熱処理がウェーハに
施されると、シリコン単結晶から切り出されたウェーハ
に内在する酸素析出核が縮小、消滅し、その後のデバイ
スプロセスにおいて、ウェーハ内にゲッタリング源とな
る酸素析出物を充分に誘起することが困難になる。この
ため、このゲッタリング技術を適用しても、プロセス全
体にわたって金属不純物に対して充分なIG効果を望め
ないという問題が生じる。
【0008】従来から、このような問題を解決するた
め、CZ法によって単結晶を育成する際に窒素をドープ
し、エピタキシャル工程で施される高温熱処理によって
も消失し難い酸素析出核をウェーハ内部に形成するシリ
コン単結晶の製造方法が提案されている(例えば、特開
平11−189493号公報および特開2000−44389号公報等参
照)。
【0009】提案された製造方法によれば、CZ法によ
って窒素をドープして育成することによって、結晶中の
酸素析出核の熱的な安定性を増加させ、エピタキシャル
工程によっても酸素析出核が縮小、消滅しないシリコン
単結晶が得られる。そして、この単結晶から切り出され
たウェーハであれば、エピタキシャル工程後に残存した
酸素析出核は、デバイス工程の初期段階から酸素析出物
を形成してゲッタリングのシンクとして有効に作用する
ため、IG効果が期待できるとしている。
【0010】しかしながら、その後の研究結果によれ
ば、ウェーハに窒素を高濃度にドープさせた場合、上記
の高温熱処理でも消失しない熱的に安定した酸素析出核
が得られるが、この酸素析出核がエピタキシャル欠陥を
誘起し易いことが明らかになる。換言すれば、高濃度で
窒素をドープすると、安定した酸素析出核がウェーハ表
面近傍に形成されるが、デバイス活性領域であるエピタ
キシャル層に積層欠陥や転位等の欠陥、すなわち、エピ
タキシャル欠陥を誘起することになり、これらはデバイ
スリーク電流の増大や、酸化膜耐圧の劣化等を引き起こ
すことになる。
【0011】
【発明が解決しようとする課題】本発明は、従来の窒素
ドープにともなうエピタキシャル欠陥に関する問題に鑑
みてなされたものであり、窒素をドープして引上げられ
たシリコン単結晶から切り出して製造されるウェーハで
あるが、熱的に安定な酸素析出核の成長を抑制して、エ
ピタキシャル欠陥の発生が少ないエピタキシャルウェー
ハ、およびこのウェーハの素材となるシリコン単結晶の
引上げ方法を提供することを目的としている。
【0012】
【課題を解決するための手段】本発明者らは、窒素をド
ープした単結晶中に熱的に安定化した酸素析出核が形成
される温度領域を特定するため、シリコン原料の融液中
に1×1014atoms/cm3の窒素をドープし、直径6”のシ
リコン単結晶として結晶Aおよび結晶Bを用いて、引上
げ途中過程での引上げ速度変更実験を実施した。
【0013】具体的な実験条件は、初期の引上げ速度を
0.7mm/minとして直胴部を成長させ、長さ500mmまで成
長させた時点で、結晶Aは引上げ速度を0.2mm/minに減
速して引上げ、一方、結晶Bは引上げ速度を1.2mm/min
に増速して引上げた。次に、直胴部の長さを550mmまで
成長させたところで、再び、引上げ速度を0.7mm/minに
戻して、そのまま850mmまで成長させた後、テール絞り
を行って引上を終了した。
【0014】このようにして成長された単結晶は、引上
げ速度の変更にともなって、その熱履歴が変化する。例
えば、引上げ速度を減速した結晶Aの場合には、減速開
始時の温度から低温側へ100℃前後の温度領域で徐冷さ
れるのに対し、引上げ速度を増速した結晶Bの場合に
は、増速開始時の温度から低温側へ100℃前後の温度領
域で急冷されることになる。
【0015】上記の引上げ速度変更実験で引上げ後に、
単結晶のうち1400℃(窒素濃度2.3×lO14atoms/cm3
〜800℃(窒素濃度1.6×1014atoms/cm3)の温度領域で
冷却された部位からサンプルを切り出して欠陥密度の測
定を行った。まず、引上げ方向に縦割り加工して、Grow
n-in欠陥である空洞欠陥の発生密度を測定した。このと
きの空洞欠陥の検出には、バイオラッド社製の欠陥検出
装置OPP(OpticalPrecipitate Profiler)を用いて
その密度を評価した。次に、高温熱処理として1200℃×
4hrの処理を行い、選択エッチング(Wright Etcing)
を2μm行った後、光学顕微鏡で熱処理後に誘起する欠
陥密度(酸素析出物密度)を測定した。
【0016】図1は、引上げ速度変更実験によるOPP
欠陥密度(Grown-in欠陥密度)と引上げ速度変更開始時
の温度との関係を示す図である。図1に示す関係によれ
ば、Grown-in欠陥は、結晶Aでは1150℃〜1050℃の温度
領域で欠陥密度が増加しているのに対し、結晶Bでは同
じ温度領域で逆に減少している。
【0017】図1に示す現象は、この温度領域でGrown-
in欠陥の形成が行われていることを示している。すなわ
ち、結晶Aでは徐冷によってGrown-in欠陥のサイズが大
きくなって、より多くの欠陥が検出されたのに対し、結
晶Bでは急冷によってGrown-in欠陥があまり成長してい
ないことから、低い欠陥密度として測定された。
【0018】図2は、引上げ速度変更実験による熱処理
後に誘起する欠陥密度と引上げ速度変更開始時の温度と
の関係を示す図である。図2の結果では、結晶Aでは11
50℃〜1050℃の温度領域で欠陥密度が減少し、1050℃〜
950℃の領域で欠陥密度が増加している。これに対し、
結晶Bでは1150℃〜1050℃の温度領域で欠陥密度が増加
し、1050℃〜950℃の温度領域で欠陥密度が減少してい
る。
【0019】図2に示す2つの温度領域での現象につい
て、まず1150℃〜1050℃の温度領域は、前述の通り、Gr
own-in欠陥が形成する温度領域であり、結晶Aでは徐冷
されたため、Grown-in欠陥の形成に空孔が十分消費さ
れ、その後の酸素析出核の成長が抑制されたことを示
す。一方、同じ1150℃〜1050℃の温度領域で、結晶Bで
は急冷されたため、Grown-in欠陥の形成が充分に行われ
ず、多くの空孔が残留しているので、その後の酸素析出
核の成長が促進されたことを示す。次に、1050〜950℃
の温度領域は、熱的に安定な酸素析出核が成長する温度
領域であり、結晶Aでは徐冷によって酸素析出核が十分
に成長されているのに対し、結晶Bでは急冷されたこと
によって、酸素析出核が成長されなかったことを示す。
【0020】前述の通り、シリコン単結晶に窒素をドー
プさせた場合、エピタキシャル工程での高温熱処理でも
消失しないような、熱的に安定な酸素析出核がエピタキ
シャル欠陥を誘起する要因となる。一方、上記図1およ
び図2の結果から、窒素ドープによって熱的に安定な酸
素析出核が成長する温度領域は1050〜950℃であるこ
と、およびGrown-in欠陥が形成される1150〜1050℃の温
度領域での冷却過程が酸素析出核の成長に影響を与える
ことが明らかになる。
【0021】言い換えると、単結晶の引上げ時に、これ
らの温度領域での熱履歴を制御することによって、単結
晶中に形成される熱的に安定な酸素析出核の成長を抑制
することができ、これによりエピタキシャル欠陥を少な
くすることができる。
【0022】本発明は、上述したCZ法による引上げ速
度変更実験の解析結果から導かれた知見に基づいて完成
されたものであり、下記(1)〜(3)の単結晶の引上げ方
法、および(4)のエピタキシャルウェーハを要旨として
いる。 (1) 窒素がドープされたシリコン原料融液から単結晶を
成長させながら引上げる方法であって、前記単結晶の引
上げ過程で1150〜1050℃の温度領域の通過時間を50分以
上とすることを特徴とする単結晶の引上げ方法である。 (2) 窒素がドープされたシリコン原料融液から単結晶を
成長させながら引上げる方法であって、前記単結晶の引
上げ過程で1050〜 950℃の温度領域の通過時間を40分以
下とすることを特徴とする単結晶の引上げ方法である。 (3) 窒素がドープされたシリコン原料融液から単結晶を
成長させながら引上げる方法であって、前記単結晶の引
上げ過程で1150〜1050℃の温度領域の通過時間を50分以
上とし、次に1050〜 950℃の温度領域の通過時間を40分
以下とすることを特徴とする単結晶の引上げ方法であ
る。 (4) 上記(1)〜(3)のいずれかに記載の方法によって引上
げられた単結晶から切り出されたシリコンウェーハの表
面上に、エピタキシャル層を成長させることを特徴とす
るエピタキシャルウェーハである。
【0023】
【発明の実施の形態】窒素をドープした結晶中でエピタ
キシャル欠陥を誘起するのは、熱的に安定化し、成長し
た酸素析出核である。また、単結晶中で熱的に安定化し
た酸素析出核の成長は、酸素析出の温度域である1050〜
950℃の領域、およびGrown-in欠陥の形成温度域である1
150〜1050℃の領域で冷却プロセスを制限することによ
ってコントロールすることができる。すなわち、単結晶
の引上げ過程でこれら2つの温度領域での熱履歴を制御
することによって、熱的に安定な酸素析出核の成長を抑
制し、エピタキシャル欠陥の発生を少なくすることがで
きる。
【0024】したがって、本発明の単結晶の引上げ方法
では、引上げ過程で1150〜1050℃の温度領域で徐冷する
こと、または/および1050〜950℃の温度領域で急冷す
ることとを特徴としている。言うまでもなく、1150〜10
50℃の温度領域での徐冷と1050〜950℃の温度領域での
急冷とを組み合わせることによって、単結晶中での熱的
に安定な酸素析出核の成長を確実に抑制することができ
る。
【0025】まず、Grown-in欠陥の形成域である、1150
〜1050℃の温度領域での徐冷条件は、この温度領域の通
過時間を50分以上とする。これにより、冷却速度が2.0
℃/分以下に相当する徐冷条件が確保できる。該当する
温度領域での通過時間を50分以上と規定しているのは、
後述する実施例の図4に示すように、引上げ速度変更試
験によって確認された徐冷効果に基づくものである。
【0026】繰り返しになるが、本発明では、1150〜10
50℃の温度領域での通過時間を50分以上で徐冷すること
によって、Grown-in欠陥の形成が促されるとともに、空
孔が十分消費されるので、その後の熱的に安定な酸素析
出核の成長が抑制でき、エピタキシャル欠陥の発生を少
なくすることができる。
【0027】次に、酸素析出核の成長が促進される1050
〜950℃の温度領域での急冷条件は、この温度領域の通
過時間を40分以下とする。これにより、冷却速度が2.5
℃/分以上に相当する急冷条件が確保できる。該当する
温度領域での通過時間を40分以下と規定しているのは、
後述する実施例の図3に示すように、引上げ速度変更試
験によって確認された急冷効果に基づくものである。
【0028】本発明では、熱的に安定な酸素析出核が成
長する温度領域の通過時間を40分以下で急冷することに
よって、酸素析出核の成長を抑制して、エピタキシャル
欠陥の発生を防ぐこととしている。
【0029】単結晶中での酸素析出核の成長には、含有
される窒素濃度および酸素濃度が影響することになる。
本発明者らの検討によれば、単結晶中の窒素濃度が高く
なりすぎると、エピタキシャル欠陥の発生を防止するこ
とができず、逆に窒素濃度が低くなりすぎると、充分な
IG効果が得られない。このため、単結晶中の窒素濃度
は、1.0×1012〜1.0×1015atoms/cm3の範囲にするのが
望ましい。
【0030】前述の通り、CZ法によって引上げられた
単結晶には、過飽和な酸素が含まれている。単結晶中の
酸素濃度が高くなりすぎると、エピタキシャル欠陥を抑
制することが困難になるので、12×1017atoms/cm3(AS
TM'79)以下にするのが望ましい。
【0031】本発明で製造されるエピタキシャルウェー
ハは、CZ法による引上げで窒素ドープされ、熱履歴が
制御されたシリコン単結晶をスライスし、表面を研磨、
洗浄後にエピタキシャル層が形成される。エピタキシャ
ル層を成長させる際には、上述の単結晶を切り出したウ
ェーハ表面に、気相成長法の熱分解法など、結晶欠陥の
ないエピタキシャル層の形成方法であればどんな方法で
も適用することができる。
【0032】
【実施例】本発明の効果を、下記の具体的な実施例1〜
3に基づいて説明する。 (実施例1)前記図6に示す製造装置を用いて、シリコ
ン原料の融液中に1×1014atoms/cm3の窒素をドープ
し、直径6”のシリコン単結晶6本の引上げ過程で、引
上げ速度変更実験を実施した。具体的な条件は、当初の
引上げ速度を0.7mm/minとして直胴部を成長させ、直胴
部の長さが500mmになった時点で、引上げ速度を各単結
晶毎に0.7mm/min(変更無し)、1.0mm/min、1.2mm/m
in、1.5mm/min、1.7mm/min、および2.Omm/minに変更
して引上げた。その後、直胴部の長さが550mmになる
と、再び、引上げ速度を0.7mm/minとして、長さを850m
mまで成長させた後、テール絞りを行って単結晶の引上
げを終了した。
【0033】上記の各単結晶のうち1050〜950℃の温度
領域で急冷された部位(窒素濃度1.8×1014atoms/c
m3)を採取し、この部位から切り出したシリコンウェー
ハにエピタキシャル層を4μm形成した後、サーフスキ
ャン(表面欠陥検査装置)を用いて、エピタキシャル欠
陥の検査を行った。
【0034】図3は、実施例1による1050〜950℃の温
度領域での通過時間とエピタキシャル欠陥密度との関係
を示す図である。1050〜950℃の温度領域での通過時間
が40分以下(変更後の引上げ速度で1.2mm/minに相当)
の急冷になると、酸素析出核の成長が抑制され、エピタ
キシャル欠陥の密度は2個/cm2以下と減少しているの
が分かる。 (実施例2)前記図6に示す製造装置を用いて、シリコ
ン原料の融液中に1×1014atoms/cm3の窒素をドープ
し、直径6”のシリコン単結晶4本の引上げ過程で、引
上げ速度変更実験を実施した。実験条件は、当初の引上
げ速度を0.7mm/minとして直胴部を成長させ、直胴部の
長さが500mmになった時点で、引上げ速度を各単結晶毎
に0.7mm/min(変更無し)、0.6mm/min、0.4mm/min、
および0.2mm/minに変更して引上げた。その後、直胴部
の長さが550mmになると、再び、引上げ速度を0.7mm/mi
nとして、長さを850mmまで成長させた後、テール絞りを
行って単結晶の引上げを終了した。
【0035】引上げられた単結晶のうち1150〜1050℃の
温度領域で徐冷された部位(窒素濃度1.9×1014atoms/
cm3)を採取し、この部位から切り出したシリコンウェ
ーハにエピタキシャル層を4μm形成した後、サーフス
キャン(表面欠陥検査装置)を用いてエピタキシャル欠
陥の検査を行った。
【0036】図4は、実施例2による1150〜1050℃の温
度領域での通過時間とエピタキシャル欠陥密度との関係
を示す図である。1150〜1050℃の温度領域での通過時間
が50分以上(変更後の引上げ速度で0.6mm/minに相当)
の徐冷になると、エピタキシャル欠陥密度は5個/cm2
以下と減少しているのが分かる。 (実施例3)実施例3では、Grown-in欠陥が形成される
温度領域および酸素析出核が成長する温度領域での冷却
条件を満足するように、ホットゾーンを最適化した単結
晶製造装置を用いて実験を実施した。
【0037】図7は製造装置の構成を比較する縦断面図
であり、図7(a)は従来の装置の縦断面図(左半部)と
これによって引上げられる単結晶の熱履歴を示してお
り、図7(b)はホットゾーンを最適化した製造装置の縦
断面図(左半部)とこれによって引上げられる単結晶の
熱履歴を示している。
【0038】本実施例では、図7(b)に示すように、ホ
ットゾーンの最適化に際して、熱シールド材7の一部を
カットし、ヒーター側からの熱輻射を単結晶に当てるこ
とで、1150〜1050℃の温度領域の保持時間を長くし、ま
たその上部の断熱材7aを設けることによって、ヒーター
からの熱輻射を低減して、1050〜950℃の温度領域の保
持時間を短くしている。
【0039】上記の図7(b)に示す製造装置を用いて、
シリコン原料の融液中に1×1014atoms/cm3の窒素をド
ープし、直径6”のシリコン単結晶を引上げ速度が1.Om
m/minで、直胴部の長さ850mmまで成長させて、引上げ
を終了した。
【0040】引上げられた単結晶のうち直胴部200mm
(窒素濃度1.5×1014atoms/cm3)〜600mm(窒素濃度2.
8×1014toms/cm3)の部位を採取し、この部位から切り
出したシリコンウェーハにエピタキシャル層を4μm形
成した後、サーフスキャン(表面欠陥検査装置)を用い
て、エピタキシャル欠陥の検査を行った。
【0041】図5は、ホットゾーンの最適化前の製造装
置(図7(a))とホットゾーンの最適化後の製造装置
(図7(b))とで成長させた単結晶のエピタキシャル欠
陥密度の比較を示す図である。ホットゾーンの最適化前
の製造装置で引上げられた単結晶は、結晶長さ200mm〜6
00mmの範囲において、いずれもエピタキシャル欠陥密度
は6個/cm2以上と高い値であったが、ホットゾーンを
最適化後の製造装置で引上げることによって、エピタキ
シャル欠陥密度が殆ど検出されない程度まで減少してい
るのが分かる。
【0042】
【発明の効果】本発明の単結晶の引上げ方法によれば、
窒素をドープして製造されたシリコン単結晶から作製さ
れたウェーハであっても、エピタキシャル欠陥の要因と
なる、熱的に安定な酸素析出核の成長を抑制できる。こ
れにより、このシリコン単結晶から切り出したウェーハ
を用いると、エピタキシャル欠陥が少ない高品質のエピ
タキシャルウェーハを製造することができる。
【図面の簡単な説明】
【図1】引上げ速度変更実験によるOPP欠陥密度(Gr
own-in欠陥密度)と引上げ速度変更開始時の温度との関
係を示す図である。
【図2】引上げ速度変更実験による熱処理後に誘起する
欠陥密度と引上げ速度変更開始時の温度との関係を示す
図である。
【図3】実施例1による1050〜950℃の温度領域での通
過時間とエピタキシャル欠陥密度との関係を示す図であ
る。
【図4】実施例2による1150〜1050℃の温度領域での通
過時間とエピタキシャル欠陥密度との関係を示す図であ
る。
【図5】ホットゾーンの最適化前の製造装置とホットゾ
ーンの最適化後の製造装置とで成長させた単結晶のエピ
タキシャル欠陥密度の比較を示す図である。
【図6】CZ法を用いた製造装置の概略構成を説明する
縦断面図である。
【図7】従来の装置の縦断面図(左半部)とホットゾー
ンを最適化した製造装置の縦断面図(左半部)とを比較
した図である。
【符号の説明】
1:坩堝、 1a:石英製容器 1b:黒鉛製容器、 2:加熱ヒーター 3:融液、 4:引上げ軸 5:種結晶、 6:単結晶 7:熱シールド材、 7a:断熱材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/208 H01L 21/208 P (72)発明者 浅山 英一 佐賀県杵島郡江北町上小田2201 住友金属 工業株式会社シチックス事業本部内 Fターム(参考) 4G077 AA02 AA03 BA04 CF10 DA01 DB01 EB01 EC10 ED06 EH09 GA01 HA12 PF35 TK02 5F053 AA13 BB04 DD01 FF04 GG01 HH04 PP08 PP12 RR03

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】窒素がドープされたシリコン原料融液から
    単結晶を成長させながら引上げる方法であって、前記単
    結晶の引上げ過程で1150〜1050℃の温度領域での通過時
    間を50分以上とすることを特徴とする単結晶の引上げ方
    法。
  2. 【請求項2】窒素がドープされたシリコン原料融液から
    単結晶を成長させながら引上げる方法であって、前記単
    結晶の引上げ過程で1050〜 950℃の温度領域での通過時
    間を40分以下とすることを特徴とする単結晶の引上げ方
    法。
  3. 【請求項3】窒素がドープされたシリコン原料融液から
    単結晶を成長させながら引上げる方法であって、前記単
    結晶の引上げ過程で1150〜1050℃の温度領域での通過時
    間を50分以上とし、次に1050〜 950℃の温度領域での通
    過時間を40分以下とすることを特徴とする単結晶の引上
    げ方法。
  4. 【請求項4】請求項1〜請求項3のいずれかに記載の方
    法によって引上げられた単結晶から切り出されたシリコ
    ンウェーハの表面上に、エピタキシャル層を成長させる
    ことを特徴とするエピタキシャルウェーハ。
JP2000190766A 2000-06-26 2000-06-26 エピタキシャルウェーハの製造方法 Expired - Lifetime JP4718668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000190766A JP4718668B2 (ja) 2000-06-26 2000-06-26 エピタキシャルウェーハの製造方法
US09/884,994 US6569237B2 (en) 2000-06-26 2001-06-21 Method of pulling up silicon single crystal and method of manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000190766A JP4718668B2 (ja) 2000-06-26 2000-06-26 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2002012499A true JP2002012499A (ja) 2002-01-15
JP4718668B2 JP4718668B2 (ja) 2011-07-06

Family

ID=18690178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000190766A Expired - Lifetime JP4718668B2 (ja) 2000-06-26 2000-06-26 エピタキシャルウェーハの製造方法

Country Status (2)

Country Link
US (1) US6569237B2 (ja)
JP (1) JP4718668B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204881B2 (en) 2002-07-12 2007-04-17 Shin-Etsu Handotai Co., Ltd. Silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it
JP2011029578A (ja) * 2009-03-27 2011-02-10 Covalent Materials Corp シリコンウェーハの熱処理方法及びシリコンウェーハ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590876B2 (ja) * 2004-02-04 2010-12-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
TWI263713B (en) * 2004-11-04 2006-10-11 Univ Nat Central Heat shield and crystal growth equipment
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
WO2007013189A1 (ja) * 2005-07-27 2007-02-01 Sumco Corporation シリコンウェーハおよびその製造方法
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP4899445B2 (ja) * 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5776670B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
CN113825862A (zh) 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
SG11202111451WA (en) 2019-04-18 2021-11-29 Globalwafers Co Ltd Methods for growing a single crystal silicon ingot using continuous czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11987900B2 (en) * 2020-11-11 2024-05-21 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782084A (ja) * 1993-09-20 1995-03-28 Sumitomo Metal Ind Ltd 単結晶成長方法及び単結晶成長装置
JPH08337490A (ja) * 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JPH11106282A (ja) * 1997-10-01 1999-04-20 Nippon Steel Corp シリコン単結晶およびその製造方法、評価方法
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JP2000044389A (ja) * 1998-05-22 2000-02-15 Shin Etsu Handotai Co Ltd エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3255114B2 (ja) * 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782084A (ja) * 1993-09-20 1995-03-28 Sumitomo Metal Ind Ltd 単結晶成長方法及び単結晶成長装置
JPH08337490A (ja) * 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JPH11106282A (ja) * 1997-10-01 1999-04-20 Nippon Steel Corp シリコン単結晶およびその製造方法、評価方法
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JP2000044389A (ja) * 1998-05-22 2000-02-15 Shin Etsu Handotai Co Ltd エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204881B2 (en) 2002-07-12 2007-04-17 Shin-Etsu Handotai Co., Ltd. Silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it
KR101001981B1 (ko) * 2002-07-12 2010-12-16 신에쯔 한도타이 가부시키가이샤 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP2011029578A (ja) * 2009-03-27 2011-02-10 Covalent Materials Corp シリコンウェーハの熱処理方法及びシリコンウェーハ

Also Published As

Publication number Publication date
US20020000189A1 (en) 2002-01-03
US6569237B2 (en) 2003-05-27
JP4718668B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
JP5484414B2 (ja) Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼
KR101657970B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
US8920560B2 (en) Method for manufacturing epitaxial wafer
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US8231852B2 (en) Silicon wafer and method for producing the same
JP2002012499A (ja) 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ
WO2001027362A1 (fr) Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
US7311888B2 (en) Annealed wafer and method for manufacturing the same
US6365461B1 (en) Method of manufacturing epitaxial wafer
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
US20110001219A1 (en) Silicon single crystal wafer, method for producing silicon single crystal or method for producing silicon single crystal wafer, and semiconductor device
US6835245B2 (en) Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US6709957B2 (en) Method of producing epitaxial wafers
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JP5434239B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080331

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250