JP2007186376A - エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2007186376A
JP2007186376A JP2006005237A JP2006005237A JP2007186376A JP 2007186376 A JP2007186376 A JP 2007186376A JP 2006005237 A JP2006005237 A JP 2006005237A JP 2006005237 A JP2006005237 A JP 2006005237A JP 2007186376 A JP2007186376 A JP 2007186376A
Authority
JP
Japan
Prior art keywords
substrate
region
crystal
epitaxial wafer
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006005237A
Other languages
English (en)
Other versions
JP4805681B2 (ja
Inventor
Katsuhiko Nakai
克彦 中居
Koji Fukuhara
浩二 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2006005237A priority Critical patent/JP4805681B2/ja
Priority to TW096100947A priority patent/TWI340182B/zh
Priority to EP07000457.7A priority patent/EP1811066B1/en
Priority to SG200700221-5A priority patent/SG134246A1/en
Priority to CN2007100022195A priority patent/CN101024895B/zh
Priority to US11/653,070 priority patent/US7875115B2/en
Priority to KR1020070003737A priority patent/KR100871626B1/ko
Publication of JP2007186376A publication Critical patent/JP2007186376A/ja
Application granted granted Critical
Publication of JP4805681B2 publication Critical patent/JP4805681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】酸素析出が基板面内で均一に発生し、エピ層の結晶品質に優れたエピタキシャルウェーハの製造方法を提供する。
【解決手段】窒素濃度が5×1014〜5×1015atoms/cm、炭素濃度が1×1016〜1×1018atoms/cmであり、シリコン単結晶製造時の結晶育成条件として、サブストレート全面がOSF領域になる範囲であり、かつ結晶育成中の1100〜1000℃の冷却速度が4℃/分以上で引き上げた窒素・炭素同時添加シリコン単結晶基板をサブストレートとし、その表面にエピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするエピタキシャルウェーハの製造方法。
【選択図】図8

Description

本発明は、エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法に関する。
半導体基板、特にシリコン単結晶ウェーハ(以下単に基板とも称する)は、高集積MOSデバイスを制作するための基板として用いられる。シリコン単結晶ウェーハの多くは、チョクラルスキー(CZ)法により製造されたシリコン単結晶のインゴットから切り出した基板である。
このようなシリコン単結晶ウェーハには、単結晶製造中に混入した酸素が過飽和に存在しており、それが後のデバイスプロセス中に析出して、基板内部に酸素析出物が形成される。この酸素析出物は、基板内部に十分な量存在した場合、デバイスプロセス中に混入してくる重金属が、基板内部に吸収されデバイス活性層である基板表面を清浄に保つ効果が知られている。
このような効果を技術的に応用したものがイントリンシックゲッタリング(IG)と呼ばれており、重金属汚染によるデバイス特性劣化を防止するために用いられている。したがって、シリコン単結晶基板には、デバイスプロセス中に適度の酸素析出が起こることが求められている。
ゲッタリング能力を確保するためには、シリコン単結晶ウェーハの厚み中心に一定密度以上の酸素析出物が存在する必要がある。これまでの試験の結果、シリコン単結晶ウェーハの厚み中心で1×10個/cm以上の酸素析出物が確保されることで、最高温度が1100℃以下である低温デバイスプロセスにおける熱処理においてもFe、Ni、Cu等の重金属に対するゲッタリング能力があることがわかっている。
一方、さらに高品質な基板として、シリコン単結晶ウェーハの表面にシリコン単結晶層(エピ層)を堆積(エピ堆積)させたシリコン半導体基板(いわゆるエピタキシャルウェーハ)が用いられてきている。エピタキシャルウェーハは、いっそう高密度高集積なデバイスの製作に多く用いられている。
なお、エピ堆積のないシリコン単結晶ウェーハをミラーウェーハと称し区別する。また、エピ堆積を行う基板をサブストレートと称する。
エピタキシャルウェーハは、基板表面にCOP(Crystal Originated Particle)等の成長時導入欠陥(grown−in欠陥)が存在せず、酸化膜耐圧特性等のデバイス特性が良好になることが知られている。
しかし、エピタキシャルウェーハは、その製造プロセス上で1100℃以上の高温でシリコン単結晶層を堆積するエピタキシャル堆積法を用いる。このためこのような高温処理が行われたエピタキシャルウェーハは、デバイスプロセス中の酸素析出が起こらなくなり、ゲッタリング特性が、前述したエピ堆積のないミラーウェーハに比べて劣る。この原因は、エピ堆積プロセスの高温熱処理中に、その後のデバイスプロセスにおいて酸素析出の核となる酸素析出核が消滅するためと考えられる。
エピタキシャルウェーハの酸素析出不足を補う方法として、エピ堆積前のサブストレートに熱処理を施し、その後にエピ堆積を行う方法が提案されている。しかしこの方法では工程数が増加するため、エピタキシャルウェーハ製造コストの増大につながり、好ましくない。
これに対して、エピ堆積前の前熱処理なしでデバイスプロセス中に酸素析出が起こるようなエピタキシャルウェーハを製造する方法として、たとえば、炭素を添加した基板をサブストレートとして用いたエピタキシャルウェーハの製造方法(特許文献1参照)、窒素を添加した基板をサブストレートとして用いたエピタキシャルウェーハの製造方法(特許文献2、特許文献3参照)、さらに窒素に炭素を添加した基板をサブストレートとして用いたエピタキシャルウェーハの製造方法(特許文献4参照)が提案されている。
しかしながら、炭素を添加したサブストレートにエピ堆積を行ったエピタキシャルウェーハの場合、800℃以下の温度域では酸素析出が起こるものの、800℃以上の温度では酸素析出が起こらない。そのため、800℃以下の熱処理が少ないようなデバイスプロセスにおいては、酸素析出が十分に起こらずIG能力に劣る可能性がある。
一方で、窒素を添加したサブストレートにエピ堆積を行ったエピタキシャルウェーハの場合、800℃以上の温度域でも酸素析出が起こり、しかも酸素析出物密度は熱処理条件に関わらず常に一定である。したがって、あらゆるデバイスプロセスに対してIG能力を備えたエピタキシャルウェーハの製造が可能となる。
これは窒素を添加することで結晶育成中に熱的に安定な酸素析出核が形成され、それがエピ堆積工程中も収縮・消滅することがないために、エピ堆積後のデバイス熱処理においてそのような酸素析出核を基点にして酸素析出物が発生することによる。すなわち、結晶育成中の熱履歴が一種のエピ堆積前処理の役目を果たすため、結晶育成直後の基板は既にエピ堆積後も酸素析出が起こる状態になっていると考えることができる。このような基板をサブストレートとして用いることにより、エピ堆積前に前熱処理などの余分な工程を加えることなしにエピ堆積後の酸素析出を確保することが可能となる。しかも窒素を添加した基板をサブストレートとして用いたエピタキシャルウェーハは酸素析出物密度が熱処理条件に関わらず常に一定になるため、あらゆるデバイスプロセスに対してIG能力を備えたエピタキシャルウェーハの製造が可能となる。これは他の元素、たとえば炭素などにはない窒素の優位点である。
このように窒素添加基板は熱処理によらず安定な酸素析出を確保する上で有用である。しかしながら、窒素添加基板にエピ堆積を行った場合、エピ層にN−SF、E−pitといった結晶欠陥が発生することがわかった。
図1は結晶欠陥のうちN−SFを説明するため説明図である。図示するエピタキシャルウェーハ100は、エピ堆積を行うサブストレート101上にエピ層102を堆積したものである。なお、図1(a)はエピタキシャルウェーハ100の内部構造を透視した概略斜視図、(b)はN−SF部分を上から見た平面図、(c)はN−SF部分の断面図である。
N−SFは、サブストレート101とエピ層102の界面103からエピ層102の表面へ伸びる{111}面上の格子間原子型積層欠陥である。特に、サブストレート101中の積層欠陥が界面103に現れていると、その欠陥105が起点となって発生しやすい。
N−SFは、(100)のサブストレート101にエピ堆積を行った場合、エピ膜厚をT[μm]としたときに、辺長がほぼT×√2[μm]となる正三角形の構造をとる。このようなN−SFは、表面異物計で見たときに、基板上の異物と同じような散乱像として見えることから、エピ層堆積後の基板を表面異物計で測ることにより、その個数を評価することができる。
図2は、結晶欠陥のうちE−pitを説明するための説明図である。図示するエピタキシャルウェーハ100aは、E−pitが発生しているエピタキシャルウェーハを選択エッチングしたものである。なお、図2(a)は概略斜視図、(b)はE−pit部分を上から見た平面図、(c)はE−pit部分の断面図である。
E−pitは、サブストレート101とエピ層102の界面103に存在する欠陥105からエピ層102の表面へ伸びる一本あるいは数本の転位である。このE−pitは、表面異物計では見ることができないが、エピ層堆積後の基板表面をライトエッチ・セコエッチ等の選択エッチングを行うことでできるピットを数えることによって、その個数を評価することができる。なお、その際、選択エッチングのエッチング量[μm]は、エピ層膜厚T[μm]と同じかそれより少なくする。
N−SF、E−pitは、いずれも元々サブストレート101に存在していた結晶欠陥が起点となって、エピ層102中に形成された欠陥であると推察される。
N−SFが0.05個/cm超、あるいはE−pitが0.05個/cm超存在した場合、たとえば電極面積20mmのデバイスにおいて、これらの欠陥によって破壊が引き起こされる確率が5%を越える。これらの欠陥が多数存在する電極は、TDDB特性などの電気特性が劣化するため、このような欠陥を多数内在する基板は、高品質デバイス用のシリコン半導体基板として使うことができない。よってN−SFおよびE−pitは0.05個/cm以下に抑える必要がある。
このようなN−SF、E−pitといった窒素を添加することでエピ層102に発生する特有な結晶欠陥は、エピ堆積前の窒素添加基板に存在する欠陥領域と密接な関係を持っている。よって、エピ層欠陥防止のためにはエピ堆積前の基板に存在する欠陥領域をコントロールすることが重要となる。
図3は、チョクラルスキー(CZ)法により引き上げたシリコン単結晶における欠陥領域と窒素濃度の関係を説明するための説明図で、(a)はエピ堆積前のサブストレートに用いる基板に存在する欠陥領域と窒素濃度の関係を示すグラフ、(b)は引き上げ中のシリコン単結晶インゴット200における欠陥領域と窒素濃度分布を示す概略図である。
CZ法は、周知のように、シリコン融液201からシリコン単結晶インゴット200を徐々に上方に引き上げながら育成して行く。そして、このシリコン単結晶インゴット200から切り出した基板には、図3(a)に示すように、3種類の欠陥領域(V領域、OSF領域、I領域)が存在する。
まず、V領域は、結晶育成中に固液界面から過剰の原子空孔が導入される領域であり、それらの原子空孔が凝集してできたボイドが存在する。
OSF領域は、結晶育成中に固液界面から過剰の原子空孔が導入される領域であり、シリコン単結晶ウェーハを酸化熱処理したときに、OSFが発生する領域である。なおここでOSFとは、中心に酸素析出物(OSF核)が存在する直径数μm程度の円盤状の積層欠陥であり、酸化熱処理を行うことによって、酸化膜−シリコン母相の界面103から発生する格子間原子が、OSF核の周囲に凝集することによって形成される。OSF核とは酸素析出物の中でも格子間原子を集める性質を有する特殊な酸素析出物であり、結晶育成直後の段階で基板に既に存在しているものと考えられている。OSF核はサイズが小さい(10nm以下と考えられている)ことから、異物計、赤外トモグラフ等の現状の評価方法では検出されない。そのため、OSFの存在は酸化熱処理を行うことで初めて確認することができる。
I領域は、結晶育成中に固液界面から過剰の格子間原子が導入される領域であり、格子間原子が集合してできた転位ループが存在する。
従来の知見によると、基板の欠陥領域は、窒素濃度とV/Gの結晶育成条件で決まることが知られている(ただし、V:引上速度[mm/min]、G:融点から1350℃までの結晶成長軸方向の平均温度勾配[℃/mm])(非特許文献1、非特許文献2参照)。
窒素を添加しないシリコン単結晶インゴットから切り出した基板の場合、V/Gがある特定の値より大きくなると原子空孔が過剰に導入され、基板にはV領域、あるいはOSF領域が形成される。また、V/Gがある特定の値より小さくなると格子間原子が過剰に導入され、基板にはI領域が形成される。一方で、窒素は固液界面から導入される原子空孔と格子間原子の量に影響を及ぼす。そのため窒素を添加したシリコン単結晶インゴットから切り出した基板の欠陥領域は、図3(a)に示すように、窒素濃度とV/Gを二軸とした二次元の欠陥領域マップで表すことができる。
また、窒素添加した一本のシリコン単結晶は、図3(a)で示すとおり、窒素濃度とV/Gにある幅を持っており、窒素濃度−V/G図の中では四角の領域(育成条件領域と呼ぶ)で示される。これは、図3(b)に示すように、窒素添加したシリコン単結晶インゴット200は下側に行くにしたがって窒素濃度が高くなり、結晶外周部は中心部に比べてV/Gが低くなるためである。
CZ−シリコン単結晶への窒素添加は、窒素を添加した融液を用いることによって行うが、固化する際に融液から結晶へ取り込まれる窒素濃度の比率(偏析係数)は非常に小さいことがわかっている。そのため、融液中の窒素の大部分は融液中に残留し、融液中の窒素濃度は結晶育成が経過するにしたがって濃化される。結果的に結晶下部では窒素濃度が高くなる。また、融点から1350℃までの結晶成長軸方向の平均温度勾配G[℃/mm]は結晶冷却能に依存するが、一般に結晶外周部は冷却されやすいため、Gは結晶外周部の方が大きい。その結果、V/Gは結晶外周部の方が低くなる。
このような窒素添加したシリコン結晶の欠陥領域は、一本のシリコン単結晶インゴットの育成条件の範囲を、窒素濃度とV/Gを二軸とした二次元欠陥領域マップに重ね合わせることで記述できる。たとえば図3に示したような育成条件範囲の結晶は、結晶中心側にV領域が、結晶外周部にOSF領域が存在することになる。窒素濃度範囲を固定してV/Gを大きくした場合、ボイド領域が基板全面にわたって広がり、V/Gを小さくすると、ボイド領域が基板中心に収縮し、I領域が基板全面に広がるようになる。また、V/Gを固定して窒素濃度を高くした場合、外周部からOSF領域が発生し、基板全面に広がるようになる。
このような欠陥領域を有する窒素添加基板(サブストレート)を用いたエピタキシャルウェーハに発生するエピ層欠陥と、窒素濃度およびV/Gとの関係を詳細に調査した結果、エピ堆積後の欠陥領域は図4のようになることがわかった。ここで図4(a)は窒素濃度とV/Gの関係を示すグラフであり、(b)は基板面内におけるE−SFとE−pitの発生状況を育成条件領域ごとに示す模式図である。また、図4において、育成条件領域1は窒素濃度5×1013〜1×1014atoms/cm、V/G(相対値)1.1〜2.0、育成条件領域2は窒素濃度1×1014〜5×1014atoms/cm、V/G(相対値)1.1〜2.0、育成条件領域3は窒素濃度5×1014〜2×1015atoms/cm、V/G(相対値)1.1〜2.0、育成条件領域4は窒素濃度1×1014〜5×1014atoms/cm、V/G(相対値)1.3〜2.0である。
ここでV/Gの値は、窒素を添加していない結晶を引き上げたときに基板内でOSFが発生する位置のV/G値を1として規格化したものである。
エピ層欠陥であるN−SF、E−pitはエピ堆積前のサブストレートにおけるOSF領域にあたる位置に表れる。
育成条件領域1ではエピ層欠陥が発生せず、育成条件領域2では結晶ボトム側でのみ、外周側にN−SFが発生する。育成条件領域3では結晶トップ側からボトム側にわたって、外周側にN−SFまたはE−pitが発生する。
N−SF、E−pitといったエピ層102に生じる結晶欠陥が発生しないような窒素添加基板を作るためには、基板のOSF領域を結晶外周部より外に除外するような結晶育成が必要となる。このようなOSF領域が除外されている窒素添加基板を実現するためには、たとえば窒素濃度を下げる、あるいは育成条件領域4に示すように、V/G最低値(すなわち結晶エッジ側のV/G)を上げることが考えられる。
しかしながら、育成条件領域1のように窒素濃度を下げた場合、酸素析出物密度が低くなるため、エピ層欠陥は防止できてもゲッタリング能力は低下してしまう。
また特開特許文献2、特許文献3には、結晶育成条件を制御することで基板のOSF領域を排除し、エピ層欠陥を回避する方法が提案されている(育成条件領域4に相当)。
しかしながら、エピ層欠陥を防止するための最適な窒素濃度・引上条件の範囲は非常に狭く、特にV/Gは引上炉の構造やシリコン融液の状態による変動が大きいため、安定な品質を得るのは多くの困難を伴う。またこの方法は300mm結晶などの大口径結晶では適用できない。なぜなら、大口径結晶においては結晶冷却能が低くなるため、V/Gを十分上げることができないためである。
また、エピ堆積後の酸素析出物密度を上げるためには窒素濃度を上げる必要があるが、窒素がある上限値以上になるとエピ層欠陥を防止することは事実上不可能となる。その結果、制御できる酸素析出物密度にも上限が発生してしまい、種々のユーザーの酸素析出物密度スペックに対して幅広く対応することができなくなる。
このような問題を回避するための方法として、特許文献4に記載されているように、窒素に加えて炭素を添加することが有効である。これは窒素添加することで基板に発生する結晶欠陥(N−SFやE−pitの起源となると考えられる)が、炭素の同時添加により無害化するためである。このように窒素に炭素を加えてエピ層欠陥を回避する方法(たとえば、育成条件領域2または3に炭素を1×1016atoms/cm以上添加する)では、結晶育成条件を制御してV/G下限値を上げるような対応(育成条件領域4)をとることなしにエピ層欠陥が防止できるため、エピ層欠陥の発生しないような大口径結晶を安定して供給することが可能である。
近年、エピタキシャルウェーハの直径がこれまでの200mmから300mmに大口径化するにつれて、酸素析出特性に関して新たな要求が出てきた。
(1)熱処理後の酸素析出物密度を基板面内で均一に制御すること。これは、基板面内で酸素析出物密度が少なくなる箇所があると、その部分でゲッタリング能力が弱くなりデバイス歩留まりの低下を招く。窒素添加結晶を用いたエピタキシャルウェーハの場合、酸素析出物の面内分布は基板の欠陥領域と密接に対応していることが判明した。このことは、結晶径が300mmと大きくなった場合、結晶の外側と内側で結晶育成中の冷却速度が異なることから、結晶面内での欠陥領域制御が困難になり、酸素析出物密度の面内分布も不均一になることを意味している。
(2)酸素析出物密度をより高くすること。これは、直径300mmの大口径エピタキシャルウェーハを用いて作られる高集積MOSデバイスは、従来の直径200mm以下のエピタキシャルウェーハを用いて作られる高集積MOSデバイスに比べて、デバイスプロセスの熱処理温度が低温化(最高温度が1100℃以下)する傾向がある。このことは、デバイスプロセス中に混入してくる重金属が十分拡散しなくなり、基板内部の酸素析出物に吸収されにくくなることを意味している。このような低温・短時間熱処理後も十分なゲッタリング能力を確保するためには、酸素析出物密度を従来に比べてより高くすることが必要である。詳細な調査の結果、エピタキシャルウェーハの半径方向に酸素析出物密度を測定したとき、次式で表される酸素析出物密度面内ばらつき度が0.5以上になると、ゲッタリング不足による基板面内でのデバイス歩留まり低下が顕著になることが経験的にわかっている。すなわち、下記式により求められる。
酸素析出物密度面内ばらつき度=(酸素析出物密度最大値−酸素析出物密度最小値)/酸素析出物密度最大値
窒素添加基板、または、窒素および炭素添加基板をサブストレートとして用いたエピタキシャルウェーハの熱処理後の酸素析出物面内分布を詳細に調査したところ、酸素析出物密度が周りに比べて落ち込む箇所が存在することがわかった。図4に示した育成条件領域が2または3の場合は、N−SF、E−pitの発生に加えて、酸素析出物密度が周りに比べて落ち込む箇所が存在するため、酸素析出物密度面内ばらつき度が0.5を越えてしまう。
特許文献4に記載されているような窒素に炭素を同時添加する方法は、エピ層欠陥の抑制に有効ではあるが、酸素析出物面内分布のばらつきに関しては、炭素の同時添加は効果がない。すなわち、図4に示す育成条件領域が2または3の結晶に、炭素を1×1016atoms/cm以上添加した場合、エピ層欠陥は防止できるものの、酸素析出物密度が周りに比べて落ち込む箇所が存在するため、酸素析出物密度面内ばらつき度が0.5を越えてしまう。
酸素析出物密度を面内均一にしたエピタキシャルウェーハの製造方法がある(特許文献6、特許文献6参照)。これらの技術的ポイントはOSF領域を結晶の外側に排除、あるいは内側に収縮させようとするものである。OSF領域を結晶の外に排除しようとするのは、図4中の育成条件領域1に相当するものであり、酸素析出物密度が十分に稼げないのは既に述べたとおりである。またOSF領域を結晶の内側に収縮させるのは、図4のI領域を使用することに対応する。I領域は酸素析出物密度が少なくなり、かつI領域に存在する転位ループがエピ層に転写し、エピ層欠陥が発生してしまう。
以上のことから、現状の技術では、エピ層欠陥が発生せず、酸素析出物密度が高密度であり、かつ基板面内で均一に分布するようなエピタキシャルウェーハの製造は困難であった。
特開平10−50715号公報 特開2001−106594号公報 特開2002−154891号公報 特開2002−201091号公報 特開2000−331933号公報 特開2003−218120号公報 V. V. Voronkov, K. Crystal Growth, 59 (1982) 625 M. Iida, W. Kusaki, M. Tamatsuka, E. Iino, M. Kimura and S. Muraoka, Defect in Silicon, ed. T. Abe, W. M. Bullisetal (ECS., Pennington N. J., 1999) 499
酸素析出物の面内分布は、窒素濃度と結晶育成条件V/Gとで決定される基板の欠陥領域と密接に関係していることは既に述べたとおりである。そのため、酸素析出物の面内分布を均一化するためには、窒素と炭素を添加した結晶を育成する際に、V/Gなどの結晶育成条件も最適に制御する必要がある。
本発明は、エピ堆積後の酸素析出が充分起こり、かつ窒素に起因したエピ層欠陥が存在しないエピタキシャルウェーハの製造方法およびこの製造方法により製造されたエピタキシャルウェーハを提供することを目的とする。
上記目的は下記の手段により達成される。
(1)シリコン単結晶サブストレート上に単結晶層をエピタキシャル成長により形成したエピタキシャルウェーハであって、前記エピタキシャルウェーハに1000℃16時間の熱処理後に発生する前記エピタキシャルウェーハ面内での酸素析出物密度の最小値が1×10個/cm以上、酸素析出物密度面内ばらつき度が0.5以下、前記エピタキシャルウェーハ全面にわたってエピ層欠陥としてN−SFが0.05個/cm以下およびE−pitが0.05個/cm以下であることを特徴とするエピタキシャルウェーハ。
(2)上記(1)に記載したエピタキシャルウェーハの製造方法であって、チョクラルスキー法によるシリコン単結晶を製造する際の結晶育成条件として、
V/G上限値[mm/℃min]が1.4exp(6.2×10−16×窒素濃度[atoms/cm])×(V/G)crit、
V/G下限値[mm/℃min]がexp(−7.1×10−16×窒素濃度[atoms/cm])×(V/G)crit
(ただし、Vは引上速度[mm/min]、Gは融点から1350℃までの結晶成長軸方向の平均温度勾配[℃/mm])であり、(V/G)critは、窒素が添加されていないシリコン単結晶において、I領域の境界にあたる部分のV/G値であり、前記I領域は結晶育成中に固液界面から過剰の格子間原子が導入される領域である。)となる範囲で、かつ1100〜1000℃の冷却速度を4℃/分以上で育成し、前記育成されたシリコン単結晶内における窒素濃度が5×1014〜5×1015atoms/cm、炭素濃度が1×1016〜1×1018atoms/cmとなる窒素・炭素同時添加シリコン単結晶から切り出した基板をサブストレートとして、当該サブストレートの表面にエピタキシャル法によってシリコン単結晶層を堆積することを特徴とするエピタキシャルウェーハの製造方法。
(3)前記I領域は転位ピット密度が10個/cm以上の領域であることを特徴とする。
ここで、窒素濃度およびV/Gの範囲を、V/G上限値[mm2/℃min]が1.4exp(6.2×10−16×窒素濃度[atoms/cm3])×(V/G)critとし、V/G下限値[mm2/℃min]がexp(−7.1×10−16×窒素濃度[atoms/cm3])×(V/G)crit(ただし、(V/G)critは、窒素が添加されていないシリコン単結晶において、V領域とI領域の境界にあたる部分のV/G値とする。)としたのは、熱処理後に発生する酸素析出物密度を面内で均一にし、酸素析出物密度面内ばらつき度を0.5以下にするためである。V/Gが上記V/G上限値を超えてしまうと、サイズ50〜150nmのボイドの密度が10〜2×10/cmであるような領域が基板内に存在してしまうため、酸素析出物密度面内ばらつき度が0.5を越えてしまう。また、V/Gが上記V/G下限値を下回る場合、I領域が基板内に存在してしまうため、酸素析出物密度面内ばらつき度が0.5を越えてしまう。
窒素に加えて炭素濃度を1×1016atoms/cm以上にし、かつ結晶育成条件として、1100〜1000℃の冷却速度が4℃/分以上にするのは、窒素濃度およびV/Gの範囲を炭素が添加されていない窒素単独添加結晶を引き上げた場合に基板全面がOSF領域になるような範囲に設定した上で、N−SFを0.05個/cm以下、かつE−pitを0.05個/cm以下にするためである。炭素濃度が1×1016atoms/cm未満、あるいは結晶育成条件として、1100〜1000℃の冷却速度が4℃/分未満になると、N−SFが0.05個/cm超、あるいはE−pitが0.05個/cm超発生してしまう。また炭素濃度が1×1018atoms/cm超になると多結晶化しやすくなるため、単結晶育成は困難になる。そのため、炭素濃度は1×1018atoms/cm以下にした方がよい。
また、サイズ50nm以上150nm以下のボイドの密度が10〜2×10/cmであるような領域が存在しないようにするのは、熱処理後に発生する酸素析出物密度をシリコン半導体基板面内で均一にして、酸素析出物密度面内ばらつき度を0.5以下にするためである。サイズ50〜150nmのボイドの密度が10〜2×10/cmであるような領域がシリコン半導体基板内に存在すると、その領域で酸素析出物密度が周囲より低くなり、酸素析出物密度面内ばらつき度が0.5を越えてしまう。
窒素濃度を5×1014atoms/cm以上にするのは、ゲッタリングに十分な密度である1×10個/cm以上の酸素析出物密度を確保するためである。
窒素濃度が5×1014atoms/cm未満ではエピタキシャルウェーハの酸素析出物密度は1×10個/cm未満となってしまうため、重金属に対する十分なゲッタリング能力が得られない。窒素濃度が5×1015atoms/cm超になると、酸素析出物密度が過剰に発生してしまうため、デバイスプロセスでスリップ転位が発生しやすくなる。そのため、窒素濃度は5×1015atoms/cm以下にした方がよい。
本発明の製造方法によれば、従来のCZ法によるシリコン単結晶製造装置をそのまま使うことができ、複雑な製造プロセスを経ることがないため、大幅なコストアップをすることなく、高品質のシリコン半導体基板を安定して供給することができる。
また、本発明によれば、エピ層欠陥や酸素析出物の不均一性がなく、デバイス特性に優れたエピタキシャルウェーハを提供することができる。また、このエピタキシャルウェーハは高集積度で高い信頼性を要求されるMOSデバイス用基板を製造するのに最適な基板である。
以下、発明を実施するための最良の形態を説明する。
まず、エピ層欠陥防止と、酸素析出物面内均一性を両立するための結晶製造方法について述べる。
窒素を添加したサブストレートを用いたエピタキシャルウェーハの酸素析出物密度は、窒素濃度に依存し、窒素濃度が増えるほど酸素析出物密度は増える。これは窒素を添加することでサブストレート中に高温でも安定な酸素析出核が形成され、それがエピタキシャル成長中も消えずに残るためである。酸素析出核がサブストレート中に残っているエピタキシャルウェーハは、その後のデバイス工程熱処理で酸素析出物が形成される。高温でも安定な酸素析出核の個数は窒素濃度に依存する。そのため、窒素濃度が増えると、酸素析出物密度も増える。窒素濃度を5×1014atoms/cm以上にすると、酸素析出物密度は1×10個/cm以上になるため、最高温度が1100℃以下である低温デバイスプロセス熱処理においてもFe、Ni、Cu等の重金属に対するゲッタリング能力が確保される。
ところで、窒素添加基板をサブストレートとして用いたエピタキシャルウェーハの酸素析出物面内分布を調査した結果、酸素析出物密度が周囲に比べて少なくなる領域が、ウェーハ面内でリング状に存在することがわかった。酸素析出物密度プロファイルを見たときに、その部分は谷状に落ち込むことから、以下このような酸素析出物密度が少なくなる領域を析出谷領域と呼ぶ。
エピタキシャルウェーハの析出谷領域とサブストレートの欠陥領域との関係を子細に調査したところ、図5に示すように、この析出谷領域は基板の欠陥領域と密接な関係を持っていることがわかった。すなわち、エピタキシャルウェーハの析出谷領域は、サブストレートのV領域境界にあたる箇所に発生し、V領域側とOSF領域側に若干広がっている。なお、図5(a)は窒素濃度とV/Gの関係を示すグラフであり、グラフ中の育成条件領域1〜4は図4と同じ領域である。図5(b)は基板面内における欠陥分布と、エピ層欠陥の有無(○が欠陥なし、×が欠陥あり(以下同様図面において同じ))、酸素析出物密度が10/cm以上か否か(○が10/cm未満、×が10/cm以上(以下同様図面において同じ))、酸素析出物密度面内ばらつき0.5以下か否か(○が0.5以下、×が0.5超(以下同様図面において同じ))を示す図表である。
図6はボイドの面内分布と酸素析出物の面内分布を説明するグラフであり、(a)は窒素濃度とV/の関係を示すグラフ、(b)は(a)におけるA、B、およびCの各領域におけるサイズ50〜150nmのボイド密度を基板半径方向に測定した結果を示すグラフである。
なお、(a)におけるA領域は、窒素濃度が5×1013atoms/cm、V/G(相対値)が1.1〜2.0、同B領域は、窒素濃度5×1014atoms/cm、V/G(相対値)が1.1〜2.0、同C領域は、窒素濃度5×1015atoms/cm、V/G(相対値)が1.1〜2.0である。
図示するように、サブストレートにサイズ50〜150nmのボイドが密度10〜2×10/cmの範囲内で存在する領域であることがわかった。ここで、ボイドサイズは、ボイドの平均体積と同じ体積を持つ球の直径で表している。析出谷領域より内側は、ボイドサイズの最大値が150nm以上になるか、もしくはサイズ50〜150nmのボイド密度が2×10/cm超となる領域である。析出谷領域の外側はボイドサイズが50nm以下になっているか、もしくはボイド密度が10/cm未満になっている領域である。析出谷領域の内側、外側共に析出谷領域より酸素析出物密度が多くなる。
サイズ50〜150nmのボイドが密度10〜2×10/cmの範囲内で存在する領域の酸素析出物密度が周囲に比べて少なくなる原因は定かではない。ボイドは原子空孔が結晶育成中の1100℃付近の温度帯で凝集して形成されるが、ボイドとして凝集しなかった残留原子空孔は、結晶育成中のより低温の温度帯で酸素析出物の核になるものと考えられている。サイズ50〜150nmのボイドが密度10〜2×10/cmの範囲内で存在する領域は、ほかの機構により残留空孔濃度が一番少ない状態になっているものと推察される。
窒素濃度およびV/Gに依存して、基板面内での析出谷領域は変化するのは、窒素濃度とV/Gに依存してボイド密度およびサイズが変化するためと考えられる。
炭素添加はサブストレートのV領域やI領域分布に及ぼす影響が少なく、左記基板における窒素濃度とV/Gを二軸とした二次元欠陥領域マップは、窒素単独添加の場合とほとんど変わらない。そのため、窒素に炭素を同時添加した基板を用いたエピタキシャルウェーハにおいては、N−SFやE−pitはなくなるものの、図5に示すような析出谷領域は依然として存在する。
そこで、エピ層欠陥を防止しつつ、さらに酸素析出物密度面内ばらつき度が少ないようなエピタキシャルウェーハを製造するためのシリコン単結晶の育成条件領域を検討した。
図7はV/Gが低い条件で製造した窒素と炭素を同時添加した結晶の欠陥領域とエピ層欠陥および酸素析出物面内分布の関係を説明するための説明図で、(a)は窒素濃度とV/Gの関係を示すグラフ、(b)は基板面内における欠陥分布と、エピ層欠陥の有無、酸素析出物密度10/cm以上か否か、酸素析出物密度面内ばらつき0.5以下か否かを示す図表である。
まず、窒素濃度が比較的高く、V/Gが比較的低い範囲について検討を行った。このような育成条件である、図示する育成条件領域5は、窒素濃度1×1015〜5×1015atoms/cm、V/G(相対値)が0.7〜1.2である。
この育成条件領域5で育成した窒素添加基板は、全面がOSF領域になるサブストレートであり、先に述べた析出谷領域は排除されている。また、酸素析出物密度が少ないI領域も排除されているため、酸素析出物は基板面内で均一になっている。さらに窒素濃度が5×1014atoms/cm以上になっているので酸素析出物密度が1×10個/cmになっている。
このようなサブストレートを用いたエピタキシャルウェーハの酸素析出挙動を調査した結果、熱処理による酸素析出物が基板面内で均一に発生するため、酸素析出物密度面内ばらつき度を0.5以下に抑えることが可能であることが判明した。
しかしながら、図7の育成条件領域5で育成した窒素と炭素の同時添加基板をサブストレートとして用いたエピタキシャルウェーハは、炭素を1×1016atoms/cm以上添加してもエピ層欠陥が発生してしまうことが明らかとなった。
炭素添加がエピ層欠陥防止に効果がなくなった原因は、窒素濃度が高くなり、かつV/Gが低くなってしまったためと考えられる。しかしながら、育成条件領域5の条件の場合、析出谷領域およびI領域を除外するための、窒素濃度−V/G上限は極めて狭く、窒素濃度を多少低く、あるいはV/Gを多少高くしてエピ層欠陥発生を抑制する余地は少ない。
そこで、図7の育成条件領域5で示した窒素濃度およびV/Gの条件で炭素を1×1016atoms/cm以上添加してエピ層欠陥が発生しなくなるような製造条件を見出すため、窒素濃度、炭素濃度、およびV/G以外の結晶育成パラメーターに着目して調査を行った。
その結果、結晶育成中の1100〜1000℃の結晶冷却速度がエピ層欠陥発生に大きく影響を与えていることが見出された。
図8は酸素析出物が均一なエピタキシャルウェーハを製造するための条件を説明するための説明図で、(a)は窒素濃度とV/Gの関係を示すグラフ、(b)は基板面内における欠陥分布と、エピ層欠陥の有無、酸素析出物密度10/cmか否か、酸素析出物密度面内ばらつき0.5以下か否かを示す図表である。ここで図8中のNF領域とはV領域境界とOSF領域境界の間に見出された新たな欠陥領域である。この領域は結晶育成中の1100〜1000℃の結晶冷却速度が4℃/分以上となってはじめて見出された、OSFおよび簿井戸が存在しない領域である。
このような育成条件は、図8に示すように、窒素濃度およびV/Gを、育成条件領域5(これは図7の育成条件領域5と同じ)の範囲内とし、かつ結晶育成中の1100〜1000℃の結晶冷却速度が4℃/分以上となるような条件である。このような育成条件の下では、炭素濃度1×1016atoms/cm以上である窒素+炭素添加基板をサブストレートとして用いたエピタキシャルウェーハの場合、酸素析出物密度面内ばらつき度が0.5以下となり、かつエピ層欠陥のN−SFおよびE−pitが0.05個/cm以下に抑えられる。なお、結晶冷却速度は、結晶成長軸方向の平均温度勾配[℃/mm]と結晶引上速度V[mm/min]から、V×Gとして求められる。
結晶冷却速度が4℃/分未満の場合は、炭素濃度が1×1016atoms/cm以上の場合であっても、N−SFあるいはE−pitが0.05個/cm超発生することがわかった。
N−SFあるいはE−pitの起源となる欠陥は、基板のOSF領域に存在する結晶欠陥と考えられる。現段階では、N−SFの発生起源欠陥は微小なボイド、E−pitの発生起源欠陥は酸素析出物に起因して発生した転位ループと思われる。これらの発生起源欠陥は、結晶育成中の1100〜1000℃の温度域で形成されるものと推察される。結晶育成中の1100〜1000℃の温度域を急速に冷却された場合、N−SFあるいはE−pitの起源欠陥の形成が抑制されるため、炭素の効果も加わってN−SFあるいはE−pitの発生が防止できたものと思われる。
一方で、結晶育成中の1100〜1000℃の結晶冷却速度を4℃/分以上とすることは、酸素析出物面内分布にも影響を与えることがわかった。すなわち、1100〜1000℃の結晶冷却速度を4℃/分とした場合、図7と図8を比較してわかるように、OSF領域の境界位置は変化しない一方で、V領域の境界は低窒素および高V/G側にシフトする。それに伴って析出谷領域も低窒素および高V/G側にシフトする。その結果、酸素析出物面内分布を均一にするためにとるべき窒素濃度とV/Gの範囲が低窒素および高V/G側に拡大することがわかった。すなわち、育成条件領域5で育成した全面OSF領域のサブストレートのみならず、育成条件領域6、または育成条件領域7で育成した、OSF領域の他にNF領域をも含むサブストレートを用いることでも、酸素析出物密度面内ばらつきが0.5以下となり、かつエピ層欠陥のN−SFおよびE−pitが0.05個/cm以下となるようエピタキシャルウェーハが製造できる。
窒素濃度範囲を低窒素側に拡大できる結果、窒素濃度範囲が広がることで、デバイスユーザーからの要求に合わせて酸素析出物密度を広くコントロールすることができるようになる。また、V/Gを高V/G側に拡大できる結果、引上速度Vをより高くすることができることで、シリコン単結晶の生産性を向上することが可能となる。
酸素析出物密度面内ばらつき度が0.5以下になるV/Gの範囲は、図8に示すように析出谷領域の下側境界から、I領域境界まで間である。種々の実験結果を総合すると、上記V/Gの範囲は窒素濃度の関数として表される。すなわち、V/G上限値[mm/℃min]が1.4exp(6.2×10−16×窒素濃度[atoms/cm])×(V/G)crit、V/G下限値[mm/℃min]がexp(−7.1×10−16×窒素濃度[atoms/cm])×(V/G)crit(ただし、(V/G)critは、窒素が添加されていないシリコン単結晶において、V領域とI領域の境界にあたる部分のV/G値である。)である。
図8の育成条件領域6および7は、結晶の一部がOSF領域から外れているが、析出谷領域を含まないため、酸素析出物の面内分布は均一である。すなわち、酸素析出物面内分布はOSF領域の分布とは無関係であると言える。なお、育成条件領域6は、窒素濃度5×1014〜2×1015atoms/cm、V/G(相対値)が1.1〜1.8、育成条件領域7は、窒素濃度1×1015〜5×1015atoms/cm、V/G(相対値)が1.1〜1.8である。
従来知見によると、たとえば特許文献5(特開2000−331933号公報)、特許文献6(特開2003−218120号公報)では、欠陥領域と酸素析出物密度分布との関係は、OSF領域との関連でしか議論されていなかった。そのため、酸素析出物面内分布制御のためにはOSF領域を制御しなければならないという発想しかなかった。しかし、今回の結果から、酸素析出物の面内分布を制御する上で真に重要なのはOSF領域ではなく、V領域分布に付随する析出谷領域の制御であることが新たな知見として見出された。
CZ法における結晶育成の際の1100〜1000℃温度域における結晶冷却速度が、図8に示す析出谷領域のシフトを引き起こす原因として次のことが考えられる。結晶育成時に固液界面から取り込まれた過飽和な原子空孔は1100℃付近で凝集してボイドとなる。
1100〜1000℃の結晶冷却速度が高い場合、原子空孔が凝集する時間が十分でなくなるため、ボイドサイズは小さくなる。その結果、窒素濃度V/Gマップ内で示されるサイズ50〜150nmのボイドが密度10〜2×10/cmの範囲内で存在する領域がシフトすることになる。
図8に示すV領域とOSF領域の間は、サイズ50nm以下のボイドが存在していると考えられる。
次にシリコン単結晶製造とエピタキシャルウェーハ製造の具体例について述べる。
シリコン単結晶製造方法として、ルツボ内融液から結晶を育成させつつ引き上げるCZ法が広く行われている。このようなシリコン単結晶製造方法においては、まず石英製のルツボ内に原料としてシリコン多結晶を入れ、それらを取り囲むヒーター(ヒーター、断熱材などの炉内構造物を総称してホットゾーンという)によってこの原料を融解する。そしてこのルツボ内の融液の上方より種結晶を降ろして融液表面に接触させる。この種結晶を回転させながら、引き上げ速度Vを制御しつつ上方に引き上げることにより所定の径の単結晶を作製する。結晶が育成して行くにつれてシリコン融液が減って行くがこれによってシリコン融液内の熱伝導や流動などの結晶育成環境が変化して行く。これらの環境をなるべく一定にして結晶育成を安定にするために実際の結晶製造工程では様々な工夫がなされている。たとえば一般に結晶引き上げ中はシリコン融液表面の位置をヒーターに対して一定にするために引き上げられた結晶重量に応じてルツボ位置を上昇させている。結晶が育成して行く過程で結晶側の伝熱条件の変化は融液側と比較すると極めて小さく、ほぼ炉構造および炉内のホットゾーン構造により決まり、結晶長さによってゆっくり小さく変化する。
結晶成長界面の温度勾配Gは結晶面内で一般には均一ではない。結晶成長界面における結晶側温度勾配は結晶外周部の方が結晶中心部より大きい。それは結晶側面からの放射冷却により、結晶側面の方がより冷やされるためである。そのため同じ引上速度Vにおいても、V/Gは結晶外周部の方が低くなり、エピ層欠陥発生の元となるOSF領域が結晶外周部に生じやすくなる。なお、結晶成長界面における結晶引き上げ方向の結晶側温度勾配Gは、結晶内部に熱電対を差し込んで実際に結晶育成を行うなどの実験を繰り返し厳密に測定している。
なお、結晶成長界面のV/Gと、結晶育成中の1100〜1000℃での結晶冷却速度は、固液界面のG、および1100〜1000℃温度域でのGをそれぞれ変えることで制御できるが、それぞれを独立に制御するためには、引上炉の構造を変えなければならない。
V/Gを下げるためには引上速度を下げる必要があるが、その結果、結晶育成中の1100〜1000℃での結晶冷却速度も下がってしまう。そのため、結晶成長界面のV/Gを下げながら、かつ、結晶育成中の1100〜1000℃での結晶冷却速度を上げるためには、たとえば結晶を囲むように設置する熱遮蔽板の冷却能を上げるなどの特別な措置が必要になる。
窒素が添加されたCZ−シリコン単結晶を製造するためには、たとえば原料溶解中に窒素ガスを導入する方法、あるいは窒化物をCVD方等によって堆積させたシリコン基板を原料溶解中に混入させる方法等がある。また炭素が添加されたCZ−Si結晶を製造するためには、たとえば炭素粉を原料溶解中に混入させる方法等がある。凝固後の結晶中に取り込まれる不純物の融液中濃度に対する比率である偏析係数kは窒素の場合7×10−4、炭素の場合0.06である(W. Zulehner and D. Huber, Crystal Growth, Properties and Applications, p28, Springer−Verlag, New York, 1982)。
融液から結晶中に取り込まれる窒素濃度は、その時の結晶の固化率g=(結晶化したシリコンの重量)/(初期融液重量)を用いて下記式のように表される。
(結晶中の窒素濃度)=k×(初期融液窒素濃度)×(1−g)k−1
この関係は引上炉の構造や引上速度などの条件によらずほぼ一定に保たれているため、結晶中の窒素濃度制御は初期融液の窒素濃度によってほぼ一義的に制御が可能である。また窒素、あるいは炭素の偏析係数kは窒素と炭素が同時添加された場合も互いに影響を及ぼしあうことはないので、上記に述べた係数を利用することで窒素濃度と炭素濃度の制御は可能である。
なお、CZ法によるシリコン単結晶の製造では、ルツボとして石英を使用する。結晶引き上げ中にこの石英ルツボはシリコン融液に少しずつ溶解するために、シリコン融液中には酸素が存在する。この石英坩堝から溶け出た酸素はシリコン融液の流動および拡散によって移動し、大部分は融液表面からSiOガスとなって蒸発する。しかし一部は結晶に取り込まれる。高温で取り込まれた酸素は結晶が冷える過程で過飽和になり、凝集を起こして結晶冷却中に微小な酸素クラスターを形成する。これが析出核となって、シリコン単結晶ウェーハにした後のデバイス熱処理の過程でSiOxとして析出し、酸素析出物となる。
できあがったシリコン単結晶(インゴット)からエピタキシャルウェーハ用のサブストレートを作り出すが、通常、シリコン単結晶をワイヤーソーあるいは内周歯スライサーを用いてスライスし、面取り、エッチング、鏡面研磨の行程を経て基板が作られる。なお、酸素析出促進もしくは欠陥消滅を目的とした余分な熱処理工程を加える場合は、通常、この後に熱処理行程が入る。しかし、本発明で述べている窒素と炭素を添加したサブストレートの場合はそのような工程は不要であり、通常のシリコン基板と同じ工程で作ればよい。
このようにしてできあがったサブストレートの表面にエピタキシャル層を堆積する。エピタキシャル成長(エピ堆積)工程は気相成長装置で行う。通常、気相成長前に、水素ガス雰囲気中内で所定の温度域(一般には900〜1200℃の範囲内)まで昇温し、引き続き塩化水素を含むガス等によるエッチングを数分行い、表面コンタミネーション除去および基板表面の活性化を行った後、シラン系ガスを用いてサブストレート表面にエピタキシャル薄膜を成長させる。
エピ膜厚については、特に規定しないが、一般的に膜厚の制御性から0.5μm以上が望ましい。0.5μm未満のエピ膜厚では、面内の膜厚均一性を達成するのが困難になる。また、スループットから20μm以下が望ましい。20μm超のエピ膜厚では、エピ堆積工程が30分以上となるため、生産性が落ちて実用的ではない。現状の市販の装置では一枚ごとの処理になるため、工程時間をなるべく短くするため、加熱にランプ加熱を用いて、昇降温に要する時間を数分程度に抑えている。窒素添加していない通常の基板の場合、結晶育成中に形成された酸素析出核はこのエピ堆積工程の急速昇温中に消滅してしまうため、エピ堆積後のエピタキシャルウェーハはデバイス熱処理を経ても酸素析出が起こらなくなる。
サブストレートとして使用する窒素添加基板に形成された酸素析出核は窒素の効果によって熱的に安定となっており、このエピ堆積工程の急速昇温中にも消滅することがない。なお、酸素析出促進もしくは欠陥消滅を目的とした余分な熱処理工程をこのエピ堆積工程中で行う場合もある。その時は、塩化水素を含むガス等によるエッチングの前後で、所定の温度および時間で熱処理を行い、引き続きシラン系ガスを用いてサブストレート表面にエピタキシャル薄膜を成長させる工程に入る。しかし、そのように余分な工程を加えるとエピ堆積工程全体の時間が長くなるため、生産性が低下し、製造コストアップにつながる。この点、本発明で述べている窒素と炭素を添加した基板の場合はそのような工程は不要であり、通常基板と同じエピ堆積条件を用いればよい。
以下に、さらに本発明の実施例を説明する。
本実施例に用いられるシリコン単結晶製造装置は、通常のCZ法によるシリコン単結晶製造に用いられるもので、一般的な冷却速度を有する第1引上炉と、1100〜1000℃の冷却速度を上げるために熱遮蔽版を特別な方法で冷却した第2引上炉である。なお、本発明を実施する上で、この引上炉は、本発明の育成条件を実施することができるものであれば、特に制限はない。
この装置を利用して育成されたシリコン単結晶は、伝導型:p型(ボロンドープ)、結晶径:8インチ(200mm)である。
窒素添加は、シリコン融液中に窒化膜付き基板を投入することによって行った。炭素添加はシリコン融液中に炭素粉を投入することで行った。

なお、相対V/G値は下記のようにして定義した。当該の窒素添加したシリコン単結晶インゴット(以下窒素添加結晶と称する)を引き上げた引上炉と同じ構造の引上炉で、窒素および炭素が添加されていないシリコン単結晶インゴットを種々の引き上げ速度Vで引き上げ、後で述べる方法により転位ピットの面内分布を調べ、I領域の境界位置を求めた。たとえば、引き上げ速度が低くなる場合、ウェーハエッジ側がI領域になり転位ピットが発生する。その場合、転位ピットの面内分布を調べて、転位ピット密度が10個/cmより低くなる位置をI領域の境界とした。その位置のV/G値を(V/G)critとして、同じ構造の引上炉で引き上げた窒素添加結晶の相対V/G値=(V/G)/(V/G)critとした。すなわち、相対V/G値が1の時、V/Gは(V/G)critと等しい。
第1引上炉、第2引上炉それぞれに対して、窒素添加なしの結晶を引き上げ、相対V/G値を求めて窒素濃度−V/Gマップを作成した。
結晶育成中の1100〜1000℃までの冷却速度として、1100〜1000℃の範囲内の結晶成長軸方向温度勾配のうち、最小となる値をG2[℃/mm]としたときのV×G2を計算して、それを代表値とした。
この単結晶の同一部位から基板(シリコンウェーハ)を複数枚切り出し、ミラー加工して作成した基板をサブストレートとして、エピタキシャル法によりシリコン単結晶層(エピ層)を堆積し、エピタキシャルウェーハを作成した。
エピ層の抵抗率は8〜12Ωcm、エピ層膜厚は5μmである。抵抗率は四探針法により測定した。
窒素濃度は、エピ層堆積後のエピタキシャルウェーハからサンプルを採取し、表面のエピ層を除去するために20μmのポリッシュを行った後、二次イオン質量分析装置(SIMS)を用いて測定した。
炭素濃度は、エピ層堆積後のエピタキシャルウェーハを赤外吸収法(FTIR)で測定して、日本電子工業振興協会による濃度換算係数を用いて算出した。FTIRが使えない低抵抗率の基板の炭素濃度はSIMSを用いて測定した。
サブストレートのV領域は、結晶育成中に固液界面から過剰の原子空孔が導入された結果ボイドが発生する。そこでサブストレートのV領域は、具体的には、このボイドの密度で規定することができる。
サブストレート内のボイドは、基板のボイド面内分布を市販の欠陥評価装置である三井金属鉱業製LSTDスキャナ(MO−6)を用いて測定した。このMO−6は可視光レーザーをブリュースター角から照射し、鉛直方向に配置したカメラでp偏光の散乱像を欠陥像として検知する。レーザーは基板表面から5μmまでしか浸透しないので、基板表面から5μmまでの深さにある欠陥が計測できる。測定に際しては検出感度を調整して、球換算でサイズ50nm以上のボイドが測定できるようにした。測定したボイドの面積密度と測定深さ5μmからボイドの体積密度を算出した。そして、ボイドの体積密度が1×10/cm以上の領域をV領域とした。
一方、サブストレートのI領域は、結晶育成中に固液界面から過剰の格子間原子が導入された結果、転位ピットとなって現れる。そこで、I領域は、この転位ピットの密度として規定することができる。
転位ピットは、下記の方法で求めた。まず、サブストレートをライトエッチ液にて5μmエッチングし、表面に発生した1μm以上のサイズを持つ菱形もしくは流線型状の転位ピットの個数を、光学顕微鏡観察にてカウントした。基板の半径方向に10mmピッチで測定し、視野面積から転位ピット面積密度を算出した。そして、転位ピット密度が10個/cm以上の領域をI領域とした。
サブストレートのOSF評価は、下記の方法で行った。まず、サブストレートを1100℃、1時間、水蒸気含有酸素雰囲気中で酸化処理した。その後、フッ酸で酸化膜を除去した後、ライトエッチ液にてエピ層厚み分をエッチングし、表面に発生した楕円状、半月状あるいは棒状のOSFピットを光学顕微鏡で観察した。OSF面積密度[個/cm]は、光学顕微鏡にて直径2.5mmの視野で基板直径方向を走査してOSFピット個数をカウントし、OSFピット個数÷観察面積で求めた。OSF面積密度が100個/cm以上となる領域とOSF領域とした。
なお、窒素と炭素を同時添加したサブストレートの欠陥領域判定は、同じ窒素濃度範囲、同じ結晶育成条件で引き上げた窒素単独添加結晶のサブストレートの欠陥領域を評価し、その結果をそのまま窒素と炭素を同時添加したサブストレートの欠陥領域とした。
エピ堆積後のエピタキシャルウェーハのN−SFは、以下の手順で評価した。まず、エピタキシャルウェーハをそのまま、Tencor社製表面異物計SP1を用い、測定条件として0.11μm以上の異物を評価するモードにて、異物の個数と分布を調査した。その後、エピタキシャルウェーハをSC1洗浄にかけて異物を除去し、再び表面異物計にて異物を測定し、洗浄前後で残っている異物をN−SFとして、基板面内の個数をカウントした。N−SF個数を、測定面積で割って、面積密度を算出した。
エピ堆積後のエピタキシャルウェーハのE−pitは以下の手順で評価した。評価は、ライトエッチ液にてエピ層厚み分をエッチングし、1μm以上のサイズを持つ菱形もしくは流線型状のピットの個数を、光学顕微鏡観察にてカウントした。密度を算出するために1cmの正方形状の観察領域を基板直径方向に隙間なく敷き詰め、その中に存在する楕円ピットの個数をカウントしてそれぞれの正方形領域内の面積密度を算出した後、面内における楕円ピットの面積密度の最大値を求めた。
エピ堆積後のエピタキシャルウェーハの酸化膜耐圧特性は以下の手順で評価した。
電極面積20mmのポリシリMOSキャパシタをエピタキシャルウェーハ上に多数作成した。ゲート酸化膜厚は25nmとした。上記MOSキャパシタに電界を印加し、判定電流が1×10−6A/cmの時のゲート酸化膜にかかる平均電界が11MV/cm以上を示すMOSキャパシタの個数の割合を酸化膜耐圧合格率とした。
エピ堆積後のエピタキシャルウェーハの酸素析出特性評価は、下記の方法で行った。まず、エピ後の基板に1000℃16時間の一段熱処理を施した後に、基板を劈開して、三井金属製BMDアナライザーMO−4にて、内部の酸素析出物密度を測定した。測定点の面内位置は、基板中心から10mmピッチでエッジ10mmまでとした。得られた酸素析出物密度の最小値、および次式で表される酸素析出物密度面内ばらつき度を求めた。
酸素析出物密度面内ばらつき度=(酸素析出物密度最大値−酸素析出物密度最小値)/酸素析出物密度最大値
評価結果を、比較例も含めて表1および表2に示す。
基板窒素濃度が5×1014atoms/cm以上、かつ、基板炭素濃度が1×1016atoms/cm以上、かつ相対V/G値の範囲がexp(−7.1×10−16×窒素濃度[atoms/cm])以上かつ1.4exp(6.2×10−16×窒素濃度[atoms/cm])以下の条件を満たし、かつ1100〜1000℃の冷却速度が4℃/分以上のものは、エピ堆積後のエピタキシャルウェーハのN−SFが0.05個/cm以下、かつE−pitが0.05個/cm2以下、かつ、酸化膜耐圧の合格率が95%以上となり、エピ層の品質は良好であることが判明した。
また、酸素析出物密度最小値が1×10個/cm以上、かつ酸素析出物密度面内ばらつき度が0.5以下になっており、酸素析出の品質も良好であることが判明した。そのような酸素析出物面内分布が良好なエピタキシャルウェーハの基板中のボイド面内分布を見たところ、サイズ50〜150nmのボイドが密度10〜2×10/cmの範囲内である領域が基板中に存在しなかった。
基板窒素濃度が5×1014atoms/cm未満のものは、酸素析出物密度最小値が1×10個/cm未満となり、実施例に比べて酸素析出の品質が劣った。
基板窒素濃度が5×1014atoms/cm以上、かつ、基板炭素濃度が1×1016atoms/cm以上のもので、相対V/G値の範囲がexp(−7.1×10−16×窒素濃度[atoms/cm])以上かつ1.4exp(6.2×10−16×窒素濃度[atoms/cm])以下の条件を満たしているが、1100〜1000℃の冷却速度が4℃/分未満のものは、N−SFが0.05個/cm超、E−pitが0.05個/cm2超発生してしまい、酸化膜耐圧の合格率も95%未満であるため、実施例に比べてエピ層の品質が劣った。
相対V/G値の最小値がexp(−7.1×10−16×窒素濃度[atoms/cm])未満、あるいは相対V/G値の最大値が1.4exp(6.2×10−16×窒素濃度[atoms/cm])超であるようなものは、酸素析出物密度面内ばらつき度が0.5超となってしまうため、酸素析出の品質は実施例に比べて劣った。
以上本発明の実施形態および実施例を説明したが、本発明はこれら実施例や実施形態に限定されるものではなく、当業者おいて様々な改変が可能であり、それら改変された実施形態や実施例においても本発明の技術思想を含むものである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
結晶欠陥のうちN−SFを説明するため説明図で、(a)は内部構造を透視した概略斜視図、(b)はN−SF部分を上から見た平面図、(c)はN−SF部分を断面図である。 結晶欠陥のうちE−pitを説明するための説明図で、(a)は概略斜視図、(b)はE−pit部分を上から見た平面図、(c)はE−pit部分を断面図である。 CZ法により引き上げたシリコン単結晶における欠陥領域と窒素濃度の関係を説明するための説明図で、(a)はエピ堆積前の基板に存在する欠陥領域と窒素濃度の関係を示すグラフ、(b)は引き上げ中のシリコン単結晶における欠陥領域と窒素濃度分布を示す概略図である。 (a)は窒素濃度とV/Gの関係を示すグラフ、(b)は基板面内におけるE−SFとE−pitの発生状況を育成条件領域ごとに示す模式図である。 (a)は窒素濃度とV/の関係を示すグラフ、(b)は基板面内における欠陥分布と、エピ層欠陥の有無、酸素析出物密度が10/cm以上か否か、酸素析出物密度面内ばらつき0.5以下か否かを示す図表である。 ボイドの面内分布と酸素析出物の面内分布を説明するグラフであり、(a)は窒素濃度とV/の関係を示すグラフ、(b)は(a)におけるA、B、およびCの各領域におけるサイズ50〜150nmのボイド密度を基板半径方向に測定した結果を示すグラフである。 V/Gが低い条件で製造した窒素と炭素を同時添加した結晶の欠陥領域とエピ層欠陥および酸素析出物面内分布の関係を説明するための説明図で、(a)は窒素濃度とV/Gの関係を示すグラフ、(b)は基板面内における欠陥分布と、エピ層欠陥の有無、酸素析出物密度10/cm以上か否か、酸素析出物密度面内ばらつき0.5以下か否かを示す図表である。 酸素析出物が均一なエピタキシャルウェーハを製造するための条件を説明するための説明図で、(a)は窒素濃度とV/Gの関係を示すグラフ、(b)は基板面内における欠陥分布と、エピ層欠陥の有無、酸素析出物密度10/cm以上か否か、酸素析出物密度面内ばらつき0.5以下か否かを示す図表である。
符号の説明
100…エピタキシャルウェーハ、
101…サブストレート、
102…エピ層、
103…界面、
200…シリコン単結晶インゴット、
201…シリコン融液。

Claims (3)

  1. シリコン単結晶サブストレート上に単結晶層をエピタキシャル成長により形成したエピタキシャルウェーハであって、
    前記エピタキシャルウェーハに1000℃16時間の熱処理後に発生する前記エピタキシャルウェーハ面内での酸素析出物密度の最小値が1×10個/cm以上、酸素析出物密度面内ばらつき度が0.5以下、前記エピタキシャルウェーハ全面にわたってエピ層欠陥としてN−SFが0.05個/cm以下およびE−pitが0.05個/cm以下であることを特徴とするエピタキシャルウェーハ。
  2. チョクラルスキー法によるシリコン単結晶を製造する際の結晶育成条件として、
    V/G上限値[mm/℃min]が1.4exp(6.2×10−16×窒素濃度[atoms/cm])×(V/G)crit、
    V/G下限値[mm/℃min]がexp(−7.1×10−16×窒素濃度[atoms/cm])×(V/G)crit
    (ただし、Vは引上速度[mm/min]、Gは融点から1350℃までの結晶成長軸方向の平均温度勾配[℃/mm])であり、(V/G)critは、窒素が添加されていないシリコン単結晶において、I領域の境界にあたる部分のV/G値であり、前記I領域は結晶育成中に固液界面から過剰の格子間原子が導入される領域である。)
    となる範囲で、かつ1100〜1000℃の冷却速度を4℃/分以上で育成し、
    前記育成されたシリコン単結晶内における窒素濃度が5×1014〜5×1015atoms/cm、炭素濃度が1×1016〜1×1018atoms/cmとなる窒素・炭素同時添加シリコン単結晶から切り出した基板をサブストレートとして、当該サブストレートの表面にエピタキシャル法によってシリコン単結晶層を堆積することを特徴とする請求項1記載のエピタキシャルウェーハの製造方法。
  3. 前記I領域は転位ピット密度が10個/cm以上の領域であることを特徴とする請求項2記載のエピタキシャルウェーハの製造方法。
JP2006005237A 2006-01-12 2006-01-12 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 Active JP4805681B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006005237A JP4805681B2 (ja) 2006-01-12 2006-01-12 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
TW096100947A TWI340182B (en) 2006-01-12 2007-01-10 Epitaxial wafer and method for production of epitaxial wafer
EP07000457.7A EP1811066B1 (en) 2006-01-12 2007-01-10 Method for production of epitaxial wafer
SG200700221-5A SG134246A1 (en) 2006-01-12 2007-01-11 Epitaxial wafer and method for production of epitaxial wafer
CN2007100022195A CN101024895B (zh) 2006-01-12 2007-01-12 外延晶片以及制造外延晶片的方法
US11/653,070 US7875115B2 (en) 2006-01-12 2007-01-12 Epitaxial wafer and method for producing epitaxial wafers
KR1020070003737A KR100871626B1 (ko) 2006-01-12 2007-01-12 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006005237A JP4805681B2 (ja) 2006-01-12 2006-01-12 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007186376A true JP2007186376A (ja) 2007-07-26
JP4805681B2 JP4805681B2 (ja) 2011-11-02

Family

ID=37909439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006005237A Active JP4805681B2 (ja) 2006-01-12 2006-01-12 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US7875115B2 (ja)
EP (1) EP1811066B1 (ja)
JP (1) JP4805681B2 (ja)
KR (1) KR100871626B1 (ja)
CN (1) CN101024895B (ja)
SG (1) SG134246A1 (ja)
TW (1) TWI340182B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012228587A (ja) * 2012-08-27 2012-11-22 Sankyo Co Ltd 遊技機
JP2014507366A (ja) * 2010-12-29 2014-03-27 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
WO2014192662A1 (ja) * 2013-05-30 2014-12-04 京セラ株式会社 シリコンインゴットの製造方法およびシリコンインゴット
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8455756B2 (en) * 2010-02-19 2013-06-04 Translucent, Inc. High efficiency solar cell using IIIB material transition layers
DE102010040860A1 (de) * 2010-09-16 2012-03-22 Otto-Von-Guericke-Universität Magdeburg Schichtsystem aus einem siliziumbasierten Träger und einer direkt auf dem Träger aufgebrachten Heterostruktur
JP5606976B2 (ja) * 2011-03-25 2014-10-15 三菱マテリアル株式会社 シリコンインゴット製造装置、シリコンインゴットの製造方法
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
JP5440564B2 (ja) * 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
CN103094316B (zh) * 2013-01-25 2016-01-20 浙江大学 一种具有高金属吸杂能力的n/n+硅外延片及其制备方法
JP6020342B2 (ja) * 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP6950639B2 (ja) * 2018-07-20 2021-10-13 株式会社Sumco シリコン単結晶の炭素濃度測定方法及び装置
CN109827891A (zh) * 2019-02-01 2019-05-31 天津中环领先材料技术有限公司 一种基于sp1颗粒测试仪的cop检测方法
CN113703411B (zh) * 2021-08-31 2022-08-30 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测系统、方法及多晶硅生产系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2001199795A (ja) * 2000-01-18 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴットの製造方法
JP2002064102A (ja) * 2000-08-15 2002-02-28 Wacker Nsce Corp シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2002246396A (ja) * 2001-02-19 2002-08-30 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
JP2004091221A (ja) * 2002-08-29 2004-03-25 Sumitomo Mitsubishi Silicon Corp シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444246A (en) * 1992-09-30 1995-08-22 Shin-Etsu Handotai Co., Ltd. Determining carbon concentration in silicon single crystal by FT-IR
JPH1050715A (ja) 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
WO1998005063A1 (fr) * 1996-07-29 1998-02-05 Sumitomo Sitix Corporation Plaquette epitaxiale en silicium et son procede de fabrication
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6042646A (en) * 1997-01-29 2000-03-28 Komatsu Electric Metals Co., Ltd. Simple method for detecting temperature distributions in single crystals and method for manufacturing silicon single crystals by employing the simple method
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2885240B1 (ja) * 1998-03-16 1999-04-19 日本電気株式会社 半導体結晶育成装置および育成方法
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
US6478883B1 (en) * 1998-08-31 2002-11-12 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP3903643B2 (ja) 1999-05-19 2007-04-11 株式会社Sumco エピタキシャルウェーハの製造方法
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
JP3589119B2 (ja) 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP3565205B2 (ja) * 2000-01-25 2004-09-15 信越半導体株式会社 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
JP3846627B2 (ja) * 2000-04-14 2006-11-15 信越半導体株式会社 シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Sumco エピタキシャルウェーハの製造方法
JP4615785B2 (ja) * 2000-09-01 2011-01-19 シルトロニック・ジャパン株式会社 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
DE10047346B4 (de) * 2000-09-25 2007-07-12 Mitsubishi Materials Silicon Corp. Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
KR100708789B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP4465141B2 (ja) 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
US8021483B2 (en) * 2002-02-20 2011-09-20 Hemlock Semiconductor Corporation Flowable chips and methods for the preparation and use of same, and apparatus for use in the methods
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
DE10250822B4 (de) * 2002-10-31 2006-09-28 Siltronic Ag Verfahren zur Herstellung eines mit leichtflüchtigem Fremdstoff dotierten Einkristalls aus Silicium
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
JP4507690B2 (ja) * 2004-05-10 2010-07-21 信越半導体株式会社 シリコン単結晶の製造方法及びシリコン単結晶
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Sumco シリコン半導体基板およびその製造方法
JPWO2007055187A1 (ja) * 2005-11-14 2009-04-30 出光興産株式会社 金属錯体化合物及びそれを用いた有機エレクトロルミネッセンス素子
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
KR100827028B1 (ko) * 2006-10-17 2008-05-02 주식회사 실트론 쵸크랄스키법을 이용한 반도체 단결정 제조 방법, 및 이방법에 의해 제조된 반도체 단결정 잉곳 및 웨이퍼
JP4853237B2 (ja) * 2006-11-06 2012-01-11 株式会社Sumco エピタキシャルウェーハの製造方法
US7438880B2 (en) * 2006-12-20 2008-10-21 Ppg Industries Ohio, Inc. Production of high purity ultrafine metal carbide particles
JP2008230958A (ja) * 2007-02-22 2008-10-02 Tokuyama Corp BaLiF3単結晶体の製造方法
JP5104437B2 (ja) * 2008-03-18 2012-12-19 株式会社Sumco 炭素ドープ単結晶製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2001199795A (ja) * 2000-01-18 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴットの製造方法
JP2002064102A (ja) * 2000-08-15 2002-02-28 Wacker Nsce Corp シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2002246396A (ja) * 2001-02-19 2002-08-30 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
JP2004091221A (ja) * 2002-08-29 2004-03-25 Sumitomo Mitsubishi Silicon Corp シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
JP2014507366A (ja) * 2010-12-29 2014-03-27 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP2012228587A (ja) * 2012-08-27 2012-11-22 Sankyo Co Ltd 遊技機
WO2014192662A1 (ja) * 2013-05-30 2014-12-04 京セラ株式会社 シリコンインゴットの製造方法およびシリコンインゴット
JPWO2014192662A1 (ja) * 2013-05-30 2017-02-23 京セラ株式会社 シリコンインゴットの製造方法およびシリコンインゴット
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same
DE112016002091B4 (de) 2015-05-08 2021-08-26 Sumco Corporation Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
KR100871626B1 (ko) 2008-12-02
US7875115B2 (en) 2011-01-25
EP1811066A2 (en) 2007-07-25
JP4805681B2 (ja) 2011-11-02
KR20070075349A (ko) 2007-07-18
CN101024895B (zh) 2010-11-17
TW200728523A (en) 2007-08-01
SG134246A1 (en) 2007-08-29
US20070178668A1 (en) 2007-08-02
EP1811066B1 (en) 2013-04-17
CN101024895A (zh) 2007-08-29
TWI340182B (en) 2011-04-11
EP1811066A3 (en) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5121139B2 (ja) アニールウエハの製造方法
KR100822249B1 (ko) 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
US8920560B2 (en) Method for manufacturing epitaxial wafer
JP4670224B2 (ja) シリコンウェーハの製造方法
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
KR20070008724A (ko) 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP2004165489A (ja) エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
JP4577320B2 (ja) シリコンウェーハの製造方法
JPWO2009025339A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法
JP4577319B2 (ja) シリコン単結晶の育成方法
JP2007186418A (ja) シリコン単結晶の育成方法およびシリコンウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110811

R150 Certificate of patent or registration of utility model

Ref document number: 4805681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250