CN101024895A - 外延晶片以及制造外延晶片的方法 - Google Patents

外延晶片以及制造外延晶片的方法 Download PDF

Info

Publication number
CN101024895A
CN101024895A CNA2007100022195A CN200710002219A CN101024895A CN 101024895 A CN101024895 A CN 101024895A CN A2007100022195 A CNA2007100022195 A CN A2007100022195A CN 200710002219 A CN200710002219 A CN 200710002219A CN 101024895 A CN101024895 A CN 101024895A
Authority
CN
China
Prior art keywords
substrate
crystal
district
nitrogen
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100022195A
Other languages
English (en)
Other versions
CN101024895B (zh
Inventor
中居克彦
福原浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101024895A publication Critical patent/CN101024895A/zh
Application granted granted Critical
Publication of CN101024895B publication Critical patent/CN101024895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method

Abstract

本发明的目的是提供一种制造外延晶片的方法，该方法允许在基板的径向部分均匀产生氧沉淀物，并且外延层的晶体质量优异。本发明还提供一种制造外延晶片的方法，其特征在于，使用氮浓度为5×1014～5×1015个原子/cm3和碳浓度为1×1016～1×1018个原子/cm3的加有氮和碳的硅单晶基板作为衬底，在制造硅单晶过程中具有其中衬底整个表面成为OSF区的晶体生长条件，在晶体生长过程中以1100～1000℃间不小于4℃/分钟的冷却速度提位，并通过外延方法在衬底表面上沉积硅单晶层。

Description

外延晶片以及制造外延晶片的方法
技术领域
本发明涉及一种外延晶片以及一种制造外延晶片的方法。
背景技术
半导体衬底、特别是单晶硅晶片(下文有时称作″衬底″)被用作制造高度集成的MOS器件的衬底。大部分单晶硅晶片是由切克劳斯基(CZ)方法制造的单晶硅锭切下的衬底。
这种单晶硅晶片受到单晶制造过程中引入的过饱和存在的氧的困扰。这种氧在随后的器件工艺过程中沉淀，并最终在衬底中形成氧沉淀物。当这种氧沉淀物大量存在于衬底中时，在随后的器件工艺过程中加入的重金属已知被吸收在衬底中，这导致了衬底表面(即器件活性层)保持清洁的效应。
在技术上得到应用的这种效应被称作本征吸除(IG)，并被用于防止因重金属污染而导致的器件性能变差。因此，要求在器件工艺过程中单晶硅衬底适度地产生氧沉淀。
为了保护吸除能力，要求单晶硅晶片在其厚度中心存在超过固定密度的氧沉淀物。截止目前测试的试验结果证实，当单晶硅晶片保证在其厚度中心存在密度不小于1×109个/cm3的氧沉淀物时，即使在低温器件工艺中进行最高温度不高于1100℃的热处理时，对诸如Fe、Ni和Cu的重金属也表现出吸除能力。
同时，作为较高质量的衬底，发现可接受的硅半导体衬底具有沉积(外延沉积)在单晶硅晶片(所谓的外延晶片)表面上的硅单晶层(外延层)。许多外延晶片已用于制造较高密度和较高集成度的器件。
顺便提及的是，缺少外延沉积的单晶硅晶片被称作镜面晶片，并且可被区分开来。进行外延沉积的基板被称作″衬底″。
外延晶片不允许在基板表面上存在诸如COP(晶体原生颗粒)的生长缺陷，并且已知的是可以增强诸如氧化物膜耐压性能的器件性能。
然而，外延晶片的制造工艺包括外延沉积的方法，其需要在不低于1100℃的高温下沉积硅单晶层。因此，进行该高温处理的外延晶片在器件工艺中不能产生氧沉淀，从而使得没有外延沉积的上述镜面晶片的吸除性能变差。这种缺点的原因被解释为是由于在随后的器件工艺中明确用于形成氧沉淀核心的氧沉淀核在外延沉积工艺的高温热处理中不再存在。
已经提出的作为补偿外延晶片氧沉淀不足的一条途径是在外延沉积之前对利底进行热处理，随后进行外延沉积。由于这种方法包括加入多个工艺步骤，因此其缺点在于使外延晶片的制造成本增大。
相比而言，作为在器件工艺中引入氧沉淀而不需要在外延沉积之前进行热处理来制造这种外延晶片的多种方法，已经提出的有：通过使用加入碳的基板作为衬底来制造外延晶片的方法(参见专利文献1)、使用加入氮的基板作为衬底来制造外延晶片的方法(参见专利文献2和专利文献3)、和使用同时加入碳和氮的基板作为衬底来制造外延晶片的方法(参见专利文献4)。
在对碳掺杂衬底进行外延沉积以得到外延晶片的情况下，超过800℃的温度时不会发生氧沉积，在不到800℃的温度范围才发生氧沉积。而这种器件工艺很少涉及在800℃以下的热处理，因此，可能揭示IG能力的缺乏，因为不能充分地引起氧沉淀。
相比而言，在对氮掺杂衬底进行外延沉积来得到外延晶片的情况下，即使在超过800℃的温度下也会发生氧沉积，而且，氧沉淀物的密度不管热处理条件如何总是恒定的。因此，可以制造出能够在任何器件工艺中都能够表现出IG能力的外延晶片。
这种优点归因于加入氮使得在晶体生长过程中形成热稳定的氧沉淀核，并且这种核在外延沉积工艺中既不收缩也不消失，因此在外延沉积后的器件热处理过程中出现了以这种氧沉淀核为基础的氧沉淀物。由于晶体生长过程中的热滞后起到对外延沉积的某种预处理的作用，因此可以推断出，即使在外延沉积之后，晶体生长后的基板也已经处于能够引起氧沉淀的状态。通过使用这种基板作为衬底，可以确保外延沉积之后的氧沉淀，不需加入诸如在外延沉积之前进行预热处理的多余工艺。而且，由于使用诸如加入氮的基板作为衬底得到的外延晶片使得不管热处理条件如何氧沉淀物密度总是保持恒定，因此可以制造出在任何器件工艺中都表现出IG能力的外延晶片。该事实使得氮具有在任何其他元素例如碳中都不曾发现的优越性。
因此，氮掺杂的基板适用于在不需要额外热处理的情况下保证稳定的氧沉淀。然而，已发现当对氮掺杂的基板进行外延沉积时，得到的外延层出现了诸如N-SF和E-pit的晶体缺陷。
图1所示为解释其他晶体缺陷中N-SF缺陷的说明图。图中所示的外延晶片100是在外延沉积用的衬底101上沉积外延层102的产品。顺便提及的是，图1(a)所示为外延晶片100内部结构的示意性透视图，(b)是从上方观察到的N-SF部分的平面图，(c)是N-SF部分的断面图。
N-SF是从衬底101和外延层102之间的界面103到外延层102的表面延伸的{111}面上的填隙原子型层错。特别当衬底101中的层错出现在界面103上时，往往会出现以缺陷105作为起点的N-SF。
当对衬底101进行外延沉积时，N-SF假设具有侧边长约T×√2[μm]的等边三角形结构，其中T[μm]指外延层厚度。由于在用表面分析仪目测检查时，这种结构的N-SF与基板上的杂质表现出同样的散射图像，因此通过用表面分析仪对外延沉积后的基板进行测量就可以评价N-SF的个数。
图2所示为解释其他晶体缺陷中E-pit缺陷的说明图。图中所示的外延晶片100a是从选择性蚀刻具有产生的E-pit的外延晶片得到的。顺便提及的是，图2(a)是示意性透视图，(b)是从上方观察到的E-pit部分的平面图，(c)是E-pit部分的断面图。
E-pit由从衬底101和外延层102之间的界面103中存在的缺陷105延伸到外延层102表面的一个或几个位错107组成。尽管E-pit不能用表面分析仪检测，但是可以通过计数在对外延层沉积之后的基板表面进行诸如光蚀刻和干蚀刻的选择性蚀刻所形成的凹坑来分析E-pit的数量。在选择性蚀刻之后的外延晶片表面表示为100a。顺便提及的是，所述选择性蚀刻的蚀刻量[μm]被假设为等于或小于外延层的薄膜厚度T[μm]。
N-SF和E-pit被认为是在作为起点的衬底101中从存在的晶体缺陷开始在外延层102中形成的缺陷。
如果N-SF的存在量高于0.05个/cm2，或E-pit的存在量高于0.05个/cm2，那么在电极表面积为20mm2的器件中由缺陷引起断裂的几率例如将高于5％。由于包括这种缺陷的电极多数在诸如TDDB性能的电学性能方面变差，所以其中存在这种缺陷的基板多数不能用作高质量器件的硅半导体基板。因此，需要将N-SF或E-pit的量保持在低于0.05个/cm2。
这些奇特的晶体缺陷，例如因加入氮而在外延层102中产生的N-SF和E-pit与在外延沉积之前加入氮的基板中存在的缺陷区有紧密关系。因此，为防止外延层缺陷，重要的是控制外延沉积之前基板中的缺陷区。
图3所示为解释通过切克劳斯基(CZ)法提拉的单晶硅中缺陷区和氮浓度之间关系的说明图；(a)所示为在外延沉积之前衬底用基板中存在的缺陷区和氮浓度之间关系的图，(b)所示为在提拉过程中单晶硅锭200中的缺陷区和氮浓度分布的示意图。
CZ方法是公知的，其包括从硅熔体201中向上提拉单晶硅锭200，同时使其生长。在从这种单晶硅锭200切下的基板中，如图3(a)中所示存在三种缺陷区(V区、OSF区和I区)。
首先，V区是从晶体生长过程中的固-液界面引入过量空位的区域。因这种原子空位的聚集使得所述空位得以存在。
OSF区是从晶体生长过程中的固-液界面向其中引入过量空位的区域。当对单晶硅晶片进行氧化热处理时，在该区域出现OSF。本文中术语″OSF″是指盘状层错，所测直径为约几个μm，在中心包括氧沉淀物(OSF核)。通过氧化性热处理，在氧化物薄膜和硅母相之间的界面103形成产生的填隙原子在OSF核周围聚集的现象。术语″OSF核″指具有能够收集其他氧沉淀物间填隙原子的性能特殊的氧沉淀物。可以假设在晶体生长之后的阶段中，其在基板中已经存在。由于OSF核具有较小的尺寸(假设不超过10nm)，因此不能通过使用污染仪或红外断层照相术的现有评价方法来检测。因此，存在的OSF不能被确定，除非对样品进行氧化热处理。
I区是从晶体生长过程中的固-液界面向其中引入过量填隙原子的区域。其包括填隙原子聚集所产生的位错环。
从现有信息中已知的是，基板中缺陷区的发生取决于氮浓度和V/G晶体的生长条件，其中V是指拉晶速度[mm/min]，G是指在晶体生长轴方向从熔点到1350℃的平均温度梯度[℃/mm](参见非专利文献1和非专利文献2)。
在从没有掺杂氮的单晶硅锭切割基板的情况下，V/G增大至超过特定值时导致出现过量空位，并在基板中形成V区或OSF区。V/G减小至低于特定值时使得出现过量的填隙原子，并在基板中形成I区。氮同时对通过固-液界面而出现的空位和填隙原子的量有影响。因此，从掺杂氮的单晶硅锭切下的基板的缺陷区可以由图3(a)所示以氮浓度和V/G作为两个轴的二维缺陷区图表示。
如图3(a)中所示，从氮掺杂的硅提拉出的单晶具有一定展开的氮浓度和V/G值，在氮浓度-V/G图中形成四边形区(称作生长条件区)。这是因为如图3(b)中所示，氮掺杂的单晶硅锭200的氮浓度向低侧扩展，晶体外围部分的V/G比中心部分低。
使用氮掺杂的熔体将氮加到CZ-硅单晶中。已知的是熔体在固化时从熔体中将氮拉进晶体中的比值(偏析系数)极小。因此，熔体中氮的较大部分残留在熔体中，并且熔体中的氮浓度随晶体生长的进行而增加。因此，在晶体的较低部分中，氮浓度升高。尽管在晶体生长轴方向上从熔点到1350℃的平均温度梯度G[℃/mm]取决于晶体的冷却容量，但是晶体外围部分中的G值更大，因为晶体外围部分通常更容易冷却。因此，在晶体外围部分中的V/G值更低。
通过具有一种单晶硅锭的生长条件范围与使用氮浓度和V/G作为两个轴的二维缺陷区图的结合，可以描述氮掺杂硅单晶的这种性质的缺陷区。例如，在具有图3所示生长条件区的晶体中，V区一定会出现在晶体的中心侧，而OSF区则出现在晶体的外围部分。当氮浓度固定而V/G值增加时，空隙区(voidregion)在基板的整个表面扩展。当V/G值减小时，空隙区收缩到基板中心，而I区在基板的整个表面扩展。当V/G值固定并升高氮浓度时，OSF区从外围部分产生并在基板的整个表面扩展。
通过对使用包括上述缺陷区的氮掺杂基板(衬底)的外延晶片中产生的外延层缺陷、氮浓度和V/G之间的关系进行详细研究，发现外延沉积之后的缺陷区具有图4所示的外观。这里，图4(a)所示为氮浓度与V/G之间的关系图，(b)所示为在基板的面内部分中出现的、由生长条件区分开的N-SF和E-pit状态类型图。在图4中，生长条件区1的氮浓度为5×1013～1×1014个原子/cm3，V/G(相对值)为1.1～2.0，生长条件区2的氮浓度为1×1014～5×1014个原子/cm3，V/G(相对值)为1.1～2.0，生长条件区3的氮浓度为5×1014～2×1015个原子/cm3，V/G(相对值)为1.1～2.0，生长条件区4的氮浓度为1×1014～5×1014个原子/cm3，V/G(相对值)为1.3～2.0。
当提拉没有掺杂氮的晶体时，在基板中出现OS的位置的V/G值归一化为单位1，从而得到这里所示的V/G值。
N-SF和E-pit是外延层缺陷，出现在与外延沉积之前衬底中OSF区相对应的位置。
在生长条件区1中，没有出现外延缺陷。在生长条件区2中，仅在晶体下侧的外围侧出现了N-SF。在生长条件区3中，在晶体上侧至下侧的外围一侧出现了N-SF或E-pit。
为了制造易于在外延层102出现的诸如N-SF或E-pit的晶体缺陷不存在的这种氮掺杂基板，需要确保这种晶体生长从晶体外围部分就不包括基板的OSF区。作为实现不包括上述OSF区的氮掺杂基板的方法，可以想到的是如生长条件区4中所示的降低氮浓度的方法，或升高V/G最小值(即晶体边缘侧上的V/G)的方法。
然而，当氮浓度在生长条件区1中降低时，由于氧沉淀物密度下降，所以尽管仍可防止外延层缺陷，但吸除能力仍不可避免地变差。
在专利文献2和专利文献3中，公开了通过控制晶体生长条件来从基板消除OSF区和避免外延层缺陷的方法(相应于生长条件区4)。
由于防止外延层缺陷必须的最佳氮浓度和提拉条件的范围极窄，特别是V/G随提拉炉的结构和硅熔体条件有很大变化，所以稳定质量的获取会带来很大的困难。此外，这种方法不适用于大直径例如300mm的晶体。这是因为在大直径晶体中，晶体的冷却容量变差，因此V/G不能充分增加。
当在外延沉积之后积聚氧沉淀物密度时，必须增加氮浓度，但是当氮浓度超过某一上限时，防止外延层缺陷实际上变为不可能。因此，使用者对氧沉淀物密度规定的各种规格不能充分得到满足，因为氧沉淀物密度最终引起形成上限。
作为避免这种问题的方法，除专利文献4所示的氮之外还掺杂碳的方法是有效的。这是因为同时掺杂碳对因掺杂氮而在基板中形成的晶体缺陷(假设是构成N-SF和E-pit的原因)没有损害。上述通过除了氮之外还掺杂碳来避免外延层缺陷的方法(通过将不小于1×1016个原子/cm3比值的碳加到生长条件区2或3中)能够防止外延层缺陷，而不需借助于控制晶体生长条件来增大V/G值下限的措施，因此能够稳定地提供这种大直径的晶体，同时避免形成外延层缺陷。
近年来，将外延晶片的直径从200mm增大到300mm的趋势已对氧沉淀性能产生了新的要求。
(1)在基板的径向部分中均匀控制热处理之后的氧沉淀物密度的要求。这种要求的原因在于，当基板的径向部分具有氧沉淀物密度降低的部分时，基板那一部分的吸除能力下降并使制造产率下降。已经发现在使用氮掺杂晶体的外延晶片的情况下，氧沉淀物的径向分布紧密对应于基板的缺陷区。这一事实意味着在晶体径向部分控制缺陷区变难，并且氧沉淀物密度的径向分布也变得不均匀，因为当晶体直径变大到300mm时，在晶体生长过程中晶体外侧和内侧的冷却速度不同。
(2)进一步增大氧沉淀物密度的要求。这种要求的原因在于，使用测量直径300mm的大直径外延晶片制造的高度集成的MOS器件常常会降低器件工艺的热处理温度(与使用测量直径不高于200mm的外延晶片制造的高度集成的MOS器件相比，最高温度不高于1100℃)。这一事实意味着在器件工艺过程中加入的重金属会导致在基板的径向部分中不能由氧沉淀物进行充分扩散和吸收的难题。为在上述低温和短期的热处理之后保证充分的吸除能力，氧沉淀物密度必须更大。经过详细研究而经验地确定，当在晶片径向测量外延晶片中的氧沉淀物密度时，由于不充分的吸除，在基板的径向部分中产生的工艺产率的下降将随着由下式表达的氧沉物淀密度径向分布的变化超过0.5而更显著。具体而言，根据下式得到径向分布的变化：
氧沉淀物密度的径向分布变化＝(氧沉淀物的最大密度-氧沉淀物的最小密度)/氧沉淀物的最大密度
当对使用氮掺杂的基板或氮和碳掺杂的基板作为衬底的外延晶片在热处理之后的氧沉淀物径向分布进行详细研究时，发现在晶片中存在与其环境相比氧沉淀物密度下降的部分。在图4中所示的生长条件区2或3的情况下，由于除了形成N-SF或E-pit之外，与其环境相比存在氧沉淀物密度下降的部分，因此氧沉淀物密度的径向分布变化最终大于0.5。
如专利文献4所述使用同时掺杂氮加碳的方法有效地限制了外延层缺陷。然而，同时掺杂碳对氧沉淀物的径向分布分散不起作用。具体而言，当在图4中所示的生长条件区2或3中在晶体中掺杂碳的比例不小于1×1016个原子/cm3时，尽管成功地防止了外延层缺陷，但由于存在与其环境相比氧沉淀物密度下降的部分，所以氧沉淀物密度的径向分布变化不可避免会大于0.5。
能够实现氧沉淀物密度径向均匀的制造外延晶片的方法已经是公知的(例如，参见专利文献6)。这些方法的技术要点在于消除晶体外侧的OSF区，或使其向晶体内部收缩。消除晶体外侧的OSF区的努力相应于图4所示的生长条件区1，并且不能充分得到上述氧沉淀物密度。使OSF区向晶体内部收缩的努力相应于使用图4中所示的I区。I区存在的问题是氧沉淀物密度下降，而在I区中存在的位错环转移到外延层，并最终形成外延层缺陷。
由于上述现状，难于通过现有技术制造这种表现出高的氧沉淀物密度、允许密度在基板的径向部分均匀分布、没有形成外延层缺陷的外延晶片。
[专利文献1]JP-AH10-50715
[专利文献2]JP-A2001-106594
[专利文献3]JP-A2002-154891
[专利文献4]JP-A2002-201091
[专利文献5]JP-A2000-331933
[专利文献6]JP-A2003-218120
[非专利文献1]V.V.Voronkov，K.Crystal Growth，59(1982)625
[非专利文献2]M.Iida，W.Kusai，M.Tamatsuka，E.Iino，M.Kimura，和S.Muraoka，Defect in Silicon，T.Abe，W.M.Bullisetal著(ECS.，PenningtonN.J.，1999)499
发明内容
已经描述了氧沉淀物的径向分布与通过氮浓度和晶体生长条件V/G所确定的基板中的缺陷区紧密相关。因此，为了使氧沉淀物均匀径向分布，在掺杂氮和碳的晶体生长过程中必须优化控制晶体生长条件，如V/G。
本发明的目的是提供一种制造在外延沉积之后充分出现氧沉淀且不存在由氮引起的外延层缺陷的外延晶片的方法，以及提供一种通过该制造方法制造的外延晶片。
上述目的可通过以下部分得以实现：
(1)一种具有通过外延生长、在硅单晶衬底上形成的单晶层的外延晶片，所述外延晶片的特征在于，在1000℃下热处理16小时而得到的所述外延晶片产生最小密度不小于1×109个/cm3的氧沉淀物，该氧沉淀物密度的径向分布变化不大于0.5，并且在所述外延晶片的整个表面上形成的外延层缺陷不多于0.05个N-SF/cm2和不多于0.05个E-pit/cm2。
(2)一种制造以上项(1)中所述的外延晶片的方法，其特征在于，使通过切克劳斯基方法制造过程中的硅单晶在下述条件下生长：所述条件的V/G值[mm2/℃min]的上限为1.4exp(6.2×10-16×氮浓度[原子/cm3])×(V/G)crit，下限为exp(-7.1×10-16×氮浓度[原子/cm3])×(V/G)crit(其中V指拉晶速度[mm/min]，G是指在晶体生长轴方向从熔点到1350℃的平均温度梯度[℃/mm]，(V/G)crit是指与一个区域边界邻近的未掺杂氮的硅单晶部分的V/G值，而所述一个区域是指在晶体生长过程中从固-液界面向其中引入过量填隙原子的区域)，并且冷却速度为在1100～1000℃间不低于4℃/分钟；对生长的硅单晶同时掺杂氮和碳，直到氮浓度为5×1014～5×1015个原子/cm3，碳浓度为1×1016～1×1018个原子/cm3，使用从添加得到的硅单晶切下的基板作为衬底，和通过外延方法在所述衬底的表面上沉积硅单晶层。
(3)上述I区的特征在于它是位错凹坑密度不小于10个/cm2的区域。
这里，为使热处理之后产生的氧沉淀物密度具有径向均匀性并保持氧沉淀物密度的径向分布变化低于0.5，氮浓度和V/G范围设置在上限[mm2/℃min]为1.4exp(6.2×10-16×氮浓度[原子/cm3])×(V/G)crit，下限[mm2/℃min]为exp(-7.1×10-16×氮浓度[原子/cm3])×(V/G)crit之间(其中(V/G)crit指与V区和I区边界邻近的未掺杂氮的硅单晶部分的V/G值)。如果V/G值最终超过上述上限，基板内部将出现其中测量尺寸50～150nm、空隙密度为104～2×105/cm3的区域，并因此使氧沉淀物密度的径向分散程度不可避免地超过0.5。如果V/G值低于上述下限，基板内部将出现I区，因此氧沉淀物密度的径向分散程度不可避免会超过0.5。
将碳加氮浓度设置在不小于1×1016个原子/cm3的水平且作为晶体生长的条件，1100～1000℃下的冷却速度设置在不低于4℃/分钟的水平，以设定氮浓度和V/G的范围，使得当提拉不含碳的氮掺杂的晶体时，基板的整个表面成为OSF区，并且在其顶部将N-SF限制在低于0.05个/cm2和将E-pit限制在低于0.05个/cm2。如果作为晶体生长条件的碳浓度低于1×1016个原子/cm3或1100～1000℃下的冷却速度低于4℃/min，那么N-SF将超过0.05个/cm2或E-pit将超过0.05个/cm2。如果碳浓度高于1×1018个原子/cm3，那么单晶将难于生长，因为所述加入有形成多晶的趋势。因此，碳浓度最好不高于1×1018个原子/cm3。
为使热处理之后形成的氧沉淀物密度在硅半导体基板的径向部分均匀，并因此将氧沉淀物密度的径向分布变化限制到低于0.5，必须确保没有其中尺寸不小于50nm和不大于150nm的空隙密度为104～2×105/cm3的区域。如果在硅半导体基板中存在测量尺寸为50～150nm的空隙、而空隙密度为104～2×105/cm3的区域，那么在相关区域中氧沉淀物的密度将比其环境低，因此氧沉淀物密度的径向分布变化将不可避免地超过0.5。
为保证氧沉淀物密度达到足以用于吸除、高于1×109个/cm3的量级，需要保持氮浓度高于5×1014个原子/cm3。
如果氮浓度低于5×1014个原子/cm3，那么外延晶片的氧沉淀物密度将低于1×109个/cm3，因此不能得到对于重金属而言有足够大的吸除能力。如果氮浓度高于5×1015个原子/cm3，氧沉淀物的密度将过度增加，并因此使器件工艺容易引起滑移位错。因此，氮的密度最好不高于5×1015个原子/cm3。
本发明的制造方法能够稳定地提供高质量的硅半导体基板，不会明显增加成本，因为可以利用未改变形式的常规装置使用CZ法制造硅单晶，并且不需要经受复杂的制造工艺。
本发明能够提供既不形成外延层缺陷也不有表现出不均匀氧沉淀、但是器件性能却优异的外延晶片。这种外延晶片是制造需要高集成度并表现出高可靠性的MOS器件的最佳基板。
附图说明
图1所示为解释晶体缺陷中的N-SF的说明图；(a)所示为内部结构的示意性透视图，(b)所示为从上方观察到的N-SF部分的平面图，(c)是N-SF部分的断面图。
图2所示为解释晶体缺陷中的E-pit的说明图；(a)是示意性透视图，(b)是从上方观察到的E-pit部分的平面图，(c)是E-pit部分的断面图。
图3所示为通过CZ法提拉的硅单晶中缺陷区和氮浓度之间关系的说明图；(a)是显示在外延沉积之前基板中存在的缺陷区和氮浓度之间关系的图，(b)是显示在提拉过程中硅单晶中的缺陷区和氮浓度分布的示意图。
图4：(a)所示为氮浓度与V/G之间的关系图，(b)所示为分成生长条件区、显示出现N-SF和E-pit条件的类型部分。
图5：(a)是显示氮浓度与V/G之间关系的图，(b)所示为在基板的径向部分中的缺陷分布及外延层缺陷的是否存在，不管氧沉淀物的密度是否不小于109/cm3，并且不管氧沉淀物密度的面内分散是否不超过0.5。
图6所示为解释空隙径向分布和氧沉淀物径向分布的说明图；(a)是显示氮浓度与V/G之间关系的图，(b)所示为在区域A、B和C中在基板半径方向尺寸为50～150nm的空隙密度的测量结果。
图7所示为用于解释在低V/G条件下制造的同时加入氮和碳的晶体缺陷区、外延层缺陷和氧沉淀物的径向分布之间关系的图；(a)是显示氮浓度与V/G之间关系的图，(b)所示为在基板的径向部分中的缺陷分布及外延层缺陷的是否存在，不管氧沉淀物密度是否不小于109/cm3，并且不管氧沉淀物密度的径向分散是否不超过0.5。
图8所示为解释制造具有均匀氧沉淀物的外延晶片的条件的说明图；(a)是显示氮浓度与V/G之间关系的图，(b)所示为在基板的径向部分中的缺陷分布及外延层缺陷的是否存在，不管氧沉淀物密度是否不小于109/cm3，并且不管氧沉淀物密度的径向分散是否不超过0.5。
附图标记说明
100   外延晶片
100a  表面
101   衬底
102   外延层
103   相边界
105   缺陷
107   位错
200   单晶硅锭
201   硅熔体
具体实施方式
下面说明实施本发明的最佳方式。
首先，制造晶体的方法为在防止外延层缺陷和保持氧沉淀物的径向均匀性之间进行调解。
使用氮掺杂衬底的外延晶片中氧沉淀物密度取决于氮浓度，其方式是氧沉淀物密度随氮浓度的增大而增大。这是因为掺杂氮使得即使是在高温下也在衬底中形成稳定的氧沉淀核，并且这种核在外延生长中不会消失。在衬底中存在具有氧沉淀核的外延晶片使得在随后器件工艺中进行热处理时形成了氧沉淀物。即使在高温下也稳定的氧沉淀核的数量取决于氮浓度。因此，氧沉淀物的密度随氮浓度的增大而增大。由于当氮浓度增大到超过5×1014个原子/cm3时，氧沉淀物密度能够超过1×109个/cm3，因此即使在最高温度不高于1100℃的低温器件工艺中进行热处理时，对诸如Fe，Ni和Cu的重金属也可表现出吸除能力。
使用氮掺杂的基板作为衬底，在对外延晶片中的氧沉淀物的径向分布进行研究的结果是，发现氧沉淀物密度比其环境更小的区域在晶片的径向部分中以环形状态存在。在氧沉淀物密度的分布轮廓中，该区域凹陷成山谷状。氧沉淀物密度以此方式下降的区域在下文称作″沉淀物山谷区″。
通过详细研究外延晶片的沉淀物山谷区和衬底的缺陷区之间的关系已经证实，如图5中所示，这种沉淀物山谷区与基板的缺陷区有紧密关系。具体而言，外延晶片的沉淀物山谷区出现在与衬底的V区边界相应的部分，并且略向V区和OSF区延伸。图5(a)是显示氮浓度与V/G之间关系的图，图中的生长条件区1～4是与图4中相同的区。图5(b)所示为在基板的径向部分中的缺陷分布及外延层缺陷的是否存在(○指没有缺陷，×指存在缺陷(同样适用于下图))，不管氧沉淀物密度是否超过109/cm3(○指密度低于109/cm3，×指密度超过109/cm3(同样适用于下图))，并且不管氧沉淀物密度的径向分散是否不超过0.5(○指分散低于0.5，×指分散超过0.5(同样适用于下图))。
图6所示为解释空隙径向分布和氧沉淀物径向分布的图；(a)是表明氮浓度与V/G之间关系的图，(b)是显示分别在(a)所示的区A、B和C中发现的在基板半径方向中尺寸为50～150nm的空隙的密度测量结果图。
在所述图(a)中，A区氮浓度为5×1013个原子/cm3，V/G(相对值)为1.1～2.0，B区氮浓度为5×1014个原子/cm3，V/G(相对值)为1.1～2.0，C区氮浓度为5×1015个原子/cm3，V/G(相对值)为1.1～2.0。
如图所示，发现沉淀山谷区是其中测量尺寸为50～150nm的空隙其存在密度为104～2×105/cm3的衬底中的区域。这里，空隙尺寸表示为具有与相关空隙相同平均体积的球体的直径。沉淀物山谷区的内侧是其中空隙尺寸最大值超过150nm或测量尺寸为50～150nm、空隙密度超过2×105/cm3的区域。沉淀物山谷区的外侧是其中空隙尺寸不超过50nm或空隙密度低于104/cm3的区域。在沉淀物山谷区的内侧和外侧中，氧沉淀物的密度比沉淀物山谷区中的都大。
造成其中测量尺寸50～150nm的空隙的存在密度为104～2×105/cm3的区域中氧沉淀物密度比其环境要中小的现象的原因还不能明确地确定。据认为当在晶体生长过程中在接近1100℃的温度区原子空孔(atom hole)聚集时会形成空隙，并且因聚集成空隙的原子空孔在晶体生长过程中的低温区形成氧沉淀核。据推断，其中尺寸为50～150nm的空隙以密度为104～2×105/cm3的区域存在是由假设在最小密度中具有剩余空孔状态的一些其他机理引起的。
基板的径向部分中的沉淀物山谷区随氮浓度和V/G而变化，并且可以通过空隙的密度和尺寸随氮浓度和V/G的变化来解释。
掺杂碳仅对衬底中V区和I区的分布有较小影响，并且使用氮浓度和V/G作为两个轴的二维缺陷区图与仅掺杂氮的情况接近相同。因此，在使用同时掺杂氮加碳的基板的外延晶片中，尽管不存在N-SF和E-pit，但是如图5所示的相同沉淀物山谷区仍存在。
针对制造具有较小氧沉淀物密度的径向分散、同时防止外延层缺陷的外延晶片，已经对硅单晶的生长条件区进行了研究。
图7所示为解释在低V/G条件下制造的用氮和碳同时掺杂的晶体缺陷区、外延层缺陷和面内氧沉淀分布之间关系的说明图；(a)所示为氮浓度与V/G之间的关系图，(b)图所示为在基板的径向部分中的缺陷分布及外延层缺陷的是否存在，不管氧沉淀物密度是否不低于109/cm3，并且不管氧沉淀物密度的径向分散是否不超过0.5。
首先，研究了其中氮浓度相对较高和V/G相对较低的范围。在如说明书中生长条件的所示生长条件区5中，氮浓度是1×1015～5×1015个原子/cm3，V/G(相对值)为0.7～1.2。
在生长条件区5中生长的氮掺杂的基板是具有由OSF区形成的整个表面、没有上述沉淀物山谷区的衬底。由于也没有具有较小氧沉淀物密度的I区，因此氧沉淀物在基板的径向部分中均匀分布。此外，因为氮浓度不小于5×1014个原子/cm3，这样使得氧沉淀物的密度为1×109个/cm3。
通过对使用这种质量的衬底的外延晶片中的氧沉淀行为进行研究，发现氧沉淀物密度的径向分布变化可以被抑制到低于0.5，因为在基板的径向部分中通过热处理均匀地形成了氧沉淀物。
然而，很明显的是，使用在图7的生长条件区5中生长的同时用氮和碳掺杂的基板作为衬底的外延晶片不可避免地形成外延层缺陷，即使当碳掺杂量不小于1×1016个原子/cm3时也如此。
导致使加入的碳失去防止外延层缺陷的作用可以通过假设氮浓度升高和V/G降低来解释。然而，在生长条件区5的情况下，沉淀物山谷区和I区之外所需的氮浓度-V/G的上限极窄，通过略微降低氮浓度或略微增大V/G来抑制外延层缺陷出现机会很小。
为了在图7的生长条件区5中所示的氮浓度和V/G条件下找到尽管碳掺杂量不小于1×1016个原子/cm3时也可防止外延层缺陷出现的制造条件，对氮浓度、碳浓度和V/G之外的晶体生长参数进行了研究。
结果发现，在晶体生长过程中1100～1000℃间的晶体冷却速度对外延层缺陷的出现有巨大影响。
图8所示为解释制造具有均匀氧沉淀物的外延晶片的条件的说明图；(a)所述为氮浓度与V/G之间的关系图，(b)所示为在基板的径向部分中的缺陷分布及外延层缺陷的是否存在，不管氧沉淀物的密度是否是109/cm3，并且不管氧沉淀物密度的径向分散是否不超过0.5。图8中的术语″NF区″是指在V区边界和OSF区边界之间新发现的缺陷区。该区直到晶体生长过程中1100～1000℃间的晶体冷却速度超过4℃/分钟时才被发现，并且导致OSF或空隙的不存在。
本说明书的生长条件是使得氮浓度和V/G落入属于生长条件区5(与图7的生长条件区5相同)和晶体生长过程中1100～1000℃之间的晶体冷却速度超过4℃/分钟的范围的条件。在这些生长条件下，使用碳浓度不小于1×1016个原子/cm3的氮加碳掺杂的基板作为衬底的外延晶片，其氧沉淀物密度的径向分布变化保持在低于0.5，并且诸如N-SF和E-pit的外延层缺陷的浓度被抑制在低于0.05个/cm2。顺便提及的是，晶体冷却速度根据晶体生长轴方向的平均温度梯度[℃/mm]和晶体拉晶速度V[mm/min]计算为V×G。
已经发现，如果晶体冷却速度低于4℃/分钟，那么即使碳浓度超过1×1016个原子/cm3，也会出现浓度超过0.05个/cm2的N-SF或E-pit。
引起N-SF或E-pit的缺陷被认为是基板OSF区中存在的晶体缺陷。现阶段，据推断引起N-SF出现的缺陷是微空隙，而引起E-pit的来源是氧沉淀物造成的位错环。据推断，在晶体生长过程中1100～1000℃的温度区形成引起所出现的这些缺陷。据猜测，当晶体生长过程中1100～1000℃的温度区突然冷却时，加上碳作用的冷却能够防止N-SF或E-pit出现，因为N-SF或E-pit原生缺陷的形成被抑制。
同时，发现晶体生长过程中1100～1000℃的晶体冷却速度超过4℃/分钟时对氧沉淀物的径向分布有影响。具体而言，通过比较图7和图8可以看出，当1100～1000℃之间的晶体冷却速度固定在4℃时，OSF区的边界位置没有变化，V区的边界移向低氮和高V/G侧。因此，沉淀物山谷区也移向低氮和高V/G侧。因此，很显然使氧沉淀物径向分布所需要的氮浓度和V/G扩展到低浓度和高V/G侧。即，通过既使用不仅在生长条件区5中生长且在整个表面具有OSF区的衬底，又使用在生长条件区6和7中生长且含有除OSF区的NF区的衬底，可以制造氧沉淀物密度的径向分散低于0.5，且诸如N-SF和E-pit的外延层缺陷浓度均低于0.05个/cm2的外延晶片。
基于氮的浓度范围可向低氮侧扩展而使氮浓度范围加宽的事实，可以更宽地控制氧沉淀物的密度，以与器件使用者的要求一致。由于V/G扩展到了高V/G侧，使得拉晶速度V可以进一步升高，所以可以提高硅单晶的生产率。
如图8中所示，氧沉淀物密度径向分散水平低于0.5的V/G范围是沉淀物山谷区的下侧边界和I区的边界。通过综合各测试结果，上述V/G范围表达为氮浓度的函数。即，V/G[mm2/℃min]的上限值是1.4exp(6.2×10-16×氮浓度[原子/cm3])×(V/G)crit，V/G[mm2/℃min]的下限值是exp(-7.1×10-16×氮浓度[原子/cm3])×(V/G)crit(术语(V/G)crit是指与未掺杂氮的硅单晶中V区和I区之间边界相应部分的V/G值)。
在图8的生长条件区6和7中，氧沉淀物的径向分布是均匀的，因为它们不包括沉淀物山谷区，尽管部分晶体偏离OSF区。可以确定地推断出，氧沉淀物的径向分布与OSF区的分布没有关系。顺便提及的是，生长条件区6的氮浓度为5×1014～2×1015个原子/cm3，V/G(相对值)为1.1～1.8，生长条件区7的氮浓度为1×1015～5×1015个原子/cm3，V/G(相对值)为1.1～1.8。
根据现有知识，专利文献5(JP-A2000-331933)和专利文献6(JP-A2003-218120)都讨论了仅与OSF区相关的缺陷区和氧沉淀物密度分布的关系。因此，他们的建议是为控制氧沉淀物的径向分布，必须控制OSF区。然而，从本发明的测试结果发现了新知识，为控制氧沉淀的径向分布，真正重要的不是控制OSF区，而是控制伴随V区分布的沉淀物山谷区。
如图8所示，在CZ法的晶体生长过程中，1100～1000℃温度区的晶体冷却速度引起沉淀物山谷区迁移。这种迁移的原因可以猜测如下：在晶体生长过程中通过固-液界面的过饱和的原子空孔凝结，并在接近1100℃时转化成空隙。
当1100～1000℃间的晶体冷却速度高时，空隙尺寸较小，因为允许的原子空孔凝结时间不充分。因此，其中空隙尺寸为50～150nm、存在的密度为104～2×105/cm3的区域发生迁移，如氮浓度V/G图中所示。
据猜测，在图8中所示的V区和OSF区之间存在尺寸不超过50nm的空隙。
下面将描述制造硅单晶和制造外延晶片的具体实施例。
作为一种制造硅单晶的方法，十分流行的是CZ法，其包括从坩锅中的熔体提拉晶体，同时使提拉的晶体生长。在这种制造硅单晶的方法中，首先在由石英制成的坩锅中放置多晶硅作为原料，用包围它们的加热器使原料熔化(加热器和内部元件如绝热件统称为″热区″)。然后，从坩锅中的熔体上方使种晶降低，并与熔体表面接触。当在保持种晶旋转并控制拉晶速度V的同时向上提拉种晶时，就制造得到规定直径的单晶。随着晶体的连续生长和硅熔体的连续下降，诸如硅熔体的导热和流动性的晶体生长条件连续改变。实际晶体制造工艺采用各种办法来尽可能地固定环境条件及稳定晶体生长。通常，为了在提拉晶体过程中固定硅熔体表面相对于加热器的位置，例如，坩锅的位置随已提拉的晶体重量成比例地上升。在晶体生长过程中晶体侧的导热条件变化与熔体侧相比极小。这种变化基本上取决于炉结构和炉中的热区结构，并随晶体长度缓慢变化。
晶体生长相边界的温度梯度G通常在晶体的径向部分是不均匀的。晶体生长相边界中的晶体侧温度梯度在晶体外围部分比晶体中心部分的更大。这是因为晶体侧面因晶体侧面的辐射冷却而更冷。为此，即使在相同的拉晶速度V下，晶体外围部分中的V/G也降低，形成出现外延层缺陷来源的OSF区易于在晶体外围部分中出现。顺便提及的是，通过重复诸如将热电偶插进晶体中而在实际上进行的晶体生长实验，已经严格地确定了在晶体生长的相边界上沿提拉晶体方向的晶体侧温度梯度G。
通过分别控制固-液界面中的G值和1100～1000℃温度区中的G值，就可以控制晶体生长相边界的V/G和晶体生长过程中1100～1000℃间的晶体冷却速度。为分别控制这两个G值，必须改变提拉炉的结构。
必须降低拉晶速度以降低VG值。拉晶速度的降低不可避免地降低晶体生长过程中1100～1000℃间的晶体冷却速度。为降低晶体生长相边界的V/G值并提高晶体生长过程中1100～1000℃间的晶体冷却速度，例如，需要诸如增强被布置用来包围晶体的隔热板的冷却能力的特别措施。
为制造氮掺杂的CZ-硅单晶，例如可以使用在溶解过程中将氮气引入原料中的方法，以及在溶解过程中使其上具有通过CVD技术沉积的碳化物硅基板包括在原料中的方法。为制造碳掺杂的CZ-Si晶体，例如可以使用在溶解过程中使碳粉末包括在原料中的方法。偏析系数k，即固化后拉进晶体中的杂质与熔体中的浓度之比，在氮的情况下是7×10-4，在碳的情况下是0.06(W.Zulehner和D.Huber，Crystal Growth，Properties and Applications，第28页，Springer-Verlag，New York，1982)。
从熔体拉进晶体中的氮浓度由使用固化比例的下式表达，此时晶体的g＝(结晶硅的重量)/(熔体的初始重量)。
(晶体中的氮浓度)＝k×(初始熔体中的氮浓度)×(1-g)k-1
由于这种关系实际上保持不变，与诸如提拉炉结构和拉晶速度等条件无关，因此晶体中的氮浓度可以几乎唯一地由初始熔体中的氮浓度控制。即使当同时掺杂氮和碳时，氮和碳的偏析系数k也不会相互影响。因此，通过利用上述系数可以控制氮浓度和碳浓度。
顺便提及的是，在通过CZ法制造硅单晶中，坩锅使用石英作为原料。由于这种石英坩锅逐渐熔化进硅熔体中，因此硅熔体中存在氧。从石英坩锅溶解的氧因硅熔体的流动和扩散而移动，并且大部分作为SiO气体从熔体的表面蒸发。部分氧被拉进晶体中。当晶体冷却时，在高温下被拉进的过饱和的氧发生聚集，并在晶体冷却时形成微氧簇。这些氧簇起沉淀核作用，当对从单晶硅晶片制造的器件进行热处理时其沉淀为SiOx，最后形成为氧沉淀物。
完成的硅单晶(锭)被制造成用于外延晶片中的衬底。通常，使用如下方法制造基板，该方法包括使用线状锯或内刃切片机切下硅单晶，对得到的每一切片进行切边、蚀刻和镜面抛光步骤。当为促进氧沉淀或消除缺陷而加入热处理的额外步骤时，通常是在上述方法之后进行该热处理步骤。然而，在本发明的具有掺杂氮和碳的衬底的情况下，可以使用与普通硅基板相同的方法制造衬底，不需使用这种额外步骤。
将外延层沉积在上述完成的衬底表面上。使用用于气相生长的装置进行外延生长(外延沉积)过程。通常，在气相生长之前，在氢气气氛中将衬底加热到预定的温度范围(通常900～1200℃)，随后用含有氯化氢的气体蚀刻几分钟，除去表面污染物并活化基板表面，然后使用硅烷系的气体在其表面上生长外延薄膜。
尽管对外延薄膜的厚度没有特别规定，但从薄膜厚度可控制性角度考虑，通常优选所述厚度为超过0.5μm。如果外延薄膜厚度不足0.5μm，那么将难以实现均匀的径向薄膜厚度。从产量的角度考虑，外延薄膜厚度优选不超过20μm。如果外延薄膜厚度超过20μm，那么这种过大的厚度将会使外延沉积过程必须不小于30分钟，从而使产率减小，这是不实际的。在现有一件一件地进行处理的市售装置中，使用灯进行加热，从而尽可能地缩短了处理时间，并将升温或降温所需的时间限制到几分钟。在没有加入氮的普通基板中，由于在晶体生长过程中形成的氧沉淀核在该外延沉积过程的快速升温中减少到不存在，因此外延沉积后的外延晶片即使在器件要求的热处理过程中也不能引起氧沉淀。
用作衬底的氮掺杂基板中形成的氧沉淀核已通过氮的作用而被热稳定化，因此其在外延沉积过程的快速升温中不会消失。在外延沉积的该过程中可以任选地进行目的是促进氧沉淀或消除缺陷的热处理的额外步骤。在这种情况下，在使用含有氯化氢的气体进行蚀刻之前或之后，在预定温度下进行预定长时间的热处理，随后，使用硅烷系的气体启动在衬底表面上生长外延薄膜的步骤。然而，加入这种额外的步骤延长了外延沉积总步骤的时间，降低了生产率，因此增加了制造成本。针对这一点，本发明添加氮和碳的基板没有使用此步骤，其仅要求使用与普通基板相同的外延沉积条件。
[实施例]
下面说明本发明的实施例。
在实施例中，将用于制造硅单晶的装置用于通过普通CZ法制造硅单晶，该装置包括常用来提供拉晶速度的第一提拉炉，和通过特殊方法冷却隔热板的第二提拉炉，第二提拉炉用于增大1100～1000℃间的冷却速度。在实施本发明时，这些提拉不需特别限制到所述实施例，仅要求其能够满足本发明的生长条件即可。
使用这种装置生长的硅单晶是p型(掺硼的)导电的，测得其直径为8英寸(200mm)。
通过将与氮化物薄膜粘合的基板投进硅熔体中来添加氮。通过将碳粉末投进硅熔体中来添加碳。
顺便提及的是，V/G相对值定义如下。在与提拉相关加入氮的单晶硅锭(下面称作″氮掺杂的晶体″)的提拉炉具有相同结构的提拉炉中，以变化的拉晶速度V提拉没有掺杂氮和碳的单晶硅锭，并通过下面具体说明的方法测试位错凹坑的面内分布，以确定I区的边界位置。当拉晶速度降低时，例如，晶片边缘侧变成I区，并产生位错凹坑。在这种情况下，测试相关晶片的位错凹坑的面内分布，位错凹坑密度低于10个/cm2的位置被指定为I区的边界。在相同结构的提拉炉中提拉的氮掺杂晶体的V/G相对值被确定为(V/G)/(V/G)crit，在该位置的(V/G)值被定义作(V/G)crit，具体而言，当V/G相对值为1时，V/G等于(V/G)crit。
在第一提拉炉和第二提拉炉中提拉没有掺杂氮的晶体样品以得到V/G相对值，并制备氮浓度-V/G图。
关于晶体生长过程中1100～1000℃之间的冷却速度，计算V×G2值，其中G2是指在晶体生长轴方向中1100～1000℃范围内的温度梯度的最小值[℃/mm]，并作为代表值。
通过从单晶的同一部分切下多个基板(硅晶片)，镜面抛光基板所得到的衬底，并通过外延法在所述衬底上分别沉积硅单晶层(外延层)，得到外延晶片。
外延层的电阻率为8～12Ωcm，测得的薄膜厚度为5μm。通过四点探针法测量电阻率。
氮浓度测定如下：从外延层沉积后的外延晶片提取样品，通过剥离表面外延层对样品进行20μm抛光，并用二次离子质谱仪(SIMS)检测样品。
通过红外吸收法(FTIR)检测从外延层沉积得到的外延晶片来测量碳浓度，并使用Japanese Electronic Industry Development Association的浓度换算系数进行计算。使用SIMS测定难于使用FTIR测定的低电阻率基板的碳浓度。
衬底的V区由于在晶体生长过程中从固-液界面引入的过量原子空位的原因而产生空隙。因此，衬底的V区可以由这些空隙的密度具体定义。
通过使用LSTD扫描仪(Mitsui Mining And Smelting Company，Limited制造，以产品代号MO-6出售)测定基板中的空隙径向分布来检测衬底中的空隙，该扫描仪是评价缺陷用的市售装置。MO-6以Brewster角发出可见激光，并用置于垂直方向上的照相机检测p偏振的散射图像以作为缺陷图像。由于激光仅从表面透过5μm深度的基板，所以该装置仅能评价表面5μm深度内的基板中所存在的缺陷。在检测之前，调整检测的灵敏度，使得测量可以覆盖换算为球体时测量尺寸不小于50nm的空隙。空隙的体积密度可以从测量所覆盖的空隙面积密度和5μm的测量深度来计算。其中空隙体积密度不小于1×105/cm3的区域定义为V区。
同时，由于通过晶体生长过程中固-液界面引入的过量填隙原子的原因，所以假定衬底的I区是位错凹坑。因此，I区可以由这些位错凹坑的密度定义。
通过下述方法研究衬底以测定其中出现的位错凹坑。首先，用光蚀刻液体将衬底蚀刻出5μm的深度。对测量尺寸不小于1μm、在蚀刻表面上出现的菱形或流线形位错凹坑用光学显微镜进行观察计数。在基板半径方向上以10mm间距测量位错凹坑所得到的视野面积，以计算位错凹坑的面积密度。其中位错凹坑密度不小于10个/cm2的区域定义为I区。
通过下述方法评价OSF中的衬底。首先，在1100℃下用含蒸汽氧对衬底进行氧化处理1小时。随后，用氢氟酸剥离氧化物薄膜，然后用光蚀刻液体蚀刻到深度等于外延层的厚度。用光学显微镜观察在蚀刻表面上形成的椭圆形、月牙形或棒形OSF凹坑。OSF的面积密度[个/cm2]测定如下：用光学显微镜在视野直径2.5mm下在基板的直径方向上扫描衬底，计数OSF凹坑，并用OSF凹坑数除以观察面积。其中OSF的面积密度不小于100个/cm2的区域定义为OSF区。
关于评价氮和碳同时掺杂的衬底的缺陷区，评价仅含有氮并在相同晶体生长条件下在相同氮浓度范围内提拉的晶体的衬底，这样得到的缺陷区被直接被采纳为氮和碳同时掺杂的衬底的缺陷区。
通过下述方法评价外延沉积之后外延晶片的N-SF。首先，使用表面污染仪(Tencor Corp.制造并以产品代号″SP1″出售)按照杂质颗粒尺寸不小于0.11μm的等级模式测试外延晶片的杂质颗粒数量和分布。然后，对外延晶片进行SC1清洗以除去杂质颗粒，并再次用表面污染仪测试杂质颗粒。清洗后剩余的杂质颗粒被定义作N-SF，计数基板面内部分中的这些杂质颗粒。通过用由此找到的N-SF的数量除以测量面积来计算面积密度。
通过下述方法评价外延沉积之后外延晶片的E-pit。用光蚀刻液体将外延晶片蚀刻到深度等于外延层的厚度，通过用光学显微镜观察计数尺寸不小于1μm、在蚀刻的表面上形成的菱形或流线形凹坑来进行评价。为计算密度，在基板直径方向上铺开1cm正方形的没有间隙的观察区，计数存在的椭圆形凹坑，计算每个正方形区中的面积密度，得到径向部分中椭圆形凹坑面积密度的最大值。
通过下述方法评价外延沉积后门极氧化物的完整性。
在外延晶片上形成电极表面积为20mm2的多个多晶硅MOS电容器。门极氧化物薄膜的厚度为25nm。在MOS电容器上施加电场。得到其中当控制电流是1×10-6A/cm2时施加到门极氧化物薄膜上的平均电场超过11MV/cm2的MOS电容器数量，该数量比值定义为氧化物薄膜耐压性能的合格率。
通过下述方法评价外延沉积之后外延晶片的氧沉淀性能。首先，在1000℃下对外延沉积后的基板进行单一阶段的热处理16小时，然后劈开，并用MitsuiMining And Smelting Company，Limited生产并以产品代号″MO-4″出售的BMD分析仪测试，以测定内部部件中的氧沉淀物密度。测量点的径向位置与基板中心相距10mm，距边缘的距离限制为10mm。这样得到氧沉淀物密度的最小值，并由下式计算氧沉淀物密度的径向分散程度。
氧沉淀物密度的径向分布变化＝[氧沉淀物密度的最大值-氧沉淀物密度的最小值]/氧沉淀物密度的最大值
表1和表2中示出了包括比较例中得到的那些的分析结果。
表1
基板中的氮浓度(原子/cm3) 基板中的碳浓度(原子/cm3) 提拉炉 衬底的电阻率(Ωcm) 拉晶速度V(mm/min) V/G相对值的范围上限下限   (V/G)1   (V/G)2 冷却速度(℃/min)
  1   5.0E+14   1.0E+16   2   8   0.9   0.7-1.2   0.70   1.89   4.0
  2   1.0E+15   1.0E+16   2   11   0.9   0.7-1.2   0.49   2.55   4.0
  3   5.0E+15   1.0E+16   2   12   0.9   0.7-1.2   0.03   28.12   4.0
  4   5.0E+14   1.0E+16   2   10   1.4   1.1-1.8   0.70   1.89   6.0
  5   1.0E+15   1.0E+16   2   11   1.4   1.1-1.8   0.49   2.55   6.0
  6   5.0E+15   1.0E+16   2   12   1.4   1.1-1.8   0.03   28.12   6.0
  7   5.0E+14   1.0E+17   2   11   0.9   0.7-1.2   0.70   1.89   4.0
  8   1.0E+15   1.0E+17   2   9   0.9   0.7-1.2   0.49   2.55   4.0
  9   5.0E+15   1.0E+17   2   8   0.9   0.7-1.2   0.03   28.12   4.0
  10   5.0E+14   1.0E+16   2   0.015   1.2   0.7-1.2   0.70   1.89   4.0
  11   1.0E+15   1.0E+16   2   0.016   1.3   0.7-1.2   0.49   2.55   4.0
  12   5.0E+15   1.0E+16   2   0.014   1.2   0.7-1.2   0.03   28.12   4.0
  1   1.0E+13   0.0E+00   1   10   1   1.1-2.0   2.0
  2   1.0E+14   0.0E+00   1   9   1   1.1-2.0   2.0
  3   4.0E+14   0.0E+00   1   11   1   1.1-2.0   2.0
  4   1.0E+15   0.0E+00   1   8   1   1.1-2.0   2.0
  5   5.0E+15   0.0E+00   1   8   1   1.1-2.0   2.0
  6   1.0E+15   0.0E+00   1   11   0.6   0.7-1.2   1.2
  7   5.0E+15   0.0E+00   1   12   0.6   0.7-1.2   1.2
  8   5.0E+14   1.0E+16   1   9   0.6   0.7-1.2   1.2
  9   1.0E+15   1.0E+16   1   8   0.6   0.7-1.2   1.2
  10   5.0E+15   1.0E+16   1   9   0.6   0.7-1.2   1.2
  11   5.0E+14   1.0E+17   1   10   0.6   0.7-1.2   1.2
  12   1.0E+15   1.0E+17   1   11   0.6   0.7-1.2   1.2
  13   5.0E+15   1.0E+17   1   9   0.6   0.7-1.2   1.2
  14   5.0E+14   1.0E+16   2   8   0.8   0.7-1.2   0.70   1.89   4.0
  15   5.0E+14   1.0E+16   2   8   1.9   1.5-2.5   0.70   1.89   8.0
(V/G)1：1exp(-7.1×10-16×氮浓度[原子/cm3])
(V/G)2：1.4exp(6.2×10-16×氮浓度[原子/cm3])
表2
N-SF的密度(/cm2) E-凹坑的密度(/cm2)   氧化物薄膜耐压性能的成功率(％)   沉淀物密度的最小值(/cm3) 沉淀物密度的面内分散
  1   0   0   96   3.0E+09   0.2
  2   0   0   97   5.0E+09   0.1
  3   0   0   99   1.0E+10   0.1
  4   0   0   99   2.0E+09   0.1
  5   0   0   98   3.0E+09   0.2
  6   0   0   99   5.0E+09   0.1
  7   0   0   98   2.6E+09   0.1
  8   0   0   97   5.4E+09   0.1
  9   0   0   97   1.5E+10   0.1
  10   0   0   99   1.3E+10   0.1
  11   0   0   98   1.2E+10   0.1
  12   0   0   99   1.5E+10   0.0
  1   0   0   98   5.0E+07   0.2
  2   0   0   97   4.0E+08   0.3
  3   0   0   100   5.0E+08   0.7
  4   0.06   15   86   2.0E+09   0.8
  5   0.6   30   74   5.0E+09   0.2
  6   0.7   43   56   1.0E+10   0.3
  7   0.8   51   34   2.0E+10   0.2
  8   0.07   0.1   92   1.0E+09   0.3
  9   0.12   1   87   3.0E+09   0.2
  10   0.3   20   78   6.0E+09   0.3
  11   0.08   0.2   89   1.0E+09   0.2
  12   0.09   2   56   3.0E+09   0.2
  13   0.15   16   34   6.0E+09   0.3
  14   0   4   68   2.3E+07   1.0
  15   0   0   98   5.0E+09   0.7
基板满足以下条件，即氧浓度不小于5×1014个原子/cm3，碳浓度不小于1×1016个原子/cm3，V/G相对值范围不小于exp(-7.1×10-16×氮浓度[原子/cm3])和不大于1.4exp(6.2×10-16×氮浓度[原子/cm3])，1100～1000℃的冷却速度不小于4℃/分钟，外延沉积之后制造的外延晶片表现出的N-SF为不超过0.05个/cm2，E-pit为不超过0.05个/cm2，氧化物薄膜的耐压合格率为不小于95％。因此，发现外延层质量优异。
此外，氧沉淀物表现出氧沉淀物密度的最小值为不小于1×109个/cm3，氧沉淀物密度的径向分布变化不超过0.5，这表明这些氧沉淀物的质量也优异。经检测外延晶片基板内空隙的面内分布在如上所述的氧沉淀物的面内分布中非常令人满意，以至于它表明在基板中不存在尺寸为50～150nm、空隙密度为104～～2×105/cm3的区域。
氮浓度低于5×1014个原子/cm3的基板的氧沉淀物密度的最小值为低于1×109个/cm3，这表明它们的质量比实施例的样品差。
基板满足以下条件，即氮浓度不小于5×1014个原子/cm3，碳浓度不小于1×1016个原子/cm3，V/G相对值范围不小于exp(-7.1×10-16×氮浓度[原子/cm3])和不大于1.4exp(6.2×10-16×氮浓度[原子/cm3])，但是在1100～1000℃之间的冷却速度低于4℃/分钟，其不可避免地产生超过0.05个/cm2的N-SF和超过0.05个/cm2的E-pit，并且表现出的氧化物薄膜的耐压性能合格率为低于95％，这表明所述外延层的质量比实施例的样品差。
这种基板表现出最大V/G相对值低于exp(-7.1×10-16×氮浓度[原子/cm3])或最小V/G相对值大于1.4exp(6.2×10-16×氮浓度[原子/cm3])，这不可避免地使得氧沉淀物密度的面内分散水平超过0.5，因此，其质量比实施例的样品差。
上面阐明了本发明的实施方案和工作实施例。本发明不必限制到这些工作实施例或实施方案，本领域所属技术人员可以做出多种变化。这些变化的实施方案和工作实施例也应该包括在本发明的技术构思中。因此，本发明的技术范围仅由权利要求书决定，并可参照上述说明进行核实。

Claims (3)

1.一种具有通过外延生长、在硅单晶衬底上形成的单晶层的外延晶片，所述外延晶片的特征在于，在1000℃下热处理16小时而得到的所述外延晶片产生最小密度不小于1×109个/cm3的氧沉淀物，氧沉淀物密度的径向分布变化不超过0.5，并且在所述外延晶片的整个表面上形成的外延层缺陷不超过0.05个N-SF/cm2和不超过0.05个E-pit/cm2。
2.一种制造权利要求1所述的外延晶片的方法，其特征在于，使通过切克劳斯基方法制造过程中的硅单晶在下述条件下生长：所述条件的V/G值[mm2/℃min]的上限为1.4exp(6.2×10-16×氮浓度[原子/cm3])×(V/G)crit，下限为exp(-7.1×10-16×氮浓度[原子/cm3])×(V/G)crit(其中V指拉晶速度[mm/min]，G是指在晶体生长轴方向从熔点到1350℃的平均温度梯度[℃/mm]，(V/G)crit是指与I区边界邻近的未掺杂氮的硅单晶部分的V/G值，而所述I区是指在晶体生长过程中从固-液界面向其中引入过量填隙原子的区域)，并且冷却速度为在1100～1000℃间不低于4℃/分钟；对生长的硅单晶同时添加氮和碳，直到氮浓度为5×1014～5×1015个原子/cm3，碳浓度为1×1016～1×1018个原子/cm3，使用从所述添加得到的硅单晶切下的基板作为衬底，和通过外延方法在所述衬底的表面上沉积硅单晶层。
3.一种制造权利要求1所述的外延晶片的方法，其特征在于，所述I区是位错凹坑密度不小于10个/cm2的区域。
CN2007100022195A 2006-01-12 2007-01-12 外延晶片以及制造外延晶片的方法 Active CN101024895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP005237/2006 2006-01-12
JP2006005237A JP4805681B2 (ja) 2006-01-12 2006-01-12 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101024895A true CN101024895A (zh) 2007-08-29
CN101024895B CN101024895B (zh) 2010-11-17

Family

ID=37909439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100022195A Active CN101024895B (zh) 2006-01-12 2007-01-12 外延晶片以及制造外延晶片的方法

Country Status (7)

Country Link
US (1) US7875115B2 (zh)
EP (1) EP1811066B1 (zh)
JP (1) JP4805681B2 (zh)
KR (1) KR100871626B1 (zh)
CN (1) CN101024895B (zh)
SG (1) SG134246A1 (zh)
TW (1) TWI340182B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102691101A (zh) * 2011-03-25 2012-09-26 三菱综合材料株式会社 硅锭及其制造装置和方法、硅晶圆、太阳能电池和硅零件
CN103094316A (zh) * 2013-01-25 2013-05-08 浙江大学 一种具有高金属吸杂能力的n/n+硅外延片及其制备方法
CN105164790A (zh) * 2013-05-10 2015-12-16 信越半导体株式会社 硅磊晶晶圆及硅磊晶晶圆的制造方法
CN105263859A (zh) * 2013-05-30 2016-01-20 京瓷株式会社 硅锭的制造方法以及硅锭
CN107532325A (zh) * 2015-05-08 2018-01-02 胜高股份有限公司 硅外延晶圆及其制造方法
CN109827891A (zh) * 2019-02-01 2019-05-31 天津中环领先材料技术有限公司 一种基于sp1颗粒测试仪的cop检测方法
CN113703411A (zh) * 2021-08-31 2021-11-26 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测系统、方法及多晶硅生产系统

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
WO2010109873A1 (ja) 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8455756B2 (en) * 2010-02-19 2013-06-04 Translucent, Inc. High efficiency solar cell using IIIB material transition layers
DE102010040860A1 (de) * 2010-09-16 2012-03-22 Otto-Von-Guericke-Universität Magdeburg Schichtsystem aus einem siliziumbasierten Träger und einer direkt auf dem Träger aufgebrachten Heterostruktur
JP2012142455A (ja) * 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
JP5440564B2 (ja) * 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
JP5580376B2 (ja) * 2012-08-27 2014-08-27 株式会社三共 遊技機
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP6950639B2 (ja) * 2018-07-20 2021-10-13 株式会社Sumco シリコン単結晶の炭素濃度測定方法及び装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444246A (en) * 1992-09-30 1995-08-22 Shin-Etsu Handotai Co., Ltd. Determining carbon concentration in silicon single crystal by FT-IR
US6277501B1 (en) * 1996-07-29 2001-08-21 Sumitomo Metal Industries, Ltd. Silicon epitaxial wafer and method for manufacturing the same
JPH1050715A (ja) 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6042646A (en) * 1997-01-29 2000-03-28 Komatsu Electric Metals Co., Ltd. Simple method for detecting temperature distributions in single crystals and method for manufacturing silicon single crystals by employing the simple method
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
KR100395181B1 (ko) * 1997-08-26 2003-08-21 미츠비시 스미토모 실리콘 주식회사 고품질 실리콘 단결정 및 그 제조방법
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2885240B1 (ja) * 1998-03-16 1999-04-19 日本電気株式会社 半導体結晶育成装置および育成方法
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP3903643B2 (ja) 1999-05-19 2007-04-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP4080657B2 (ja) * 2000-01-18 2008-04-23 コバレントマテリアル株式会社 シリコン単結晶インゴットの製造方法
EP1195455B1 (en) * 2000-01-25 2011-04-13 Shin-Etsu Handotai Co., Ltd. Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
KR100792773B1 (ko) * 2000-04-14 2008-01-11 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2002064102A (ja) * 2000-08-15 2002-02-28 Wacker Nsce Corp シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法
JP4615785B2 (ja) * 2000-09-01 2011-01-19 シルトロニック・ジャパン株式会社 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
US6547875B1 (en) * 2000-09-25 2003-04-15 Mitsubishi Materials Silicon Corporation Epitaxial wafer and a method for manufacturing the same
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
DE60210264T2 (de) * 2001-01-02 2006-08-24 Memc Electronic Materials, Inc. Verfahren zur herstellung von silizium einkristall mit verbesserter gate-oxid integrität
JP4126879B2 (ja) * 2001-02-19 2008-07-30 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP4465141B2 (ja) * 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
US8021483B2 (en) * 2002-02-20 2011-09-20 Hemlock Semiconductor Corporation Flowable chips and methods for the preparation and use of same, and apparatus for use in the methods
JP4570317B2 (ja) * 2002-08-29 2010-10-27 株式会社Ｓｕｍｃｏ シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
DE10250822B4 (de) * 2002-10-31 2006-09-28 Siltronic Ag Verfahren zur Herstellung eines mit leichtflüchtigem Fremdstoff dotierten Einkristalls aus Silicium
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
JP4507690B2 (ja) * 2004-05-10 2010-07-21 信越半導体株式会社 シリコン単結晶の製造方法及びシリコン単結晶
EP1780781B1 (en) * 2004-06-30 2019-08-07 SUMCO Corporation Process for producing silicon wafer
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
WO2007055187A1 (ja) * 2005-11-14 2007-05-18 Idemitsu Kosan Co., Ltd. 金属錯体化合物及びそれを用いた有機エレクトロルミネッセンス素子
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
KR100827028B1 (ko) * 2006-10-17 2008-05-02 주식회사 실트론 쵸크랄스키법을 이용한 반도체 단결정 제조 방법, 및 이방법에 의해 제조된 반도체 단결정 잉곳 및 웨이퍼
JP4853237B2 (ja) * 2006-11-06 2012-01-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US7438880B2 (en) * 2006-12-20 2008-10-21 Ppg Industries Ohio, Inc. Production of high purity ultrafine metal carbide particles
JP2008230958A (ja) * 2007-02-22 2008-10-02 Tokuyama Corp ＢａＬｉＦ３単結晶体の製造方法
JP5104437B2 (ja) * 2008-03-18 2012-12-19 株式会社Ｓｕｍｃｏ 炭素ドープ単結晶製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102691101B (zh) * 2011-03-25 2016-08-24 三菱综合材料株式会社 硅锭及其制造装置和方法、硅晶圆、太阳能电池和硅零件
CN102691101A (zh) * 2011-03-25 2012-09-26 三菱综合材料株式会社 硅锭及其制造装置和方法、硅晶圆、太阳能电池和硅零件
CN103094316A (zh) * 2013-01-25 2013-05-08 浙江大学 一种具有高金属吸杂能力的n/n+硅外延片及其制备方法
CN103094316B (zh) * 2013-01-25 2016-01-20 浙江大学 一种具有高金属吸杂能力的n/n+硅外延片及其制备方法
US10355092B2 (en) 2013-05-10 2019-07-16 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and method of producing silicon epitaxial wafer
CN105164790A (zh) * 2013-05-10 2015-12-16 信越半导体株式会社 硅磊晶晶圆及硅磊晶晶圆的制造方法
CN105263859A (zh) * 2013-05-30 2016-01-20 京瓷株式会社 硅锭的制造方法以及硅锭
CN105263859B (zh) * 2013-05-30 2018-01-30 京瓷株式会社 硅锭的制造方法以及硅锭
CN107532325A (zh) * 2015-05-08 2018-01-02 胜高股份有限公司 硅外延晶圆及其制造方法
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same
CN107532325B (zh) * 2015-05-08 2019-01-11 胜高股份有限公司 硅外延晶圆及其制造方法
CN109827891A (zh) * 2019-02-01 2019-05-31 天津中环领先材料技术有限公司 一种基于sp1颗粒测试仪的cop检测方法
CN113703411A (zh) * 2021-08-31 2021-11-26 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测系统、方法及多晶硅生产系统

Also Published As

Publication number Publication date
JP2007186376A (ja) 2007-07-26
EP1811066A2 (en) 2007-07-25
JP4805681B2 (ja) 2011-11-02
EP1811066A3 (en) 2010-07-28
KR20070075349A (ko) 2007-07-18
SG134246A1 (en) 2007-08-29
CN101024895B (zh) 2010-11-17
TW200728523A (en) 2007-08-01
US20070178668A1 (en) 2007-08-02
KR100871626B1 (ko) 2008-12-02
TWI340182B (en) 2011-04-11
EP1811066B1 (en) 2013-04-17
US7875115B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
CN101024895B (zh) 外延晶片以及制造外延晶片的方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
CN1697130A (zh) 硅晶片以及用于制造硅晶片的方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JPWO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
EP1154048B1 (en) Method of manufacture of a silicon epitaxial wafer
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP2022122935A (ja) 単結晶シリコンで構成された半導体ウェハ
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
KR100389250B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법
JP2017050490A (ja) エピタキシャルシリコンウェーハ
JP2001118801A (ja) エピタキシャルウェーハ用基板およびこれを用いた半導体装置
JP2002134513A (ja) シリコンウェーハの熱処理方法
JP2002252178A (ja) エピタキシャルシリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant