JP2002252178A - エピタキシャルシリコンウェーハおよびその製造方法 - Google Patents
エピタキシャルシリコンウェーハおよびその製造方法Info
- Publication number
- JP2002252178A JP2002252178A JP2001049732A JP2001049732A JP2002252178A JP 2002252178 A JP2002252178 A JP 2002252178A JP 2001049732 A JP2001049732 A JP 2001049732A JP 2001049732 A JP2001049732 A JP 2001049732A JP 2002252178 A JP2002252178 A JP 2002252178A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- epitaxial
- sub
- single crystal
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【課題】Ｂを高濃度に含むサブウェーハを用いるエピタ
キシャルウェーハにおいて、エピタキシャル膜の欠陥が
極めて少ないウェーハとその製造方法の提供。 【解決手段】ボロンの濃度が4×10１８〜2×10１９atom
s/cm３で、錫の濃度が1×10１８〜2×10１９atoms/cm３
であるシリコン単結晶によるサブウェーハ上に、エピタ
キシャル膜が形成されているエピタキシャルシリコンウ
ェーハ。および育成速度をＶ（cm/min）引き上げ軸方向
の温度勾配をＧ（K/cm）とするとき、Ｖ/Ｇが1.34×10
−３cm２/(min・K)を超える条件で育成した単結晶から
サブウェーハを採取し、これにエピタキシャル膜を形成
させる上記ウェーハの製造方法。
キシャルウェーハにおいて、エピタキシャル膜の欠陥が
極めて少ないウェーハとその製造方法の提供。 【解決手段】ボロンの濃度が4×10１８〜2×10１９atom
s/cm３で、錫の濃度が1×10１８〜2×10１９atoms/cm３
であるシリコン単結晶によるサブウェーハ上に、エピタ
キシャル膜が形成されているエピタキシャルシリコンウ
ェーハ。および育成速度をＶ（cm/min）引き上げ軸方向
の温度勾配をＧ（K/cm）とするとき、Ｖ/Ｇが1.34×10
−３cm２/(min・K)を超える条件で育成した単結晶から
サブウェーハを採取し、これにエピタキシャル膜を形成
させる上記ウェーハの製造方法。
Description
【０００１】
【発明が属する技術分野】本発明は、ＬＳＩ等の半導体
集積回路素子の基板として用いられるエピタキシャルウ
ェーハに関する。
集積回路素子の基板として用いられるエピタキシャルウ
ェーハに関する。
【０００２】
【従来の技術】シリコンを基板とする、半導体集積回路
素子（デバイス）の集積の高密度化は急速に進行してお
り、基板となるシリコンウェーハに対する特性向上の要
求はますます厳しくなっている。
素子（デバイス）の集積の高密度化は急速に進行してお
り、基板となるシリコンウェーハに対する特性向上の要
求はますます厳しくなっている。
【０００３】従来、デバイスの製造に用いる基板とし
て、チョクラルスキー（ＣＺ）法により育成された、シ
リコン単結晶から切り出されたシリコンウェーハが広く
用いられている。このようなウエーハに対し、ＭＯＳト
ランジスタを主とするデバイスを対象として、表面のデ
バイスが形成される活性化領域には結晶欠陥が極めて少
なく、中心部には製造プロセスにおいて避けがたい重金
属汚染に対するゲッタリング作用を有する内部欠陥を含
むなど、すぐれた性能を有するウェーハを得るための様
々な工夫がなされてきた。
て、チョクラルスキー（ＣＺ）法により育成された、シ
リコン単結晶から切り出されたシリコンウェーハが広く
用いられている。このようなウエーハに対し、ＭＯＳト
ランジスタを主とするデバイスを対象として、表面のデ
バイスが形成される活性化領域には結晶欠陥が極めて少
なく、中心部には製造プロセスにおいて避けがたい重金
属汚染に対するゲッタリング作用を有する内部欠陥を含
むなど、すぐれた性能を有するウェーハを得るための様
々な工夫がなされてきた。
【０００４】しかしながら、集積の高密度化とともにウ
ェーハに対する要求や製造プロセスは次第に変化し、た
とえば、処理温度が低下してきたため酸素の外方拡散に
よる欠陥発生抑止効果が減退し、これまでのウェーハで
は表面層に無欠陥領域を形成しにくくなってきた。ま
た、デバイスを形成させる表面部分と内部とで抵抗値が
異なることが好ましいが、通常のウェーハではこれは変
えられず、さらには欠陥存在に対する要求の厳しさも増
してきている。このようなことから、ＭＯＳデバイス、
とくにＣＭＯＳに対して、エピタキシャルシリコンウェ
ーハが多く用いられるようになってきた。エピタキシャ
ルウェーハは、表面に高純度で欠陥の極めて少ないシリ
コン層を有することから、これまでダイオードやバイポ
ーラデバイスなどに多く使用されていたものである。
ェーハに対する要求や製造プロセスは次第に変化し、た
とえば、処理温度が低下してきたため酸素の外方拡散に
よる欠陥発生抑止効果が減退し、これまでのウェーハで
は表面層に無欠陥領域を形成しにくくなってきた。ま
た、デバイスを形成させる表面部分と内部とで抵抗値が
異なることが好ましいが、通常のウェーハではこれは変
えられず、さらには欠陥存在に対する要求の厳しさも増
してきている。このようなことから、ＭＯＳデバイス、
とくにＣＭＯＳに対して、エピタキシャルシリコンウェ
ーハが多く用いられるようになってきた。エピタキシャ
ルウェーハは、表面に高純度で欠陥の極めて少ないシリ
コン層を有することから、これまでダイオードやバイポ
ーラデバイスなどに多く使用されていたものである。
【０００５】表層にエピタキシャル膜を形成させる基板
のシリコンウェーハ（以下サブウェーハという）には、
通常Ｂ（ボロン）を高濃度に添加したシリコン単結晶ウ
ェーハが用いられる。これは、高純度極低欠陥のエピタ
キシャル膜が高抵抗であることにより生じる幾つかの悪
影響を、サブウェーハを低抵抗にして減少させるためで
ある。
のシリコンウェーハ（以下サブウェーハという）には、
通常Ｂ（ボロン）を高濃度に添加したシリコン単結晶ウ
ェーハが用いられる。これは、高純度極低欠陥のエピタ
キシャル膜が高抵抗であることにより生じる幾つかの悪
影響を、サブウェーハを低抵抗にして減少させるためで
ある。
【０００６】上記の悪影響には、ラッチアップ現象、雑
音電流、あるいはα線傷害などがある。ラッチアップ現
象は、デバイス使用時に生じた浮遊電荷が寄生トランジ
スタを作動させ、回路を誤動作させるばかりでなくデバ
イス破壊にまで至るおそれのあるもので、サブウェーハ
を低抵抗とすることにより寄生トランジスタの作動を抑
止できる。また、雑音電流は発生しても低抵抗のサブウ
ェーハに逃がすことができ、α線傷害に対しては発生し
たキャリヤをサブウェーハの高濃度部で消滅させ低減す
ることができる。
音電流、あるいはα線傷害などがある。ラッチアップ現
象は、デバイス使用時に生じた浮遊電荷が寄生トランジ
スタを作動させ、回路を誤動作させるばかりでなくデバ
イス破壊にまで至るおそれのあるもので、サブウェーハ
を低抵抗とすることにより寄生トランジスタの作動を抑
止できる。また、雑音電流は発生しても低抵抗のサブウ
ェーハに逃がすことができ、α線傷害に対しては発生し
たキャリヤをサブウェーハの高濃度部で消滅させ低減す
ることができる。
【０００７】エピタキシャル膜はデバイスが形成される
ため、欠陥の存在はできるだけ少なくなければならな
い。エピタキシャル膜の欠陥としては、転位や積層欠陥
が問題となるが、サブウェーハ表面の欠陥が原因になっ
て発生成長する場合が多く、その欠陥の存在は極力低減
する必要がある。このサブウェエーハのＢ添加量は、通
常10１９atoms/cm３前後で、抵抗率は5〜20mΩcm程度に
調整されるが、Ｂの高濃度添加は、結晶の有転位化やエ
ピタキシャル膜を成膜する際、膜のミスフィット転位発
生の原因になりやすい。
ため、欠陥の存在はできるだけ少なくなければならな
い。エピタキシャル膜の欠陥としては、転位や積層欠陥
が問題となるが、サブウェーハ表面の欠陥が原因になっ
て発生成長する場合が多く、その欠陥の存在は極力低減
する必要がある。このサブウェエーハのＢ添加量は、通
常10１９atoms/cm３前後で、抵抗率は5〜20mΩcm程度に
調整されるが、Ｂの高濃度添加は、結晶の有転位化やエ
ピタキシャル膜を成膜する際、膜のミスフィット転位発
生の原因になりやすい。
【０００８】ＣＺ法によるシリコン単結晶ウェーハは、
酸化生雰囲気中で高温熱処理されたとき、酸化誘起積層
欠陥（ＯＳＦ：Oxidation-induced Stacking Fault)の
集積したものが、ウェーハ面に同心円状に現れることが
ある。このＯＳＦ群（以下リング状ＯＳＦという）はデ
バイスの特性を劣化させ、さらにリング状ＯＳＦの外側
部分は、転位クラスタなど有害な欠陥の発生しやすい傾
向がある。
酸化生雰囲気中で高温熱処理されたとき、酸化誘起積層
欠陥（ＯＳＦ：Oxidation-induced Stacking Fault)の
集積したものが、ウェーハ面に同心円状に現れることが
ある。このＯＳＦ群（以下リング状ＯＳＦという）はデ
バイスの特性を劣化させ、さらにリング状ＯＳＦの外側
部分は、転位クラスタなど有害な欠陥の発生しやすい傾
向がある。
【０００９】このため、通常のシリコン単結晶の育成
は、デバイスがこれらの欠陥に影響されないよう、リン
グ状ＯＳＦが潜在的に存在する領域やその外側の領域
が、ウェーハの外周部ないしはそれより大きくなる条件
で実施される。このリング状ＯＳＦの直径は、単結晶の
引き上げ速度を大きくすると大きくなる。また、引き上
げ直後の冷却条件によっても影響をうけ、同じ引き上げ
速度でも、凝固直後の引き上げ軸方向の温度勾配が小さ
いほど大きくなる。
は、デバイスがこれらの欠陥に影響されないよう、リン
グ状ＯＳＦが潜在的に存在する領域やその外側の領域
が、ウェーハの外周部ないしはそれより大きくなる条件
で実施される。このリング状ＯＳＦの直径は、単結晶の
引き上げ速度を大きくすると大きくなる。また、引き上
げ直後の冷却条件によっても影響をうけ、同じ引き上げ
速度でも、凝固直後の引き上げ軸方向の温度勾配が小さ
いほど大きくなる。
【００１０】たとえば、一般的に用いられる抵抗率1〜1
0Ωcmのシリコンウェーハを製造する場合、単結晶の引
上げ速度をＶ（cm/min）、凝固から1300℃までの引き上
げ軸方向の温度勾配をＧ（K/cm）とするとき、Ｖ/Ｇを
1.34×10−３cm２/(min・K)以上に制御すると、リング
状ＯＳＦはウェーハの最外周、ないしはそれより外側に
位置させることができる（T.shinno他,J.Electrochem.S
oc.,145:303,1998）。サブウェーハにあるＯＳＦを生じ
させる酸素析出核や転移クラスタ欠陥は、エピタキシャ
ル膜の欠陥の原因となるので、欠陥のきわめて少ないエ
ピタキシャルウェーハを得るためには、上記同様な単結
晶の製造条件管理が重要である。
0Ωcmのシリコンウェーハを製造する場合、単結晶の引
上げ速度をＶ（cm/min）、凝固から1300℃までの引き上
げ軸方向の温度勾配をＧ（K/cm）とするとき、Ｖ/Ｇを
1.34×10−３cm２/(min・K)以上に制御すると、リング
状ＯＳＦはウェーハの最外周、ないしはそれより外側に
位置させることができる（T.shinno他,J.Electrochem.S
oc.,145:303,1998）。サブウェーハにあるＯＳＦを生じ
させる酸素析出核や転移クラスタ欠陥は、エピタキシャ
ル膜の欠陥の原因となるので、欠陥のきわめて少ないエ
ピタキシャルウェーハを得るためには、上記同様な単結
晶の製造条件管理が重要である。
【００１１】ところが、Ｂを高濃度に添加すると、リン
グ状ＯＳＦの発生位置が縮小し、通常のＢ添加では十分
外周部ないしはそれ以上の位置にあるはずの引上げ条件
で、リング状ＯＳＦが内部に位置してしまう。このた
め、リング状ＯＳＦを内部に含まないサブウェーハは容
易には得られず、エピタキシャル膜に欠陥ない、高品質
のエピタキシャルウェーハの製造を困難にしている。
グ状ＯＳＦの発生位置が縮小し、通常のＢ添加では十分
外周部ないしはそれ以上の位置にあるはずの引上げ条件
で、リング状ＯＳＦが内部に位置してしまう。このた
め、リング状ＯＳＦを内部に含まないサブウェーハは容
易には得られず、エピタキシャル膜に欠陥ない、高品質
のエピタキシャルウェーハの製造を困難にしている。
【００１２】
【発明が解決しようとする課題】本発明の目的は、Ｂを
高濃度に含むサブウェーハによる、エピタキシャル膜の
欠陥が極めて少ないエピタキシャルシリコンウェーハお
よびその製造方法の提供にある。
高濃度に含むサブウェーハによる、エピタキシャル膜の
欠陥が極めて少ないエピタキシャルシリコンウェーハお
よびその製造方法の提供にある。
【００１３】
【課題を解決するための手段】本発明者らは、抵抗率が
5〜20mΩcmとなるよう、高濃度のＢを添加したシリコン
単結晶によるサブウェーハを用いた場合の、エピタキシ
ャルウェーハのエピタキシャル膜に生じる欠陥を低減す
るための検討をおこなった。
5〜20mΩcmとなるよう、高濃度のＢを添加したシリコン
単結晶によるサブウェーハを用いた場合の、エピタキシ
ャルウェーハのエピタキシャル膜に生じる欠陥を低減す
るための検討をおこなった。
【００１４】まず、エピタキシャル膜の欠陥発生状況を
調査の結果、そのほとんどは膜を形成させるサブウェー
ハに起因し、とくにそのリング状ＯＳＦが発生する位置
の近傍に多く生じる傾向があることがわかった。通常の
抵抗率が1〜10Ωcm程度のｐ型シリコン単結晶の場合、
リング状ＯＳＦは単結晶の外周近傍ないしはその外側に
位置するため、実質的にウェーハには現れない。しかし
高濃度のＢを添加した場合、これが内側に移動し、ウェ
ーハ内に位置してくる。
調査の結果、そのほとんどは膜を形成させるサブウェー
ハに起因し、とくにそのリング状ＯＳＦが発生する位置
の近傍に多く生じる傾向があることがわかった。通常の
抵抗率が1〜10Ωcm程度のｐ型シリコン単結晶の場合、
リング状ＯＳＦは単結晶の外周近傍ないしはその外側に
位置するため、実質的にウェーハには現れない。しかし
高濃度のＢを添加した場合、これが内側に移動し、ウェ
ーハ内に位置してくる。
【００１５】そこで、引き上げ速度や冷却条件を種々変
えて単結晶を育成してみたが、健全な単結晶を得るため
の上限の、Ｖ/Ｇが5×10−３cm２/(min・K)を超える条
件でも、リング状ＯＳＦをウェーハ外に移動させること
はできなかった。
えて単結晶を育成してみたが、健全な単結晶を得るため
の上限の、Ｖ/Ｇが5×10−３cm２/(min・K)を超える条
件でも、リング状ＯＳＦをウェーハ外に移動させること
はできなかった。
【００１６】このリング状ＯＳＦの発生理由については
必ずしも明らかではないが、リング状ＯＳＦの内側部分
では空孔が過剰に存在し、外側部分には結晶格子間シリ
コン原子が過剰に存在するとされている。このことから
リング状ＯＳＦは、空孔濃度が増加するような単結晶引
き上げ条件ではウェーハ外側に移動し、格子間原子が増
加するような条件では内側に移動すると推定される。
必ずしも明らかではないが、リング状ＯＳＦの内側部分
では空孔が過剰に存在し、外側部分には結晶格子間シリ
コン原子が過剰に存在するとされている。このことから
リング状ＯＳＦは、空孔濃度が増加するような単結晶引
き上げ条件ではウェーハ外側に移動し、格子間原子が増
加するような条件では内側に移動すると推定される。
【００１７】Ｂを高濃度に添加すると、同じ条件での引
き上げでリング状ＯＳＦが小さくなって内側に移動する
ことは、Ｂの添加が格子間シリコン原子を過剰に存在さ
せたのと同じ状態をもたらしていると考えられる。シリ
コン結晶中にドーブされたＢ原子は、どのような形態で
存在するのか明らかではないが、物性関係の便覧等で調
べると、Ｂの原子半径はＳｉに比べかなり小さい。この
ことは、原子半径の小さな元素の添加は、格子間原子を
過剰に存在させた場合と同じ効果があるのではないかと
推測された。そうすると、原子半径の大きい元素を添加
すれば逆の効果が現れる可能性があり、Ｂを高濃度とす
る場合に、同時に原子半径が大きい元素を含有させれ
ば、Ｂ原子の影響を相殺できるのではないかと考えられ
る。
き上げでリング状ＯＳＦが小さくなって内側に移動する
ことは、Ｂの添加が格子間シリコン原子を過剰に存在さ
せたのと同じ状態をもたらしていると考えられる。シリ
コン結晶中にドーブされたＢ原子は、どのような形態で
存在するのか明らかではないが、物性関係の便覧等で調
べると、Ｂの原子半径はＳｉに比べかなり小さい。この
ことは、原子半径の小さな元素の添加は、格子間原子を
過剰に存在させた場合と同じ効果があるのではないかと
推測された。そうすると、原子半径の大きい元素を添加
すれば逆の効果が現れる可能性があり、Ｂを高濃度とす
る場合に、同時に原子半径が大きい元素を含有させれ
ば、Ｂ原子の影響を相殺できるのではないかと考えられ
る。
【００１８】Ｓｉよりも大きい原子半径を持つ元素は数
多くあるが、添加することによりウェーハの電気特性に
影響をおよぼすものは好ましくない。このような点か
ら、外殻電子の状態がＳｉと同じ元素、すなわちＧｅ、
ＳｎおよびＰｂについてその添加の効果を検討してみ
た。その結果、Ｇｅは添加による効果がほとんど現れ
ず、Ｐｂは安定して添加できないことや単結晶育成中に
多結晶化しやすい点で好ましくない。ところがＳｎの添
加は、Ｂを高濃度に添加した場合、リング状ＯＳＦをウ
ェーハを外周ないしはそれより外へ移動させるのに、大
きな効果があることを見出したのである。
多くあるが、添加することによりウェーハの電気特性に
影響をおよぼすものは好ましくない。このような点か
ら、外殻電子の状態がＳｉと同じ元素、すなわちＧｅ、
ＳｎおよびＰｂについてその添加の効果を検討してみ
た。その結果、Ｇｅは添加による効果がほとんど現れ
ず、Ｐｂは安定して添加できないことや単結晶育成中に
多結晶化しやすい点で好ましくない。ところがＳｎの添
加は、Ｂを高濃度に添加した場合、リング状ＯＳＦをウ
ェーハを外周ないしはそれより外へ移動させるのに、大
きな効果があることを見出したのである。
【００１９】このようにして、Ｂを高濃度とし、Ｓｎを
添加したシリコン単結晶からサブウェーハを採取して、
エピタキシャル膜を形成させた結果、ほぼ完全な無欠陥
のエピタキシャル膜を有する、エピタキシャルシリコン
ウェーハが得られることが明らかになった。
添加したシリコン単結晶からサブウェーハを採取して、
エピタキシャル膜を形成させた結果、ほぼ完全な無欠陥
のエピタキシャル膜を有する、エピタキシャルシリコン
ウェーハが得られることが明らかになった。
【００２０】そこで、Ｓｎの必要添加量の限界、エピタ
キシャル膜の欠陥発生状況、さらに得られたエピタキシ
ャルウェーハの電気特性等におよぼす影響、等を種々検
討し本発明を完成させた。本発明の要旨は次のとおりで
ある。
キシャル膜の欠陥発生状況、さらに得られたエピタキシ
ャルウェーハの電気特性等におよぼす影響、等を種々検
討し本発明を完成させた。本発明の要旨は次のとおりで
ある。
【００２１】（１）Ｂを4×10１８〜2×10１９atoms/cm
３およびＳｎを1×10１８〜2×10１ ９atoms/cm３含むシ
リコン単結晶によるサブウェーハ上に、エピタキシャル
膜が形成されていることを特徴とするエピタキシャルシ
リコンウェーハ。
３およびＳｎを1×10１８〜2×10１ ９atoms/cm３含むシ
リコン単結晶によるサブウェーハ上に、エピタキシャル
膜が形成されていることを特徴とするエピタキシャルシ
リコンウェーハ。
【００２２】（２）Ｂの濃度が4×10１８〜2×10１９at
oms/cm３、Ｓｎの濃度が1×10１８〜2×10１９atoms/cm
３であるシリコン融液から、育成速度をＶ（cm/min）、
引き上げ軸方向の温度勾配をＧ（K/cm）とするとき、Ｖ
/Ｇが1.34×10−３cm２/(min・K)を超える条件で単結晶
の育成をおこない、得られた単結晶から採取したサブウ
ェーハ上にエピタキシャル膜を形成させることを特徴と
するエピタキシャルシリコンウェーハの製造方法。
oms/cm３、Ｓｎの濃度が1×10１８〜2×10１９atoms/cm
３であるシリコン融液から、育成速度をＶ（cm/min）、
引き上げ軸方向の温度勾配をＧ（K/cm）とするとき、Ｖ
/Ｇが1.34×10−３cm２/(min・K)を超える条件で単結晶
の育成をおこない、得られた単結晶から採取したサブウ
ェーハ上にエピタキシャル膜を形成させることを特徴と
するエピタキシャルシリコンウェーハの製造方法。
【００２３】
【発明の実施の形態】本発明のエピタキシャルシリコン
ウェーハの、エピタキシャル膜を形成させるサブウェー
ハは、Ｂを4×10１８〜2×10１９atoms/cm３の濃度範囲
でＢを含有することとする。これは、十分な性能を発揮
させるサブウェーハの抵抗値としては、20mΩcm以下に
する必要があり、そのためにはＢを4×10１８atoms/cm
３以上含有させなければならず、他方、Ｂの含有を増し
て2×10１９atoms/cm３を超える量にすると、単結晶育
成中に多結晶化するおそれがあるからである。
ウェーハの、エピタキシャル膜を形成させるサブウェー
ハは、Ｂを4×10１８〜2×10１９atoms/cm３の濃度範囲
でＢを含有することとする。これは、十分な性能を発揮
させるサブウェーハの抵抗値としては、20mΩcm以下に
する必要があり、そのためにはＢを4×10１８atoms/cm
３以上含有させなければならず、他方、Ｂの含有を増し
て2×10１９atoms/cm３を超える量にすると、単結晶育
成中に多結晶化するおそれがあるからである。
【００２４】上記範囲のＢを含有させた場合、Ｓｎの含
有はリング状ＯＳＦの発生位置をウェーハ外周側に移動
させる効果がある。その含有範囲は1×10１８〜2×10
１９atoms/cm３とするが、これは、通常の低Ｂ量添加の
ｐ型シリコン単結晶育成の場合と同様な条件で引き上げ
ても、リング状ＯＳＦの位置をウェーハ外周近傍ないし
はそれより外側にすることができるからである。
有はリング状ＯＳＦの発生位置をウェーハ外周側に移動
させる効果がある。その含有範囲は1×10１８〜2×10
１９atoms/cm３とするが、これは、通常の低Ｂ量添加の
ｐ型シリコン単結晶育成の場合と同様な条件で引き上げ
ても、リング状ＯＳＦの位置をウェーハ外周近傍ないし
はそれより外側にすることができるからである。
【００２５】Ｂ濃度を高くして育成した単結晶から採取
した、ウェーハ上に観察されるリング状ＯＳＦは、Ｓｎ
が1×10１８atoms/cm３未満ではウェーハの内側に多く
見られるようになり、その上に形成させたエピタキシャ
ル膜の欠陥多発の原因となる。また、2×10１９atoms/c
m３を超えて含有させると、多結晶化を生じやすくな
る。
した、ウェーハ上に観察されるリング状ＯＳＦは、Ｓｎ
が1×10１８atoms/cm３未満ではウェーハの内側に多く
見られるようになり、その上に形成させたエピタキシャ
ル膜の欠陥多発の原因となる。また、2×10１９atoms/c
m３を超えて含有させると、多結晶化を生じやすくな
る。
【００２６】このＢを高濃度としてＳｎを添加した単結
晶の育成は、育成速度をＶ（cm/min）引き上げ軸方向の
温度勾配をＧ（K/cm）とするとき、Ｖ/Ｇが1.34×10
−３cm ２/(min・K)を超える条件でおこなえば、リング
状ＯＳＦの発生位置がウェーハの外周ないしはそれより
外側になり、ウェーハ内には生じない。ただしＶ/Ｇは
大きくしすぎると、多結晶化を生じたり空孔などの欠陥
が大きくなったりしてくるので、 5×10−３cm２/(min
・K)程度までとするのが望ましい。
晶の育成は、育成速度をＶ（cm/min）引き上げ軸方向の
温度勾配をＧ（K/cm）とするとき、Ｖ/Ｇが1.34×10
−３cm ２/(min・K)を超える条件でおこなえば、リング
状ＯＳＦの発生位置がウェーハの外周ないしはそれより
外側になり、ウェーハ内には生じない。ただしＶ/Ｇは
大きくしすぎると、多結晶化を生じたり空孔などの欠陥
が大きくなったりしてくるので、 5×10−３cm２/(min
・K)程度までとするのが望ましい。
【００２７】上述のようにして得られた単結晶をスライ
スし表面を研磨した、サブウェーハの表面にエピタキシ
ャル膜を形成させる。このエピタキシャル膜の形成は、
通常用いられる方法を適用すればよく、たとえばＳｉＣ
ｌ４、ＳｉＨＣｌ３、ＳｉＨ ２Ｃｌ２などのＳｉを含ん
だ原料ガスによるＣＶＤ法により所要の厚さとする。
スし表面を研磨した、サブウェーハの表面にエピタキシ
ャル膜を形成させる。このエピタキシャル膜の形成は、
通常用いられる方法を適用すればよく、たとえばＳｉＣ
ｌ４、ＳｉＨＣｌ３、ＳｉＨ ２Ｃｌ２などのＳｉを含ん
だ原料ガスによるＣＶＤ法により所要の厚さとする。
【００２８】
【実施例】抵抗率15mΩcmを目標にＢを7×10１８atoms/
cm３添加し、これにＳｎを4×10 １８atoms/cm３添加し
た直径200mmのシリコン単結晶を、引上げ速度1.3mm/mi
n、凝固から1250℃までの温度勾配が3.71K/mmとなるホ
ットゾーンを用いて引き上げ育成した。Ｖ/Ｇは3.5×10
−３cm２/(min・K)である。また、比較のため、Ｂを同
じ量添加し、Ｓｎの添加をおこなわなかったシリコン単
結晶を、同一条件で育成した。
cm３添加し、これにＳｎを4×10 １８atoms/cm３添加し
た直径200mmのシリコン単結晶を、引上げ速度1.3mm/mi
n、凝固から1250℃までの温度勾配が3.71K/mmとなるホ
ットゾーンを用いて引き上げ育成した。Ｖ/Ｇは3.5×10
−３cm２/(min・K)である。また、比較のため、Ｂを同
じ量添加し、Ｓｎの添加をおこなわなかったシリコン単
結晶を、同一条件で育成した。
【００２９】これらの単結晶はスライスして表面を研磨
し、サブウェーハを作製した。サブウェーハは、ランプ
加熱方式の横型ＣＶＤエピタキシャル装置にて、水素雰
囲気中1150℃で80秒間ベーキングをおこなった後、Ｓｉ
ＨＣｌ３を原料ガスとし1080℃にて厚さ4μmのエピタキ
シャル膜を成膜し、エピタキシャルウェーハとした。得
られたウェーハについて、表面における欠陥をパーティ
クルカウンターによる光散乱測定法を用いて検出し、そ
の密度を求めた。
し、サブウェーハを作製した。サブウェーハは、ランプ
加熱方式の横型ＣＶＤエピタキシャル装置にて、水素雰
囲気中1150℃で80秒間ベーキングをおこなった後、Ｓｉ
ＨＣｌ３を原料ガスとし1080℃にて厚さ4μmのエピタキ
シャル膜を成膜し、エピタキシャルウェーハとした。得
られたウェーハについて、表面における欠陥をパーティ
クルカウンターによる光散乱測定法を用いて検出し、そ
の密度を求めた。
【００３０】ウェーハの中心から周方向へ向けての位置
における、エピタキシャル膜表面にて検出された欠陥の
密度を図１に示す。これから明らかなように、Ｓｎの添
加をおこなわない場合、中心から約40mmの位置で、欠陥
が高密度で見出される。これに対し、本発明のＳｎを添
加したサブウェーハによるエピタキシャルシリコンウェ
ーハでは、中心から外周まで全く欠陥が見出されていな
い。
における、エピタキシャル膜表面にて検出された欠陥の
密度を図１に示す。これから明らかなように、Ｓｎの添
加をおこなわない場合、中心から約40mmの位置で、欠陥
が高密度で見出される。これに対し、本発明のＳｎを添
加したサブウェーハによるエピタキシャルシリコンウェ
ーハでは、中心から外周まで全く欠陥が見出されていな
い。
【００３１】また、各単結晶から採取したサブウェーハ
について、1100℃にて16時間の酸化熱処理後、ライト液
によるエッチングをおこなってリング状ＯＳＦの位置を
調べたところ、Ｓｎを添加しなかった単結晶では、中心
から約40mmの位置に存在していた。これに対しＳｎを添
加した単結晶によるサブウェーハでは、リング状ＯＳＦ
の存在は認められなかった。
について、1100℃にて16時間の酸化熱処理後、ライト液
によるエッチングをおこなってリング状ＯＳＦの位置を
調べたところ、Ｓｎを添加しなかった単結晶では、中心
から約40mmの位置に存在していた。これに対しＳｎを添
加した単結晶によるサブウェーハでは、リング状ＯＳＦ
の存在は認められなかった。
【００３２】
【発明の効果】本発明のエピタキシャルウェーハは、高
濃度にＢを含有した低抵抗のサブウェーハを用いた、そ
の上に形成されたエピタキシャル膜の欠陥が極めて少な
いものである。このエピタキシャルウェーハは、従来の
用途ばかりでなく、高集積度化するＭＯＳあるいはＣＭ
ＯＳデバイスに用いて、良品を高歩留まりで製造するこ
とが可能である。
濃度にＢを含有した低抵抗のサブウェーハを用いた、そ
の上に形成されたエピタキシャル膜の欠陥が極めて少な
いものである。このエピタキシャルウェーハは、従来の
用途ばかりでなく、高集積度化するＭＯＳあるいはＣＭ
ＯＳデバイスに用いて、良品を高歩留まりで製造するこ
とが可能である。
【図１】高濃度のＢを含むサブウェーハ上に形成された
エピタキシャル膜の、ウェーハ半径方向における欠陥密
度の分布を示した図である。
エピタキシャル膜の、ウェーハ半径方向における欠陥密
度の分布を示した図である。
Claims (2)
- 【請求項１】ボロン（Ｂ）を4×10１８〜2×10１９atom
s/cm３および錫（Ｓｎ）を1×10１ ８〜2×10１９atoms/
cm３含むシリコン単結晶によるサブウェーハ上に、エピ
タキシャル膜が形成されていることを特徴とするエピタ
キシャルシリコンウェーハ。 - 【請求項２】ボロン（Ｂ）の濃度が4×10１８〜2×10
１９atoms/cm３、錫（Ｓｎ）の濃度が1×10１８〜2×10
１９atoms/cm３であるシリコン融液から、育成速度をＶ
（cm/min）、引き上げ軸方向の温度勾配をＧ（K/cm）と
するとき、Ｖ/Ｇが1.34×10− ３cm２/(min・K)を超える
条件で単結晶の育成をおこない、得られた単結晶から採
取したサブウェーハ上にエピタキシャル膜を形成させる
ことを特徴とするエピタキシャルシリコンウェーハの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001049732A JP2002252178A (ja) | 2001-02-26 | 2001-02-26 | エピタキシャルシリコンウェーハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001049732A JP2002252178A (ja) | 2001-02-26 | 2001-02-26 | エピタキシャルシリコンウェーハおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002252178A true JP2002252178A (ja) | 2002-09-06 |
Family
ID=18910794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001049732A Pending JP2002252178A (ja) | 2001-02-26 | 2001-02-26 | エピタキシャルシリコンウェーハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002252178A (ja) |
-
2001
- 2001-02-26 JP JP2001049732A patent/JP2002252178A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
| US8529695B2 (en) | Method for manufacturing a silicon wafer | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5246065B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| KR19990087977A (ko) | 반도체실리콘단결정웨이퍼의제조방법 | |
| JP4656788B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US6547875B1 (en) | Epitaxial wafer and a method for manufacturing the same | |
| JP4244411B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2011009614A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
| JP4750916B2 (ja) | シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ | |
| JP2003218120A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| US6818197B2 (en) | Epitaxial wafer | |
| JP4085467B2 (ja) | シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
| JP2002252178A (ja) | エピタキシャルシリコンウェーハおよびその製造方法 | |
| JP3903643B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5012721B2 (ja) | シリコンエピタキシャルウェーハ | |
| TWI828442B (zh) | 磊晶晶圓 | |
| JP4577320B2 (ja) | シリコンウェーハの製造方法 | |
| KR20230065175A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 | |
| KR100386230B1 (ko) | 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법 |