JP5012721B2 - シリコンエピタキシャルウェーハ - Google Patents

Description

この発明は、高集積半導体デバイスの素材に供され、所定表面に気相成長させたシリコンエピタキシャル膜を有するシリコンエピタキシャルウェーハにおける、その表面に発生する欠陥ＬＰＤ（Light Point Defect）の低減化を目的とした製造方法の改良に係り、ＣＺ法もしくはＭＣＺ法（以下、総称してＣＺ法という）により、比較的高速度でシリコン単結晶を引き上げる際に、単結晶中の炭素濃度を所定範囲に故意に高く制御して引き上げられたシリコン単結晶インゴットより切り出されたウェーハを用い、加えてその表面におけるＧｒｏｗｎｉｎ欠陥（COP、Crystal-Originated-Particle）の密度が０．１３０μｍ以上のサイズにおいて０．０３個／ｃｍ^３ 以下となるようなウェーハを用いてエピタキシャル膜を成膜させるシリコンエピタキシャルウェーハとその製造方法に関する。

従来の半導体デバイス（４Ｍ、１６Ｍデバイス相当）では、一般的に０．３５μｍ程度より線幅の広いデザインルールが使われてきた。この線幅サイズの２／３程度以上のＣＯＰサイズのものが、実際のデバイス特性へ影響を及ぼすと言われている。さらに厳しい見方をするデバイスメーカではこの値を１／２と見る場合もある。

すなわち、デバイスに影響するＣＯＰサイズはデバイスメーカ、デバイス用途によって若干の違いはあるが、０．２３３μｍ以下、厳しい見方をすると０．１７５μｍ以下のサイズのＣＯＰについては、ウェーハ表面に多少存在（例えば、０．２０μｍのサイズで０．３個／ｃｍ^２ 程度存在）していても、デバイス特性や最終歩留まりヘ悪影響を及ぼすこともさほどなく問題視されていなかった。

ところが、次世代の高集積デバイスではデザインルールの微細化がさらに進み、従来、問題視されていなかった表面の微小かつ低密度なＣＯＰがデバイス特性に悪影響を及ぼすことは必至で、良好なデバイス最終歩留まりを得るにはこれらのＣＯＰの低減化が必要不可欠となってきた。

従来、４Ｍ、１６Ｍデバイス相当を想定したウェーハでは、このような問題を解決するために、結晶引き上げ時の育成プロセスを改良して対応してきた。代表的な改善事例として、通常の引き上げ速度よりもかなり遅い速度で結晶を引き上げる、例えば、引上げ速度を３０％〜６０％低下させて引上げを行う方法などが採用されている。

このように低速度で引き上げられて作製された結晶から切り出されたウェーハは、１０００〜１１５０℃程度の熱酸化処理を施すとＯＳＦ（Oxidation-Induced‐Stackingfault）リングと呼ばれるリング状の酸化誘起積層欠陥が生じることが知られている。

このＯＳＦリングの外側領域と内側領域では物性が大きく異なっており、例えば表面検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製、ＳＰ１）でウェーハの表面状態を計測すると、リングの内側領域ではＣＯＰが高密度で発生し、そのサイズは比較的小さいのに対し、外側領域ではＣＯＰは低密度で、そのサイズは大きい。

また、引き上げ速度をさらに低速化することによりＯＳＦリングはさらに収縮し、最後にはウェーハ中央部で消滅してしまい、その結果、ウェーハ全面におけるＣＯＰ密度を減少させることになる。すなわち、従来においては、結晶引き上げ速度の低速化によってＣＯＰ発生密度の低減化に対応していたのである。

しかしながら、このように引き上げ速度を遅くすると、引き上げ時間が長くなり、有転位化を生じる危険性が高くなり、この有転位化によって結晶引き上げ歩留まりの低下を引き起こすことが問題となっている。また、低速引き上げ結晶は、高速引き上げ時に比べて生産性が著しく低下するという問題があり、その結果、高速引き上げ結晶に比べ高コストな製造方法となってしまう。さらに低速引き上げ結晶はＯＳＦリングの外側領域に発生するＣＯＰサイズはそれほど小さくないという問題もある。

今後の高集積デバイス（２５６Ｍ、１Ｇ相当以降）では、デザインルールが０．２５μｍ、さらに近い将来には０．１８μｍになることが明らかになっており、ＣＯＰ密度のさらなる低減に加え、今迄よりもさらに小さなサイズのＣＯＰ、すなわち前述のデザインルールの厳しい見方を取ると、０．０９μｍレベルのサイズについても検討する必要性がある。

ところが、従来から用いてきた手法である結晶引き上げ条件の改善による改良では、一層のCOPの低減化は非常に難しく、また、上述の如く、従来の低速引き上げ法ではコスト面を考慮した場合に問題が大きい。

このようなことから、256M以降の高集積デバイスでは、結晶引き上げ方法の改良により作製された結晶より切り出し作製した鏡面仕上げウェーハに代わって、エピタキシャルウェーハがデバイス用基板として用いられる可能性が高い。すなわち、鏡面研磨仕上げウェーハに比べ、エピタキシャルウェーハは、エピ層内にはデバイス特性を劣化させるGrown‐in欠陥がほぼ存在しないため、極めて高品質な表面品質を得ることができるためである。

これまでは、鏡面研磨仕上げウェーハに対比し、エピタキシャルウェーハはコスト面での問題からあまり使用されていなかったが、結晶引き上げ条件の改良による方法でＣＯＰの問題が解決しない限り、エピタキシャルウェーハが高集積デバイス用基板の大勢を成すと考えられる。

しかし、エピウェーハであってもその下地として用いる基板ウェーハの品質によっては、成長したエピタキシャル表面にデバイス特性に悪影響を及ぼす欠陥が発生してしまい、エピウェーハ本来のメリットである高品質な表面状態が期待できないという恐れがある。

すなわち、前述したとおり低速引き上げ結晶から切り出されたウェーハは、ＣＯＰ密度が少ないＯＳＦ外側領域が広く存在することから、ウェーハ一枚当たりのＣＯＰ発生量は少ない。しかし、ＯＳＦリングの外側領域に発生するＣＯＰサイズは比較的大きなサイズであり、このＣＯＰは、エピタキシャル成長処理で水素及び塩化水素雰囲気下におけるエッチング作用を受けても平坦化されずに消滅しないものも存在するため、エピ表面にはこのＣＯＰに起因した欠陥（ＬＰＤ）が発生してしまうのである。

また、低速引き上げ結晶から切り出されたウェーハのＯＳＦ外側領域には転位クラスターが発生し易く、ウェーハ表面に転位クラスターが存在する場合には、エピタキシャル成長処理を施しても転位クラスターは消滅せず、そのままエピタキシャル成長表面に出現し、エピ表面品質を著しく低下させるという問題もある。

この発明は、前述の結晶引き上げ速度の改良による改善では生産性、コスト、生産歩留まり、ＣＯＰに代表される表面品質の完全性等の面で問題があったことに鑑み、上述のエピタキシャルウェーハにおいて、少なくともデバイス特性に悪影響を及ぼさない高品質なエピタキシャル表面品質を得るために、エピタキシャルウェーハ用として最適な低ＣＯＰの基板を効率よく製造でき、高品質エピタキシャルウェーハを歩留りよく製造できる製造方法の提供を目的とする。

発明者らは、エピタキシャルウェーハ表面におけるＣＯＰ発生量が極めて低く、高品質な次世代高集積デバイスに対応し得るエピタキシャルウェーハを効率よく製造することを目的に、種々検討した結果、低速引上げ法によるウェーハはＣＯＰ密度は少ないが、サイズが大きく、これにエピタキシャル成膜してもサイズの大きいものについては溶態化もしくは平坦化されずＣＯＰとして残ってしまうこと、これに対して意図的に炭素濃度を高く制御するとＣＯＰ密度は多いが、サイズが小さく、エピタキシャル成膜に際して溶態化もしくは平坦化されてＣＯＰが消滅することを知見した。

そこで発明者らは、炭素濃度と引き上げ速度との関係について詳細に検討した結果、ＣＺ法にて結晶を引き上げる際に、８インチ以上のサイズの場合、引き上げ速度が０．７ｍｍ／ｍｉｎ未満についてはウェーハ面内にＯＳＦリングが発生し、その外側領域では転移クラスターが発生すること、意図的に炭素濃度を高く制御するとＣＯＰ低減効果が見られること、ＣＯＰ低減効果は引き上げ速度が０．７ｍｍ／ｍｉｎ以上で顕著であることを知見した。

発明者らは、さらに上記の引き上げ速度、炭素濃度、ＣＯＰのサイズと密度との関係について鋭意検討した結果、所要範囲に炭素濃度を高く制御し、ウェーハ面内にＯＳＦリングの外側領域が存在しないように比較的高速引き上げにてシリコン単結晶を育成し、ウェーハに切り出した後のウェーハをエピタキシャルウェーハの基板として用いることに加え、ウェーハ状態にて計測、選別し、０．１３０μｍ以上におけるＣＯＰが特定の密度以下のものについて、エピタキシャル成長を行うことにより、極めて高品質な次世代高集積デバイスに対応し得るエピタキシャルウェーハが作製できることを知見し、この発明を完成した。

炭素を意図的に添加することによってＣＯＰの発生を抑制する因子になり得ることを発明者らは、後述のごとく種々の実験及び調査から明らかにしたが、これを踏まえて、発明者らは、エピタキシャル成長前のウェーハのＣＯＰの発生に炭素濃度の影響を詳細に調査した結果、炭素濃度を０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ （ＮＥＷ ＡＳＴＭ）の範囲に添加、制御させることによって、ＣＯＰの発生が低減、抑制され、特に、その後のエピタキシャル成長によっても消滅し難い０．１３０μｍ以上のＣＯＰの発生を頭著に低減、抑制でき、従来の結晶の生産性低下を招く低速引き上げを行うことなく、ＣＯＰ発生を低減抑制できることを知見した。

すなわち、この発明において０．１３０μｍ以上のＧｒｏｗｎ−ｉｎ欠陥（ＣＯＰ）密度が０．０３個／ｃｍ^２ 以下のシリコン単結晶ウェーハで、その表面にシリコンエピタキシャル膜を成膜したことを特徴とするシリコンエピタキシャルウェーハを提案する。

さらに、この発明において、ＣＺ法にてシリコン単結晶をウェーハ面内にＯＳＦリングの外側領域が存在しない速度、例えば直径８インチ以上の結晶引き上げ速度が０．７ｍｍ／ｍｉｎ以上で引き上げ、炭素濃度を０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ （ＮＥＷ ＡＳＴＭ）の範囲で添加したシリコン単結晶から、ウェーハに切り出した後、種々の研削や研磨工程を施し、最終的にシリコンウェーハの片面又は両面を鏡面研磨仕上げし、そして研磨表面にエピタキシャル膜を成膜することを特徴とするシリコンエピタキシャルウェーハの製造方法を併せて提案する。

本発明のシリコンエピタキシャルウェーハは、炭素濃度が０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ （ＮＥＷ ＡＳＴＭ）の範囲にあり、かつＯＳＦリングの外側領域が存在しない結晶領域から構成され、０．１３０μｍ以上のＧｒｏｗｎ−ｉｎ欠陥（ＣＯＰ）密度が０．０３個／ｃｍ^２ 以下のシリコン単結晶ウェーハの表面にシリコンエピタキシャル膜を成膜したことにより上記課題を解決した。

本発明のシリコンエピタキシャルウェーハの製造方法は、ＣＺ法にてＯＳＦリングの外側領域が存在しない引上げ速度で引上げられ、
炭素濃度が０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ （ＮＥＷ ＡＳＴＭ）の範囲で添加された０．１３０μｍ以上のＧｒｏｗｎ−ｉｎ欠陥（ＣＯＰ）密度が０．０３個／ｃｍ^２ 以下であるシリコン単結晶を引上げた後、この単結晶からウェーハを切り出した後、シリコンウェーハの片面又は両面を鏡面研磨仕上げし、さらに研磨表面にエピタキシャル膜を成膜することにより上記課題を解決した。

この発明は、ＣＺ法によるシリコン単結晶を引き上げる際に、通常は混入を極力避ける炭素を故意に適量添加することにより、結晶育成工程で引き上げ速度を低下させずとも特定サイズ以上のＣＯＰの発生を顕著に抑制でき、従来の低速育成工程による製造方法の場合に比べ、極めて低ＣＯＰ結晶で且つ転位クラスターの発生がなく、しかも低コストでの製造が可能となった。

加えて、上述のシリコン結晶を用い、ウェーハに切り出した後に、ウェーハ状態での計測、選別を行うことによりエピタキシャル成長後の良品、不良品の予測ができ、これは特定サイズ以上のＣＯＰ発生密度以下のものにエピタキシャル膜を成膜することによリエピタキシャルウェーハでのＣＯＰ起因の欠陥ＬＰＤが事前に判定でき、高い確率での良品で一層の高品質なエピタキシャルウェーハの製造が可能となった。

この発明は、公知のCZ法にて育成されたもので、結晶引き上げ育成時に公知の制御方法にて炭素を故意に添加してその濃度を０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ （ＮＥＷ ＡＳＴＭ）の範囲に制御することにより、使用する結晶の高速引き上げが可能となり、且つ、ウェーハに切り出した後に、片面あるいは両面を鏡面研磨仕上げを施し、０．１３０μｍ以上のＣＯＰ密度を計測、選別して、その密度が０．０３個／ｃｍ^２ 以下のものについてエピタキシャル膜を成膜したエピタキシャルウェーハにおいて、高品質なエピタキシャルウェーハを作製できることを特徴としている。

この発明において、ＣＺ法にて育成する際の引き上げ速度は、ウェーハ面内にＯＳＦリングの外側領域が存在しないように比較的高速とするが、これは表面に発生したＯＳＦリングの外側領域では転移クラスターが発生し、これはその後のエピタキシャル成長でも消滅しないためであり、例えば、直径８インチ以上の場合は、０．７ｍｍ／ｍｉｎ未満ではウェーハ面内ＯＳＦリングの外側領域が発生するため、好ましくなく、また、０．７ｍｍ／ｍｉｎ以上では高炭素濃度によるＣＯＰ低減効果がより顕著になり、生産性の向上からも望ましい、しかし、速すぎると軸切れの危険性もあるため、２．０ｍｍ／ｍｉｎ以下が好ましく、特に１．６ｍｍ／ｍｉｎ以下が好ましい。

炭素によって、ＣＯＰの発生が抑制され、中でも特に０．１３０μｍ以上のＣＯＰの発生が抑制される理由については現時点では明確とはなっていないが、一応次のように考えられる。Ｓｉ原子の共有半径と炭素原子のそれを比較した場合、炭素原子の方が約４割近くも小さい。そのため、炭素あるいはＳｉＣの形成によってＳｉ格子に収縮場が生じ、圧縮場を伴う格子間シリコンは吸収され密度が低減する。この作用により結果として大きなＣＯＰの発生を抑制しているのではないかと考えられる。

この発明において、炭素濃度は、０．３×１０^１６ａｔｏｍｓ／ｃｍ^３ （ＮＥＷ ＡＳＴＭ）未満についてはＣＯＰを抑制する効果は認められず、ＣＯＰの抑制の観点からすると１．０×１０^１７ａｔｏｍｓ／ｃｍ^３ 以上が特に好ましい。また、上限については、固溶上限値である３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ でも品質上は特に問題はないが、あまり高すぎると有転位化の原因となる可能性が高いことを経験上熱知しており、上限については８．０×１０^１６ａｔｏｍｓ／ｃｍ^３ 以下が好ましく、５．０×１０^１６ａｔｏｍｓ／ｃｍ^３ 以下が特に好ましい。

この発明において、エピタキシャル成長行うにあたっては、上述の炭素濃度を有するウェーハを用いることに加え、ウェーハ上に存在する０．１３０μｍ以上のサイズを有するＣＯＰが単位面積当たり発生個数が、０．０３個以下であることを構成上の特徴とする。

このことは、前述のように、特定の炭素濃度を含有したエピタキシャル成長前のウェーハは、検出限界以下のウェーハに比べ、ＣＯＰの抑制が期待でき、ウェーハにおいて０．１３０μｍ以上のＣＯＰもこの効果によって、発生したとしても極めて低い個数でデバイス歩留まり上問題になるレベルではないが、万が一、外乱を含め発生した場合においてはエピタキシャル成長処理を行っても、かかるエピタキシャルウェーハでは、良好な表面品質が得られないことを本発明者らによる種々の実験結果より明らかにしており、その閾値が０．１３０μｍ以上のＣＯＰが０．０３個／ｃｍ^２ を超える場合である。

すなわち、小さいサイズのＣＯＰについては、その後のエピタキシャル成長処理を行うことによって、処理中の高温度域における水素及び塩化水素雰囲気下における、エッチング作用により、表面が平坦化され、その結果ほとんどのＣＯＰは消滅する。一方、大きなサイズを有するＣＯＰは、エピタキシャル成長処理を行っても消滅し難いことから、エピタキシャル成長後においても表面にＣＯＰ起因の欠陥ＬＰＤが残留することが懸念され、その結果、良品エピタキシャルウェーハとしてデバイスメーカヘ出荷できない恐れがあり、エピタキシャル成長前にこの０．１３０μｍ以上のＣＯＰの発生密度を計測し、選別することがひいてはエピタキシャル成長後の最終歩留まりに大きく影響してくることを見出した。

以上のことより、炭素濃度を所定の範囲に故意に制御し、引き上げた結晶を用い、加えてエピタキシャル成長前に０．１３０μｍ以上のＣＯＰ密度を計測、選別することによって、結晶の引き上げ速度についても、生産性の面で優位なＯＳＦリングが結晶の最外周部に発生するか、もしくは外側に消滅する高速引き上げにより高品質なエピタキシャルウェーハの作製が可能となる。

この発明によるエピタキシャルウェーハの製造方法は、まず、ＣＺ法にてシリコン単結晶をウェーハ面内にＯＳＦリングが存在しないように結晶の最外周部に発生するか、もしくは外側に消滅するような速度で引き上げ、例えば直径８インチ以上の結晶引き上げ速度が０．７ｍｍ／ｍｉｎ以上で引き上げる。引上げに際して炭素濃度を０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３ の範囲で添加したシリコン単結晶からウェーハに切り出す。

次に、ウェーハに切り出した後、公知の平面研削工程、化学研磨工程を適宜組み合せて実施したり、エッジ部の研削や化学研磨を施したりして、最終的にはシリコンウェーハの片面又は両面を鏡面研磨仕上げを完了する。そして、仕上げ研磨を施した所要表面にエピタキシャル膜を成膜する。

前述の如く、従来は、炭素濃度については引き上げ中にシリコン単結晶中に極力混入しないように対処し、また炭素濃度が高い場合、ウェーハ表面及び表面近傍領域の完全性が劣化したり、種々特性の低下が問題視されていたが、実施例に明らかなように、炭素濃度が高いウェーハであってもエピタキシャル成長を施すことによって、何ら悪影響を与えることがないことを確認している。

実施例１
ＣＺ法によってシリコン単結晶を育成する際に、Ｂ（ボロン）を添加し、基板抵抗値が７〜１５Ω・ｃｍ、酸素濃度が１２．５〜１４（×１０^１７ａｔｏｍｓ／ｃｍ^３ ）、不純物元素である炭素を検出下限にあたる０．１×１０^１６ａｔｏｍｓ／ｃｍ^３ 未満にそれぞれ制御し、結晶引き上げ速度を０．４〜１．２ｍｍ／ｍｉｎの範囲で種々変化させて８インチ外径のシリコン単結晶を引き上げ育成した。

種々の引き上げ速度で得られた８インチシリコン単結晶より所定位置で切り出したサンプルウェーハを、平面研削後、両面鏡面研磨を施して鏡面ウェーハとなし、表面異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１）にてＣＯＰサイズとＣＯＰ密度を測定した。その測定結果を図１の結晶引き上げ速度とＣＯＰサイズ及びＣＯＰ密度との関係のグラフに示す。

図１から明らかなように、ＣＯＰサイズとＣＯＰ密度は、引き上げ速度との依存関係において逆相関になっており、結晶引き上げ速度０．７ｍｍ／ｍｉｎが、ウェーハ面内にＯＳＦ−Ｒｉｎｇが発生する閾値になる。この０．７ｍｍ／ｍｉｎより遅い場合、転移クラスターがＯＳＦ−Ｒｉｎｇの外側領域に発生し、またこの転移クラスターは、サイズが大きい。

実施例２
ＣＺ法によってシリコン単結晶を育成する際に、Ｂを添加し、基板抵抗値が２〜６Ω・ｃｍ、酸素濃度が１３〜１４（×１０^１７ａｔｏｍｓ／ｃｍ^３ ）、結晶引き上げ速度をＯＳＦリングの外側領域がウェーハ面内に発生しない状態となる０．７ｍｍ／ｍｉｎに設定し、不純物元素である炭素を検出下限にあたる０．１×１０^１６ａｔｏｍｓ／ｃｍ^３ から１２×１０^１６ａｔｏｍｓ／ｃｍ^３の範囲で種々変化させて制御し、８インチ外径のシリコン単結晶を引き上げ育成した。

種々の炭素濃度で得られた８インチシリコン単結晶より所定位置で切り出したサンプルウェーハを、平面研削後、両面鏡面研磨を施して鏡面ウェーハとなし、仕上げ洗浄後、表面異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１）にてＣＯＰサイズを測定した。その測定結果を図２の炭素濃度とＣＯＰサイズとの関係のグラフに示す。

図２から明らかなように、ＣＯＰサイズは炭素濃度に依存し、炭素濃度０．３×１０ ａｔｏｍｓ／ｃｍ^３ 以上になると、ＣＯＰサイズは急激に小さくなる傾向にある。なお、この炭素濃度０．１×１０^１６ａｔｏｍｓ／ｃｍ^３ の実際の値は１ケタ低いことが放射化分析より確認された。但し、ＦＴ−ＩＲでは０．１×１０^１６ａｔｏｍｓ／ｃｍ^３ が測定下限値である。

実施例３
実施例２で得られた種々炭素濃度を変化させた８インチ外径のシリコン単結晶ウェーハに、図５に示すシーケンスのエピタキシャル成長を実施し、シリコンエピタキシャルウェーハとなした。このエピウェーハを仕上げ洗浄後、表面異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１）にて、ウェーハ表面に発生するＣＯＰ起因の欠陥（ＬＰＤ）密度を測定した結果を図３に示す。

図３から明らかなように、エピタキシャル成長前のシリコンウェーハ中の炭素濃度が０．３×１０^１６ａｔｏｍｓ／ｃｍ^３ 以上では、エピタキシャル成長後の表面に発生するＣＯＰ起因の欠陥（ＬＰＤ）の個数は０．０３個／ｃｍ^２ 以下になることが分かる。

実施例４
実施例２で得られた炭素濃度が０．３×１０^１６ａｔｏｍｓ／ｃｍ^３ の８インチ外径のシリコン単結晶ウェーハに、実施例３と同様にエピタキシャル成長を実施し、エピタキシャルウェーハとなした。表面異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１）にてエピタキシャル成長前のウェーハ表面のＣＯＰとエピタキシャル成長後のウェーハ表面の欠陥（ＬＰＤ）について、各サイズごとの個数変化を測定した結果を図４に示す。

図４から明らかなように、エピタキシャル成長後のウェーハ表面には０．１３０μｍ以下のＣＯＰ起因の欠陥（ＬＰＤ）が存在しないことから、エピタキシャル成長前にウェーハ表面に存在していた０．１３０μｍ以下のＣＯＰは、エピタキシャル成長の過程で収縮消滅したと言える。しかも、エピタキシャル成長後のウェーハ表面に発生する０．１３０μｍ以上のＣＯＰ起因の欠陥（ＬＰＤ）も極めて高い確率で低減化されていることが分かる。

なお、各実施例では、８インチ、Ｐ型（Ｂ）についてのみの実施例を説明したが、１２インチ及びＮ型（Ｐ）についても同様の効果が得られることを確認した。また、ＣＯＰ密度およびＬＰＤ密度の測定は、ＫＬＡ−Ｔｅｎｃｏｒ社 ＳＰ１を用いての実施例について述べたが、ＰＳＬ（ポリスチレンラミネート粒子）等を用いての校正を行うことにより、他の装置、例えばＡＯＳ社製ＡＷＩＳ等でも同等の測定結果が得られることを確認した。さらに、ウェーハ裏面は鏡面仕上げの例を示したが、片面鏡面仕上げ、裏面が平面研削のみのウェーハであっても同等であることを確認した。

結晶引き上げ速度に依存するＣＯＰサイズと密度との関係を示すグラフである。 炭素濃度ドープ量とＣＯＰサイズの関係を示すグラフである。 炭素濃度とＣＯＰ起因の欠陥ＬＰＤの個数との関係を示すグラフである。 エピタキシャル成長処理前後でのＣＯＰとＣＯＰ起因の欠陥ＬＰＤ発生分布を示すグラフである。 エピタキシャル成長処理のプロセスを示すヒートパターン図である。

Claims (1)

1. 炭素濃度が０．３×１０^１６〜３．２×１０^１７ａｔｏｍｓ／ｃｍ^３（ＮＥＷ ＡＳＴＭ）の範囲にあり、かつＯＳＦリングの外側領域が存在しない結晶領域から構成され、
   ０．１３０μｍ以上のＧｒｏｗｎ−ｉｎ欠陥（ＣＯＰ）密度が０．０３個／ｃｍ^２ 以下のシリコン単結晶ウェーハの表面にシリコンエピタキシャル膜を成膜したシリコンエピタキシャルウェーハ。

Images