KR20140016255A - 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼 - Google Patents

실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼 Download PDF

Info

Publication number
KR20140016255A
KR20140016255A KR1020137019428A KR20137019428A KR20140016255A KR 20140016255 A KR20140016255 A KR 20140016255A KR 1020137019428 A KR1020137019428 A KR 1020137019428A KR 20137019428 A KR20137019428 A KR 20137019428A KR 20140016255 A KR20140016255 A KR 20140016255A
Authority
KR
South Korea
Prior art keywords
wafer
silicon single
single crystal
less
heat treatment
Prior art date
Application number
KR1020137019428A
Other languages
English (en)
Other versions
KR101750688B1 (ko
Inventor
웨이 펑 쿠
후미오 타하라
유우키 오오이
슈 스기사와
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140016255A publication Critical patent/KR20140016255A/ko
Application granted granted Critical
Publication of KR101750688B1 publication Critical patent/KR101750688B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 초크랄스키 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3의 실리콘 단결정 웨이퍼에 대하여, 비질화성 분위기 하에서, 1150 ~ 1300 ℃에서, 1 ~ 120 분의 열처리를 실시하는 실리콘 단결정 웨이퍼의 제조방법이다. 따라서, 대구경에 대응 가능한 CZ법으로 제조한 V 영역의 웨이퍼를 이용하여, 벌크 중의 결함을 무결함으로 하고, 더욱 중성자 조사를 실시하지 않아도, 중성자 조사를 실시하였을 경우와 동일한 정도의 면내 저항율 분포로 함으로써, IGBT-등급 적용 가능한 저가의 실리콘 단결정 웨이퍼를 제조하는 방법이 제공된다.

Description

실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼{SILICON SINGLE-CRYSTAL WAFER PRODUCTION METHOD, AND ANNEALED WAFER}
본 발명은 예컨대 IGBT용 실리콘 단결정 웨이퍼의 제조방법에 관한 것이다.
IGBT(Insulated Gate Bipolar Transistor)와 같은 종형 실리콘 디바이스-등급 웨이퍼로는, 일반적으로 FZ법(Floating Zone Method)에 의해 제조된 도전형이 N형인 웨이퍼가 이용되고 있다. IGBT는, 웨이퍼를 종방향으로 사용하는 디바이스이기 때문에, 웨이퍼의 벌크의 품질에 영향을 받는다. 따라서, 결함이 적은 웨이퍼를 얻기 쉬운 FZ법이 이용되고 있다.
그러나, FZ법에서는 웨이퍼의 대구경화는 곤란하고, 대량 생산에는 적합하지 않다. 따라서, CZ법(초크랄스키(Czochralski) 방법)으로 제조된, 결함 영역이 N 영역으로, 질소 도핑, 낮은 산소 농도의 웨이퍼(특허 문헌 1)나, N 영역, 낮은 산소 농도에서 RTA 처리된 웨이퍼(특허 문헌 2)가 제안되고 있다.
또한, CZ법에서 웨이퍼의 결함 영역은, 실리콘 단결정 잉곳의 인상(引上) 속도에 크게 의존하여 변화하는 것이다. 인상 속도가 빠른 영역에서는, 베이컨시(Vacancy)로 지칭되는 결함인 공공(空孔)이 응집된 공극(void)으로 간주되는 그로운-인(Grown-in) 결함이, 결정 반경 방향의 거의 전역에 고밀도로 존재하고, 이러한 결함이 존재하는 영역은 V 영역이라고 한다. 또한, 인상 속도를 느리게 하면, 결정 주변부에 발생하게 되는 OSF 링이 결정 내부를 향해 수축해 나가고, 마침내는 소멸한다. 더욱 인상 속도를 느리게 하면, 베이컨시(Vacancy)나 Interstitial Silicon(격자간 실리콘)의 과부족이 적은 N(Neutral) 영역이 출현한다.
이 N 영역의 실리콘 단결정을 얻기 위해 인상 속도의 폭은 좁고, 수율이 좋지 않기 때문에, 고가의 웨이퍼가 되지만, 결정 중에 결함이 거의 없기 때문에 IGBT용 웨이퍼로서 이용되고 있었다.
IGBT용 웨이퍼에 대하여, 웨이퍼 면내 및 종방향으로 저항율의 차이가 크면, 소자 간의 저항율의 차이가 생겨서, 파손의 원인이 되어 버린다.
이 때문에, IGBT용 웨이퍼로서, 면내 저항율 분포가 5 % 이하인 웨이퍼도 제안되고 있다(특허 문헌 3, 특허 문헌 4).
WO2009/025337 WO2009/025342 특개 2010-62466 호 공보 WO2009/028658
그러나, 상기 웨이퍼는, N 영역, 낮은 산소 농도의 웨이퍼에 질소 도핑, RTA 처리, 중성자 조사를 수행함으로써, 벌크 중의 결함을 무결함으로 하고, 면내 저항율 분포를 개선하는 것으로, N 영역의 웨이퍼의 사용이 전제가 되고 있었다. 따라서, 비용이 높고, 수율이 악화되었다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 대구경에 대응 가능한 CZ법으로 제조한 V 영역의 웨이퍼를 이용하여, 벌크 중의 결함을 무결함으로 하고, 더욱 중성자 조사를 실시하지 않고도, 중성자 조사를 실시하였을 경우와 동일한 정도의 면내 저항율 분포로 함으로써, IGBT-등급 적용 가능한 저비용의 실리콘 단결정 웨이퍼를 제조하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 초크랄스키(Czochralski) 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma(JEIDA : 일본 전자공업 진흥협회의 환산 계수를 사용함) 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3의 실리콘 단결정 웨이퍼에 대하여, 비질화성(non-nitriding) 분위기 하에서, 1150 ~ 1300 ℃에서, 1 ~ 120 분의 열처리를 실시하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
상기 실리콘 단결정 웨이퍼인 경우, V 영역의 실리콘 단결정을 이용하여도, 비질화성 분위기 하에서, 1150 ~ 1300 ℃에서, 1 ~ 120 분의 열처리를 실시하는 것으로, 표층뿐만 아니라, 벌크 중의 결정 결함을 효과적으로 줄일 수 있으며, 또한 웨이퍼의 저항율의 면내 차이도 개선할 수 있다. 이 때문에, 본 발명의 제조방법에서는, 생산성이 좋은 V 영역의 실리콘 단결정 웨이퍼를 이용하고, 또한 중성자 조사를 수행하지 않고 저항율의 면내 차이도 개선하여서, IGBT에 적합한 웨이퍼를 제조할 수 있기 때문에, IGBT용 웨이퍼 제조의 생산성을 향상시키고, 비용을 절감할 수 있다.
이때, 상기 열처리를 실시함으로써, 상기 실리콘 단결정 웨이퍼의 벌크 중의 결함 크기 15 nm 이상의 결정 결함의 밀도를 2 × 106/cm3 이하로 하는 것이 바람직하다.
이 같은 결정 결함의 밀도로 함으로써 IGBT 등에 적합한 고품질 웨이퍼로 할 수 있다.
이때, 상기 열처리를 실시함으로써, 상기 실리콘 단결정 웨이퍼의 저항율의 면내 차이를 5 % 이하로 하는 것이 바람직하다.
이와 같이, 본 발명의 방법인 경우, 중성자 조사를 실시하지 않고, 열처리로 저항율의 면내 차이를 개선할 수 있고, 저비용으로 고품질의 웨이퍼로 할 수 있다.
이때, 상기 실리콘 단결정 웨이퍼를, 도전형이 N형으로, IGBT-등급 디바이스에 이용하는 것으로 하는 것이 바람직하다.
본 발명의 제조방법인 경우, 이러한 IGBT-등급 디바이스에 사용되는 웨이퍼를 저비용으로 생산성이 좋게 제조할 수 있다.
또한, 본 발명은, 초크랄스키 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3의 실리콘 단결정 웨이퍼를 열처리하여 제조된 어닐링된 웨이퍼로서, 상기 어닐링된 웨이퍼의 벌크 중의 결함 크기 15 nm 이상의 결정 결함의 밀도가 2 × 106/cm3 이하인 것을 특징으로 하는 어닐링된 웨이퍼를 제공한다.
이러한 어닐링된 웨이퍼인 경우, 수율이 좋게 육성할 수 있는 V 영역의 실리콘 단결정 잉곳으로부터 얻기 때문에 저비용이고, 벌크 중의 결정 결함이 비정상적으로 적기 때문에, IGBT용 웨이퍼로서 적합하다.
이때, 상기 어닐링된 웨이퍼의 저항율의 면내 차이가 5 % 이하인 것이 바람직하다.
이러한 웨이퍼인 경우, 디바이스를 조작하면, 고장의 발생을 방지할 수 있고, 수율이 향상되는 웨이퍼가 된다.
이때, 상기 어닐링된 웨이퍼는, 도전형이 N형으로, IGBT-등급 디바이스에 이용하는 것이다 것이 바람직하다.
이와 같이, 본 발명의 어닐링된 웨이퍼는, IGBT-등급 디바이스에 사용하기에 적합하다.
이상과 같이, 본 발명에 의하면, V 영역의 실리콘 단결정 웨이퍼를 사용하여, IGBT-등급 어닐링된 웨이퍼를 생산성이 좋고 저비용으로 제조할 수 있다.
도 1은 실시예 1, 비교예 1에서 열처리한 웨이퍼의 결함의 평가 결과를 나타내는 도면이다.
도 2(a)는 웨이퍼 면내에서의 결함의 크기를 나타내는 그래프를 나타내고, (b)는 질소 농도에 따른 결함 영역을 나타내는 도면이다.
이하, 본 발명에 대하여, 실시형태의 일례로서 상세히 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
우선, 본 발명의 어닐링된 웨이퍼는, 초크랄스키 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3의 실리콘 단결정 웨이퍼를 열처리하여 제조된 어닐링된 웨이퍼로서, 상기 어닐링된 웨이퍼의 벌크 중의 결함 크기 15 nm 이상의 결정 결함의 밀도가 2 × 106/cm3 이하이다.
이러한 어닐링된 웨이퍼인 경우, 문제가 될 수 있는 크기의 결정 결함이 벌크 중에 비정상적으로 적기 때문에, 예를 들면 웨이퍼의 종방향(두께 방향)에 소자가 형성되는 IGBT-등급 웨이퍼로서 적합하다. 또한, V 영역의 실리콘 단결정 잉곳으로 얻어진 것이기 때문에 생산성이 좋게 제조할 수 있다.
이때, 본 발명의 어닐링된 웨이퍼의 저항율의 면내 차이가 5 % 이하인 것이 바람직하다.
이러한 중성자 조사를 사용하지 않고 열처리에 의해 저항율의 균일성이 상기 범위까지 향상된 웨이퍼인 경우, 높은 품질과 저렴한 IGBT용 웨이퍼로 할 수 있다.
이와 같은 본 발명의 어닐링된 웨이퍼는, 도전형이 N형이면, IGBT-등급 디바이스에 사용되는 웨이퍼로서 적합하다.
상기와 같은 본 발명의 어닐링된 웨이퍼를 제조하는 방법의 일례로서, 본 발명의 실리콘 단결정 웨이퍼의 제조방법을 아래에 설명한다.
본 발명의 실리콘 단결정 웨이퍼의 제조방법에서는, 초크랄스키 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3 실리콘 단결정 웨이퍼에 대하여, 비질화성 분위기 하에서, 1150 ~ 1300 ℃에서, 1 ~ 120 분의 열처리를 실시한다.
본 발명에서, 예를 들면, MCZ법에 의해, 결함 영역이 V 영역이 되도록 인상 속도 등을 제어하면서, 또한 산소 농도가 7 ppma 미만이 되도록 실리콘 단결정 잉곳을 육성한다. 이때, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3이 되도록 질소를 도핑한다. 또한, 예컨대 도전형을 N형으로 하는 경우에는, 도펀트로서, P, As, Sb 등을 도핑할 수 있다.
그리고, 이렇게 육성한 실리콘 단결정 잉곳을 슬라이스하고, 연마 등을 실시하는 것으로, 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3이며, 전체가 V 영역의 실리콘 단결정 웨이퍼를 제작할 수 있다.
이와 같이, 종래에는 IGBT에 N 영역의 웨이퍼를 사용하고 있었지만, 본 발명에서는 V 영역의 웨이퍼를 사용할 수 있기 때문에, 잉곳 육성시 인상 속도의 한계를 확대할 수 있고, 웨이퍼 제조의 생산성이 향상된다. 또한, CZ법을 이용하므로, 대구경의 웨이퍼를 얻기가 용이하다.
이때, 질소 농도가 1 × 1013 atoms/cm3 미만에서는, 웨이퍼의 산소 석출물의 크기가 커지고, 후공정의 열처리에 의해 벌크 내부의 결함의 소멸이 곤란해진다. 질소 농도가 1 × 1014 atoms/cm3보다 큰 경우에는, 웨이퍼 외주에 OSF 영역이 형성된다.
또한, 본 발명의 실리콘 단결정 웨이퍼의 산소 농도는, 7 ppma 미만, 바람직하게는 5 ppma 이하이며, 이와 같은 매우 낮은 산소 농도인 경우, 열처리에 의해 웨이퍼 중의 결함을 충분히 소멸시킬 수 있는 반면, 산소 농도가 7 ppma 이상이 되면, 열처리에 의해 결함이 소멸하지 않으며, 특히 벌크 중의 결함이 많이 남아 버린다.
이와 같이, 본 발명에서, 산소와 질소 농도를 상기 범위로 하는 것으로, 웨이퍼의 산소 석출물 크기가, MO601(미쯔이 금속(三井金屬) 제품)에 의해, 적외선 산란 강도로 평가하면 250 a.u. 이하로 작아지고, 이후 열처리를 통해 결함을 소멸하기 쉬워진다.
그리고, 이러한 실리콘 단결정 웨이퍼에 대해, 예를 들어 종형 열처리 로(爐)에서 Ar, H2, Ar + O2 등의 비질화성 분위기 하에서, 1150 ~ 1300 ℃에서, 1 ~ 120 분의 열처리를 실시한다.
이 열처리에서, 표층의 산소가 바깥쪽으로 확산하고, 또한 벌크 중의 그로우인-인 결함의 내벽의 산화막이 용해되고, 공동의 축소, 심지어 공동이 매립 유지되도록 함으로써, 벌크 중의 결함 크기 15 nm 이상의 결정 결함의 밀도를 2 × 106/cm3 이하로 할 수 있다.
이때, NH3, N2 등의 질화성 분위기 하에서 열처리를 실시하면, 웨이퍼 표면에 질화막이 형성되고, 산소의 바깥쪽 확산을 막고, 결함의 소멸이 충분히 할 수 없다.
또한, 열처리 온도는, 1150 ℃ 미만에서는 결함의 소멸이 불충분하여, 1300 ℃를 초과하면, 슬립 전위가 발생할 수 있다. 또한, 이 열처리 온도는 1200 ℃ 이하가 슬립 전위 발생을 확실히 방지할 수 있기 때문에 바람직하다. 열처리 시간은 1 분 이상이면, 결함의 소멸을 효과적으로 달성할 수 있고, 120 분 이하이면 충분하며, 또한 슬립 전위의 발생을 억제할 수 있다.
이 열처리에 따라, 웨이퍼의 저항율의 면내 차이를 5 % 이하로 할 수 있다.
종래에는, 이러한 면내 균일한 저항율을 얻기 위해서는, 중성자 조사가 필요하며, 이 처리에 의해 비용이 높아지고 있었다. 그러나, 본 발명자들은, 다음과 같은 연구 결과로부터 열처리에 의한 저항율 균일화의 방법을 발견하였다.
P 등의 도펀트의 확산은, 도펀트 단체(單體)로의 확산이 아니라, 도펀트와 I(Si)(격자간 실리콘)의 쌍으로 확산된다. 특히 베이컨시가 존재하는 경우, 도펀트 + I(Si)의 확산을 촉진시킨다.
따라서, 본 발명의 질소 도핑 + 저산소 웨이퍼에 대하여 상기 고온 열처리를 실시하면, 질소의 바깥쪽으로 확산이 일어나고, 또한 산소가 적기 때문에, 과도한 베이컨시가 발생한다. 이 대량의 베이컨시의 발생으로 인해, 도펀트 + I(Si)의 확산이 촉진되어, 저항율이 균일 방향으로 변화하는 것을 발견하였다.
이와 같은 본 발명의 열처리에 의해 중성자 조사와 동등 이상의 저항율 균일화가 가능하고, IGBT용 웨이퍼의 제조 비용을 효과적으로 저감시킬 수 있다.
이상과 같은 본 발명의 실리콘 단결정 웨이퍼의 제조방법이면, 도전형을 N형으로 하는 것으로, IGBT-등급 디바이스에 사용하기에 적합한 웨이퍼를 저비용으로 생산성이 좋게 제조할 수 있다.
그러나, 본 발명의 어닐링된 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법으로 제조한 웨이퍼는, IGBT 이외의 디바이스에도 사용할 수 있다.
실시예
이하, 실시예 및 비교예를 제시하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
(실시예 1, 비교예 1)
(산소 농도의 임계적 의의의 증명)
초크랄스키 방법에 의해 얻어진, 질소 농도 5 × 1013 atoms/cm3 V 영역의 실리콘 단결정 웨이퍼를, 산소 농도가 4 ppma, 6 ppma, 8 ppma(JEIDA)인 3가지를 준비하고, Ar 분위기 하에서 1170 ℃, 1 시간의 열처리를 실시하였다.
이 열처리한 웨이퍼에 대하여, MO601(미츠이 금속 제품)를 사용하여, 크기가 15 nm 이상인 결정 결함의 밀도를 평가하였다. MO601은 표층 5 ㎛ 부근의 결함 평가가 가능하다.
평가시, 벌크 중의 결함 평가는, 깊이 방향 연마(50 ㎛, 100 ㎛ 목표)하고, MO601로 평가를 실시하였다. 이 평가 방법은 연마 면의 전면 평가가 가능하다.
평가 결과를 도 1, 표 1에 나타낸다.
산소 농도 Oi(ppma) 4 5 6 8
표층(/㎠) 0.00 0.00 0.00 0.03
벌크(/㎤) 50 ㎛ 연마 0 0 1.8E6 4.2E7
100 ㎛ 연마 0 0 1.8E6 4.2E7
도 1, 표 1에서 제시된 바와 같이, 산소 농도 8 ppma의 경우에는, 열처리를 실시해도, 특히 벌크 중에 결함이 남게 되어, 벌크 중의 결함 밀도를 2 × 106/cm3 이하로 하는 것을 할 수 없었다. 한편, 4 ~ 6 ppma의 경우에는, 결함 밀도는 2 × 106/cm3 이하가 되며, 특히 5 ppma 이하의 경우에는, 벌크 중에도 결함이 발견되지 않았다. 따라서, 산소 농도는 7 ppma 미만, 특히는 5 ppma 이하가 바람직한 것임을 알 수 있다.
(실시예 2, 비교예 2)
(질소 농도의 임계적 의의의 증명)
초크랄스키 방법에 의해 얻어진, 산소 농도가 4 ppma(JEIDA)에서 V 영역의 실리콘 단결정 웨이퍼를, 질소 농도가 1 × 1013 atoms/cm3 미만, 2 × 1013 atoms/cm3, 5 × 1013 atoms/cm3, 2 × 1014 atoms/cm3의 4가지를 준비하고, Ar 분위기 하에서 1170 ℃, 1 시간의 열처리를 실시하였다.
실시예 1, 비교예 1과 동일한 방법으로 결함 평가를 실시한 결과를 표 2에 나타낸다.
N2(/㎤) <1E13 2E13 5E13 2E14
표층(/㎠) 36.6 0.000 0.004 0.001
벌크(/㎤) 50 ㎛ 연마 4E6 0.00 0.00 0.00
100 ㎛ 연마 4E6 0.00 0.00 0.00
표 2로부터 알 수 있는 바와 같이, 질소 농도가 1 × 1013 atoms/cm3 미만인 경우에는, 중심 부분의 결함의 크기가 크고, 열처리 후에도, 표층 및 벌크에 결함이 남게 된다.
도 2(a)에는 열처리 전의 실리콘 단결정 중의 결함의 크기를 나타내는 그래프를 나타내고, (b)에는 그 표면의 결함 영역을 MO601에서 측정한 결과를 나타낸다. 도 2(a)에 제시된 바와 같이, 질소 농도가 높아지면 중심 부분의 결함 크기가 작아지게 되지만, 도 2(b)에 제시된 바와 같이, 동일한 조건에서 인상시킨 단결정에서 얻어진 웨이퍼에도 불구하고, 질소 농도가 2 × 1014 atoms/cm3 분은, 질소 농도가 과잉이고, V 영역의 외주에 OSF 영역이 형성하게 된다. 이와 같이, 질소 농도가 1 × 1014 atoms/cm3을 초과하면, 외주에 OSF 영역이 형성되었다.
(실시예 3, 비교예 3)
초크랄스키 방법에 의해 얻어진, 질소 농도가 5 × 1013 atoms/cm3, 산소 농도가 4 ppma(JEIDA)에서 V 영역의 실리콘 단결정 웨이퍼를 준비하고, Ar 분위기 하에서 1 시간 열처리를 하였다. 열처리 온도는 1130, 1150, 1170, 1200, 1300 ℃보다 높은 온도(> 1300 ℃)에서 각각 실시하였다.
실시예 1, 비교예 1과 동일한 방법으로 결함 평가를 실시하였다. 또한, 면내 저항율 분포를 평면 SR로 측정하였다. 결과를 표 3에 나타낸다.
열처리 온도(℃) 1130 1150 1170 1200 > 1300
표층 결함(/㎠) 1.5 0.008 0.001 0.00 0.004
벌크 중 결함(/㎤) 5E6 0 0 0 0
슬립 전위 없음(無) 없음 없음 없음 있음(有)
면내 저항율 분포(%) < 7 < 5 < 5 < 5 < 5
표 3에서 제시된 바와 같이, 열처리 온도 1130 ℃에서 결함이 남게 되며, 또한 저항율의 균일화도 부족하다. 한편, 1150 ~ 1200 ℃에서는 결함이 소멸하고, 저항율이 균일하게 되어있다. 또한, 열처리 온도가 1300 ℃보다 높으면, 슬립 전위가 발생하였다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는, 예시적이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (7)

  1. 초크랄스키(Czochralski) 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3의 실리콘 단결정 웨이퍼에 대하여, 비질화성(non-nitriding) 분위기 하에서, 1150 ~ 1300 ℃에서, 1 ~ 120 분의 열처리를 실시하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 열처리를 실시함으로써, 상기 실리콘 단결정 웨이퍼의 벌크(bulk) 중의 결함 크기 15 nm 이상의 결정 결함의 밀도를 2 × 106/cm3 이하로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 열처리를 실시함으로써, 상기 실리콘 단결정 웨이퍼의 저항율의 면내 차이를 5 % 이하로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 웨이퍼를, 도전형이 N형으로, IGBT(Insulated Gate Bipolar Transistor)-등급 디바이스에 사용되는 것으로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  5. 초크랄스키 방법에 의해 육성된 V 영역의 실리콘 단결정 잉곳으로부터 얻어진 산소 농도 7 ppma 미만, 질소 농도 1 × 1013 ~ 1 × 1014 atoms/cm3의 실리콘 단결정 웨이퍼를 열처리하여 제조된 어닐링된 웨이퍼로서, 상기 어닐링된 웨이퍼의 벌크 중의 결함 크기 15 nm 이상의 결정 결함의 밀도가 2 × 106/cm3 이하인 것을 특징으로 하는 어닐링된 웨이퍼.
  6. 제5항에 있어서,
    상기 어닐링된 웨이퍼의 저항율의 면내 차이가 5 % 이하인 것을 특징으로 하는 어닐링된 웨이퍼.
  7. 제5항 또는 제6항에 있어서,
    상기 어닐링된 웨이퍼는, 도전형이 N형으로, IGBT-등급 디바이스에 사용하는 것인 것을 특징으로 하는 어닐링된 웨이퍼.
KR1020137019428A 2011-01-24 2012-01-06 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼 KR101750688B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011011790A JP5764937B2 (ja) 2011-01-24 2011-01-24 シリコン単結晶ウェーハの製造方法
JPJP-P-2011-011790 2011-01-24
PCT/JP2012/000053 WO2012101957A1 (ja) 2011-01-24 2012-01-06 シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Publications (2)

Publication Number Publication Date
KR20140016255A true KR20140016255A (ko) 2014-02-07
KR101750688B1 KR101750688B1 (ko) 2017-06-26

Family

ID=46580538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019428A KR101750688B1 (ko) 2011-01-24 2012-01-06 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼

Country Status (6)

Country Link
US (1) US8916953B2 (ko)
JP (1) JP5764937B2 (ko)
KR (1) KR101750688B1 (ko)
CN (1) CN103328696B (ko)
DE (1) DE112012000306B4 (ko)
WO (1) WO2012101957A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
JP2014082316A (ja) * 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052188B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
DE102016209008B4 (de) 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
KR102092358B1 (ko) 2018-06-22 2020-03-23 울산과학기술원 바륨지르코늄 산화물을 이용한 단결정 잉곳 및 그 제조 방법
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
CN114990693A (zh) * 2022-04-02 2022-09-02 天津中环领先材料技术有限公司 一种ntd单晶硅退火工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321460B2 (ko) * 1974-06-06 1978-07-03
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2000020399A (ja) * 1998-06-30 2000-01-21 Hitachi Ltd 仮想計算機システム
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
EP1408540A4 (en) 2001-06-28 2008-12-10 Shinetsu Handotai Kk PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
JP4633977B2 (ja) 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4703934B2 (ja) 2002-02-26 2011-06-15 信越半導体株式会社 アニールウエーハの製造方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
ATE493755T1 (de) * 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür
WO2009025337A1 (ja) 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
WO2009025342A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025338A1 (ja) 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009028658A1 (ja) 2007-08-29 2009-03-05 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP2010062466A (ja) 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Also Published As

Publication number Publication date
WO2012101957A1 (ja) 2012-08-02
CN103328696A (zh) 2013-09-25
US8916953B2 (en) 2014-12-23
JP5764937B2 (ja) 2015-08-19
JP2012153548A (ja) 2012-08-16
CN103328696B (zh) 2016-05-11
US20130264685A1 (en) 2013-10-10
DE112012000306B4 (de) 2021-03-18
KR101750688B1 (ko) 2017-06-26
DE112012000306T5 (de) 2013-09-26

Similar Documents

Publication Publication Date Title
KR101750688B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
KR100928885B1 (ko) Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
KR100701341B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100724329B1 (ko) Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법
JP5621791B2 (ja) シリコン単結晶ウェーハの製造方法及び電子デバイス
KR20150118037A (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20080083326A (ko) 실리콘 단결정 웨이퍼의 제조방법
WO2018037755A1 (ja) シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
JP2010056316A (ja) シリコンウェーハ及びその製造方法
US10861990B2 (en) Epitaxial silicon wafer
JP4244411B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
TWI828442B (zh) 磊晶晶圓
JP5012721B2 (ja) シリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant