WO2012101957A1 - シリコン単結晶ウェーハの製造方法及びアニールウェーハ - Google Patents

シリコン単結晶ウェーハの製造方法及びアニールウェーハ Download PDF

Info

Publication number
WO2012101957A1
WO2012101957A1 PCT/JP2012/000053 JP2012000053W WO2012101957A1 WO 2012101957 A1 WO2012101957 A1 WO 2012101957A1 JP 2012000053 W JP2012000053 W JP 2012000053W WO 2012101957 A1 WO2012101957 A1 WO 2012101957A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon single
single crystal
less
region
Prior art date
Application number
PCT/JP2012/000053
Other languages
English (en)
French (fr)
Inventor
曲　偉峰
田原　史夫
裕喜 大井
修 杉澤
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201280006313.7A priority Critical patent/CN103328696B/zh
Priority to US13/993,810 priority patent/US8916953B2/en
Priority to DE112012000306.3T priority patent/DE112012000306B4/de
Priority to KR1020137019428A priority patent/KR101750688B1/ko
Publication of WO2012101957A1 publication Critical patent/WO2012101957A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Definitions

  • the present invention relates to a method for manufacturing a silicon single crystal wafer for IGBT, for example.
  • a wafer for a vertical silicon device such as IGBT (Insulated Gate Bipolar Transistor)
  • a wafer of N type conductivity type manufactured by FZ method Floating Zone Method
  • An IGBT is a device that uses a wafer in the vertical direction, and is therefore affected by the quality of the wafer bulk. For this reason, the FZ method in which a wafer with few defects is easily obtained is used.
  • Patent Document 1 wafers manufactured by the CZ method (Czochralski Method) with a defect region of N region, nitrogen-doped, low oxygen concentration (Patent Document 1), and wafers subjected to RTA treatment with N region, low oxygen concentration (Patent Document 1) Patent Document 2) has been proposed.
  • the defect region of the wafer in the CZ method changes greatly depending on the pulling speed of the silicon single crystal ingot.
  • the glow-in defects considered as voids which are point defects called vacancy
  • the region where these defects exist is the V region.
  • the OSF ring generated in the periphery of the crystal contracts toward the inside of the crystal and eventually disappears.
  • an N (Neutral) region in which excess or deficiency of vacancy or interstitial silicon (interstitial silicon) is small appears.
  • the width of the pulling speed for obtaining the silicon single crystal in the N region is narrow and the yield is poor, so that the wafer is high-cost.
  • the above-mentioned wafer is such that a defect in the bulk is made defect-free by performing nitrogen doping, RTA treatment, and neutron irradiation on the N region, low oxygen concentration wafer, and the in-plane resistivity distribution is improved.
  • the premise was the use of wafers in the N region. Therefore, the cost is high and the yield is poor.
  • the present invention has been made in view of the above-described problems, and uses a V-region wafer manufactured by a CZ method capable of handling a large diameter to make defects in the bulk defect-free and further perform neutron irradiation. Even if it is not, it aims at providing the method of manufacturing the low-cost silicon single crystal wafer applicable for IGBT by setting it as the in-plane resistivity distribution comparable to the case where neutron irradiation is performed.
  • the present invention provides an oxygen concentration of less than 7 ppma obtained from a V-region silicon single crystal ingot grown by the Czochralski method (JEIDA: using a conversion factor by the Japan Electronics Industry Promotion Association), A silicon single-crystal wafer having a nitrogen concentration of 1 ⁇ 10 13 to 1 ⁇ 10 14 atoms / cm 3 is heat-treated at 1150 to 1300 ° C. for 1 to 120 minutes in a non-nitriding atmosphere. A method for producing a single crystal wafer is provided.
  • the silicon single crystal wafer described above not only the surface layer but also the bulk can be obtained by performing a heat treatment at 1150 to 1300 ° C. for 1 to 120 minutes in a non-nitriding atmosphere even if a silicon single crystal in the V region is used. It is possible to effectively reduce the crystal defects therein, and to improve the in-plane variation of the resistivity of the wafer. For this reason, in the manufacturing method of the present invention, a silicon single crystal wafer in the V region with good productivity is used, and further, in-plane variation of resistivity is improved without performing neutron irradiation, and a wafer suitable for IGBT is manufactured. Therefore, the productivity of manufacturing the wafer for IGBT can be improved and the cost can be reduced.
  • the density of crystal defects having a defect size of 15 nm or more in the bulk of the silicon single crystal wafer is 2 ⁇ 10 6 / cm 3 or less by performing the heat treatment.
  • the in-plane variation in resistivity of the silicon single crystal wafer is 5% or less by performing the heat treatment.
  • the in-plane variation of resistivity can be improved by heat treatment without performing neutron irradiation, and a high-quality wafer can be obtained at low cost.
  • the silicon single crystal wafer has an N conductivity type and is used for an IGBT device. If it is the manufacturing method of this invention, the wafer used for such a device for IGBT can be manufactured at low cost with high productivity.
  • the present invention also provides a silicon single crystal wafer having an oxygen concentration of less than 7 ppma and a nitrogen concentration of 1 ⁇ 10 13 to 1 ⁇ 10 14 atoms / cm 3 obtained from a V region silicon single crystal ingot grown by the Czochralski method.
  • Such an annealed wafer is suitable as an IGBT wafer because it is obtained from a V-region silicon single crystal ingot that can be grown with a high yield and is low in cost and has very few crystal defects in the bulk.
  • the in-plane variation in resistivity of the annealed wafer is preferably 5% or less.
  • the annealed wafer has an N conductivity type and is used for an IGBT device.
  • the annealed wafer of the present invention is suitable for use in a device for IGBT.
  • an annealed wafer for IGBT can be manufactured with high productivity and low cost using a V-region silicon single crystal wafer.
  • FIG. (A) The graph which shows the size of the defect in a wafer surface
  • (b) The figure which shows the defect area
  • the annealed wafer of the present invention is silicon having an oxygen concentration of less than 7 ppma and a nitrogen concentration of 1 ⁇ 10 13 to 1 ⁇ 10 14 atoms / cm 3 obtained from a V-region silicon single crystal ingot grown by the Czochralski method.
  • An annealed wafer manufactured by heat-treating a single crystal wafer, and the density of crystal defects having a defect size of 15 nm or more in the bulk of the annealed wafer is 2 ⁇ 10 6 / cm 3 or less.
  • the in-plane variation in resistivity of the annealed wafer of the present invention is preferably 5% or less. As long as the uniformity of resistivity is improved to the above range by heat treatment without using such neutron irradiation, a high-quality and inexpensive IGBT wafer can be obtained.
  • Such an annealed wafer of the present invention is suitable as a wafer used for an IGBT device if the conductivity type is N-type.
  • an oxygen concentration of less than 7 ppma and a nitrogen concentration of 1 ⁇ 10 13 to 1 ⁇ 10 14 atoms / cm obtained from a V region silicon single crystal ingot grown by the Czochralski method.
  • the silicon single crystal wafer 3 is heat-treated at 1150 to 1300 ° C. for 1 to 120 minutes in a non-nitriding atmosphere.
  • a silicon single crystal ingot is grown by the MCZ method so that the oxygen concentration is less than 7 ppma while controlling the pulling rate so that the defect region becomes the V region.
  • nitrogen is doped so that the nitrogen concentration is 1 ⁇ 10 13 to 1 ⁇ 10 14 atoms / cm 3 .
  • the conductivity type is N-type, P, As, Sb, or the like can be doped as a dopant.
  • the silicon concentration is less than 7 ppma
  • the nitrogen concentration is 1 ⁇ 10 13 to 1 ⁇ 10 14 atoms / cm 3
  • the entire surface is V region silicon.
  • a single crystal wafer can be produced.
  • the N region wafer is conventionally used for the IGBT.
  • the V region wafer can be used in the present invention, the margin of the pulling speed at the time of growing the ingot can be increased, and the productivity of the wafer manufacturing can be increased. Will improve.
  • the CZ method since the CZ method is used, it is easy to obtain a large-diameter wafer.
  • the nitrogen concentration is less than 1 ⁇ 10 13 atoms / cm 3 , the size of oxygen precipitates on the wafer becomes large, and it becomes difficult to eliminate defects inside the bulk by a heat treatment in a later step.
  • the nitrogen concentration is higher than 1 ⁇ 10 14 atoms / cm 3 , an OSF region is formed on the outer periphery of the wafer.
  • the oxygen concentration of the silicon single crystal wafer of the present invention is less than 7 ppma, preferably 5 ppma or less. With such an extremely low oxygen concentration, defects in the wafer can be sufficiently eliminated by heat treatment, When the oxygen concentration is 7 ppma or more, defects are difficult to disappear by heat treatment, and many defects in the bulk remain in particular. As described above, in the present invention, when the oxygen concentration and the nitrogen concentration are within the above ranges, the size of the oxygen precipitate in the wafer is 250a. u. It becomes smaller as follows, and the defects are easily eliminated by the subsequent heat treatment.
  • such a silicon single crystal wafer is heat-treated at 1150 to 1300 ° C. for 1 to 120 minutes in a non-nitriding atmosphere such as Ar, H 2 , Ar + O 2 or the like in a vertical heat treatment furnace, for example.
  • a non-nitriding atmosphere such as Ar, H 2 , Ar + O 2 or the like
  • oxygen in the surface layer diffuses outward, the oxide film on the inner wall of the glow-in defect in the bulk dissolves, the cavity is reduced, and the cavity is filled, so that a crystal having a defect size of 15 nm or more in the bulk is obtained.
  • the density of defects can be 2 ⁇ 10 6 / cm 3 or less.
  • a nitride film is formed on the wafer surface, preventing oxygen from diffusing outwardly, and defects cannot be sufficiently eliminated.
  • the heat treatment temperature is less than 1150 ° C., the disappearance of defects is insufficient, and when it exceeds 1300 ° C., slip dislocation may occur.
  • the heat treatment temperature is preferably 1200 ° C. or lower because slip dislocation can be reliably prevented. If the heat treatment time is 1 minute or longer, the disappearance of defects can be effectively achieved, and if it is 120 minutes or shorter, it is sufficient, and the occurrence of slip dislocation can be suppressed.
  • the in-plane variation of the resistivity of the wafer can be reduced to 5% or less.
  • neutron irradiation is required, and this processing has increased the cost.
  • the present inventors have found a method of uniforming resistivity by heat treatment from the following knowledge.
  • Diffusion of a dopant such as P is not performed by a single dopant, but by a pair of dopant and I (Si) (interstitial silicon).
  • I dopant and I (Si) (interstitial silicon).
  • vacancy when vacancy is present, it facilitates diffusion of dopant + I (Si). Therefore, when the above-described high-temperature heat treatment is performed on the nitrogen-doped + low-oxygen wafer according to the present invention, out-diffusion of nitrogen occurs, and more oxygen is generated due to less oxygen. It has been found that the generation of this large amount of vacancy promotes the diffusion of dopant + I (Si) and the resistivity changes in a uniform direction.
  • Such a heat treatment according to the present invention makes it possible to equalize the resistivity equal to or higher than that of neutron irradiation, and effectively reduce the manufacturing cost of the IGBT wafer.
  • a wafer suitable for use in a device for IGBT can be manufactured with low cost and high productivity by making the conductivity type N type.
  • the wafer manufactured by the manufacturing method of the annealed wafer and the silicon single crystal wafer of the present invention can be used for devices other than IGBTs.
  • Example 1 Comparative Example 1
  • Example 2 Three types of silicon single crystal wafers obtained by the Czochralski method and having a nitrogen concentration of 5 ⁇ 10 13 atoms / cm 3 and a V region with oxygen concentrations of 4 ppma, 6 ppma, and 8 ppma (JEIDA) are prepared in an Ar atmosphere. Heat treatment was performed at 1170 ° C. for 1 hour.
  • MO601 made by Mitsui Metals.
  • MO601 can evaluate defects near the surface layer of 5 ⁇ m.
  • defects in the bulk were evaluated by MO 601 after polishing in the depth direction (targeting 50 ⁇ m and 100 ⁇ m). This evaluation method can evaluate the entire polished surface. The evaluation results are shown in FIG.
  • the oxygen concentration is 8 ppma, defects remain particularly in the bulk even when heat treatment is performed, and the defect density in the bulk is set to 2 ⁇ 10 6 / cm 3 or less. I could't.
  • the defect density is 2 ⁇ 10 6 / cm 3 or less, and in particular in the case of 5 ppma or less, no defect was detected in the bulk. Therefore, it can be seen that the oxygen concentration is preferably less than 7 ppma, particularly 5 ppma or less.
  • Example 2 comparative example 2 (Proof of critical significance of nitrogen concentration)
  • a silicon single crystal wafer in the V region having an oxygen concentration of 4 ppma (JEIDA) obtained by the Czochralski method has a nitrogen concentration of less than 1 ⁇ 10 13 atoms / cm 3 , 2 ⁇ 10 13 atoms / cm 3 , 5 ⁇
  • 10 13 atoms / cm 3 and 2 ⁇ 10 14 atoms / cm 3 were prepared, and heat treatment was performed at 1170 ° C. for 1 hour in an Ar atmosphere.
  • Table 2 shows the results of defect evaluation performed in the same manner as in Example 1 and Comparative Example 1.
  • FIG. 2A shows a graph showing the size of defects in the silicon single crystal before the heat treatment
  • FIG. 2B shows the result of measuring the defect region on the surface by MO601.
  • the defect size in the central portion decreases as the nitrogen concentration increases.
  • FIG. 2 (b) this also applies to a wafer obtained from a single crystal pulled up under the same conditions.
  • the nitrogen concentration is 2 ⁇ 10 14 atoms / cm 3
  • the nitrogen concentration is excessive, and the OSF region is formed on the outer periphery of the V region.
  • the nitrogen concentration exceeded 1 ⁇ 10 14 atoms / cm 3
  • an OSF region was formed on the outer periphery.
  • Example 3 A V-region silicon single crystal wafer having a nitrogen concentration of 5 ⁇ 10 13 atoms / cm 3 and an oxygen concentration of 4 ppma (JEIDA) obtained by the Czochralski method is prepared and heat-treated for 1 hour in an Ar atmosphere. went.
  • the heat treatment temperatures were higher than 1130, 1150, 1170, 1200 and 1300 ° C. (> 1300 ° C.), respectively.
  • Defect evaluation was performed in the same manner as in Example 1 and Comparative Example 1. Further, the in-plane resistivity distribution was measured on the plane SR. The results are shown in Table 3.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Abstract

　本発明は、チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハに対して、非窒化性雰囲気下、１１５０～１３００℃で、１～１２０分の熱処理を行うシリコン単結晶ウェーハの製造方法である。これによって、大口径に対応可能なＣＺ法で製造したＶ領域のウェーハを用いて、バルク中の欠陥を無欠陥とし、さらに中性子照射を行わなくても、中性子照射を行った場合と同程度の面内抵抗率分布とすることにより、ＩＧＢＴ向けに適用可能な低コストのシリコン単結晶ウェーハを製造する方法が提供される。

Description

シリコン単結晶ウェーハの製造方法及びアニールウェーハ
　本発明は、例えばＩＧＢＴ用のシリコン単結晶ウェーハの製造方法に関する。
　ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）のような縦型シリコンデバイス向けのウェーハとしては、一般にＦＺ法（Ｆｌｏａｔｉｎｇ　Ｚｏｎｅ　Ｍｅｔｈｏｄ）により製造された導電型がＮ型のウェーハが用いられている。ＩＧＢＴは、ウェーハを縦方向に使うデバイスであるため、ウェーハのバルクの品質に影響される。このため、欠陥の少ないウェーハを得られやすいＦＺ法が用いられている。
　しかし、ＦＺ法ではウェーハの大口径化は困難で、大量生産には適さない。このため、ＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ　Ｍｅｔｈｏｄ）で製造された、欠陥領域がＮ領域で、窒素ドープ、低酸素濃度のウェーハ（特許文献１）や、Ｎ領域、低酸素濃度で、ＲＴＡ処理されたウェーハ（特許文献２）が提案がされている。
　なお、ＣＺ法におけるウェーハの欠陥領域は、シリコン単結晶インゴットの引き上げ速度に大きく依存して変化するものである。引き上げ速度が高速な領域ではＶａｃａｎｃｙと呼ばれる点欠陥である空孔が凝集したボイドと考えられるグローイン欠陥が、結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はＶ領域と呼ばれている。また、引き上げ速度を遅くしていくと、結晶周辺部に発生していたＯＳＦリングが結晶内部に向かって収縮していき、ついには消滅する。更に引き上げ速度を遅くすると、ＶａｃａｎｃｙやＩｎｔｅｒｓｔｉｔｉａｌ　Ｓｉｌｉｃｏｎ（格子間シリコン）の過不足が少ないＮ（Ｎｅｕｔｒａｌ）領域が出現する。
　このＮ領域のシリコン単結晶を得るための引き上げ速度の幅は狭く、歩留まりが悪いため、高コストのウェーハとなるが、結晶中に欠陥がほとんど無いためＩＧＢＴ用のウェーハとして用いられていた。
　ＩＧＢＴ用ウェーハに対して、ウェーハ面内及び縦方向で抵抗率のばらつきが大きいと、素子間で抵抗率の差が生じ、破損の原因となってしまう。
　このため、ＩＧＢＴ用のウェーハとして、面内抵抗率分布が５％以下のウェーハも提案されている（特許文献３、特許文献４）。
ＷＯ２００９／０２５３３７ ＷＯ２００９／０２５３４２ 特開２０１０－６２４６６号公報 ＷＯ２００９／０２８６５８
　しかし、上記のウェーハは、Ｎ領域、低酸素濃度のウェーハに窒素ドープ、ＲＴＡ処理、中性子照射を行うことにより、バルク中の欠陥を無欠陥とし、面内抵抗率分布を改善するというもので、Ｎ領域のウェーハの使用が前提となっていた。従って、コストが高く、歩留まりが悪かった。
　本発明は、上記問題点に鑑みてなされたものであって、大口径に対応可能なＣＺ法で製造したＶ領域のウェーハを用いて、バルク中の欠陥を無欠陥とし、さらに中性子照射を行わなくても、中性子照射を行った場合と同程度の面内抵抗率分布とすることにより、ＩＧＢＴ向けに適用可能な低コストのシリコン単結晶ウェーハを製造する方法を提供することを目的とする。
　上記目的を達成するために、本発明は、チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハに対して、非窒化性雰囲気下、１１５０～１３００℃で、１～１２０分の熱処理を行うことを特徴とするシリコン単結晶ウェーハの製造方法を提供する。
　上記のシリコン単結晶ウェーハであれば、Ｖ領域のシリコン単結晶を用いても、非窒化性雰囲気下、１１５０～１３００℃で、１～１２０分の熱処理を行うことで、表層のみならず、バルク中の結晶欠陥を効果的に低減することができ、さらに、ウェーハの抵抗率の面内ばらつきも改善することができる。このため、本発明の製造方法では、生産性の良いＶ領域のシリコン単結晶ウェーハを用い、さらに、中性子照射を行うことなく抵抗率の面内ばらつきも改善して、ＩＧＢＴに適したウェーハを製造できるため、ＩＧＢＴ用ウェーハ製造の生産性を向上させ、コストを低減できる。
　このとき、前記熱処理を行うことにより、前記シリコン単結晶ウェーハのバルク中の欠陥サイズ１５ｎｍ以上の結晶欠陥の密度を２×１０６／ｃｍ３以下とすることが好ましい。
　このような結晶欠陥の密度とすることで、ＩＧＢＴ等に適した高品質のウェーハとすることができる。
　このとき、前記熱処理を行うことにより、前記シリコン単結晶ウェーハの抵抗率の面内ばらつきを５％以下とすることが好ましい。
　このように、本発明の方法であれば、中性子照射を行うことなく、熱処理で抵抗率の面内ばらつきを改善することができ、低コストで高品質のウェーハにすることができる。
　このとき、前記シリコン単結晶ウェーハを、導電型がＮ型で、ＩＧＢＴ向けデバイスに用いるものとすることが好ましい。
　本発明の製造方法であれば、このようなＩＧＢＴ向けデバイスに用いるウェーハを低コストで生産性良く製造することができる。
　また、本発明は、チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハを熱処理して製造されたアニールウェーハであって、該アニールウェーハのバルク中の欠陥サイズ１５ｎｍ以上の結晶欠陥の密度が２×１０６／ｃｍ３以下であることを特徴とするアニールウェーハを提供する。
　このようなアニールウェーハであれば、歩留まり良く育成できるＶ領域のシリコン単結晶インゴットから得られるため低コストで、バルク中の結晶欠陥が非常に少ないため、ＩＧＢＴ用のウェーハとして好適である。
　このとき、前記アニールウェーハの抵抗率の面内ばらつきが、５％以下であることが好ましい。
　このようなウェーハであれば、デバイスを作製した場合、故障の発生を防止でき、歩留まりが向上するウェーハとなる。
　このとき、前記アニールウェーハは、導電型がＮ型で、ＩＧＢＴ向けデバイスに用いるものであることが好ましい。
　このように、本発明のアニールウェーハは、ＩＧＢＴ向けデバイスに用いるのに好適である。
　以上のように、本発明によれば、Ｖ領域のシリコン単結晶ウェーハを用いて、ＩＧＢＴ向けのアニールウェーハを生産性良く低コストで製造することができる。
実施例１，比較例１において熱処理したウェーハの欠陥の評価結果を示す図である。 （ａ）ウェーハ面内での欠陥のサイズを示すグラフと、（ｂ）窒素濃度による欠陥領域を示す図である。
　以下、本発明について、実施態様の一例として、詳細に説明するが、本発明はこれに限定されるものではない。
　まず、本発明のアニールウェーハは、チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハを熱処理して製造されたアニールウェーハであって、該アニールウェーハのバルク中の欠陥サイズ１５ｎｍ以上の結晶欠陥の密度が２×１０６／ｃｍ３以下である。
　このようなアニールウェーハであれば、問題となるような大きさの結晶欠陥がバルク中に非常に少ないため、例えばウェーハの縦方向（厚さ方向）に素子が形成されるＩＧＢＴ向けのウェーハとして好適である。また、Ｖ領域のシリコン単結晶インゴットから得られるものであるため生産性良く製造できる。
　このとき、本発明のアニールウェーハの抵抗率の面内ばらつきが、５％以下であることが好ましい。
　このような中性子照射を用いることなく熱処理により抵抗率の均一性が上記範囲にまで向上されたウェーハであれば、高品質で安価なＩＧＢＴ用ウェーハとすることができる。
　このような本発明のアニールウェーハは、導電型がＮ型であれば、ＩＧＢＴ向けデバイスに用いるウェーハとして好適である。
　上記のような本発明のアニールウェーハを製造する方法の一例として、本発明のシリコン単結晶ウェーハの製造方法を以下に説明する。
　本発明のシリコン単結晶ウェーハの製造方法では、チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハに対して、非窒化性雰囲気下、１１５０～１３００℃で、１～１２０分の熱処理を行う。
　本発明において、例えば、ＭＣＺ法により、欠陥領域がＶ領域となるように引き上げ速度等を制御しながら、さらに、酸素濃度が７ｐｐｍａ未満となるように、シリコン単結晶インゴットを育成する。この際、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３となるように窒素をドープする。また、例えば導電型をＮ型とする場合には、ドーパントとして、Ｐ、Ａｓ、Ｓｂ等をドープすることもできる。
　そして、このように育成したシリコン単結晶インゴットをスライスし、研磨等を行うことで、酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３で、全面がＶ領域のシリコン単結晶ウェーハを作製することができる。
　このように、従来ではＩＧＢＴ用にＮ領域のウェーハを用いていたが、本発明ではＶ領域のウェーハを用いることができるため、インゴット育成時の引き上げ速度のマージンを拡大でき、ウェーハ製造の生産性が向上する。また、ＣＺ法を用いるので、大口径のウェーハを得るのが容易である。
　この際、窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３未満では、ウェーハの酸素析出物のサイズが大きくなり、後工程の熱処理によりバルク内部の欠陥の消滅が困難となる。窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３より大きい場合には、ウェーハ外周にＯＳＦ領域が形成される。
　また、本発明のシリコン単結晶ウェーハの酸素濃度は、７ｐｐｍａ未満、好ましくは５ｐｐｍａ以下であり、このような極低酸素濃度であれば熱処理によりウェーハ中の欠陥を十分に消滅させることができ、一方、酸素濃度が７ｐｐｍａ以上になると、熱処理によって欠陥が消滅しにくくなり、特にバルク中の欠陥が多く残ってしまう。
　このように、本発明において、酸素濃度と窒素濃度を上記範囲とすることで、ウェーハ中の酸素析出物サイズが、ＭＯ６０１（三井金属製）により、赤外線の散乱強度で評価すると２５０ａ．ｕ．以下と小さくなり、その後の熱処理により欠陥を消滅しやすくなる。
　そして、このようなシリコン単結晶ウェーハに対して、例えば縦型熱処理炉で、Ａｒ、Ｈ２、Ａｒ＋Ｏ２等の非窒化性雰囲気下、１１５０～１３００℃で１～１２０分の熱処理を行う。
　この熱処理において、表層の酸素が外方拡散し、さらに、バルク中のグローイン欠陥の内壁の酸化膜が溶解し、空洞の縮小、さらには空洞が埋まることによって、バルク中の欠陥サイズ１５ｎｍ以上の結晶欠陥の密度を２×１０６／ｃｍ３以下とすることができる。
　このときＮＨ３、Ｎ２等の窒化性雰囲気下で熱処理を行うと、ウェーハ表面に窒化膜が形成されてしまい、酸素の外方拡散を妨げ、欠陥の消滅が十分にできない。
　また、熱処理温度は、１１５０℃未満では欠陥の消滅が不十分で、１３００℃を超えると、スリップ転位が発生することがある。さらに、この熱処理温度は１２００℃以下がスリップ転位発生を確実に防止できるため、好ましい。熱処理時間は、１分以上であれば欠陥の消滅を効果的に達成でき、１２０分以下であれば十分であり、またスリップ転位の発生を抑制できる。
　この熱処理により、ウェーハの抵抗率の面内ばらつきを５％以下とすることができる。
　従来では、このような面内均一な抵抗率を得るためには、中性子照射が必要で、この処理によりコストが高くなっていた。しかし、本発明者らは、以下のような知見から熱処理による抵抗率均一化の方法を見出した。
　Ｐ等のドーパントの拡散は、ドーパント単体での拡散ではなく、ドーパントとＩ（Ｓｉ）（格子間シリコン）のペアで拡散する。特に、Ｖａｃａｎｃｙが存在する場合、ドーパント＋Ｉ（Ｓｉ）の拡散を促進する。
　従って、本発明の窒素ドープ＋低酸素ウェーハに対して上記の高温熱処理を行うと、窒素の外方拡散が起こり、さらに、酸素が少ないため、過剰なＶａｃａｎｃｙが発生する。この大量のＶａｃａｎｃｙの発生により、ドーパント＋Ｉ（Ｓｉ）の拡散が促進され、抵抗率が均一方向に変化することを見出した。
　このような本発明の熱処理により中性子照射と同等以上の抵抗率均一化が可能で、ＩＧＢＴ用ウェーハの製造コストを効果的に低減することができる。
　以上のような本発明のシリコン単結晶ウェーハの製造方法であれば、導電型をＮ型とすることでＩＧＢＴ向けデバイスに用いるのに好適なウェーハを低コストで生産性良く製造することができる。
　ただし、本発明のアニールウェーハ及びシリコン単結晶ウェーハの製造方法で製造したウェーハは、ＩＧＢＴ以外のデバイスにも用いることができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、比較例１）
（酸素濃度の臨界的意義の証明）
　チョクラルスキー法により得られた、窒素濃度５×１０１３ａｔｏｍｓ／ｃｍ３でＶ領域のシリコン単結晶ウェーハを、酸素濃度が４ｐｐｍａ，６ｐｐｍａ，８ｐｐｍａ（ＪＥＩＤＡ）の三種類用意して、Ａｒ雰囲気下、１１７０℃、１時間の熱処理を行った。
　この熱処理したウェーハについて、ＭＯ６０１（三井金属製）を用いて、サイズが１５ｎｍ以上の結晶欠陥の密度を評価した。ＭＯ６０１は表層５μｍ付近の欠陥評価が可能である。
　評価の際、バルク中の欠陥評価は、深さ方向研磨（５０μｍ、１００μｍ狙い）し、ＭＯ６０１で評価を行った。この評価方法は研磨面の全面評価が可能である。
　評価結果を図１，表１に示す。
Figure JPOXMLDOC01-appb-T000001
　図１，表１に示すように、酸素濃度８ｐｐｍａの場合には、熱処理を行っても、特にバルク中に欠陥が残ってしまい、バルク中の欠陥密度を２×１０６／ｃｍ３以下とすることはできなかった。一方、４～６ｐｐｍａの場合には、欠陥密度は２×１０６／ｃｍ３以下となり、特に５ｐｐｍａ以下の場合には、バルク中にも欠陥が検出されなかった。従って、酸素濃度は７ｐｐｍａ未満、特には５ｐｐｍａ以下が好ましいことが分かる。
（実施例２、比較例２）
（窒素濃度の臨界的意義の証明）
　チョクラルスキー法により得られた、酸素濃度が４ｐｐｍａ（ＪＥＩＤＡ）でＶ領域のシリコン単結晶ウェーハを、窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３未満、２×１０１３ａｔｏｍｓ／ｃｍ３、５×１０１３ａｔｏｍｓ／ｃｍ３、２×１０１４ａｔｏｍｓ／ｃｍ３の４種類用意して、Ａｒ雰囲気下、１１７０℃、１時間の熱処理を行った。
　実施例１、比較例１と同様の方法で欠陥評価を行った結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２から分かるように、窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３未満の場合には、中心部分の欠陥のサイズが大きく、熱処理後にも、表層及びバルクに欠陥が残ってしまう。
　図２（ａ）に熱処理前のシリコン単結晶中の欠陥のサイズを示すグラフと、（ｂ）その表面の欠陥領域をＭＯ６０１で測定した結果を示す。図２（ａ）に示すように、窒素濃度が高くなると中心部分の欠陥サイズが小さくなるが、図２（ｂ）に示すように、同じ条件で引き上げた単結晶から得られたウェーハにもかかわらず、窒素濃度が２×１０１４ａｔｏｍｓ／ｃｍ３の方は、窒素濃度が過剰で、Ｖ領域の外周にＯＳＦ領域が形成されてしまっている。このように、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３を超えると、外周にＯＳＦ領域が形成された。
（実施例３、比較例３）
　チョクラルスキー法により得られた、窒素濃度が５×１０１３ａｔｏｍｓ／ｃｍ３、酸素濃度が４ｐｐｍａ（ＪＥＩＤＡ）でＶ領域のシリコン単結晶ウェーハを用意して、Ａｒ雰囲気下、１時間の熱処理を行った。熱処理温度は１１３０、１１５０、１１７０、１２００、１３００℃より高い温度（＞１３００℃）でそれぞれ行った。
　実施例１、比較例１と同様の方法で欠陥評価を行った。また、面内抵抗率分布を平面ＳＲで測定した。結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、熱処理温度が１１３０℃では、欠陥が残ってしまっており、また、抵抗率の均一化も不十分である。一方、１１５０～１２００℃では欠陥が消滅し、抵抗率が均一になっている。また、熱処理温度が１３００℃より高いと、スリップ転位が発生してしまった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハに対して、非窒化性雰囲気下、１１５０～１３００℃で、１～１２０分の熱処理を行うことを特徴とするシリコン単結晶ウェーハの製造方法。
  2. 　前記熱処理を行うことにより、前記シリコン単結晶ウェーハのバルク中の欠陥サイズ１５ｎｍ以上の結晶欠陥の密度を２×１０６／ｃｍ３以下とすることを特徴とする請求項１に記載のシリコン単結晶ウェーハの製造方法。
  3. 　前記熱処理を行うことにより、前記シリコン単結晶ウェーハの抵抗率の面内ばらつきを５％以下とすることを特徴とする請求項１又は請求項２に記載のシリコン単結晶ウェーハの製造方法。
  4. 　前記シリコン単結晶ウェーハを、導電型がＮ型で、ＩＧＢＴ向けデバイスに用いるものとすることを特徴とする請求項１乃至請求項３のいずれか一項に記載のシリコン単結晶ウェーハの製造方法。
  5. 　チョクラルスキー法により育成されたＶ領域のシリコン単結晶インゴットから得られた酸素濃度７ｐｐｍａ未満、窒素濃度１×１０１３～１×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶ウェーハを熱処理して製造されたアニールウェーハであって、該アニールウェーハのバルク中の欠陥サイズ１５ｎｍ以上の結晶欠陥の密度が２×１０６／ｃｍ３以下であることを特徴とするアニールウェーハ。
  6. 　前記アニールウェーハの抵抗率の面内ばらつきが、５％以下であることを特徴とする請求項５に記載のアニールウェーハ。
  7. 　前記アニールウェーハは、導電型がＮ型で、ＩＧＢＴ向けデバイスに用いるものであることを特徴とする請求項５又は請求項６に記載のアニールウェーハ。
     
PCT/JP2012/000053 2011-01-24 2012-01-06 シリコン単結晶ウェーハの製造方法及びアニールウェーハ WO2012101957A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280006313.7A CN103328696B (zh) 2011-01-24 2012-01-06 单晶硅晶片的制造方法及退火晶片
US13/993,810 US8916953B2 (en) 2011-01-24 2012-01-06 Method for manufacturing silicon single crystal wafer and annealed wafer
DE112012000306.3T DE112012000306B4 (de) 2011-01-24 2012-01-06 Verfahren zum Herstellen eines Silizium-Einkristallwafers
KR1020137019428A KR101750688B1 (ko) 2011-01-24 2012-01-06 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011011790A JP5764937B2 (ja) 2011-01-24 2011-01-24 シリコン単結晶ウェーハの製造方法
JP2011-011790 2011-01-24

Publications (1)

Publication Number Publication Date
WO2012101957A1 true WO2012101957A1 (ja) 2012-08-02

Family

ID=46580538

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000053 WO2012101957A1 (ja) 2011-01-24 2012-01-06 シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Country Status (6)

Country Link
US (1) US8916953B2 (ja)
JP (1) JP5764937B2 (ja)
KR (1) KR101750688B1 (ja)
CN (1) CN103328696B (ja)
DE (1) DE112012000306B4 (ja)
WO (1) WO2012101957A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620351A (zh) * 2012-10-16 2015-05-13 信越半导体株式会社 Soi晶圆的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
KR102092358B1 (ko) 2018-06-22 2020-03-23 울산과학기술원 바륨지르코늄 산화물을 이용한 단결정 잉곳 및 그 제조 방법
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
CN114990693A (zh) * 2022-04-02 2022-09-02 天津中环领先材料技术有限公司 一种ntd单晶硅退火工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100632A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびシリコンウエーハ
WO2003003441A1 (fr) * 2001-06-28 2003-01-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette recuite et plaquette recuite ainsi obtenue
JP2003068746A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2003249501A (ja) * 2002-02-26 2003-09-05 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びシリコンウエーハ
WO2009025338A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025337A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
WO2009025342A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321460B2 (ja) * 1974-06-06 1978-07-03
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2000020399A (ja) * 1998-06-30 2000-01-21 Hitachi Ltd 仮想計算機システム
JP3800006B2 (ja) * 1998-08-31 2006-07-19 信越半導体株式会社 シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5256195B2 (ja) * 2007-05-02 2013-08-07 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
WO2009028658A1 (ja) 2007-08-29 2009-03-05 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100632A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびシリコンウエーハ
WO2003003441A1 (fr) * 2001-06-28 2003-01-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette recuite et plaquette recuite ainsi obtenue
JP2003068746A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2003249501A (ja) * 2002-02-26 2003-09-05 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びシリコンウエーハ
WO2009025338A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025337A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
WO2009025342A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620351A (zh) * 2012-10-16 2015-05-13 信越半导体株式会社 Soi晶圆的制造方法

Also Published As

Publication number Publication date
DE112012000306T5 (de) 2013-09-26
KR101750688B1 (ko) 2017-06-26
KR20140016255A (ko) 2014-02-07
CN103328696A (zh) 2013-09-25
JP5764937B2 (ja) 2015-08-19
DE112012000306B4 (de) 2021-03-18
US20130264685A1 (en) 2013-10-10
CN103328696B (zh) 2016-05-11
JP2012153548A (ja) 2012-08-16
US8916953B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP5621791B2 (ja) シリコン単結晶ウェーハの製造方法及び電子デバイス
JP2006344823A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2007191350A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP6260100B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
JP2008294112A (ja) シリコン単結晶ウェーハ及びその製造方法
KR102188589B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2010056316A (ja) シリコンウェーハ及びその製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JPWO2011007678A1 (ja) エピタキシャルシリコンウェーハとその製造方法
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2008166517A (ja) 半導体基板の製造方法
JP2014078667A (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP5906006B2 (ja) シリコンウェーハの製造方法
JP2016195211A (ja) シリコンウェーハの製造方法
JP2021008386A (ja) 炭素ドープシリコン単結晶ウェーハ及びその製造方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280006313.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12739532

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13993810

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120120003063

Country of ref document: DE

Ref document number: 112012000306

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20137019428

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12739532

Country of ref document: EP

Kind code of ref document: A1