JP2010062466A - 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス - Google Patents

垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス Download PDF

Info

Publication number
JP2010062466A
JP2010062466A JP2008228832A JP2008228832A JP2010062466A JP 2010062466 A JP2010062466 A JP 2010062466A JP 2008228832 A JP2008228832 A JP 2008228832A JP 2008228832 A JP2008228832 A JP 2008228832A JP 2010062466 A JP2010062466 A JP 2010062466A
Authority
JP
Japan
Prior art keywords
silicon
wafer
silicon wafer
vertical
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008228832A
Other languages
English (en)
Inventor
Wataru Sugimura
渉 杉村
Shigeru Umeno
繁 梅野
Manabu Nishimoto
学 西元
Toshiyuki Fujiwara
俊幸 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008228832A priority Critical patent/JP2010062466A/ja
Publication of JP2010062466A publication Critical patent/JP2010062466A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】中性子線の照射を行うことなくほぼ均一な高抵抗を持つCZウェーハを高い歩留まりで作製可能な方法を提供する。
【解決手段】石英るつぼ14の内部に原料となるシリコンの固体層21aと液体層21bとを共存させ、固体層21aを融解させながら液体層21bからシリコンインゴット20を引き上げる。シリコンインゴット20から切り出されたシリコンウェーハに対し、格子間酸素密度に応じた酸素雰囲気中アニールを行うことによってCOPを消滅させる。これにより、ドーパントの偏析による抵抗率の変動が抑制され、シリコンインゴットの軸方向における抵抗率を全長の50%以上に亘って1Ω・cm以上の高抵抗とすることが可能となる。また、酸素雰囲気中アニールによってCOPが完全に埋め込まれ、消滅する。
【選択図】図1

Description

本発明は、絶縁ゲート型バイポーラトランジスタ(IGBT)などの垂直シリコンデバイス用の基板として好適に用いられるシリコンウェーハ及びその製造方法に関し、特に、チョクラルスキー法(CZ法)により作製されたシリコンウェーハ及びその製造方法に関する。また、本発明は、このようなシリコンウェーハを切り出すことが可能なシリコン単結晶に関する。さらに、本発明は、このようなシリコンウェーハを用いて製造されたIGBTなどの垂直シリコンデバイスに関する。
垂直シリコンデバイスは、プロセッサやメモリなどの一般的なLSIのようにシリコンチップの表面に沿ってスイッチング電流を流すのではなく、シリコンチップの厚み方向(すなわち、シリコンチップの表面とは垂直な方向)にスイッチング電流を流すタイプの半導体デバイスであり、主に電源装置内のスイッチング素子として用いられる。このため、垂直シリコンデバイスは「パワーデバイス」と呼ばれることもある。
垂直シリコンデバイスとしては、パワーMOSFET、サイリスタ、ゲートターンオフサイリスタ(GTO)、絶縁ゲート型バイポーラトランジスタ(IGBT)などが知られている。このうち、パワーMOSFETは従来から広く用いられているが、近年においてはハイブリッド車や電気自動車の動力モータ用電源のように、大容量、高耐圧、高速スイッチングを求められる用途が拡大しており、このような用途に適したIGBTへの注目が高まっている。これは、パワーMOSFETにおいてはオン抵抗が耐圧の2.5乗に比例して増加するという特性を有しているため、600V以上の耐圧が求められるハイブリッド車用電源などに用いることが困難だからである。これに対し、IGBTは伝導度変調効果によってオン抵抗が大幅に低減されるという特徴を有しているため、上記の用途に最適である。したがって、IGBTは、ハイブリッド車用電源のように大容量のスイッチング電源においては今や欠かせないデバイスである。
IGBTとしては、基板上にp層及びn層を平面的に形成するプレーナ型と、基板にゲートトレンチが形成されたトレンチ型が知られている。トレンチ型は、プレーナ型よりもオン抵抗が小さく、且つ、スイッチング速度が高速であることから、ハイブリッド車用電源のようにエネルギー効率が特に重視される用途においては、プレーナ型からトレンチ型への移行が進んでいる。
IGBTは、MOSFETに正孔注入用P接合が付加された構造を有しており、ゲートに印加する電圧によってエミッタ−コレクタ間の電流を制御する素子である。IGBTは、高抵抗のn型シリコン層を主体とし、その表面側にはゲート及びエミッタが形成され、裏面側にはP接合を介してコレクタが形成されている。このように、ゲート及びエミッタとコレクタとの間に高抵抗のn型シリコン層が介在しており、n型シリコン層にはコレクタ側から正孔が注入される。これにより、低いオン抵抗を得ることができるとともに、大電流を流した場合でも破壊されにくいという特徴を備えている。
IGBTは、ゲートに電圧を印加することによってスイッチング制御を行う素子であることから、ゲート酸化膜には欠陥がないことが望まれる。シリコンウェーハ中に欠陥が含まれていると、その欠陥がゲート酸化膜に取り込まれて酸化膜の絶縁破壊の原因となることから、IGBT用のシリコンウェーハにおいては、このような欠陥が存在しないことが重要である。
また、スイッチング電流は、表面側に位置するエミッタと裏面側に位置するコレクタとの間を流れるので、ウェーハ内部の欠陥はIGBTの特性を大きく左右する。特に、再結合ライフタイムと抵抗率は重要な品質である。再結合ライフタイムは、基板中の結晶欠陥によって低下することから、デバイスプロセスを経ても結晶欠陥が生じないように制御することが必要である。抵抗率に関しては、均一性と安定性が要求される。ウェーハの面内だけでなく、ウェーハ間、すなわち、シリコンインゴットの長さ方向でも均一で、且つデバイス熱プロセスを経ても変化しないことが重要である。仮に、抵抗率の異なる複数の素子が並列に使用された場合、抵抗率の低い素子に大電流が集中し破損してしまうことから、抵抗率の均一性と安定性は、パワーデバイスにおいては重要である。
さらに、IGBTを高耐圧化するためには、基板の不純物濃度を低くすることにより抵抗率を高めるとともに、エミッタ−コレクタ間の厚さを大きくする必要がある。具体的には、車載用高耐圧品として用いる場合、1Ω・cm以上、好ましくは50Ω・cm程度の抵抗率を有し、且つ、エミッタ−コレクタ間の厚さが100μm程度であることが求められる。また、抵抗率のばらつきも非常に少ないことが要求される。
このような要求を満たすためには、CZ法による通常のウェーハ(CZウェーハ)を用いることは困難であると考えられていた。その理由は次の通りである。
第1に、CZ法では、単結晶の育成時に過剰な空孔が凝集して0.2〜0.3μm程度のCOP欠陥(Crystal Originated Particle)が生じる。IGBTを製造する際には、ウェーハ表面にゲート酸化膜を形成するが、COP欠陥がウェーハ表面に露出して出来たピット、あるいはウェーハ表面近傍に存在するCOP欠陥がこのゲート酸化膜に取り込まれると、GOI(Gate Oxide Integrity)を劣化させる。従って、GOIが劣化しないように、COP欠陥を含まないウェーハが必要になるが、CZ法では無欠陥のウェーハの製造が難しい。
第2に、CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm程度の過剰な酸素が含まれており、このようなウェーハに対して450℃で1時間程度の低温熱処理(IGBT製造工程のシンタリング処理に相当する熱処理)を行うと酸素ドナーが発生し、熱処理前後でウェーハの抵抗率が変化してしまう。
第3に、CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン融液に添加するドーパント量によって制御でき、IGBT用のウェーハにはドーパントとしてリンが添加されるが、リンは偏析係数が小さい為にシリコン単結晶の長さ方向に渡って濃度が大きく変化する。そのため、一本のシリコン単結晶の中で、設計仕様に合致する抵抗率を有するウェーハの得られる範囲が狭い。
第4に、CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm程度の過剰な酸素が含まれており、このようなウェーハに対してデバイス形成プロセスを行うと、過剰な酸素がSiOとなって酸素析出し、再結合ライフタイムの劣化やリーク不良などの原因となり、IGBT特性を劣化させてしまう。
このような理由から、従来はIGBT用のシリコンウェーハとして、エピタキシャルウェーハやFZ法により形成されたシリコンウェーハ(FZウェーハ)が用いられてきた。
しかしながら、エピタキシャルウェーハを用いる場合、エピタキシャル層を100μm程度形成する必要があることから、エピタキシャル成長に長時間を要し、製造コストが大幅に増加するという問題があった。一方、FZ法は、製造工程においてウェーハに混入する不純物量が少なく、CZ法と比べて比較的欠陥の少ないウェーハが得られるが、FZ法ではウェーハの大口径化が難しく、大量生産に適さないという問題がある。このため、エピタキシャルウェーハやFZウェーハを用いる方法では、高耐圧なIGBTを低コストで供給することは困難であった。
このような問題を解決すべく、高耐圧IGBTを製造可能なCZウェーハについて研究が重ねられた結果、低酸素のCZウェーハに対して格子間酸素密度[Oi]に応じた温度で熱処理を行うことによりIGBTの製造に適したウェーハを作製できることが見いだされ、本出願人によって特許出願された(特許文献1参照)。
特開2006−344823号公報 特開平9−12392号公報
しかしながら、特許文献1に記載された方法は、均一な抵抗率を得るために中性子線の照射が必要であり、これが製造コストの増大をもたらすという問題があった。このため、高耐圧なIGBTをより低コストで供給するためには、中性子線の照射が不要なIGBT用CZウェーハを作製することが望まれる。
中性子線の照射を不要とするためには、CZ法によってシリコンインゴットを引き上げる際、シリコン融液中のドーパント濃度を極めて低い濃度に制御すればよい。しかしながら、ドーパントは所定の偏析係数を持つため、シリコンインゴットの軸方向における抵抗率を全長の大きな範囲に亘ってほぼ一定とすることは容易ではない。しかも、一般的な用途のシリコンウェーハのようにドーパント濃度が高い場合には、偏析による抵抗率の変動は相対的に小さくなるが、IGBT用のシリコンウェーハは求められるドーパント濃度が著しく低いことから、僅かな偏析によって抵抗率が大きく変動してしまう。このため、所望の抵抗率を持ったシリコンウェーハは1本のシリコンインゴットからごく僅かしか得られず、シリコンインゴットの軸方向における抵抗率を全長の大きな範囲に亘って高抵抗且つほぼ一定とすることは従来不可能であると考えられていた。
以上、IGBT用シリコンウェーハにかかわる課題を述べたが、上記の課題はIGBT用のシリコンウェーハに限らず、他の垂直シリコンデバイス用のシリコンウェーハにおいても同じく生じる問題である。
したがって、本発明は、垂直シリコンデバイス用のCZウェーハであって、中性子線の照射を行うことなくほぼ均一な高抵抗を持つCZウェーハを高い歩留まりで作製可能な方法を提供することを目的とする。また、本発明は、垂直シリコンデバイスの作製に好適であり、従来よりも安価に提供可能なシリコンウェーハを提供することを目的とする。さらに、本発明は、このようなシリコンウェーハを切り出すことが可能なシリコン単結晶を提供することを目的とする。さらに、本発明は、このようなシリコンウェーハを用いて作製された垂直シリコンデバイスを提供することを目的とする。
本発明による垂直シリコンデバイス用シリコンウェーハの製造方法は、チョクラルスキー法によってるつぼ内部の第1のシリコン融液からシリコンインゴットを引き上げる引き上げ工程と、シリコンインゴットからシリコンウェーハを切り出す切り出し工程と、シリコンウェーハに対して熱処理を行う熱処理工程と、を備えるシリコンウェーハの製造方法であって、引き上げ工程においては、前記第1のシリコン融液よりもドーパント濃度の低い第2のシリコン融液を前記るつぼ内に追加供給することによって、シリコンインゴットの軸方向における抵抗率を全長の50%以上に亘って1Ω・cm以上とし、熱処理工程においては、少なくとも酸素を含む雰囲気で、格子間酸素密度[Oi]が式(1)
Figure 2010062466

(但し、[Oi]はASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値であり、kはボルツマン定数(8.617×10−5(eV/K))である)を満たす温度T(℃)で酸化雰囲気アニールを行うことを特徴とする。
本発明によれば、第1のシリコン融液に第2のシリコン融液を追加供給しながらシリコンインゴットを引き上げていることから、ドーパントの偏析による抵抗率の変動が抑制され、シリコンインゴットの軸方向における抵抗率を全長の50%以上に亘って1Ω・cm以上の高抵抗とすることが可能となる。また、シリコンインゴットから切り出したシリコンウェーハに対し、上記式(1)の条件で酸素雰囲気中アニールを行っていることから、格子間シリコンがウェーハ内部にあるCOP内部に注入される。その結果、COPが完全に埋め込まれ、消滅させることが可能となる。
本発明の方法により得られたシリコンウェーハは、その内部にCOP欠陥が殆ど存在せず、しかも、ウェーハ面内及び同じインゴットから切り出されたウェーハ間での抵抗率のばらつきが小さく、いずれも1Ω・cm以上とすることが可能となる。したがって、本発明の方法により作製されたシリコンウェーハは、IGBTなどの垂直シリコンデバイス用の基板として好適に用いることが可能となる。本発明において、「垂直シリコンデバイス」とは、パワーMOSFET、サイリスタ、ゲートターンオフサイリスタ(GTO)、絶縁ゲート型バイポーラトランジスタ(IGBT)など、シリコンチップの厚み方向にスイッチング電流を流すタイプの半導体デバイスを指す。用途については限定されず、したがって、パワーデバイス以外のデバイスも含まれる。
第1のシリコン融液に第2のシリコン融液を追加供給する方法としては、いわゆるDLCZ法及び連続CZ法が挙げられる。DLCZ法を用いる場合、引き上げ工程において、るつぼの内部に第1のシリコン融液からなる液体層と、液体層よりもドーパント濃度が低いシリコンの固体層とを共存させ、シリコンインゴットを引き上げながら固体層を融解させることによって、るつぼ内に第2のシリコン融液を追加供給すればよい。一方、連続CZ法を用いる場合、引き上げ工程において、るつぼの外部から第2のシリコン融液を追加供給すればよい。
本発明においては、熱処理工程を行った後に、シリコンウェーハの表面を研磨する研磨工程をさらに備えることが好ましい。これによれば、酸化雰囲気アニールを行った後、シリコンウェーハの表面近傍に残留しているCOPが除去されるため、ゲート酸化膜の信頼性を高めることが可能となる。
本発明においては、熱処理工程を行った後に、シリコンウェーハの裏面にポリシリコン層または歪み層を形成するEG層形成工程をさらに備えることが好ましい。これによれば、ポリシリコン層または歪み層がゲッタリング層として機能することから、垂直シリコンデバイスの製造工程における重金属汚染を除去することが可能となる。
本発明においては、引き上げ工程において少なくとも第1のシリコン融液に窒素を添加することによってシリコンインゴットの窒素濃度を2×1013atoms/cm以上5×1015atoms/cm以下とすることが好ましい。これによれば、COPサイズが抑制されるため、上記式(1)の条件で行う酸素雰囲気中アニールによって、COPをより確実に消滅させることが可能となる。
本発明においては、格子間酸素濃度[Oi]が1.0×1016atoms/cm以上7.0×1017atoms/cm以下であることが好ましい。これによれば、デバイス作製プロセスにおける酸素析出物(BMD)の生成が抑制されることから、再結合ライフタイムの低下や酸素ドナー形成による抵抗率の変化を防止することが可能となる。
ドーパントは、P(リン)、Sb(アンチモン)又はAs(ヒ素)からなるn型のドーパントを含んでいることが好ましい。これによれば、高抵抗のn型シリコンウェーハを提供することが可能となるため、IGBTなどの垂直シリコンデバイス用として好適なシリコンウェーハを提供することが可能となる。また、ドーパントは、P(リン)とAl(アルミニウム)の両方を含んでいることもまた好ましい。Al(アルミニウム)はp型のドーパントであり、P(リン)よりも偏析係数が小さいことから、Al(アルミニウム)をカウンタードーパントとして添加すれば、シリコンインゴットの軸方向における抵抗率の変化を抑制することが可能となる。
また、本発明によるシリコン単結晶は、チョクラルスキー法によって引き上げられ、ボディ部のトップからボトムまでの軸方向における抵抗率のばらつきが全長の50%以上に亘って±20%以下であることを特徴とする。さらに、本発明によるシリコンウェーハは、このようなシリコン単結晶から切り出された垂直シリコンデバイス用シリコンウェーハである。
また、本発明によるシリコンウェーハは、抵抗率が1Ω・cm以上であり、窒素濃度が2×1013atoms/cm以上5×1015atoms/cm以下であり、格子間酸素濃度[Oi]が1.0×1016atoms/cm以上7.0×1017atoms/cm以下であり(但し、[Oi]はASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値であり、kはボルツマン定数(8.617×10−5(eV/K))である)、表面が鏡面であり、裏面にポリシリコン層または歪み層が形成されていることが好ましい。さらに、本発明による垂直シリコンデバイスは、上記のシリコンウェーハを用いて作製されたことを特徴とする。
以上説明したように、本発明の垂直シリコンデバイス用シリコンウェーハの製造方法によれば、固体層を融解させながらシリコンインゴットを引き上げていることから、チョクラルスキー法を用いているにもかかわらず、ドーパントの偏析による抵抗率の変動が抑制される。これにより、中性子線の照射を行うことなく、シリコンインゴットの軸方向における抵抗率を全長の50%以上に亘って1Ω・cm以上の高抵抗とすることが可能となる。また、上記式(1)の条件で酸素雰囲気中アニールを行っていることから、ほとんどのCOPを消滅させることが可能となる。これにより、COP欠陥が殆ど存在せず、しかも抵抗率が高く且つ均一な垂直シリコンデバイス用シリコンウェーハを提供することが可能となる。
このように、本発明ではチョクラルスキー法を用いていることから、FZ法を用いた場合と比べて大口径のシリコンウェーハを製造することが可能となる。しかも、従来のように、エピタキシャル成長や中性子線の照射なども不要であることから、垂直シリコンデバイス用シリコンウェーハを安価に提供することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態によるシリコン単結晶引き上げ装置の構成を示す模式図である。
図1に示すように、シリコン単結晶引き上げ装置10は、チャンバー11と、チャンバー11の底部中央を貫通して鉛直方向に設けられた支持回転軸12と、支持回転軸12の上端部に固定されたグラファイトサセプタ13と、グラファイトサセプタ13内に収容された石英るつぼ14と、グラファイトサセプタ13の周囲に設けられたヒーター15と、支持回転軸12を昇降及び回転させるための支持軸駆動機構16と、種結晶を保持するシードチャック17と、シードチャック17を吊設する引き上げワイヤー18と、ワイヤー18を巻き取るためのワイヤー巻き取り機構19と、ヒーター15及び石英るつぼ14からの輻射熱によるシリコンインゴット20の加熱を防止すると共に原料シリコンの液体層21bの温度変動を抑制するための熱遮蔽部材22と、各部を制御する制御装置23とを備えている。
チャンバー11の上部には、Arガスをチャンバー11内に導入するためのガス導入口24が設けられている。Arガスはガス管25を介してガス導入口24からチャンバー11内に導入され、その導入量はコンダクタンスバルブ26により制御される。
チャンバー11の底部には、チャンバー11内のArガスを排気するためのガス排出口27が設けられている。密閉したチャンバー11内のArガスはガス排出口27から排ガス管28を経由して外へと排出される。排ガス管28の途中にはコンダクタンスバルブ29及び真空ポンプ30が設置されており、真空ポンプ30でチャンバー11内のArガスを吸引しながらコンダクタンスバルブ29でその流量を制御することでチャンバー11内の減圧状態が保たれている。
さらに、チャンバー11の外側には磁場供給装置31が設けられている。磁場供給装置31から供給される磁場は、水平磁場であっても構わないし、カスプ磁場であっても構わない。
図1に示すように、石英るつぼ14の内部には、原料となるシリコンの固体層21aと液体層21bとが共存している。固体層21aは石英るつぼ14の底部に沈殿しており、液体層21bは石英るつぼ14の上部に位置している。次に、本実施形態によるシリコンウェーハの製造方法について詳細に説明する。
図2は、シリコンウェーハの製造工程を大まかに示すフローチャートである。
図2に示すように、本実施形態によるシリコンウェーハの製造工程は、大きく分けて、シリコン単結晶(シリコンインゴット)をチョクラルスキー法(CZ法)によって引き上げる引き上げ工程(ステップS1)と、シリコンインゴットからシリコンウェーハを切り出す切り出し工程(ステップS2)と、シリコンウェーハに対して熱処理を行う熱処理工程(ステップS3)と、シリコンウェーハを研磨する研磨工程(ステップS4)と、シリコンウェーハの裏面にエクストリンシックゲッタリング層(EG層)を形成するEG層形成工程(ステップS5)によって構成され、この順に各工程が実行される。以下、工程の詳細について説明する。
図3は、シリコンインゴットの引き上げ工程(ステップS1)の内容を説明するためのフローチャートである。
まず、原料となるポリシリコンを用意し(ステップS11)、ポリシリコン砕片を石英るつぼ14内に充填した後(ステップS12)、石英るつぼ14をチャンバー11内のグラファイトサセプタ13内に収容する(ステップS13)。また、石英るつぼ14内には、窒素を含む物質を混入させることによって窒素ドープすることが好ましい。窒素を含む物質としては、例えば窒化膜付きシリコンウェーハを挙げることができる。窒素の添加量としては、引き上げられるシリコンインゴット20中の窒素濃度が2×1013atoms/cm以上5×1015atoms/cm以下となるように設定することが好ましい。これは、窒素濃度が2×1013atoms/cm未満であると、COPサイズの縮小効果が十分に得られないからであり、5×1015atoms/cmを超えると、窒素の偏析現象により窒化珪素が融液中で発生し、テール部の形成プロセスで軸切れを引き起こす可能性があり単結晶歩留まりを低下させるからである。これに対し、窒素濃度を上記の範囲に設定すれば、COPサイズが効果的に縮小されるとともに、軸切れによる歩留まり低下を防止することが可能となる。
次に、真空ポンプ30でチャンバー11内を減圧した後、ガス導入口24からArガスを導入してチャンバー11内を減圧のArガス雰囲気とする(ステップS14)。その後、ヒーター15でチャンバー11内の石英るつぼ14を加熱し、石英るつぼ14内のポリシリコンを全融させる(ステップS15)。つまり、この時点では、シリコン原料は全て液体層21bの状態であり、固体層21aは存在しない。特に限定されるものではないが、チャンバー11内の圧力は100〜200hPa程度、チャンバー11内の温度は1720℃程度に調節することが好ましい。温度や圧力の調節は、制御装置23によって行う。
次に、ヒーター15の出力を調節することにより、石英るつぼ14の底部の温度を低下させ、これによって石英るつぼ14の底部におけるシリコン融液を凝固させる(ステップS16)。これにより、石英るつぼ14の内部は、下層が固体層21a、上層が液体層21bである二層状態となる。尚、石英るつぼ14の底部の温度を選択的に低下させるためには、ヒーター15を上下に分割し、上下方向における温度分布を容易に制御可能に構成することが好ましい。
石英るつぼ14の底部に固体層21aが形成された後、適量のドーパント原料を液体層21bに投入することにより、液体層21bを構成するシリコン融液をn型とする(ステップS17)。ドーパント原料としては、P(リン)、Sb(アンチモン)又はAs(ヒ素)又はその化合物を用いることができる。投入されたドーパントは、液体層21b内でほぼ均一に拡散するが、固体層21aにはほとんど拡散しないことから、液体層21bよりも固体層21aの方がドーパント濃度が低くなる。これにより、n型のドーパントが添加された液体層21bと、ドーパントがほとんど添加されていない固体層21aの二層構造を得ることが可能となる。尚、ドーパントとしては、或いは、P(リン)とAl(アルミニウム)の両方を用いることも可能である。Al(アルミニウム)はP(リン)よりも偏析係数が小さいことから、Al(アルミニウム)をカウンタードーパントとして添加すれば、シリコンインゴット20の軸方向における抵抗率の変化を抑制することが可能となる。
その後、シリコンの液体層21bが1500℃程度に安定するまで温度調整を行った後(ステップS18)、シリコンインゴット20の引き上げを開始する(ステップS19)。シリコンインゴット20の引き上げでは、支持回転軸12及びワイヤー18を互いに逆方向に回転させながら、シードチャック17に取り付けられた種結晶を降下させてシリコンの液体層21bに着液させ、種結晶をシリコン融液に馴染ませた後、種結晶をゆっくりと引き上げることにより、種結晶の下端にシリコン単結晶を成長させていく。
より具体的には、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配をG(℃/mm)としたときの比V/Gを0.22〜0.27程度に制御することが好ましい。また、石英るつぼ14の回転数を0.05〜0.5rpmとし、アルゴン雰囲気の圧力を30Torrとすることが好ましい。また、磁場供給装置31を用いて、シリコン融液に2000〜5000G(0.2T〜0.5T)、好ましくは3000〜4000G(0.3T〜0.4T)、より好ましくは3000〜3500G(0.30T〜0.35T)の水平磁場を印加することが好適である。このような条件に設定すれば、シリコンインゴット20の格子間酸素濃度[Oi]を1.0×1016atoms/cm以上7.0×1017atoms/cm以下に設定することが可能となる。尚、格子間酸素濃度[Oi]が7×1017atoms/cmを超えると、次の問題が生じる。
格子間酸素濃度[Oi]が7×1017atoms/cmを超える場合、450℃程度の低温熱処理を受けることによって酸素ドナーが発生し、基板の抵抗率が変化してしまう。このため、格子間酸素濃度[Oi]が7×1017atoms/cmを超えるシリコンウェーハを用いて垂直シリコンデバイスを作製すると、デバイスプロセス中に酸素ドナーが発生し、基板の抵抗率が変化するという問題が生じる。また、格子間酸素濃度[Oi]が7×1017atoms/cmを超える場合、デバイスプロセス中の熱処理過程においてウェーハ中の過剰な酸素がSiOとなって析出し、再結合ライフタイムを劣化させるという問題も生じる。一方で、チョクラルスキー法においては石英るつぼを使用するため、酸素濃度を1.0×1016atoms/cm未満とすることは事実上困難である。
これに対し、本実施形態では、格子間酸素濃度[Oi]を1.0×1016atoms/cm以上7.0×1017atoms/cm以下に設定していることから、上記の問題がほとんど生じない。
通常は、シリコンインゴットが引き上げられると、これに伴ってシリコン融液がその分減少する。n型のドーパントであるP(リン)、Sb(アンチモン)又はAs(ヒ素)は偏析係数が1未満であることから、シリコンインゴットの引き上げに伴ってシリコン融液が減少すると、融液中のドーパント濃度が高くなってしまう。
このような現象を抑制するために、本実施形態では、シリコンインゴット20の引き上げに伴ってヒーター15の出力を調節することにより、石英るつぼ14の底部に存在する固体層21aを徐々に融解させる。これにより、シリコンインゴット20の引き上げに伴って減少する液体層21bが補充される。上述の通り、固体層21aを構成するシリコン原料にはドーパントがほとんど含まれていないため、固体層21aを溶解させることによって液体層21bを補充すると、融液中のドーパント濃度を下げることができる。したがって、シリコンインゴット20の引き上げに伴うドーパント濃度の上昇と、固体層21aを溶解させることによるドーパント濃度の低下のバランスを取れば、引き上げ中における液体層21bのドーパント濃度をほぼ一定に保つことが可能となる。このような引き上げ方法は、ダブルレイヤーCZ(DLCZ)法と呼ばれている。
シリコンインゴット20の引き上げでは、まず単結晶を無転位化するためにダッシュ法によるシード絞り(ネック部の形成)を行う。次に、必要な直径の単結晶を得るためにショルダー部を育成し、単結晶が求める直径になったところで直径を一定にしてボディ部を育成する。ボディ部を所定の長さまで育成した後、無転位の状態で単結晶をシリコン融液から切り離すためにテール絞り(テール部の形成)を行なう。その後、シリコン融液から切り離したシリコンインゴット20を所定の条件で冷却する。以上の引き上げ工程により、単結晶のシリコンインゴット20を得ることができる。
引き上げられたシリコンインゴット20は、ボディ部のトップからボトムまでの軸方向(引き上げ方向)における抵抗率のばらつきが全長の50%以上に亘って±20%以下となり、且つ、軸方向(引き上げ方向)における抵抗率が全長の50%以上に亘ってほぼ一定となる。具体的な抵抗率については、添加するドーパント量によって調整することができるが、IGBTなどの垂直シリコンデバイス用である場合には、1Ω・cm以上である必要があり、20Ω・cm以上100Ω・cm以下であることが好ましく、50Ω・cm程度であることが特に好ましい。従来の方法では、このような抵抗率を高歩留まりで得るためには、ノンドープのシリコンインゴットに中性子線を照射するしか方法がなかったが、上述した引き上げ方法によれば、中性子線を照射することなくシリコンインゴット20の軸方向における抵抗率を全長の50%以上に亘って上記の範囲とすることが可能となる。
また、シリコンインゴット20中の窒素濃度を2×1013atoms/cm以上5×1015atoms/cm以下とすれば、COPのサイズが小さくなることから、後述する熱処理工程においてより短時間でCOPを消滅させることができる。さらに、窒素ドープにより、窒素による転位のピンニング効果を発現させることができ、高温熱処理によるスリップ転位の発生を抑制できる。
以上がシリコンインゴットの引き上げ工程(ステップS1)である。このようにして引き上げられたシリコンインゴット20は、次の切り出し工程(ステップS2)に送られる。
切り出し工程(ステップS2)は、シリコンインゴット20をスライシングすることによって、多数枚のシリコンウェーハを切り出す工程である。一般的な方法により引き上げられたシリコンインゴット20からシリコンウェーハを切り出した場合、切り出された位置によってシリコンウェーハの抵抗率が大きく異なる。具体的には、ネック部に近い部分から切り出されたシリコンウェーハほど抵抗率が高く、テール部に近い部分から切り出されたシリコンウェーハほど抵抗率が低くなる。これは、上述したドーパントの偏析による現象である。
しかしながら、本実施形態においては、シリコンインゴット20の軸方向における抵抗率が全長の50%以上に亘ってほぼ一定であることから、切り出し位置によらずほぼ一定の抵抗率をもったシリコンウェーハを得ることが可能となる。しかも、同一のシリコンウェーハの面内における抵抗率のばらつきも非常に小さくなる。切り出されたシリコンウェーハは、ラッピングやエッチング等が行われた後、次の熱処理工程(ステップS3)に送られる。
熱処理工程(ステップS3)は、少なくとも酸素を含む雰囲気で、格子間酸素密度[Oi]が式(1)
Figure 2010062466

を満たす温度T(℃)で酸化雰囲気アニールすることにより行う。ここで、格子間酸素密度[Oi]は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値であり、kはボルツマン定数(8.617×10−5(eV/K))である。アニールの雰囲気は、少なくとも酸素が含まれていれば足りる。例えば、窒素、アルゴンなどと酸素の混合ガスでも構わない。しかし、COP消滅に要する時間を短縮するためには100%酸素あるいは酸素と水蒸気の混合ガスの方が好ましい。
上記(1)は実験により求められた式であり、この式(1)の条件でアニールすることによって、ウェーハ中のCOPをほぼ完全に消滅させることができる。図4は、格子間酸素密度及びアニール温度と、COPとの関係を示す図である。図4において、縦軸はウェーハ中の格子間酸素濃度であり、横軸はアニール温度である。また、○印はCOPが消滅したとみなされたウェーハであり、×印はCOPが残存したとみなされたウェーハである。COPの消滅とは、30nm以上の欠陥密度が4.4×10個/cm以下である場合と定義される。
図4に示すように、破線で示すある境界線を境にして、酸素濃度の高い側ではCOPが残存し、酸素濃度の低い側ではCOPが消滅していることがわかる。この境界線の近似式を求めると、
Figure 2010062466

であることから、アニール温度の最適範囲は、
Figure 2010062466

となる。
一例として、格子間酸素濃度[Oi]が7.0×1017atoms/cmの場合は、アニール温度T(℃)は1230℃以上、シリコンの融点以下でなければならない。温度が同じであれば、COPのサイズが大きいほど、アニール時間を長くする必要があるので、一概にアニール時間を規定することは出来ない。例えば、0.17μmのCOPを1150℃で消すには、およそ2時間かかる。結晶引き上げ時に窒素をドープすれば、COPサイズが小さくなり、アニールに要する時間を短縮できる。
また、昇温時の雰囲気と、アニール温度でアニールする際の雰囲気を変えても構わない。例えば、昇温時においては酸素が一部含まれる雰囲気とし、アニール温度でのアニール時には100%の酸素雰囲気としても構わない。
熱処理工程(ステップS3)が終了すると、次に研磨工程(ステップS4)を行う。研磨工程は、熱処理によってシリコンウェーハの表面に形成された酸化膜や、熱処理によるヘイズを除去するために、シリコンウェーハの表面をミラーポリッシュすることにより行う。これにより、酸化雰囲気アニールを行った後、シリコンウェーハの表面近傍に残留しているCOPが除去されるため、ゲート酸化膜の信頼性を高めることが可能となる。
研磨工程(ステップS4)が終了すると、次にEG層形成工程(ステップS5)を行う。本実施形態のシリコンウェーハは、格子間酸素濃度が極めて低いので、酸素によるゲッタリング効果は期待できない。そのため、シリコンウェーハの裏面にエクストリンシックゲッタリング層(EG層)としてのポリシリコン層又は歪み層を形成し、デバイスプロセスにおける重金属汚染を除去する必要がある。EG層としてポリシリコン層を用いる場合には、その厚みを0.5μm以上2μm以下の範囲に設定することが好ましい。これは、厚みが0.5μm以上であればゲッタリング効果を十分に発揮させることができ、厚みが2μm以下であれば、ウェーハの反りを防止できるからである。ポリシリコン層は、CVD法などにより形成することが可能である。また、EG層として歪み層を用いる場合には、サンドブラスト法などによってシリコンウェーハの裏面に物理的なダメージを与えればよい。
以上のようにして製造されたシリコンウェーハは、格子間酸素濃度[Oi]が1.0×1016atoms/cm以上7.0×1017atoms/cm以下であり、中性子線の照射を行うことなくn型のドーパントがほぼ均一にドープされることによって抵抗率が1Ω・cm以上であり、且つ、裏面側にポリシリコン層または歪み層が形成されている。またウェーハ内部にはCOPがほとんど存在しない。好ましくは、窒素濃度が2×1013atoms/cm以上5×1015atoms/cm以下であり、抵抗率が20Ω・cm以上100Ω・cm以下である。さらに好ましくは、抵抗率が50Ω・cm程度である。このようなシリコンウェーハは、IGBTなどの垂直シリコンデバイス用の基板として好適に用いることができる。
このように、本実施形態によるシリコンウェーハは、垂直シリコンデバイス用の基板として好適に用いられるが、IGBTなどの垂直シリコンデバイスの製造プロセス(デバイスプロセス)には様々な加熱工程が存在し、シリコンウェーハには当然にこれらの熱を受ける。本実施形態のシリコンウェーハには、デバイスプロセスにおける様々の加熱工程に相当する熱履歴を受けた場合であっても、抵抗率が変化しないとともにライフタイムが短縮されず、IGBTをはじめとする各種デバイスの基板として好適に用いることができるという特徴を有する。具体的には、800℃で4時間及び1000℃で16時間の2段熱処理を受けた場合であっても、加熱処理前後でのライフタイムの減少率が20%程度以内となり、450℃で1時間の加熱処理を受けた場合であっても、抵抗率50Ω・cmの場合、抵抗率の低下は8%程度となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、DLCZ法によってドーパントの偏析による抵抗率の変動を防止しているが、本発明がこれに限定されるものではなく、連続CZ法を用いることも可能である。この場合、引き上げ工程において、石英るつぼの外部から相対的にドーパント濃度の低いシリコン融液を追加供給すればよい。
以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。
(実施例)
DLCZ法によって、直径200mmでありボディ部の全長が1600mmであるシリコンインゴットを育成した。
具体的には、24インチ石英るつぼにポリシリコン原料140kgを窒化膜付きウェーハとともに投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。次に、るつぼ内のシリコン融液の温度を調節することにより、るつぼの底部にシリコンの固体層を形成した後、液体層にn型ドーパントとしてP(リン)を添加した。ドーパントの添加量は、結晶全長に亘って抵抗率が40〜50Ω・cmとなるよう調節した。
次に、シリコン融液に種結晶を浸漬させ、次に種結晶及び石英るつぼを回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/分)としたときの比V/Gを0.27程度に設定した。
このようにして、単結晶からなるシリコンインゴットを製造した。シリコンインゴットにおける格子間酸素濃度は、石英るつぼの回転数及びアルゴン雰囲気の圧力を調整することにより制御した。石英るつぼの回転数を低くすることにより酸素濃度が低減され、またアルゴン雰囲気の圧力を低くすることによっても酸素濃度が低減される。また、MCZ法(磁場印加)を採用することで、低酸素濃度のシリコンインゴットの製造がより簡便となり有効である。このようにして、格子間酸素濃度が3.5×1017atoms/cm、窒素濃度が2.5×1014atoms/cmのシリコンインゴットを製造した。
引き上げられたシリコンインゴットからウェーハを切り出し、表層のCOPを消滅させるために100%酸素雰囲気中で酸化アニール(1200℃)を1時間実施した。最後に、ウェーハ表面の酸化膜および熱処理によるヘイズを除去するため、ミラーポリッシュをしてIGBT用200mmシリコンウェーハを作成した。結晶軸方向のウェーハ抵抗率を調査するため、結晶のトップから100mm刻みで四端子法にてウェーハ中心部の抵抗率を測定した。
(比較例)
比較例として、通常の140kgのP(リン)CZ結晶からウェーハを切り出し、同様の酸化アニール及び表面研磨を実施して、結晶のトップから100mm刻みで四端子法にてウェーハ中心部の抵抗率を測定した。
(測定結果)
実施例及び比較例の測定結果を表1に示す。
Figure 2010062466
表1に示すように、実施例においては、抵抗率が40〜50Ω・cmの範囲に収まる領域(ターゲットを50Ω・cmとした場合、抵抗率のばらつきが−20%〜0%の範囲となる領域)が62.5%(1000mm/1600mm)であり、高い歩留まりが得られた。これに対し、比較例においては、抵抗率が40〜50Ω・cmの範囲に収まる領域が6.25%(100mm/1600mm)しかなかった。
本発明の好ましい実施形態によるシリコン単結晶引き上げ装置の構成を示す模式図である。 シリコンウェーハの製造工程を大まかに示すフローチャートである。 シリコンインゴットの引き上げ工程(ステップS1)の内容を説明するためのフローチャートである。 格子間酸素密度及びアニール温度とCOPとの関係を示す図である。
符号の説明
10 シリコン単結晶引き上げ装置
11 チャンバー
12 支持回転軸
13 グラファイトサセプタ
14 石英るつぼ
15 ヒーター
16 支持軸駆動機構
17 シードチャック
18 ワイヤー
19 ワイヤー巻き取り機構
20 シリコンインゴット
21a 固体層
21b 液体層
22 熱遮蔽部材
23 制御装置
24 ガス導入口
25 ガス管
26 コンダクタンスバルブ
27 ガス排出口
28 排ガス管
29 コンダクタンスバルブ
30 真空ポンプ
31 磁場供給装置

Claims (14)

  1. チョクラルスキー法によってるつぼ内部の第1のシリコン融液からシリコンインゴットを引き上げる引き上げ工程と、
    前記シリコンインゴットからシリコンウェーハを切り出す切り出し工程と、
    前記シリコンウェーハに対して熱処理を行う熱処理工程と、を備えるシリコンウェーハの製造方法であって、
    前記引き上げ工程においては、前記第1のシリコン融液よりもドーパント濃度の低い第2のシリコン融液を前記るつぼ内に追加供給することによって、前記シリコンインゴットの軸方向における抵抗率を全長の50%以上に亘って1Ω・cm以上とし、
    前記熱処理工程においては、少なくとも酸素を含む雰囲気で、格子間酸素密度[Oi]が式(1)
    Figure 2010062466

    (但し、[Oi]はASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値であり、kはボルツマン定数(8.617×10−5(eV/K))である)を満たす温度T(℃)で酸化雰囲気アニールを行うことを特徴とする垂直シリコンデバイス用シリコンウェーハの製造方法。
  2. 前記引き上げ工程においては、前記るつぼの内部に前記第1のシリコン融液からなる液体層と、前記液体層よりもドーパント濃度が低いシリコンの固体層とを共存させ、前記シリコンインゴットを引き上げながら前記固体層を融解させることによって、前記るつぼ内に前記第2のシリコン融液を追加供給することを特徴とする請求項1に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  3. 前記引き上げ工程においては、前記るつぼの外部から前記第2のシリコン融液を追加供給することを特徴とする請求項1に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  4. 前記引き上げ工程においては、前記シリコンインゴットの軸方向における抵抗率を全長の50%以上に亘って20Ω・cm以上100Ω・cm以下とすることを特徴とする請求項1乃至3のいずれか一項に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  5. 前記熱処理工程を行った後に、前記シリコンウェーハの表面を研磨する研磨工程をさらに備えることを特徴とする請求項1乃至4のいずれか一項に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  6. 前記熱処理工程を行った後に、前記シリコンウェーハの裏面にポリシリコン層または歪み層を形成するEG層形成工程をさらに備えることを特徴とする請求項1乃至5のいずれか一項に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  7. 前記引き上げ工程においては、少なくとも前記第1のシリコン融液に窒素を添加することによって前記シリコンインゴットの窒素濃度を2×1013atoms/cm以上5×1015atoms/cm以下とすることを特徴とする請求項1乃至6のいずれか一項に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  8. 前記格子間酸素濃度[Oi]が1.0×1016atoms/cm以上7.0×1017atoms/cm以下であることを特徴とする請求項1乃至7のいずれか一項に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  9. 前記ドーパントは、P(リン)、Sb(アンチモン)又はAs(ヒ素)からなるn型のドーパントを含んでいることを特徴とする請求項1乃至8のいずれか一項に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  10. 前記ドーパントは、P(リン)とAl(アルミニウム)の両方を含んでいることを特徴とする請求項9に記載の垂直シリコンデバイス用シリコンウェーハの製造方法。
  11. チョクラルスキー法によって引き上げられ、ボディ部のトップからボトムまでの軸方向における抵抗率のばらつきが全長の50%以上に亘って±20%以下であることを特徴とするシリコン単結晶。
  12. 請求項11に記載のシリコン単結晶から切り出された垂直シリコンデバイス用シリコンウェーハ。
  13. 抵抗率が1Ω・cm以上であり、窒素濃度が2×1013atoms/cm以上5×1015atoms/cm以下であり、格子間酸素濃度[Oi]が1.0×1016atoms/cm以上7.0×1017atoms/cm以下であり(但し、[Oi]はASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値であり、kはボルツマン定数(8.617×10−5(eV/K))である)、表面が鏡面であり、裏面にポリシリコン層または歪み層が形成されていることを特徴とする請求項12に記載の垂直シリコンデバイス用シリコンウェーハ。
  14. 請求項12又は13に記載のシリコンウェーハを用いて作製された垂直シリコンデバイス。
JP2008228832A 2008-09-05 2008-09-05 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス Withdrawn JP2010062466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228832A JP2010062466A (ja) 2008-09-05 2008-09-05 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228832A JP2010062466A (ja) 2008-09-05 2008-09-05 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Publications (1)

Publication Number Publication Date
JP2010062466A true JP2010062466A (ja) 2010-03-18

Family

ID=42188921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228832A Withdrawn JP2010062466A (ja) 2008-09-05 2008-09-05 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Country Status (1)

Country Link
JP (1) JP2010062466A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012101957A1 (ja) * 2011-01-24 2012-08-02 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びアニールウェーハ
JP2013030723A (ja) * 2011-06-24 2013-02-07 Covalent Materials Corp シリコンウェーハの製造方法
JP2013201303A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2013201314A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
FR2997096A1 (fr) * 2012-10-23 2014-04-25 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
WO2014073164A1 (ja) * 2012-11-08 2014-05-15 信越半導体株式会社 シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2014214074A (ja) * 2013-04-30 2014-11-17 信越半導体株式会社 シリコン単結晶の製造方法
CN110219041A (zh) * 2019-06-27 2019-09-10 郭李梁 一种拉制管状材料的简易装置
CN110291040A (zh) * 2017-02-20 2019-09-27 株式会社德山 硅析出用芯线、该芯线的制造方法、以及多晶硅的制造方法
JP2020074381A (ja) * 2014-05-28 2020-05-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体素子、シリコンウエハ、及びシリコンインゴット

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916953B2 (en) 2011-01-24 2014-12-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and annealed wafer
DE112012000306T5 (de) 2011-01-24 2013-09-26 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Silizium-Einkristallwafers und eines thermisch behandelten Wafers
WO2012101957A1 (ja) * 2011-01-24 2012-08-02 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びアニールウェーハ
JP2013030723A (ja) * 2011-06-24 2013-02-07 Covalent Materials Corp シリコンウェーハの製造方法
JP2013201303A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2013201314A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
FR2997096A1 (fr) * 2012-10-23 2014-04-25 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
WO2014064347A1 (fr) * 2012-10-23 2014-05-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d'un lingot en silicium dopé de resistivite uniforme.
US9938639B2 (en) 2012-10-23 2018-04-10 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for forming a doped silicon ingot of uniform resistivity
JP2014094851A (ja) * 2012-11-08 2014-05-22 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
WO2014073164A1 (ja) * 2012-11-08 2014-05-15 信越半導体株式会社 シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2014214074A (ja) * 2013-04-30 2014-11-17 信越半導体株式会社 シリコン単結晶の製造方法
JP2020074381A (ja) * 2014-05-28 2020-05-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体素子、シリコンウエハ、及びシリコンインゴット
CN110291040A (zh) * 2017-02-20 2019-09-27 株式会社德山 硅析出用芯线、该芯线的制造方法、以及多晶硅的制造方法
CN110291040B (zh) * 2017-02-20 2023-03-17 株式会社德山 多晶硅的制造方法
CN110219041A (zh) * 2019-06-27 2019-09-10 郭李梁 一种拉制管状材料的简易装置

Similar Documents

Publication Publication Date Title
KR100928885B1 (ko) Igbt용의 실리콘 단결정 웨이퍼 및 igbt용의실리콘 단결정 웨이퍼의 제조방법
JP2010062466A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
KR100847112B1 (ko) Igbt용 실리콘 단결정 웨이퍼 및 igbt용 실리콘단결정 웨이퍼의 제조방법
JP5194146B2 (ja) シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
JP5188673B2 (ja) Igbt用のシリコンウェーハ及びその製造方法
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009151077A1 (ja) シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
TWI468564B (zh) 矽單晶基材及其製造方法
JP5453749B2 (ja) 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
WO2018198606A1 (ja) n型シリコン単結晶の製造方法、n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JP5283543B2 (ja) シリコン単結晶の育成方法
JPWO2009028658A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
KR102124720B1 (ko) 단결정 실리콘의 반도체 웨이퍼 제조 방법, 단결정 실리콘의 반도체 웨이퍼 제조 장치 및 단결정 실리콘의 반도체 웨이퍼
WO2022172368A1 (ja) シリコン単結晶の製造方法
JP5805843B2 (ja) シリコン単結晶基板およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206