JP2020074381A - 半導体素子、シリコンウエハ、及びシリコンインゴット - Google Patents

半導体素子、シリコンウエハ、及びシリコンインゴット Download PDF

Info

Publication number
JP2020074381A
JP2020074381A JP2019182772A JP2019182772A JP2020074381A JP 2020074381 A JP2020074381 A JP 2020074381A JP 2019182772 A JP2019182772 A JP 2019182772A JP 2019182772 A JP2019182772 A JP 2019182772A JP 2020074381 A JP2020074381 A JP 2020074381A
Authority
JP
Japan
Prior art keywords
silicon
boron
doping
net
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019182772A
Other languages
English (en)
Other versions
JP6849766B2 (ja
Inventor
ニコ カスパリ，
Caspary Nico
ニコ カスパリ，
シュルツェ，　ハンス−ヨアヒム
Schulze Hans-Joachim
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2020074381A publication Critical patent/JP2020074381A/ja
Application granted granted Critical
Publication of JP6849766B2 publication Critical patent/JP6849766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

【課題】 半導体素子、シリコンウエハ、及びシリコンインゴットを提供する。【解決手段】 ＣＺシリコンインゴットは、ドナー及びアクセプタによってドーピングされており、且つ、ドナー及びアクセプタのドーピング濃度の軸方向の勾配を含む。ドナーとアクセプタのドーピング濃度の間の差に基づいた電気活性正味ドーピング濃度は、アクセプタによるドナーのドーピング濃度の少なくとも２０％の部分的な補償に起因し、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％について、６０％未満だけ、変化している。【選択図】 図９

Description

絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、ダイオード、例えば、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）などの絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＦＥＴ）などのシリコン装置においては、いくつかの要件を充足させる必要がある。これらの要件は、通常、特定の用途条件によって左右される。通常、例えば、大きな絶縁破壊電圧と小さなオン状態抵抗値などの関連する特性の間にトレードオフを見出さなければならない。例えば、半導体素子の動作の際に発生しうる酸化物とシリコンの間の境界面における電子雪崩降伏現象及び望ましくない反転チャネルの形成は、半導体素子の安定性及び半導体素子の信頼性に対して悪影響を及ぼしうる。
このような様々な半導体素子を製造する代表的なベース材料として、例えば、標準ＣＺ法による、或いは、磁気ＣＺ（Ｍａｇｎｅｔｉｃ ＣＺ：ＭＣＺ）法による、或いは、連続ＣＺ（Ｃｏｎｔｉｎｕｏｕｓ ＣＺ：ＣＣＺ）法によるなどのように、チョクラルスキー（ＣＺｏｃｈｒａｌｓｋｉ：ＣＺ）法によって成長させたシリコンウエハが使用されている。チョクラルスキー法においては、るつぼ内において、シリコンを約１４１６℃のシリコンの融点まで加熱してシリコンの溶融体を生成する。小さなシリコンシード結晶を溶融体と接触させる。シリコンシード結晶上において、溶融シリコンが凍結する。シリコンシード結晶を溶融体から離れるように低速で引き抜くことにより、百〜数百ｍｍの範囲の直径と、１メートル以上の長さと、を有するように、結晶質シリコンインゴットを成長させる。ＭＣＺ法においては、酸素汚染レベルを低減するべく、外部磁界を更に印加している。
チョクラルスキー法による定義されたドーピングを伴うシリコンの成長は、偏析効果によって複雑化する。ドーパント材料の偏析係数により、成長する結晶中のドーパント材料の濃度と溶融体のドーパント材料の濃度の間の関係が特徴付けられる。通常、ドーパント材料は、１未満の偏析係数を有しており、これは、溶融体中におけるドーパント材料の溶解度が固体中におけるドーパント材料の溶解度を上回ることを意味している。これは、通常、シード結晶からの距離の増大に伴うインゴット中のドーピング濃度の増大をもたらす。
シリコン半導体素子の安定性及び信頼性を改善することが望ましい。更には、このようなシリコン半導体素子用のベース材料としてシリコンインゴット及びウエハを提供することが好ましい。
半導体素子の一実施形態は、正味ｎ型ドーピングのドリフトゾーンを有するシリコン半導体本体を含む。ｎ型ドーピングは、ｐ型ドーパントにより、２０％〜８０％だけ、部分的に補償されている。ドリフトゾーン内の正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３の範囲である。
一実施形態によるＣＺシリコンインゴットは、ドナー及びアクセプタによってドーピングされ、且つ、ドナー及びアクセプタのドーピング濃度の軸方向の勾配を含む。ドナーとアクセプタのドーピング濃度の間の差に基づいた電気活性正味ドーピング濃度は、アクセプタによるドナーのドーピング濃度の少なくとも２０％の部分的な補償に起因し、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％について、６０％未満だけ、変化している。
別の実施形態によれば、シリコンウエハは、正味ｎ型ドーピングを有する。ｎ型ドーピングは、ｐ型ドーパントにより、２０％〜８０％だけ、部分的に補償されている。正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３の範囲である。
当業者は、以下の説明及び添付の図面を参照することにより、更なる特徴及び利点について認識することができよう。
添付図面は、本開示の更なる理解を提供するべく含まれており、且つ、本明細書に含まれると共に本開示の一部分を構成している。これらの図面は、本開示の実施形態を示しており、且つ、説明と共に、本開示の原理を説明するべく機能する。その他の実施形態及び意図されている利点については、以下の詳細な説明を参照することにより、理解が深まることに伴って、容易に理解することができよう。
一実施形態によるシリコンウエハの概略断面図を示す。 一実施形態による縦型半導体素子の概略断面図を示す。 一実施形態による横型半導体素子の概略断面図を示す。 一実施形態によるパワー半導体ダイオードの概略断面図を示す。 一実施形態によるパワー半導体ＩＧＢＴの概略断面図を示す。 シリコンウエハを製造する方法を示す概略プロセスチャートである。 図５に示されている方法を実行するＣＺ成長システムの概略断面図である。 ドーパント材料によってるつぼをドーピングする方法を示すためのるつぼの概略断面図である。 るつぼ内のシリコン溶融体に対してドーパントを追加する方法を示すためのＣＺ成長システムの一部分の概略断面図である。 シリコン溶融体に追加されるボロン及びリンの異なる比率との関係においてＣＺ成長したシリコンインゴットの軸方向の位置に沿った補償されていないリンの模擬濃度を示すグラフである。 シリコン溶融体に追加されるボロン及びリンの異なる比率との関係においてＣＺ成長したシリコンインゴットの軸方向位置に沿った模擬固有抵抗を示すグラフである。
以下の詳細な説明においては、添付図面が参照されているが、これらの図面は、本明細書の一部分を構成しており、且つ、これらの図面には、本開示を実施してもよい特定の実施形態が例として示されている。本発明の範囲を逸脱することなしに、その他の実施形態が利用されてもよく、且つ、構造的又は論理的な変更が実施されてもよいことを理解されたい。例えば、１つの実施形態について図示又は記述されている特徴をその他の実施形態において又はそれらとの関係において使用することにより、更に別の実施形態をもたらすことができる。本開示は、このような変更及び変形をも含むものと解釈されたい。これらの例については、特定の言語を使用することによって記述されているが、これは、添付の請求項の範囲を限定するものと解釈してはならない。図面は、縮尺が正確ではなく、且つ、例示を目的としたものに過ぎない。わかりやすくするべく、同一要素は、そうではない旨が特記されていない限り、様々な図面において、対応する参照符号によって表記されている。
「具備する」、「収容する」、「含む」、「有する」、及びこれらに類似したものなどの用語は、開放型であり、且つ、これらの用語は、記述されている構造、要素、又は特徴の存在を示しており、且つ、更なる要素又は特徴の存在を排除するものではない。「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」という冠詞は、そうではない旨が文脈によって明瞭に示されていない限り、単数形のみならず、複数形をも含むものと解釈されたい。
「電気的に接続されている」という用語は、例えば、関係する要素の間の直接的な接続又は金属及び／又は高度にドーピングされた半導体を介した低オーム接続などの電気的に接続された要素の間における永久的な低オーム接続を表している。「電気的に結合されている」という用語は、例えば、第１状態において低オーム接続を一時的に提供すると共に第２状態においては高オーム電気結合解除を一時的に提供する要素などの電気的に結合された要素の間に、信号伝送のために適合された１つ又は複数の介在要素が存在してもよいことを含んでいる。
添付図面は、「ｎ」又は「ｐ」というドーピング型の隣に「−」又は「＋」を示すことにより、相対的なドーピング濃度を示している。例えば、「ｎ−」は、「ｎ」ドーピング領域のドーピング濃度を下回るドーピング濃度を意味しており、且つ、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域よりも高いドーピング濃度を有する。同一の相対的ドーピング濃度のドーピング領域は、必ずしも、同一の絶対的ドーピング濃度を有しているわけではない。例えば、２つの異なる「ｎ」ドーピング領域は、同一の又は異なる絶対的ドーピング濃度を有してもよい。
図１は、一実施形態によるシリコンウエハ１００の概略断面図を示している。
シリコンウエハ１００は、正味ｎ型ドーピングを有する。正味ｎ型ドーピングは、概略グラフにおいて、シリコンウエハ１００の両側の第１及び第２表面１０１、１０２の間の垂直方向ｙに沿った正味ｎ型ドーピング濃度プロファイルと関係付けられた曲線ｃ１によって示されている。図示の例においては、曲線ｃ１は、垂直方向ｙに沿ったｎ型ドーピングのプロファイルである曲線ｃ２と垂直方向ｙに沿ったｐ型ドーピングのプロファイルである曲線ｃ３の差に対応している。ｎ型ドーピングは、ｐ型ドーパントにより、２０％〜８０％だけ、部分的に補償されている。図示の例との関連において、曲線ｃ３は、ｃ２の２０％に対応した濃度の下限ｃＬとｃ２の８０％に対応した濃度の上限ｃＨの間の範囲をとってもよい。
曲線ｃ２及びｃ３のそれぞれは、例えば、チョクラルスキー結晶成長の際の偏析効果に起因し、一定のレベルからわずかに逸脱する場合がある。又、曲線ｃ１、ｃ２の異なる偏析係数に起因し、ｃ３も、一定のレベルからわずかに逸脱する場合があり、例えば、垂直方向において小さな勾配を示す場合がある。
一実施形態によれば、ｎ型ドーピングは、ｐ型ドーピングとしてボロンによって部分的に補償されたリンを有する。
別の実施形態によれば、正味ｎ型ドーピングは、リンよりも小さな偏析係数を有するｐ型ドーパント種により、更に補償されている。更に別の実施形態によれば、正味ｎ型ドーピングは、リンよりも小さな偏析係数を有する複数の異なるｐ型ドーパント種により、更に補償されている。リンよりも大きな偏析係数を有するボロンにより、且つ、リンよりも小さな偏析係数を有する１つ又は複数のｐ型ドーパント種により、部分的な補償を実行することにより、ＣＺ成長の際のｐ型ドーパントの効果的な偏析をリンの偏析動作に対して適合させることができる。ガリウム（Ｇａ）及びアルミニウム（Ａｌ）は、リンよりも小さな偏析係数を有するｐ型ドーパント種の例である。
シリコンウエハ１００は、改善された安定性及び信頼性を有する半導体素子を実現する。例えば、ｐ型及びｎ型ドーパントによって生成されるキャリア移動度の低減に起因し、高い阻止電圧における電子雪崩降伏が減少しうる。更には、例えば、エッジ終端エリア内における且つ／又はトレンチ内における酸化物境界面に対する半導体におけるリンのパイルアップ効果及びボロンのパイルダウン効果は、半導体素子動作の際の望ましくない反転チャネルの形成の低減を実現する半導体／酸化物境界面における合計ｎ型ドーピングの改善を結果的にもたらしうる。
図２Ａは、一実施形態による縦型半導体素子２００１の一部分の概略断面図である。縦型半導体素子２００１は、シリコン半導体本体２０４を有する。シリコン半導体本体２０４は、図１に示されているシリコンウエハ１００に対応したものであってもよく、或いは、例えば、ウエハのダイシングの結果として得られるダイなどのシリコンウエハ１００の一部分であってもよい。縦型半導体素子２００１は、正味ｎ型ドーピングのドリフトゾーン２０５を含む。ドリフトゾーン２０５内のｎ型ドーピングは、ｐ型ドーパントにより、２０％〜８０％だけ、部分的に補償されている。部分的に補償されたドリフトゾーン２０５は、図１に示されているシリコンウエハ１００などのチップ基板材料の基本的なドーピングに対応したものであってもよい。結果的に得られるｎ型ドリフトゾーンドーピングｃ１は、１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３、２×１０１３ｃｍ−３〜２×１０１４ｃｍ−３、又は３×１０１３ｃｍ−３〜７×１０１３ｃｍ−３であってもよい。
縦型半導体素子２００１は、例えば、半導体本体２０４の前部表面などの第１表面２１０において第１負荷端子構造２２０を含む。第１負荷端子構造２２０は、１つ又は複数のドーピングされた半導体領域を含む。１つ又は複数の半導体領域は、例えば、拡散及び／又はイオン注入プロセスによるなどの第１表面２１０におけるシリコン半導体本体２０４のドーピングプロセスにより、形成されてもよい。第１負荷端子構造２２０の半導体本体２０４内の１つ又は複数のドーピングされた半導体領域は、例えば、スーパージャンクションＦＥＴなどの垂直パワーＩＧＦＥＴのドーピングされたソース及び本体領域、又はＩＧＢＴのコレクタ、或いは、例えば、縦型パワー半導体ダイオードのアノード又はカソード領域を含んでもよい。第１表面２１０においてシリコン半導体本体２０４を処理する際には、半導体本体内において形成されるパワー半導体素子に応じて、プレーナーゲート構造などの制御端子構造及び／又は１つ又は複数のゲート誘電体及び１つ又は複数のゲート電極を含むトレンチゲート構造が形成されてもよい。
縦型半導体素子２００１は、例えば、第１表面２１０の反対側のシリコン半導体本体２０４の後部表面などの第２表面２１１において第２負荷端子構造２２５を更に含む。第２負荷端子構造２２５は、１つ又は複数のドーピングされた半導体領域を含む。１つ又は複数のドーピングされた半導体領域は、例えば、拡散及び／又はイオン注入プロセスによるなどの第２表面２１１におけるシリコン半導体本体２０４のドーピングプロセスにより、形成されてもよい。第２負荷端子構造２２５のシリコン半導体本体２０４内の１つ又は複数のドーピングされた半導体領域は、例えば、１つ又は複数のドーピングされた電界停止領域、縦型パワーＦＥＴのドーピングされたドレイン領域、又はＩＧＢＴのエミッタ、或いは、縦型パワー半導体ダイオードのアノード又はカソード領域を含んでもよい。
第１負荷端子構造２２０に対する第１電気負荷接点Ｌ１及び制御端子構造に対する電気制御端子接点Ｃは、縦型パワー半導体層内に存在する場合には、第１表面２１０の上方の配線エリアの１つ又は複数の部分である。第２表面２１１には、第２負荷端子構造２２５に対する第２電気負荷接点Ｌ２が設けられている。電気負荷接点Ｌ１、Ｌ２及び電気制御端子接点Ｃは、その間に挟持された１つ又は複数のレベル間誘電体層によって電気的に絶縁された金属化層などの１つ又は複数のパターン化された導電性層から形成されてもよい。１つ又は複数のレベル間誘電体層内の接触開口部は、例えば、１つ又は複数のパターン化された導電性層及び／又は第１負荷端子構造２２０などのシリコン半導体本体内の１つ又は複数の活性エリアの間に電気接触を提供するべく、１つ又は複数の導電性材料によって充填されてもよい。１つ又は複数のパターン化された導電性層及び／又はレベル間誘電体層は、例えば、第１表面２１０において半導体本体２０４の上方に配線エリアを形成してもよい。例えば、金属化層又は金属化層積層体などの導電性層が、例えば、第２表面２１１において設けられてもよい。
縦型半導体素子２００１内においては、電流の流れの方向は、両側の第１及び第２表面２１０、２１１の間の垂直方向に沿った第１及び第２負荷端子接点Ｌ１、Ｌ２の間である。
図２Ｂは、一実施形態による横型半導体素子２００２の一部分の概略断面図である。横型半導体素子２００２は、第２負荷端子構造２２５及び第２接点Ｌ２が第１表面２１０において形成されているという点が縦型半導体素子２００１とは異なっている。第１及び第２負荷端子構造２２０、２２５は、同一プロセスにより、同時に形成されてもよい。同様に、第１及び第２負荷端子接点Ｌ１、Ｌ２も、同一プロセスにより、同時に形成されてもよい。
図２Ａ及び図２Ｂに示されている実施形態においては、縦型及び横型半導体素子２００１、２００２の阻止電圧能力は、例えば、ＦＥＴの本体領域とドレイン領域の間などの第１及び第２負荷端子構造２２０、２２５の間のドリフトゾーン２０５の適切な距離ｄ１、ｄ２により、調節することができる。
図３は、パワー半導体ダイオード２００３として形成された縦型半導体素子２００１の一例の更に詳細な概略断面図である。ドリフトゾーン２０５は、上述の半導体素子２００１との関連において詳述したように、ｎ−ドーピングされている。第１表面２１０におけるｐドーピングされたアノード領域２２０１は、第１負荷端子接点Ｌ１との電気的接触状態にある。ｐドーピングされたアノード領域２２０１は、図２Ａに示されている第１負荷端子構造２２０の要素の一例である。第２表面２１１におけるｎ＋ドーピングされたカソード領域２２５１は、第２負荷端子接点Ｌ２との電気的接触状態にある。ｎ＋ドーピングされたカソード領域２２５１は、図２Ａに示されている第２負荷端子構造２２５の要素の一例である。
図４は、パワーＩＧＢＴ２００４として形成された縦型半導体素子２００１の一例の更に詳細な概略断面図である。ドリフトゾーン２０５は、上述の半導体素子２００１との関連において詳述したように、ｎ−ドーピングされている。第１表面２１０におけるエミッタ構造２２０２は、ｐドーピングされた本体領域２２０３と、ｎ＋ドーピングされたソース領域２２０４と、を含む。ｐドーピングされた本体領域２２０３及びｎ＋ドーピングされたソース領域２２０４は、図２Ａに示されている第１負荷端子構造２２０の要素の例である。エミッタ構造２２０２は、第１負荷端子接点Ｌ１との電気的接触状態にある。誘電体２４０と、ゲート電極２４１と、を含むゲート構造が、第１表面２１０において半導体本体２０４上に形成されている。第２表面２１１におけるｐ＋ドーピングされた後部側エミッタ２２５２を含むＩＧＢＴコレクタは、第２負荷端子構造Ｌ２との電気的接触状態にある。ｐ＋ドーピングされた後部側エミッタ２２５２は、図２Ａに示されている第２負荷端子構造２２５の要素の一例である。
図５は、シリコンウエハを製造する方法を示している。
方法のプロセス特徴Ｓ１００は、ｎ型ドーパントを有するシリコン溶融体から抽出期間にわたってｎ型シリコンインゴットを抽出するステップを有する。
プロセス特徴Ｓ１１０は、ｐ型ドーパントを抽出期間の少なくとも一部分にわたってシリコン溶融体に追加し、これにより、２０％〜８０％だけ、ｎ型シリコンインゴット内のｎ型ドーパントを補償するステップを有する。
プロセス特徴Ｓ１２０は、シリコンインゴットをスライシングするステップを有する。
いくつかの実施形態においては、シリコンインゴットの正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３の範囲であるか、或いは、２×１０１３ｃｍ−３〜２×１０１４ｃｍ−３の範囲である。
いくつかの実施形態においては、ｎ型ドーパントのｎ型ドーパント種の偏析係数及びｐ型ドーパントのｐ型ドーパント種の偏析係数は、少なくとも３倍だけ、異なっている。
いくつかの実施形態においては、ｎ型ドーパント種は、リンであり、且つ、ｐ型ドーパント種は、ボロンである。
いくつかの実施形態においては、本方法は、ボロンに加えて、抽出期間の少なくとも一部分にわたって第２ｐ型ドーパント種をシリコン溶融体に追加するステップを更に有しており、第２ｐ型ドーパント種は、リンよりも小さな偏析係数を有する。
いくつかの実施形態においては、第２ｐ型ドーパント種は、アルミニウム及びガリウムのうちの少なくとも１つに対応している。
いくつかの実施形態においては、ボロンは、ボロンドーピングされた石英材料又は気相のボロンのうちの少なくとも１つから、シリコン溶融体に追加されている。
いくつかの実施形態においては、ボロンは、炭化ホウ素又は窒化ホウ素原料物質からシリコン溶融体に追加されている。
いくつかの実施形態においては、ボロンは、ボロンドーピングされたるつぼからシリコン溶融体に追加されている。
いくつかの実施形態においては、ボロンドーピングされたるつぼは、るつぼ内へのボロンの注入、るつぼ内へのボロンの拡散、及び原位置ドーピングのうちの少なくとも１つにより、形成されている。
いくつかの実施形態においては、ボロンは、様々なエネルギー及び分量において、るつぼに注入されている。
いくつかの実施形態においては、本方法は、るつぼ内においてボロンの逆行プロファイルを設定するように構成された加熱により、熱収支（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）をるつぼに対して適用するステップを更に有する。
いくつかの実施形態においては、本方法は、層をるつぼの内側壁において形成するステップを更に有する。
いくつかの実施形態においては、本方法は、ボロンをシリコン溶融体に追加するレートを変更するステップを更に有する。
いくつかの実施形態においては、ボロンをシリコン溶融体に追加するレートを変更するステップは、粒子のサイズ、形状、及び供給レート、ボロンキャリアガスの流量又は分圧のうちの少なくとも１つを変更するステップを含む。
いくつかの実施形態においては、ボロンをシリコン溶融体に追加するレートを変更するステップは、シリコン溶融体に浸漬される原料物質の深さを変更するステップと原料物質の温度を変更するステップのうちの少なくとも１つを含み、この場合に、原料物質は、ボロンによってドーピングされている。
いくつかの実施形態においては、原料物質のドーピングは、原料物質の表面を通じたプラズマ堆積プロセスによる、原料物質の表面を通じたイオン注入による、及び原料物質の表面を通じた拡散プロセスによる、原位置ドーピングのうちの１つによって実行されている。
いくつかの実施形態においては、本方法は、チョクラルスキー成長プロセスの際のシリコンインゴットの重量を計測することにより、ボロンをシリコン溶融体に追加するレートを制御するステップを更に有する。
いくつかの実施形態においては、本方法は、ボロンによってドーピングされた石英原料物質の寸法の変化を光学的に計測することにより、ボロンをシリコン溶融体に追加するレートを制御するステップを更に有する。
いくつかの実施形態においては、本方法は、原料物質とシリコン溶融体の間の接触面積と原料物質の加熱のうちの少なくとも１つを変更することにより、ボロンをシリコン溶融体に追加するレートを変更するステップを更に有する。
いくつかの実施形態においては、ｐ型ドーパントをシリコン溶融体に追加するステップは、ｐ型ドーパント原料物質からのｐ型ドーパントをシリコン溶融体内に溶解させるステップを含む。
ＣＺシリコンインゴットの一実施形態においては、ＣＺシリコンインゴットは、ドナー及びアクセプタによってドーピングされており、且つ、ドナー及びアクセプタのドーピング濃度の軸方向の勾配を含む。ドナーとアクセプタのドーピング濃度の間の差に基づいた電気活性正味ドーピング濃度は、アクセプタによるドナーのドーピング濃度の少なくとも２０％の部分的な補償に起因し、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％にわたって、６０％未満だけ、変化する。又、電気活性正味ドーピング濃度は、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％にわたって、４０％未満だけ、又は３０％未満だけ、或いは、場合によっては、２０％未満だけ、変化してもよい。換言すれば、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％に沿って、電気活性正味ドーピング濃度は、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％に沿って平均化された平均電気活性正味ドーピング濃度から、＋／−３０％未満だけ、又は＋／−２０％未満だけ、又は＋／−１５％未満だけ、或いは、場合によっては、＋／−１０％未満だけ、変化してもよい。これは、ドナーの偏析効果を妨げることにより、生成されてもよく、ドナーの偏析効果は、別の偏析動作を有するアクセプタによる部分的な補償により、ＣＺシリコンインゴットの軸方向の長さに沿った正味ドーピングの強力な変動をもたらす場合がある。
いくつかの実施形態においては、ドナーは、リン、ヒ素、及びアンチモンのうちの少なくとも１つを含む。
いくつかの実施形態においては、アクセプタは、ボロンを含む。
いくつかの実施形態においては、アクセプタは、アルミニウム、ガリウム、及びインジウムのうちの少なくとも１つを更に含む。
いくつかの実施形態においては、正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜３×１０１４ｃｍ−３の範囲であるか、或いは、２×１０１３ｃｍ−３〜２×１０１４ｃｍ−３の範囲である。
図６は、図５に示されている方法を実行すると共に上述の実施形態において説明したＣＺシリコンインゴットを製造する方法を実行するＣＺ成長システム６００の単純化された概略断面図である。
ＣＺ成長システム６００は、例えば、グラファイトサセプタなどのるつぼ支持部６０６上に、例えば、石英るつぼなどのるつぼ６０５を含む。例えば、高周波（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：ＲＦ）コイルなどのヒーター６０７が、るつぼを取り囲んでいる。ヒーター６０７は、るつぼ６０５の側部及び／又は底部において構成されてもよい。るつぼ６０５は、支持シャフト６０８により、回転してもよい。
ヒーター６０７を介した加熱により、ポリシリコンなどの非晶質未加工材料などのシリコン材料と、リン（Ｐ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）、又はこれらの任意の組合せなどのｎ型ドーパント材料の混合物をるつぼ内において溶融させる。ｎ型ドーパント材料は、溶融対象のシリコン材料の初期ドーピングを既に構成していてもよく、或いは、その一部分であってもよく、且つ／又は、固体又は気体ドーパント原料物質として追加されてもよい。一実施形態によれば、固体ドーパント原料物質は、ドーパント原料ピルなどのドーパント原料粒子である。ドーパント原料物質は、円板形状、球形状、又は立方体形状などの既定の形状を有してもよい。一例として、ドーパント原料物質の形状は、ドーパント原料物質をるつぼ６０５内のシリコン溶融体６１０に供給するように構成されたディスペンサなどの供給装置６０９に対して適合させてもよい。
一実施形態によれば、ドーパント原料物質は、ドーパント材料に加えて、キャリア材料又はバインダ材料を含んでもよい。例として、ドーパント原料物質は、ドーパント材料によってドーピングされた石英又は炭化ケイ素（ＳｉＣ）であってもよい。別の実施形態によれば、ドーパント原料物質は、シリコン未加工材料よりも大きな程度にドーピングされた高度にドーピングされたポリシリコン材料などの高度にドーピングされたシリコン材料であってもよい。更に別の実施形態によれば、ドーパント原料物質は、窒化ホウ素及び／又は炭化ホウ素であってもよい。
シード結晶６１４をシリコン溶融体６１０内に浸漬し、その後に、シリコンの融点をわずかに上回る溶融体の表面温度においてシード結晶６１４を低速で引き戻すことにより、シリコンインゴット６１２が、シリコン溶融体６１０を収容するるつぼ６０５から引き出される。シード結晶６１４は、引き上げシャフト６１６によって回転するシード支持部６１５上において取り付けられた単一の結晶質シリコンシードである。通常は、数ｍｍ／分の範囲である引き上げレートと、温度プロファイルと、が、ＣＺ成長したシリコンインゴット６１２の直径に対して影響を及ぼす。
図５に示されている方法によるＣＺ成長システム６００によってシリコンインゴット６１２を抽出する際には、ボロンが、抽出期間にわたって、シリコン溶融体６１０に追加される。一実施形態によれば、ボロンは、一定のレートで溶融シリコンに追加されている。ボロンは、供給装置６０９によってシリコン溶融体６１０に供給されるボロンドーピングされた石英材料などのボロンドーピングされた石英材料からシリコン溶融体６１０に追加されてもよい。更には、又はこの代わりに、ボロンは、炭化ホウ素から、又は窒化ホウ素原料物質から、シリコン溶融体６１０に追加されてもよく、これらも、供給装置６０９により、シリコン溶融体６１０に供給されてもよい。
別の実施形態によれば、ボロンは、ボロンドーピングされたるつぼからシリコン溶融体６１０に追加されている。ボロンドーピングされたるつぼは、例えば、ボロンをるつぼに注入することにより、形成されてもよい（図７の概略断面図を参照されたい）。ボロンは、１つ又は複数の傾斜注入により（図７のラベルＩ２ ２及びＩ３ ２を参照）、且つ／又は、非傾斜注入により、るつぼ６０５に注入されてもよい（ラベルＩ１ ２を参照）。例えば、石英から製造されたるつぼの場合には、約１０μｍ／時間の範囲のレートでシリコン溶融体６１０中においてるつぼ６０５の材料を溶解させることにより、１つ又は複数の傾斜角度の分布を使用し、シリコン溶融体６１０に供給されるボロンの量を調節してもよい。ボロンは、様々なエネルギーにおいて且つ／又は様々な分量で、るつぼに注入されてもよい。加熱による熱収支のるつぼ１０５に対する適用は、るつぼ６０５内におけるボロンの逆行プロファイルの設定を更に許容しうる。様々なエネルギー及び／又は分量における複数回の注入は、るつぼ６０５の所定の深さへのボロンのプロファイルの設定を許容しうる。従って、ボロンをシリコン溶融体６１０に追加するレートを調節してもよく、即ち、注入パラメータの選択により、ボロンの追加のレートを、明確に定義された方式により、変化させることが可能であり、且つ、制御することができる。一例として、るつぼ６０５内のボロンのプロファイルは、逆行プロファイルであってもよい。又、るつぼ６０５へのボロンの注入の代わりに、或いは、これに加えて、ボロンは、例えば、ボロンの固体拡散供給源などの拡散供給源からの拡散によるなどの別のプロセスにより、るつぼ６０５に導入されてもよい。又、るつぼ６０５にボロンを導入する上述のプロセスの更なる代替肢として、或いは、これに加えて、ボロンは、原位置において、即ち、るつぼ６０５の形成の際に、るつぼ６０５に導入されてもよい。
更に別の実施形態によれば、ボロンは、例えば、供給装置６０９を介したジボラン（Ｂ２Ｈ６）の供給により、気相からシリコン溶融体６１０に導入されてもよい。一実施形態によれば、気相におけるボロンの供給は、ＣＺ成長システム６００内への不活性ガスの供給を介して、実行されてもよい。別の実施形態によれば、気相におけるボロンの供給は、例えば、シリコン溶融体６１０内に延在する石英チューブなどの１つ又は複数のチューブを介して実行されてもよい。更に別の実施形態によれば、気相におけるボロンの供給は、シリコン溶融体６１０から短い距離において終端する１つ又は複数のチューブを介して実行されてもよい。チューブは、例えば、シャワーヘッドの形態で、排出口において１つ又は複数の開口部を含んでもよい。
別の実施形態によれば、るつぼ６０５からシリコン溶融体６１０内へのボロンの拡散を制御するべく、線形層が、るつぼ６０５上に形成されてもよい。一例として、線形層は、石英及び／又は炭化ケイ素から形成されてもよい。一実施形態によれば、線形層は、るつぼ内に含まれているボロンがシリコン溶融体６１０中において分解状態になると共にシリコンインゴット６１２の成長プロセスの際にドーパントとして機能する前に、シリコン溶融体６０１中において溶解してもよい。この結果、シリコンインゴット６１２に導入されるドーパントとして、ボロンがシリコン溶融体中において利用可能となる時点の調節が許容される。また、この線形層は、線形層を通じた且つシリコン溶融体６１０内へのるつぼ６０５からのボロンの拡散に必要とされる期間だけ、シリコン溶融体６１０へのボロンの導入を遅延させることにもなる。
別の実施形態によれば、シリコンインゴット６１２を製造する方法は、ボロンをシリコン溶融体６１０に追加するレートを変更するステップを更に含む。一実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートを変更するステップは、ボロンを含む粒子のサイズ、形状、及び供給レートのうちの少なくとも１つを変更するステップを含む。一例として、レートは、ドーパント材料と共にドーピングされる粒子の直径を増大させることにより、増大させてもよい。更なる又はこれに代わる対策として、ボロンをシリコン溶融体６１０に追加するレートは、供給装置６０９によってドーパント原料物質をシリコン溶融体６１０内に供給する速度を増大させることにより、増大させてもよい。
図８の概略断面図に示されている別の実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートを変更するステップは、シリコン溶融体６１０内に浸漬されるドーパント原料物質６２５の深さｄを変更するステップを含む。
別の実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートを変更するステップは、ドーパント原料物質６２５の温度を変更するステップを含む。一例として、例えば、加熱によってドーパント原料物質の温度を上昇させることにより、ドーパント原料物質６２５からシリコン溶融体６１０に導入されるボロンの量を増大させてもよい。ドーパント原料物質６２５は、ボロンによってドーピングされている。一実施形態によれば、ドーパント原料物質のドーピングは、ドーパント原料物質６２５の表面６２６を通じたプラズマ堆積プロセスによる、ドーパント原料物質６２５の表面６２６を通じたイオン注入による、且つ、ドーパント原料物質６２５の表面６２６を通じた拡散プロセスによる、原位置ドーピングのうちの１つによって実行されている。ドーパント原料物質６２５は、例えば、棒、円筒、円錐、又はピラミッドとして成形されてもよい。又、ドーパント原料物質６２５は、１つの形状又は異なる形状の組合せを有する複数の別個のドーパント原料片から製造されてもよい。シリコン溶融体６１０内に浸漬されるドーパント原料物質６２５の部分の深さｄは、引き上げメカニズム６２７によって変更されてもよい。引き上げメカニズム６２７は、ドーパント原料物質６２５を保持し、シリコン溶融体６１０内にドーパント原料物質６２５を浸漬し、且つ、更には、シリコン溶融体６１０からドーパント原料物質６２５を引き上げる。制御メカニズム１２８は、引き上げメカニズム６２７を制御するように構成されている。制御メカニズム６２８は、例えば、有線又は無線の制御信号送信により、引き上げメカニズム６２７を制御してもよい。
別の実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートを変更するステップは、気相からのボロンによってシリコン溶融体６１０をドーピングする際に、例えば、ジボラン（Ｂ２Ｈ６）などのボロンキャリアガスの流量又は分圧を変更するステップを含む。
一実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートは、成長の際のシード結晶６１４からシリコン溶融体６１０までのシリコンインゴット６１２の長さに応じて、制御されてもよい。別の実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートは、チョクラルスキー成長プロセスの際のシリコンインゴット６１２及び／又はドーパント原料物質６２５の重量の計測結果に基づいて、制御されてもよい。一例として、シリコンインゴット６１２及び／又はドーパント原料物質６２５の重量は、例えば、シリコンインゴット６１２及び／又はドーパント原料物質６２５を計量ユニットにおいて吊るすことにより、計測されてもよい。
一実施形態によれば、ボロン又は別のｐ型ドーパントは、ｐドーパント原料ピルなどのｐドーパント原料物質によるＣＺ成長の前に、且つ／又、はその最中に、追加されてもよい。ｐドーパント原料物質は、円板形状、球形状、又は立方体形状などの既定の形状を有してもよい。一例として、ｐドーパント原料物質の形状は、ｐドーパント原料物質をるつぼ６０５内のシリコン溶融体６１０に供給するように構成されたディスペンサなどの供給装置６０９に対して適合させてもよい。シリコン溶融体６１０内へのｐドーパントの時間に依存した供給は、例えば、ｐドーパント原料物質からシリコン溶融体６１０内へのｐドーパントの溶解を制御するべく、又はｐドーパント原料物質からシリコン溶融体６１０内へのｐドーパントの拡散を制御するべく、異なるエネルギーにおける複数回のイオン注入により、且つ／又は、ｐドーパント原料物質を取り囲む線形層を形成することにより、ｐドーパント原料物質の所定の深さまでのｐ型ドーパント濃度のプロファイルを調節することにより、実現されてもよい。
別の実施形態によれば、ボロンをシリコン溶融体６１０に追加するレートの制御は、ボロンによってドーピングされた石英原料物質の寸法の変化を光学的に計測することにより、実行されている。石英原料物質内への計測光の進入は、例えば、シリコン溶融体６１０から突出する石英原料物質の一部分を通じて実行されてもよい。又、ボロンをシリコン溶融体６１０に追加するレートを変更するステップは、ドーパント原料物質とシリコン溶融体の間の接触面積とドーパント原料物質の加熱のうちの少なくとも１つを変更することにより、実行されてもよい。ボロンをシリコン溶融体６１０に追加するレートを変更することにより、２０％〜８０％だけボロンによって部分的に補償されたｎ型ドーピングを実現するように、ＣＺ成長の際のボロンの有効偏析を１つ又は複数のｎ型ドーパントの偏析動作に対して適合させることができる。
別の実施形態によれば、正味ｎ型ドーピングは、ボロンに加えて、リンよりも小さな偏析係数を有するｐ型ドーパント種により、更に補償されている。更に別の実施形態によれば、正味ｎ型ドーピングは、リンよりも小さな偏析係数を有する複数の異なるｐ型ドーパント種によって更に補償されている。リンよりも大きな偏析係数を有するボロンによる、且つ、リンよりも小さな偏析係数を有する１つ又は複数のｐ型ドーパント種による、部分的な補償を実行することにより、ＣＺ成長の際のｐ型ドーパントの有効偏析をリンの偏析動作に対して適合させることができる。この結果、原料物質が溶融プロセスの開始の前に実装される場合にも、非常に効果的な補償が許容される。ガリウム及びアルミニウムは、リンよりも小さな偏析係数を有するｐ型ドーパント種の例である。結果的に得られる有効偏析係数の値は、相対的に大きな偏析係数を有するｐ型ドーパント種と相対的に小さな偏析係数を有するｐ型ドーパント種の間の比率により、調節することができる。通常、ＢとＡｌ又はＧａの間の比率は、リンドーピングの場合には、少なくとも２であり、或いは、場合によっては、５超であり、或いは、場合によっては、１０超である。
上述のシリコンインゴット１１２を製造する方法は、部分的な補償を含み、この場合には、ｎドーピングされたシリコンインゴット１１２内のドナーは、ＣＺ成長の際にシリコン溶融体１１０に追加されるボロン及び任意選択の更なるｐ型ドーパントを数において上回っている。
ＣＺ成長の際にドーパント材料の偏析によって生成されるドーピングの軸方向のプロファイルは、以下の式（１）によって近似することができる。
Figure 2020074381
式（１）の第１項は、溶融体からシリコンインゴットを抽出する前に溶融体に追加されたドーピングを表している。上述の実施形態によれば、ｎ型ドーパント材料が、式（１）の第１項によって表されうる。第２項は、ＣＺ成長の際にドーパント材料を溶融体に対して一定のレートで追加するステップを表している。上述の実施形態によれば、ボロンを追加するステップが、式（１）の第２項によって表されうる。
上述の式（１）において、ｃ（ｐ）は、シリコンインゴット中におけるドーパント材料の濃度（原子／ｃｍ３）を表記しており、ｐは、結晶化されていると共に完全に成長したシリコンインゴットの０％〜１００％の軸方向位置に対応したＣＺ成長の際の初期溶融体の部分を表記しており、ｋ０は、例えば、シリコン中のボロン（Ｂ）の場合には、約０．８であり、且つ、シリコン中のリン（Ｐ）の場合には、約０．３５であるなどのドーパント材料の偏析係数を表記しており、ｃ０は、溶融体中のドーパント材料の初期濃度（原子／ｃｍ３）を表記しており、且つ、Ｆ０は、溶融体に対して（引き上げレートとの関係において）一定の状態で追加されたドーパント材料の合計量を溶融体の初期容積によって除算したものを表記している（原子／ｃｍ３）。
図９は、補償されていないリン（Ｐ）の算出濃度、即ち、正味ｎドーピング対シリコンインゴットの両端部の間の軸方向位置を示している。図示の曲線は、ボロン（Ｂ）及びリン（Ｐ）の異なる比率を、即ち、シリコン溶融体に対して（引き上げレートとの関係において）一定の状態で追加されたボロンの合計量を溶融体の初期容積によって除算したもの（原子／ｃｍ３を単位としたＦ０Ｂ）と溶融体中のリンの初期濃度（原子／ｃｍ３を単位としたｃ０Ｐ）の比率に対応したＦ０Ｂ／ｃ０Ｐを、示している。
図示の曲線は、０％、１０％、２０％、３０％、４０％、５０％のＦ０Ｂ／ｃ０Ｐの値を示している。ＣＺ成長の際にボロンを溶融体に追加し、且つ、これにより、ＣＺ成長の際に補償ドーパントを溶融体に追加することにより、図５〜図８を参照して説明した方法は、改善された安定性及び信頼性を有する半導体素子を製造するのに適したシリコンウエハを実現する。シリコンインゴットのＣＺ成長を開始する前にボロンを溶融体に追加する際に、シリコンインゴットの両端部の間の軸方向に沿った正味ｎドーピング濃度の均質性が、０％のＦ０Ｂ／ｃ０Ｐの場合よりも、即ち、ボロンを追加しない場合によりも、悪化する場合がある。これは、リンなどのｎ型ドーパントの偏析係数と比較した場合に、補償ドーパントであるボロンの相対的に大きな偏析係数に起因している。ＢによるＰの少なくとも２０％の部分的な補償により、ドナー及びアクセプタのドーピング濃度の間の差に基づいた電気活性正味ドーピング濃度は、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％について、６０％未満だけ、平均値から変化する。変動は、異なる偏析動作を有するアクセプタによる補償によるドナーの偏析効果に対する最適化された妨害により、更に小さな状態において維持されてもよい。又、これにより、電気活性正味ドーピング濃度は、ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％について、４０％未満だけ、或いは、３０％未満だけ、或いは、場合によっては、２０％未満だけ、変化してもよい。
図１０は、算出された固有抵抗対シリコンインゴットの両端部の間の軸方向位置の曲線を示している。図９に示されているパラメータ曲線と同様に、図１０に示されている曲線も、ボロン（Ｂ）とリン（Ｐ）の異なる比率を、即ち、シリコン溶融体に対して（引き上げレートとの関係において）一定の状態で追加されるボロンの合計量を溶融体の初期容積によって除算したもの（原子／ｃｍ３を単位したＦ０Ｂ）と溶融体中におけるリンの初期濃度（原子／ｃｍ３を単位としたｃ０Ｐ）の比率に対応したＦ０Ｂ／ｃ０Ｐを、示している。
図９に示されているパラメータ曲線と同様に、図１０に示されている曲線は、０％、１０％、２０％、３０％、４０％、５０％のＦ０Ｂ／ｃ０Ｐの値を示している。ＣＺ成長の際にボロンを溶融体に追加し、且つ、これにより、ＣＺ成長の際に補償ドーパントを溶融体に追加することにより、図５〜図８を参照して説明した方法は、シリコンインゴットの両端部の間の軸方向に沿った固有抵抗の均質性の改善を実現し、且つ、改善された安定性及び信頼性を有する半導体素子の製造に適したシリコンウエハを実現する。
図５〜図１０との関係において図示及び説明した方法に基づいて、表１は、固有抵抗の特定の変動と、ボロン（Ｂ）とリン（Ｐ）の特定の比率、即ち、シリコン溶融体に対して（引き上げレートとの関係において）一定の状態で追加されるボロンの合計量を溶融体の初期容量によって除算したもの（原子／ｃｍ３を単位としたＦ０Ｂ）と溶融体中のリンの初期濃度（原子／ｃｍ３を単位としたｃ０Ｐ）の比率に対応したＦ０Ｂ／ｃ０Ｐと、を有する軸方向に沿ったインゴットの最大部分を示している。表１は、０％、１０％、２０％、３０％、４０％、５０％のＦ０Ｂ／ｃ０ｐの値と、＋／−５％、＋／−１０％、＋／−１５％、＋／−２０％、＋／−３０％、＋／−５０％の固有抵抗の軸方向の変動と、を示している。ＣＺ成長の際に溶融体にボロンを追加し、且つ、これにより、ＣＺ成長の際に溶融体に補償ドーパントを追加することにより、図４〜図１０を参照して説明した方法は、固有抵抗の特定の変動を有する軸方向に沿ったインゴットの最大部分を増大させることにより、歩留まりの改善を実現する。一例として、＋／−１０％の固有抵抗の変動を有するインゴットの軸方向の部分は、２６％（補償ドーピングなし）から７８％（４０％の補償ドーピングＦ０Ｂ／ｃ０Ｐ）に増大させてもよい。
Figure 2020074381
図９及び図１０との関係において示されている方法によれば、ボロンは、シリコン溶融体に対して（引き上げレートとの関係において）一定の状態で追加され（原子／ｃｍ３を単位としたＦ０Ｂという用語によって表現されている）、且つ、リンは、初期濃度として溶融体に追加される（原子／ｃｍ３を単位としたｃ０Ｐという用語によって表現されている）。その他の実施形態によれば、ボロンは、変化するレートにおいて溶融体に追加されてもよい。リン以外に、又はリンに加えて、アンチモン又はヒ素などのその他のｎ型ドーパント材料を使用してもよい。
又、ＣＺ成長の際の溶融体へのボロンの追加に加えて、全体ボロンの一部をＣＺ成長の前に溶融体に追加してもよく、これは、式（１）のｃ０Ｐという用語によって表現されてもよい。同様に、溶融体に対して初期濃度としてリン又は別のｎ型ドーパント材料を追加することに加えて、引き上げレートとの関係においてリン又はその他のｎ型ドーパント材料を一定の状態で追加する場合には、リン又はその他のｎ型ドーパントの一部分をＣＺ成長の際に溶融体に追加してもよく、これは、式（１）のＦ０Ｐによって表現されてもよい。
シリコンインゴットのシリコンウエハへのスライシングは、シリコンインゴットの中心成長軸に対して垂直の状態で実行されてもよい。一実施形態によれば、スライシングは、例えば、内径（Ｉｎｎｅｒ−Ｄｉａｍｅｔｅｒ：ＩＤ）鋸又はワイヤ型の鋸などの適切なスライシングツールによって実行されている。
本明細書において記述されている実施形態は、組み合わせられてもよい。本明細書においては、特定の実施形態について図示及び説明されているが、当業者は、本発明の範囲を逸脱することなしに、様々な代替及び／又は均等実装形態により、図示及び記述されている特定の実施形態を置換してもよいことを理解されよう。本出願は、本明細書において記述されている特定の実施形態のあらゆる適合形態及び変形形態を含むものと解釈されたい。従って、本発明は、特許請求項及びその均等物によってのみ限定されるものと解釈されたい。
１００ シリコンウエハ
１０１ 第２表面
１０２ 第２表面
１１０ シリコン溶融体
１１２ シリコンインゴット
１２８ 制御メカニズム
２０４ シリコン半導体本体
２０５ ドリフトゾーン
２１０ 第１表面
２１１ 第２表面
２２０ 第１負荷端子構造
２２５ 第２負荷端子構造
２４０ 誘電体
２４１ ゲート電極
６００ ＣＺ成長システム
６０１ シリコン溶融体
６０６ るつぼ支持部
６０７ ヒーター
６０８ 支持シャフト
６０９ 供給装置
６１０ シリコン溶融体
６１２ ＣＺシリコンインゴット
６１４ シード結晶
６１５ シード支持部
６１６ 引き上げシャフト
６２５ ドーパント原料物質
６２６ 表面
６２７ 引き上げメカニズム
６２８ 制御メカニズム
２００１ 縦型半導体素子
２００２ 横型半導体素子
２００３ パワー半導体ダイオード
２２０１ アノード領域
２２０２ エミッタ構造
２２０３ 本体領域
２２０４ ソース領域
２２５１ カソード領域
２２５２ 後部側エミッタ

Claims (19)

  1. 半導体素子であって、
    正味ｎ型ドーピングのドリフトゾーンを有するシリコン半導体本体を有し、
    ｎ型ドーピングは、ｐ型ドーパントにより、２０％〜８０％だけ、部分的に補償されており、且つ、前記ドリフトゾーン内の正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３の範囲である、半導体素子。
  2. 前記ｎ型ドーピングは、ボロンによって部分的に補償されたリンを有する請求項１に記載の半導体素子。
  3. 前記ドリフトゾーン内の前記正味ｎ型ドーピングは、リンよりも小さな偏析係数を有するｐ型ドーパント種によって更に補償されている請求項２に記載の半導体素子。
  4. 前記ｐ型ドーパント種は、アルミニウム及びガリウムのうちの少なくとも１つに対応している請求項３に記載の半導体素子。
  5. ボロンとアルミニウム及びガリウムのうちの前記少なくとも１つとの間の濃度比率は、少なくとも２である請求項４に記載の半導体素子。
  6. 前記ドリフトゾーンの前記正味ｎドーピングは、前記シリコン半導体本体の未加工材料のドーピングに対応しており、且つ、
    前記ドリフトゾーン内の前記正味ドーピング濃度よりも大きな正味ドーピング濃度を有するｐドーピング及びｎドーピングされた領域を更に有する請求項１に記載の半導体素子。
  7. 前記半導体素子は、絶縁ゲートバイポーラトランジスタ、ダイオード、及び絶縁ゲート電界効果トランジスタのうちの１つである請求項１に記載の半導体素子。
  8. 前記半導体素子は、前記半導体本体の第１表面において第１負荷端子を有すると共に前記第１表面の反対側の第２表面において第２負荷端子を有する縦型パワー半導体素子である請求項１に記載の半導体素子。
  9. ドナー及びアクセプタによってドーピングされており、且つ、前記ドナー及び前記アクセプタのドーピング濃度の軸方向の傾斜を含むＣＺシリコンインゴットであって、
    前記ドナー及びアクセプタの前記ドーピング濃度の間の差に基づいた電気活性正味ドーピング濃度は、前記アクセプタによる前記ドナーの前記ドーピング濃度の少なくとも２０％の部分的な補償に起因し、前記ＣＺシリコンインゴットの軸方向の長さの少なくとも４０％について、６０％未満だけ、変化している、インゴット。
  10. 前記電気活性正味ドーピング濃度は、前記ＣＺシリコンインゴットの前記軸方向の長さの前記少なくとも４０％について、前記電気活性正味ドーピング濃度の２０％未満だけ、変化している請求項９に記載のＣＺシリコンインゴット。
  11. 前記ドナーは、リン、ヒ素、及びアンチモンのうちの少なくとも１つを含む請求項９に記載のＣＺシリコンインゴット。
  12. 前記アクセプタは、ボロンを含む請求項９に記載のＣＺシリコンインゴット。
  13. 前記アクセプタは、アルミニウム、ガリウム、及びインジウムのうちの少なくとも１つを更に含む請求項９に記載のＣＺシリコンインゴット。
  14. 正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜３×１０１４ｃｍ−３の範囲である請求項９に記載のＣＺシリコンインゴット。
  15. シリコンウエハであって、
    正味ｎ型ドーピングを有し、
    ｎ型ドーピングは、ｐ型ドーパントにより、２０％〜８０％だけ、部分的に補償されており、且つ、前記正味ｎ型ドーピング濃度は、１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３の範囲である、シリコンウエハ。
  16. 前記ｎ型ドーピングは、ボロンによって部分的に補償されたリンを有する請求項１５に記載のシリコンウエハ。
  17. 前記正味ｎ型ドーピングは、リンよりも小さな偏析係数を有するｐ型ドーパント種によって更に補償されている請求項１５に記載のシリコンウエハ。
  18. 前記ｐ型ドーパント種は、アルミニウム及びガリウムのうちの少なくとも１つに対応している請求項１７に記載のシリコンウエハ。
  19. ボロンとアルミニウム及びガリウムのうちの前記少なくとも１つとの間の濃度比率は、少なくとも２である請求項１８に記載のシリコンウエハ。
JP2019182772A 2014-05-28 2019-10-03 半導体素子、シリコンウエハ、及びシリコンインゴット Active JP6849766B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107590.0A DE102014107590B3 (de) 2014-05-28 2014-05-28 Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
DE102014107590.0 2014-05-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017198453A Division JP6599954B2 (ja) 2014-05-28 2017-10-12 半導体素子、シリコンウエハ、及びシリコンインゴット

Publications (2)

Publication Number Publication Date
JP2020074381A true JP2020074381A (ja) 2020-05-14
JP6849766B2 JP6849766B2 (ja) 2021-03-31

Family

ID=53498293

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015106414A Withdrawn JP2015226066A (ja) 2014-05-28 2015-05-26 半導体素子、シリコンウエハ、及びシリコンインゴット
JP2017198453A Active JP6599954B2 (ja) 2014-05-28 2017-10-12 半導体素子、シリコンウエハ、及びシリコンインゴット
JP2019182772A Active JP6849766B2 (ja) 2014-05-28 2019-10-03 半導体素子、シリコンウエハ、及びシリコンインゴット

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015106414A Withdrawn JP2015226066A (ja) 2014-05-28 2015-05-26 半導体素子、シリコンウエハ、及びシリコンインゴット
JP2017198453A Active JP6599954B2 (ja) 2014-05-28 2017-10-12 半導体素子、シリコンウエハ、及びシリコンインゴット

Country Status (3)

Country Link
US (2) US9786748B2 (ja)
JP (3) JP2015226066A (ja)
DE (2) DE102014107590B3 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10724148B2 (en) 2014-01-21 2020-07-28 Infineon Technologies Ag Silicon ingot and method of manufacturing a silicon ingot
DE102014107590B3 (de) * 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
JP6222013B2 (ja) 2014-08-29 2017-11-01 信越半導体株式会社 抵抗率制御方法
US10337117B2 (en) 2014-11-07 2019-07-02 Infineon Technologies Ag Method of manufacturing a silicon ingot and silicon ingot
DE102015114177A1 (de) * 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102016209008B4 (de) 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
DE102016112049B3 (de) * 2016-06-30 2017-08-24 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
US11585010B2 (en) 2019-06-28 2023-02-21 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using boric acid as a dopant and ingot puller apparatus that use a solid-phase dopant
US11795569B2 (en) 2020-12-31 2023-10-24 Globalwafers Co., Ltd. Systems for producing a single crystal silicon ingot using a vaporized dopant
US11866844B2 (en) 2020-12-31 2024-01-09 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using a vaporized dopant

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266372A (en) * 1975-11-28 1977-06-01 Nec Home Electronics Ltd Manufacture of silicon single crystal
JPS59190292A (ja) * 1983-04-08 1984-10-29 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶の抵抗率制御方法
JPS6126591A (ja) * 1984-07-18 1986-02-05 Fujitsu Ltd 結晶成長方法
JPS61163188A (ja) * 1985-01-14 1986-07-23 Komatsu Denshi Kinzoku Kk シリコン単結晶引上法における不純物のド−プ方法
JPH03247585A (ja) * 1990-02-23 1991-11-05 Sumitomo Metal Ind Ltd 結晶成長方法
JPH1029894A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP2004307305A (ja) * 2003-04-10 2004-11-04 Sumitomo Mitsubishi Silicon Corp シリコン単結晶及び単結晶育成方法
JP2005206391A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP2008308383A (ja) * 2007-06-18 2008-12-25 Covalent Materials Corp シリコン単結晶の製造方法
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP2010189253A (ja) * 2009-01-05 2010-09-02 Commissariat A L'energie Atomique & Aux Energies Alternatives 結晶化中にドープ半導体チャージを添加する半導体の凝固方法
JP2010531805A (ja) * 2007-06-27 2010-09-30 カリソーラー インク 補償シリコン原料から製造されたインゴットの抵抗率を制御する方法およびシステム
JP2013087008A (ja) * 2011-10-17 2013-05-13 Siltronic Ag ｎ型シリコン単結晶およびその製造方法
US20140069324A1 (en) * 2012-09-07 2014-03-13 Bjoern SEIPEL Crucible and method for producing a silicon block
JP2014511146A (ja) * 2011-04-14 2014-05-12 ジーティー アドヴァンスト シーズィー， エルエルシー 均一な複数のドーパントを有するシリコンインゴット並びにそれを生成するための方法及び装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3422322A (en) * 1965-08-25 1969-01-14 Texas Instruments Inc Drift transistor
US3719861A (en) * 1971-04-30 1973-03-06 Matsushita Electric Ind Co Ltd P-n junction device and a method of making the same
US5980629A (en) * 1995-06-14 1999-11-09 Memc Electronic Materials, Inc. Methods for improving zero dislocation yield of single crystals
US5976247A (en) * 1995-06-14 1999-11-02 Memc Electronic Materials, Inc. Surface-treated crucibles for improved zero dislocation performance
US6187089B1 (en) * 1999-02-05 2001-02-13 Memc Electronic Materials, Inc. Tungsten doped crucible and method for preparing same
JP4447738B2 (ja) * 2000-05-31 2010-04-07 信越石英株式会社 多層構造の石英ガラスルツボの製造方法
US8529695B2 (en) * 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
US20030012899A1 (en) * 2001-07-16 2003-01-16 Heraeus Shin-Etsu America Doped silica glass crucible for making a silicon ingot
US20050120945A1 (en) * 2003-12-03 2005-06-09 General Electric Company Quartz crucibles having reduced bubble content and method of making thereof
JP4791073B2 (ja) * 2005-04-26 2011-10-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
US20070084397A1 (en) * 2005-10-19 2007-04-19 General Electric Company Quartz glass crucible and method for treating surface of quartz glass crucible
US9139932B2 (en) * 2006-10-18 2015-09-22 Richard Lee Hansen Quartz glass crucible and method for treating surface of quartz glass crucible
FR2929960B1 (fr) * 2008-04-11 2011-05-13 Apollon Solar Procede de fabrication de silicium cristallin de qualite photovoltaique par ajout d'impuretes dopantes
US8786012B2 (en) * 2010-07-26 2014-07-22 Infineon Technologies Austria Ag Power semiconductor device and a method for forming a semiconductor device
DK2679706T3 (en) * 2011-02-23 2018-12-17 Shinetsu Handotai Kk PROCEDURE FOR MANUFACTURING N-TYPE SILICON MONO CRYSTAL
JP5266372B2 (ja) 2011-09-22 2013-08-21 東芝機械株式会社 切削工具、切削加工装置および切削加工方法
JP6087499B2 (ja) 2011-10-18 2017-03-01 信越化学工業株式会社 熱伝導性シリコーン組成物
US20140352605A1 (en) * 2013-05-31 2014-12-04 Heraeus Shin-Etsu America, Inc. Method for making barium-doped crucible and crucible made thereby
US10724148B2 (en) * 2014-01-21 2020-07-28 Infineon Technologies Ag Silicon ingot and method of manufacturing a silicon ingot
US10211325B2 (en) * 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
DE102014107590B3 (de) * 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
US10337117B2 (en) * 2014-11-07 2019-07-02 Infineon Technologies Ag Method of manufacturing a silicon ingot and silicon ingot
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
US9455317B1 (en) * 2015-06-24 2016-09-27 International Business Machines Corporation Nanowire semiconductor device including lateral-etch barrier region
DE102015114177A1 (de) * 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266372A (en) * 1975-11-28 1977-06-01 Nec Home Electronics Ltd Manufacture of silicon single crystal
JPS59190292A (ja) * 1983-04-08 1984-10-29 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶の抵抗率制御方法
JPS6126591A (ja) * 1984-07-18 1986-02-05 Fujitsu Ltd 結晶成長方法
JPS61163188A (ja) * 1985-01-14 1986-07-23 Komatsu Denshi Kinzoku Kk シリコン単結晶引上法における不純物のド−プ方法
JPH03247585A (ja) * 1990-02-23 1991-11-05 Sumitomo Metal Ind Ltd 結晶成長方法
JPH1029894A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP2004307305A (ja) * 2003-04-10 2004-11-04 Sumitomo Mitsubishi Silicon Corp シリコン単結晶及び単結晶育成方法
JP2005206391A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP2008308383A (ja) * 2007-06-18 2008-12-25 Covalent Materials Corp シリコン単結晶の製造方法
JP2010531805A (ja) * 2007-06-27 2010-09-30 カリソーラー インク 補償シリコン原料から製造されたインゴットの抵抗率を制御する方法およびシステム
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP2010189253A (ja) * 2009-01-05 2010-09-02 Commissariat A L'energie Atomique & Aux Energies Alternatives 結晶化中にドープ半導体チャージを添加する半導体の凝固方法
JP2014511146A (ja) * 2011-04-14 2014-05-12 ジーティー アドヴァンスト シーズィー， エルエルシー 均一な複数のドーパントを有するシリコンインゴット並びにそれを生成するための方法及び装置
JP2013087008A (ja) * 2011-10-17 2013-05-13 Siltronic Ag ｎ型シリコン単結晶およびその製造方法
US20140069324A1 (en) * 2012-09-07 2014-03-13 Bjoern SEIPEL Crucible and method for producing a silicon block

Also Published As

Publication number Publication date
US10910475B2 (en) 2021-02-02
US9786748B2 (en) 2017-10-10
US20160305040A1 (en) 2016-10-20
JP6849766B2 (ja) 2021-03-31
JP6599954B2 (ja) 2019-10-30
JP2018024580A (ja) 2018-02-15
DE102014107590B3 (de) 2015-10-01
US20150349066A1 (en) 2015-12-03
JP2015226066A (ja) 2015-12-14
DE202015102716U1 (de) 2015-06-15

Similar Documents

Publication Publication Date Title
JP6849766B2 (ja) 半導体素子、シリコンウエハ、及びシリコンインゴット
US10957767B2 (en) Semiconductor device, silicon wafer and method of manufacturing a silicon wafer
JP3650727B2 (ja) 炭化珪素製造方法
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
KR101496396B1 (ko) P­형 실리콘 단결정 및 그 제조 방법
US10724148B2 (en) Silicon ingot and method of manufacturing a silicon ingot
US11242616B2 (en) Silicon ingot
US10837120B2 (en) Method of manufacturing CZ silicon wafers, and method of manufacturing a semiconductor device
CN109524296B (zh) 掺杂方法
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
US9312338B2 (en) Semiconductor device containing chalcogen atoms and method of manufacturing
JP6904931B2 (ja) 半導体デバイスを形成する方法
CN114059149A (zh) 制造直拉硅晶片的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210304

R150 Certificate of patent or registration of utility model

Ref document number: 6849766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250