JP2004307305A - シリコン単結晶及び単結晶育成方法 - Google Patents
シリコン単結晶及び単結晶育成方法 Download PDFInfo
- Publication number
- JP2004307305A JP2004307305A JP2003106468A JP2003106468A JP2004307305A JP 2004307305 A JP2004307305 A JP 2004307305A JP 2003106468 A JP2003106468 A JP 2003106468A JP 2003106468 A JP2003106468 A JP 2003106468A JP 2004307305 A JP2004307305 A JP 2004307305A
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- crystal
- resistivity
- single crystal
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】CZ法によりPドープのn型シリコン単結晶を育成する際に、主ドーパントであるPに対する副ドーパントとしてGa、In又はAlの少なくとも1種を初期添加した原料融液を使用する。副ドーパントの添加率を、結晶直胴部のトップ部分における主ドーパントと副ドーパントの濃度差が当該部分における狙い抵抗率に対応し、且つ同トップ部分における副ドーパントと主ドーパントの濃度比が30〜70%となるように設定する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、CZ法により育成されたP(リン)ドープのn型シリコン単結晶、及びその単結晶育成方法に関する。
【0002】
【従来の技術】
半導体材料として使用されるシリコン単結晶は、もっぱらCZ法により製造されている。CZ法によるシリコン単結晶の製造では、石英ルツボ内に収容された原料融液に種結晶を浸漬し、この状態から種結晶及びルツボを回転させながら種結晶を引上げることにより、種結晶の下方にシリコン単結晶を育成する。ここで単結晶の抵抗率は、原料融液に添加されるドーパントにより調節される。ドーパントはn型用とp型用に大別されており、n型用ドーパントとしてはP(リン)が、又p型用ドーパントとしてはB(ボロン)が、シリコンに対する偏析係数が大きく単結晶中に取り込まれやすいことから多用されている。
【0003】
このようなCZ法による結晶育成における問題の一つが結晶軸方向における抵抗率の変動である。これはドーパントの偏析に起因する問題であり、その偏析のためにルツボ内のシリコン残液にドーパントが次第に濃縮されていき、残液中のドーパント濃度が徐々に高くなることにより、結晶の抵抗率が軸方向で連続的に変化する現象である。Pドープによるn型シリコン単結晶の場合は、結晶トップ部からボトム部にかけてP濃度が高まることにより、抵抗率が低下する。この結晶軸方向における抵抗率変化のために、抵抗率が規格範囲内に納まる製品部分が、Bドープによるp型シリコン単結晶の場合の半分程度と少なく、このことが歩留りが十分に上がらない原因の一つになっている。
【0004】
この問題を解決するために、導電型を規定する主ドーパントとは導電型が反対の副ドーパントをルツボ内の原料融液中に添加して、結晶軸方向におけるドーパントの偏析による抵抗率変化を相殺することが、特許文献1及び特許文献2により提示されている。
【0005】
【特許文献1】
特許第2550739号公報
【0006】
【特許文献2】
特開2002−128591号公報
【0007】
具体例としては、特許文献1では、Pドープのn型単結晶を育成する際に、結晶軸方向で抵抗率が一定になるように、p型ドーパントであるBを、結晶育成の進行に伴って増量しつつ原料融液中に連続的に投入していくことが説明されている。特許文献2では、Ga(ガリウム)ドープのp型単結晶を育成する際に、n型ドーパントであるBi(ビスマス)を原料融液中に初期添加した上で、結晶育成中に数回追加添加する方法と、結晶育成前の初期添加を行わずに結晶育成中の数回の追加添加のみを行う方法とが説明されている。。
【0008】
【発明が解決しようとする課題】
導電型が主ドーパントと異なる副ドーパントを使用することにより、結晶軸方向におけるドーパントの偏析による抵抗率変化を抑制することが可能である。しかしながら、特許文献1では、副ドーパントの添加は結晶育成中の追加添加を伴う形態で実施されている。結晶育成中に連続的、断続的に副ドーパントを追加添加する操作は、実際の操業では容易ではない。
【0009】
一方、特許文献2では、Pドープn型単結晶について結晶軸方向の抵抗率分布を均一化する方法が示されていない。Pのシリコンに対する偏析係数は0.35程度で、Bのシリコンに対する偏析係数(0.8程度)の半分以下である。このため、Pドープn型単結晶の歩留りはBドープp型単結晶のそれより相当に低いものになっている。
【0010】
本発明の目的は、Pドープのn型シリコン単結晶に関し、結晶育成中の副ドーパントの追加添加を行わず、結晶育成前の初期添加のみでも、結晶軸方向の抵抗率分布を均一化できるシリコン単結晶、及びその単結晶育成方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明者らは主ドーパントであるPに対する副ドーパントとして、導電型が異なるp型で、且つ偏析係数が十分に小さいGa(ガリウム)、In(インジウム)及びAl(アルミニウム)に着目した。これらのシリコンに対する偏析係数は、Pの約0.35に対し、Gaは約0.008、Inは約0.0004、Alは約0.002であり、二桁から三桁の差がある。
【0012】
このような主ドーパントに対して偏析係数が十分に小さい副ドーパントを結晶育成前に初期添加した原料融液を用いると、育成初期は偏析係数が小さいために単結晶に取り込まれる量は僅かである。このため、副ドーパントによる影響は殆どない。ところが育成が進むと、主ドーパントに比べて副ドーパントの濃縮が著しく進み、副ドーパントによる影響がではじめる。この影響は育成が進むに従って加速度的に顕著になる。かくして、結晶育成中の追加添加を行わずとも、あたかもその追加添加を行ったかの如き効果が得られことになる。
【0013】
このような着想のもとで、本発明者らは種々の調査実験を行った。その結果、主ドーパントに対して偏析係数が十分に小さい副ドーパントを結晶育成前に初期添加する場合、結晶軸方向における抵抗率分布の均一性は、結晶育成開始期における副ドーパントの添加率、即ち初期添加率に支配され、その均一性を高めるためにはこの初期添加率の設定が重要であることが判明した。また、副ドーパントの種類が抵抗率分布の均一化に及ぼす影響度はGa、In及びAlの間で大差ないことが判明した。
【0014】
図1(a)〜(c)は副ドーパントの添加率が結晶軸方向の抵抗率分布に及ぼす影響をGa、In及びAlについて示すグラフである。添加率は結晶直胴部のトップ部分における副ドーパントと主ドーパントの濃度比で表しており、同トップ部分における抵抗率が同一(50Ω・cm)となるように調整している。
【0015】
初期添加率が0の場合、即ち副ドーパントを使用しない場合、引上げの進行に伴って抵抗率が低下する。副ドーパントを添加すると抵抗率の低下が緩和され、引上げ後半では副ドーパントの影響が勝るようになることから、抵抗率の変化が低下から上昇に転じる変曲点が現れる。この均一化の傾向は添加率が増えるほどに顕著になって、添加率30%から明確になり、抵抗率の低下が上昇に転じる時期も早くなる。これにより、抵抗率が規格範囲内に納まる製品部分が長くなる。添加率が更に増えると副ドーパントの影響が過大になり、引上げ初期より抵抗率が急激に上昇して抵抗率が規格範囲内に納まる製品部分が逆に短くなる。かかる傾向はGa、In及びAlの間でほぼ同じである。
【0016】
本発明はかかる知見に基づいて完成れたものであり、そのシリコン単結晶は、CZ法により育成されたPドープのn型シリコン単結晶であり、主ドーパントであるPと共に副ドーパントとしてGa、In又はAlの少なくとも1種を含んでおり、結晶直胴部のトップ部分における主ドーパントと副ドーパントの濃度差が当該部分における狙い抵抗率に対応すると共に、同トップ部分における副ドーパントと主ドーパントの濃度比が30〜70%に管理されたものである。
【0017】
また、本発明の単結晶育成方法は、CZ法によりPドープのn型シリコン単結晶を育成する際に、主ドーパントであるPに対する副ドーパントとしてGa、In又はAlの少なくとも1種を、結晶直胴部のトップ部分における主ドーパントと副ドーパントの濃度差が当該部分における狙い抵抗率に対応すると共に、同トップ部分における副ドーパントと主ドーパントの濃度比が30〜70%となるよう、結晶育成前に初期添加した原料融液を使用するものである。
【0018】
以下の説明では、単結晶直胴部のトップ部分に取り込まれる主ドーパントの濃度をCs1 、副ドーパントの濃度をCs2 でそれぞれ表す。従って、結晶直胴部のトップ部分における主ドーパントと副ドーパントの濃度差はCs1 −Cs2 、同トップ部分における副ドーパントと主ドーパントの濃度比はCs2 /Cs1 で表される。また、引上げ開始前のシリコン融液中のドーパント濃度Coと結晶中のドーパント濃度Csとの間には数式1の関係が成立する。
【0019】
【数1】
Cs=Co×k×(1−g)k−1
g:引上げ率
k:シリコンに対する偏析係数
【0020】
結晶直胴部のトップ部分における副ドーパントと主ドーパントの濃度比(Cs2 /Cs1 )が30%未満の場合は、結晶軸方向の抵抗率分布を均一化する効果が小さい。この濃度比(Cs2 /Cs1 )が70%を超える場合は、結晶軸方向の抵抗率分布に対する影響度が過大になることから、結晶軸方向の抵抗率分布を均一化する効果が得られなくなる。また、結晶直胴部のトップ部分における狙い抵抗率に対応する濃度差(Cs1 −Cs2 )を確保する必要上、ドーパントの添加量も過大となる。特に望ましい濃度比(Cs2 /Cs1 )は、下限については40%以上であり、上限については60%以下である。
【0021】
なお、結晶直胴部のトップ部分とは、CZ法で実施される、シリコン単結晶径を所定の結晶径にまで増径する肩部形成工程が終了した直後の等径部開始位置のことをいう。
【0022】
【発明の実施の形態】
以下に本発明の実施形態を説明する。
【0023】
CZ法によりPドープのn型シリコン単結晶を育成する際に、主ドーパントであるPと共に、副ドーパントであるGa、In又はAlを初期添加したシリコン融液を、常法によりルツボ内に形成する。ここで、副ドーパントであるGa、In又はAlは単独で添加してもよいし、2種以上を組み合わせて複合添加してもよい。しかる後に、そのシリコン融液から常法によりシリコン単結晶を育成する。単結晶育成中、副ドーパントの追加添加は原則として行わない。
【0024】
副ドーパントの初期添加量は、シリコン融液から育成されるシリコン単結晶中の主ドーパント濃度をCs1 、副ドーパント濃度をCs2 として、同単結晶直胴部のトップ部分において、狙い抵抗率に対応する濃度差(Cs1 −Cs2 )と、30〜70%の濃度比(Cs2 /Cs1 )、望ましくは40〜60の濃度比(Cs2 /Cs1 )が確保されるように、前述した数式1に基づいて決定する。
【0025】
ここで、単結晶直胴部のトップ部分における狙い抵抗率について説明すると、単結晶の抵抗率がトップ部からボトム部にかけて減少する場合は、抵抗率の規格範囲における上限値近傍を狙い抵抗率とするのがよい。単結晶の抵抗率がトップ部からボトム部にかけて増加する場合は、抵抗率の規格範囲における下限値近傍を狙い抵抗率とするのがよい。単結晶の抵抗率がトップ部からボトム部にかけて減少の後、増加に転じる場合は、抵抗率の最小値が抵抗率の規格範囲における下限値に一致するように、上限値と下限値の間を狙い抵抗率とするのがよい。
【0026】
これは、単結晶直胴部のトップ部から中間部にかけての育成前半部を製品化する場合の狙い抵抗率の設定法であるが、単結晶直胴部の中間部を製品化することも可能であり、この場合のトップ部分における狙い抵抗率は、上記した狙い抵抗率からシフトしたものになり、抵抗率の規格範囲から外れることは言うまでもない。このうように、トップ部分における狙い抵抗率は、抵抗率の規格範囲から外れることもあり、必ずしも規格範囲を意味しない。
【0027】
なお、単結晶育成中の副ドーパントの追加添加については、原則としてこの操作を行わないが、この操作を完全に排除するものではない。単結晶育成中に副ドーパントの追加添加を行うとしても、その添加量や回数を低減できる点で本発明は有効である。
【0028】
【実施例】
次に、本発明の有効性を実施例により説明する。
【0029】
140kgのシリコンを溶融して直径が8インチで抵抗率の規格範囲が54〜66ΩcmのPドープn型シリコン単結晶を育成しようとする場合に、前記シリコン融液に副ドーパントとしてGaを初期添加した。副ドーパントの添加量は、結晶直胴部のトップ部分における副ドーパントと主ドーパントの濃度比(Cs2 /Cs1 )が32%、61%となるように調整した。
【0030】
副ドーパントが無添加の場合の、結晶軸方向におけるドーパントの濃度分布、濃度差(Cs1 −Cs2 )の分布及び抵抗率分布を図2に示す。副ドーパントを濃度比(Cs2 /Cs1 )で32%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差(Cs1 −Cs2 )の分布及び抵抗率分布を図3に示す。副ドーパントを濃度比(Cs2 /Cs1 )で61%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差(Cs1 −Cs2 )の分布及び抵抗率分布を図4に示す。
【0031】
副ドーパント無添加の場合は、結晶直胴部のトップ部分からボトム部分にかけて抵抗率が単調に減少する。結晶直胴部のトップ部分における狙い抵抗率は規格範囲の上限値(66Ωcm)であり、これを確保するために同トップ部分におけるP濃度は約7.6×1013atoms/ccとした。引上げ率が約0.32の段階で抵抗率は規格範囲を外れた。規格範囲を満足する製品部分は直胴部全長の28%に過ぎない。
【0032】
結晶直胴部のトップ部分における濃度比(Cs2 /Cs1 )が32%となるように副ドーパントの初期添加を行った場合は、結晶直胴部のトップ部分からボトム部分にかけて抵抗率が減少するものの、その程度は無添加の場合よりも軽度である。結晶直胴部のトップ部分における狙い抵抗率は規格範囲の上限値(66Ωcm)に設定し、これを確保するために同トップ部分における濃度差(Cs1 −Cs2 )は約7.6×1013atoms/ccとした。副ドーパントを初期添加した上で濃度差(Cs1 −Cs2 )を確保するために、主ドーパント量は増加している。副ドーパントを追加添加していないにもかかわらず、抵抗率が規格範囲を外れる引上げ率は0.1程度増大し、規格範囲を満足する製品部分は直胴部全長の36%になった。
【0033】
結晶直胴部のトップ部分における濃度比(Cs2 /Cs1 )が61%となるように副ドーパントの初期添加を行った場合は、結晶直胴部のトップ部分からボトム部分にかけて抵抗率が増大する傾向になった。結晶直胴部のトップ部分における狙い抵抗率は規格範囲の下限値(54Ωcm)に設定し、これを確保するために同トップ部分における濃度差(Cs1 −Cs2 )は約9.2×1013atoms/ccとした。副ドーパントの初期添加量を多くした上で濃度差(Cs1 −Cs2 )を確保するために、主ドーパント量は更に増加している。副ドーパントを追加添加していないにもかかわらず、抵抗率が規格範囲を外れる引上げ率は更に大きくなり、規格範囲を満足する製品部分は直胴部全長の55%に達した。無添加の場合に比べると歩留りはぼぼ2倍である。
【0034】
副ドーパントをGaからInに変更して同じ比較試験を行った。結果を図5〜図7に示す。Gaの場合と同様に、副ドーパントを追加添加していないにもかかわらず、結晶軸方向における抵抗率分布が均一化され、規格範囲を満足する製品部分は32%添加の場合で37%、61%添加の場合で53%に増大した。
【0035】
副ドーパントをAlに変更して同じ比較試験を行った。結果を図8〜図10に示す。Ga、Inの場合と同様に、副ドーパントを追加添加していないにもかかわらず、結晶軸方向における抵抗率分布が均一化され、規格範囲を満足する製品部分は32%添加の場合で37%、61%添加の場合で54%に増大した。
【0036】
【発明の効果】
以上に説明したとおり、本発明のシリコン単結晶は、CZ法により育成されたPドープのn型シリコン単結晶であり、且つ副ドーパントとしてGa、In又はAlの少なくとも1種を、結晶直胴部のトップ部分における副ドーパントと主ドーパントの濃度比が30〜70%となるように含有することにより、結晶育成中に副ドーパントを追加添加せずとも結晶軸方向における抵抗率分布を均一化でき、抵抗率の規格範囲に納まる製品を高歩留りで採取できるので、非常に経済的である。
【0037】
そして、本発明のシリコン単結晶から製作されるシリコンウエーハは、バルクウエーハのみならず、アニール用或いはエピタキシャル用のウエーハとして、またSOIウエーハ用の支持基板として使用することができる。
【0038】
また、本発明の単結晶育成方法は、CZ法によりPドープのn型シリコン単結晶を育成する際に、主ドーパントであるPに対する副ドーパントとしてGa、In又はAlの少なくとも1種を、結晶直胴部のトップ部分における副ドーパントと主ドーパントの濃度比が30〜70%となるよう、結晶育成前に初期添加した原料融液を使用することにより、結晶育成中に副ドーパントを追加添加せずとも結晶軸方向における抵抗率分布を均一化でき、製品採取の際の歩留りを大きく改善できる効果がある。
【図面の簡単な説明】
【図1】副ドーパントの添加率が結晶軸方向の抵抗率分布に及ぼす影響をGa、In及びAlについて示すグラフである。
【図2】Gaが無添加の場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図3】Gaを32%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図4】Gaを61%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図5】Inが無添加の場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図6】Inを32%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図7】Inを61%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図8】Alが無添加の場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図9】Alを32%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
【図10】Alを61%添加した場合の、結晶軸方向におけるドーパントの濃度分布、濃度差分布及び抵抗率分布を示すグラフである。
Claims (3)
- CZ法により育成されたPドープのn型シリコン単結晶であり、主ドーパントであるPと共に副ドーパントとしてGa、In又はAlの少なくとも1種を含んでおり、結晶直胴部のトップ部分における主ドーパントと副ドーパントの濃度差が当該部分における狙い抵抗率に対応すると共に、同トップ部分における副ドーパントと主ドーパントの濃度比が30〜70%であることを特徴とするシリコン単結晶。
- CZ法によりPドープのn型シリコン単結晶を育成する際に、主ドーパントであるPに対する副ドーパントとしてGa、In又はAlの少なくとも1種を、結晶直胴部のトップ部分における主ドーパントと副ドーパントの濃度差が当該部分における狙い抵抗率に対応すると共に、同トップ部分における副ドーパントと主ドーパントの濃度比が30〜70%となるよう、結晶育成前に初期添加した原料融液を用いることを特徴とする単結晶育成方法。
- 単結晶育成中に副ドーパントの追加添加を行わないことを特徴とする請求項2に記載の単結晶育成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003106468A JP4380204B2 (ja) | 2003-04-10 | 2003-04-10 | シリコン単結晶及び単結晶育成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003106468A JP4380204B2 (ja) | 2003-04-10 | 2003-04-10 | シリコン単結晶及び単結晶育成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004307305A true JP2004307305A (ja) | 2004-11-04 |
JP4380204B2 JP4380204B2 (ja) | 2009-12-09 |
Family
ID=33468646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003106468A Expired - Fee Related JP4380204B2 (ja) | 2003-04-10 | 2003-04-10 | シリコン単結晶及び単結晶育成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4380204B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114822A1 (ja) * | 2007-03-19 | 2008-09-25 | Mnk-Sog Silicon, Inc. | シリコンインゴットの製造方法および製造装置 |
WO2008146725A1 (ja) * | 2007-05-31 | 2008-12-04 | Sumco Techxiv Corporation | シリコン単結晶の製造方法及びn型高ドープ半導体基板 |
WO2009130409A1 (fr) * | 2008-04-11 | 2009-10-29 | Apollon Solar | Procédé de fabrication de silicium cristallin de qualité photovoltaïque par ajout d'impuretés dopantes et cellule photo voltaïque |
CN102560646A (zh) * | 2012-03-20 | 2012-07-11 | 浙江大学 | 一种掺杂电阻率均匀的n型铸造硅单晶及其制备方法 |
EP2584070A1 (en) * | 2011-10-17 | 2013-04-24 | Siltronic AG | P-type silicon single crystal and method of manufacturing the same |
JP2013087008A (ja) * | 2011-10-17 | 2013-05-13 | Siltronic Ag | n型シリコン単結晶およびその製造方法 |
US8715416B2 (en) | 2007-05-31 | 2014-05-06 | Sumco Techxiv Corporation | Doping apparatus for simultaneously injecting two dopants into a semiconductor melt at different positions and method for manufacturing silicon single crystal using the doping apparatus |
JP2015226066A (ja) * | 2014-05-28 | 2015-12-14 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体素子、シリコンウエハ、及びシリコンインゴット |
CN105951173A (zh) * | 2016-05-30 | 2016-09-21 | 上海超硅半导体有限公司 | N型单晶硅晶锭及其制造方法 |
JP2017063187A (ja) * | 2015-08-26 | 2017-03-30 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法 |
KR20170046135A (ko) | 2014-08-29 | 2017-04-28 | 신에쯔 한도타이 가부시키가이샤 | 저항률 제어방법 및 n형 실리콘 단결정 |
CN112195515A (zh) * | 2020-09-29 | 2021-01-08 | 晶科能源有限公司 | 硅晶体及其制备方法 |
CN112853475A (zh) * | 2020-12-30 | 2021-05-28 | 四川永祥硅材料有限公司 | 一种三元掺杂半导体及其制备工艺 |
DE112022003764T5 (de) | 2021-07-30 | 2024-05-29 | Globalwafers Japan Co., Ltd. | Verfahren zur Herstellung von Silizium-Einkristallen, und Einkristall-Ziehvorrichtung |
-
2003
- 2003-04-10 JP JP2003106468A patent/JP4380204B2/ja not_active Expired - Fee Related
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114822A1 (ja) * | 2007-03-19 | 2008-09-25 | Mnk-Sog Silicon, Inc. | シリコンインゴットの製造方法および製造装置 |
WO2008146725A1 (ja) * | 2007-05-31 | 2008-12-04 | Sumco Techxiv Corporation | シリコン単結晶の製造方法及びn型高ドープ半導体基板 |
US8574363B2 (en) | 2007-05-31 | 2013-11-05 | Sumco Techxiv Corporation | Process for production of silicon single crystal, and highly doped N-type semiconductor substrate |
US8715416B2 (en) | 2007-05-31 | 2014-05-06 | Sumco Techxiv Corporation | Doping apparatus for simultaneously injecting two dopants into a semiconductor melt at different positions and method for manufacturing silicon single crystal using the doping apparatus |
US8747551B2 (en) | 2007-05-31 | 2014-06-10 | Sumco Techxiv Corporation | Process for production of silicon single crystal, and highly doped N-type semiconductor substrate |
WO2009130409A1 (fr) * | 2008-04-11 | 2009-10-29 | Apollon Solar | Procédé de fabrication de silicium cristallin de qualité photovoltaïque par ajout d'impuretés dopantes et cellule photo voltaïque |
EP2584070A1 (en) * | 2011-10-17 | 2013-04-24 | Siltronic AG | P-type silicon single crystal and method of manufacturing the same |
JP2013087008A (ja) * | 2011-10-17 | 2013-05-13 | Siltronic Ag | n型シリコン単結晶およびその製造方法 |
US8872307B2 (en) | 2011-10-17 | 2014-10-28 | Siltronic Ag | P-type silicon single crystal and method of manufacturing the same |
CN102560646A (zh) * | 2012-03-20 | 2012-07-11 | 浙江大学 | 一种掺杂电阻率均匀的n型铸造硅单晶及其制备方法 |
JP2020074381A (ja) * | 2014-05-28 | 2020-05-14 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体素子、シリコンウエハ、及びシリコンインゴット |
US10910475B2 (en) | 2014-05-28 | 2021-02-02 | Infineon Technologies Ag | Method of manufacturing a silicon wafer |
JP2015226066A (ja) * | 2014-05-28 | 2015-12-14 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体素子、シリコンウエハ、及びシリコンインゴット |
JP2018024580A (ja) * | 2014-05-28 | 2018-02-15 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体素子、シリコンウエハ、及びシリコンインゴット |
US9786748B2 (en) | 2014-05-28 | 2017-10-10 | Infineon Technologies Ag | Semiconductor device, silicon wafer and silicon ingot |
KR20170046135A (ko) | 2014-08-29 | 2017-04-28 | 신에쯔 한도타이 가부시키가이샤 | 저항률 제어방법 및 n형 실리콘 단결정 |
US10400353B2 (en) | 2014-08-29 | 2019-09-03 | Shin-Etsu Handotai Co., Ltd. | Method for controlling resistivity and N-type silicon single crystal |
DE112015003573B4 (de) | 2014-08-29 | 2023-03-30 | Shin-Etsu Handotai Co., Ltd. | Verfahren zum Steuern des spezifischen Widerstands und N-Silicium-Einkristall |
US10566424B2 (en) | 2015-08-26 | 2020-02-18 | Infineon Technologies Ag | Semiconductor device, silicon wafer and method of manufacturing a silicon wafer |
JP2017063187A (ja) * | 2015-08-26 | 2017-03-30 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法 |
US10957767B2 (en) | 2015-08-26 | 2021-03-23 | Infineon Technologies Ag | Semiconductor device, silicon wafer and method of manufacturing a silicon wafer |
CN105951173A (zh) * | 2016-05-30 | 2016-09-21 | 上海超硅半导体有限公司 | N型单晶硅晶锭及其制造方法 |
CN112195515A (zh) * | 2020-09-29 | 2021-01-08 | 晶科能源有限公司 | 硅晶体及其制备方法 |
CN112195515B (zh) * | 2020-09-29 | 2022-03-01 | 晶科能源股份有限公司 | 硅晶体及其制备方法 |
CN112853475A (zh) * | 2020-12-30 | 2021-05-28 | 四川永祥硅材料有限公司 | 一种三元掺杂半导体及其制备工艺 |
DE112022003764T5 (de) | 2021-07-30 | 2024-05-29 | Globalwafers Japan Co., Ltd. | Verfahren zur Herstellung von Silizium-Einkristallen, und Einkristall-Ziehvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JP4380204B2 (ja) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10400353B2 (en) | Method for controlling resistivity and N-type silicon single crystal | |
JP5420548B2 (ja) | シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット | |
JP7365900B2 (ja) | 改善された抵抗率制御により単結晶シリコンインゴットを形成する方法 | |
JP2004307305A (ja) | シリコン単結晶及び単結晶育成方法 | |
US10211066B2 (en) | Silicon epitaxial wafer and method of producing same | |
CN114555871A (zh) | 使用连续柴可斯基方法生长氮掺杂单晶硅锭的方法以及通过此方法生长的单晶硅锭 | |
JPH0812493A (ja) | シリコン単結晶の製造方法 | |
JP5372105B2 (ja) | n型シリコン単結晶およびその製造方法 | |
JP2011093770A (ja) | 抵抗率計算プログラム及び単結晶の製造方法 | |
JP2009249233A (ja) | シリコン単結晶の育成方法 | |
JP2001240493A (ja) | 無転位シリコン単結晶の製造方法 | |
US7214267B2 (en) | Silicon single crystal and method for growing silicon single crystal | |
JP3931956B2 (ja) | シリコン単結晶の育成方法 | |
US6284041B1 (en) | Process for growing a silicon single crystal | |
US11085128B2 (en) | Dopant concentration control in silicon melt to enhance the ingot quality | |
JPH07206583A (ja) | 不純物添加シリコン単結晶の育成方法 | |
JP7503053B2 (ja) | インゴットの品質を向上するためのシリコン融液中のドーパント濃度制御 | |
JP2736343B2 (ja) | 半絶縁性InP単結晶の製造方法 | |
JP2001199788A (ja) | シリコン単結晶の製造方法 | |
CN106460227B (zh) | 单晶硅的生长方法 | |
Liu et al. | Growth of heavily phosphorus-doped (111) silicon crystals | |
TW202417695A (zh) | 使用連續柴可斯基方法成長氮摻雜單晶矽錠之方法 | |
Deitch et al. | Growth of Large Diameter Silicon-Germanium Monocrystals | |
JPS6389497A (ja) | 珪素添加ガリウム砒素単結晶の製造方法 | |
JPS63260891A (ja) | シリコン単結晶の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4380204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |