KR20170046135A - 저항률 제어방법 및 n형 실리콘 단결정 - Google Patents

저항률 제어방법 및 n형 실리콘 단결정 Download PDF

Info

Publication number
KR20170046135A
KR20170046135A KR1020177005206A KR20177005206A KR20170046135A KR 20170046135 A KR20170046135 A KR 20170046135A KR 1020177005206 A KR1020177005206 A KR 1020177005206A KR 20177005206 A KR20177005206 A KR 20177005206A KR 20170046135 A KR20170046135 A KR 20170046135A
Authority
KR
South Korea
Prior art keywords
single crystal
dopant
silicon single
resistivity
silicon
Prior art date
Application number
KR1020177005206A
Other languages
English (en)
Other versions
KR102312204B1 (ko
Inventor
료지 호시
히로유키 카마다
키요타카 타카노
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20170046135A publication Critical patent/KR20170046135A/ko
Application granted granted Critical
Publication of KR102312204B1 publication Critical patent/KR102312204B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, CZ법에 의해 실리콘 단결정을 육성할 때에, 육성되는 실리콘 단결정의 저항률을 도펀트에 의해 제어하는 방법으로서, 상기 실리콘 단결정이 소정의 도전형을 갖도록 주도펀트를 초기 도핑하는 공정과, 상기 실리콘 단결정을 육성하면서, (결정화한 중량)/(초기 실리콘원료의 중량)으로 표시되는 고화율에 따라, 상기 주도펀트와 반대의 도전형을 갖는 부도펀트를, 연속적 또는 단속적으로 추가 도프하는 공정을 가지며, 상기 추가 도프하는 공정에 있어서, 상기 고화율이 소정값 α 이상일 때에 상기 부도펀트를 추가 도프하고, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않는 것을 특징으로 하는 저항률 제어방법이다. 이에 따라, 실리콘 단결정 육성 중에 유전위화가 발생하여도 수율의 저하를 억제할 수 있으며, 또한, 실리콘 단결정의 저항률을 정도좋게 제어할 수 있는 저항률 제어방법이 제공된다.

Description

저항률 제어방법 및 n형 실리콘 단결정{METHOD FOR CONTROLLING RESISTIVITY AND N-TYPE SILICON SINGLE CRYSTAL}
본 발명은, CZ법에 의해 육성되는 실리콘 단결정의 저항률 제어방법, 및, 이 저항률 제어법을 이용하여 저항률이 제어된 n형 실리콘 단결정에 관한 것이다.
IGBT(절연 게이트 바이폴라 트랜지스터) 등 파워용 등에 이용되는 스위칭 디바이스에서는 주로 n형 결정이 이용된다. 종래에는 저항률 제어가 비교적 용이한 EPW(에피택셜 웨이퍼)나 FZ-PW(FZ법에 의해 제조된 웨이퍼)가 이용되어 왔다. 그러나 EPW는 CZ-PW(CZ법에 의해 제조된 웨이퍼)와 비교할 때 여분의 공정(에피택셜 성장공정)이 포함되기 때문에 고가의 웨이퍼이며, FZ법은 결정직경을 크게 하는 것이 용이하지 않다는 문제가 있어, CZ-PW에 에피택셜층을 쌓지 않고 그대로 사용하는 CZ-PW가 주목을 받고 있다. 그러나 CZ법에 의해 제조된 실리콘 단결정에서는 편석현상이 있어 축방향(인상축방향)의 저항률 분포를 균일하게 하기 어렵다.
이를 해결할 수 있는 방법으로서, 특허문헌 1, 2에, 주도펀트와 주도펀트와 반대극성이며 편석계수가 작은 부도펀트를 첨가하는(즉, 카운터 도프하는) 방법이 개시되어 있다. 이 방법을 이용함으로써, CZ단결정의 축방향 저항률 분포를 개선하는 것이 가능하다. 단, n형 결정의 제조에 있어서 가장 자주 이용되는 도펀트는 인(P)이며, 그 편석계수는 0.35 정도이다. 이에 반해 반대극성으로서 인(P)의 편석계수보다 편석계수가 작은 원소는 Ga, In, Al 등이다. 이들 원소는 중금속이고, 예를 들어 산화막 중에 포함되면, 산화막의 전기적 특성이 열화된다는 보고도 있으며, 디바이스 특성에 어떠한 영향을 주는지 잘 알려져 있지 않다. 그러므로, p형 도펀트로는 B(보론)이 주류이며, 디바이스를 제작하는데 있어서 널리 이용되고 있는 원소이므로, 가능하다면 반대극성의 원소로서 보론(B)을 이용하는 것이 바람직하다. 그러나 보론(B)의 편석계수는 0.78 정도로, 인(P)보다 편석계수가 커서, 상기 서술한 기술을 이용할 수 없다.
이 점을 해결하기 위한 수단으로서, 특허문헌 3에, 주도펀트인 인(P)에 대하여 보론(B)을 연속적으로 첨가하는 방법이 개시되어 있다. 이 방법을 이용한다면 주도펀트를 인(P)으로 하고, 부도펀트를 보론(B)으로 한 카운터 도프에 의해 축방향 저항률 분포를 개선한 n형 결정을 제조할 수 있다.
특허문헌1 : 일본특허공개 2002-128591호 공보 특허문헌2 : 일본특허공개 2004-307305호 공보 특허문헌3 : 일본특허공개 H03-247585호 공보 특허문헌4 : 일본특허공개 H10-029894호 공보 특허문헌5 : 일본특허공개 H06-234592호 공보
그러나, 특허문헌 3에 개시된 방법에서는 단결정이 유전위화된 경우에, 재용융할 수 없다는 문제가 있었다. 통상 CZ법(MCZ법을 포함)에 있어서의 단결정 제조에서는, 어떠한 요인으로 인해 단결정화가 저해되어, 유전위화가 발생하는 경우가 종종 일어난다. 유전위화가 발생하면, 유전위부에서 발생한 전위가, 이미 단결정화되어 있으나 아직 고온인 상태에 있는 부분으로 미끌어지는 슬립백이라 불리는 현상이 발생한다. 이에 따라, 유전위화가 발생한 길이에서 슬립백한 길이를 뺀 길이만이, 단결정을 얻을 수 있다. 나아가 결정의 탑부는 저항률 이외의 품질, 예를 들어 산소농도나 Grown-in결함특성 등이, 규격값을 벗어난 부분이 있으므로, 일반적으로 탑부로부터 어느 정도의 길이 이상 이격된 부분이 제품에 적합하게 설정되어 있다. 따라서, 결정이 비교적 짧은 길이에서 유전위화가 발생한 경우에는, 탑부의 제품에 적합하지 않는 부분과, 슬립백에 의해, 제품을 전혀 얻을 수 없게 된다. 이에 따라, 유전위화된 결정을 원료융액(실리콘융액) 중에 가라앉혀 재용융하게 되어, 재차 단결정 제조를 다시 하는 것이 행해지고 있다. 특허문헌 3의 방법을 이용한 경우, 유전위화가 발생한 시점에서는, 이미 반대극성의 도펀트가 결정 및 원료융액 중에 포함되어 있으므로, 이를 재용융하면, 주도펀트가 부족한 상태가 되어, 제품을 얻을 수 없게 된다. 따라서, 유전위화된 부분까지를 원료융액으로부터 떼내어 취출하고, 폐기처분하게 되어, 수율이 크게 저하된다는 문제점이 있었다.
그 밖에, 특허문헌 4에서는 도가니의 저부에 반대극성의 도펀트를 수용해 두고, 저항률이 내려가기 전에 이를 용출시키는 방법이 개시되어 있다. 그러나 이 방법은, 고화율이나 결정길이에 대하여 제어하는 것이 아닌, 도가니의 용해량에 대하여 제어하는 것이다. 도가니의 용해는 재용융 중에서도 진행되게 되므로, 재용융하면 첨가해야 할 도펀트가 목표 위치보다 빨리 녹게 되어, 저항률이 높아진다. 따라서, 이 방법에서도 역시 재용융할 수는 없다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, CZ법에 있어서 실리콘 단결정 육성 중에 유전위화가 발생하여도 수율의 저하를 억제할 수 있으며, 또한, 실리콘 단결정의 저항률을 정도좋게 제어할 수 있는 저항률 제어방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, CZ법에 의해 실리콘 단결정을 육성할 때에, 육성되는 실리콘 단결정의 저항률을 도펀트에 의해 제어하는 방법으로서, 상기 실리콘 단결정이 소정의 도전형을 갖도록 주도펀트를 초기 도핑하는 공정과, 상기 실리콘 단결정을 육성하면서, (결정화한 중량)/(초기 실리콘원료의 중량)으로 표시되는 고화율에 따라, 상기 주도펀트와 반대의 도전형을 갖는 부도펀트를, 연속적 또는 단속적으로 추가 도프하는 공정을 가지며, 상기 추가 도프하는 공정에 있어서, 상기 고화율이 소정값 α 이상일 때에 상기 부도펀트를 추가 도프하고, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않는 것을 특징으로 하는 저항률 제어방법을 제공한다.
이와 같이, 고화율이 소정값 α 이상일 때에 상기 부도펀트를 추가 도프하고, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않음에 따라, 실리콘 단결정의 육성에 있어서 고화율이 소정값 α가 될 때까지는, 유전위화가 발생했다 하더라도, 재용융할 수 있고, 또한, 고화율이 소정값 α가 된 후에 유전위화가 발생했다 하더라도, 실리콘 단결정의 육성이 어느 정도 진행되어 있으므로, 유전위화가 발생한 단결정 탑으로부터의 길이에서 슬립백한 길이를 뺀 길이로 단결정을 얻을 수 있고, 수율의 저하를 억제할 수 있다. 또한, 고화율에 따라 부도펀트를 추가 도프하고 있으므로, 실리콘 단결정의 저항률을 정도좋게 제어할 수 있다.
이때, 상기 부도펀트의 편석계수가, 상기 주도펀트의 편석계수보다 큰 것이 바람직하다.
편석계수가 상기와 같은 관계에 있는 경우에 본 발명을 호적하게 적용할 수 있다.
이때, 1개째의 실리콘 단결정을 육성한 후, 원료를 추가 차지(チャ-ジ)하여 2개째 이후의 실리콘 단결정의 육성을 반복하는 공정을 추가로 가지며, 상기 2개째 이후의 실리콘 단결정의 육성을 반복하는 공정은, 지금까지의 실리콘 단결정의 육성에 있어서 추가 도프된 상기 부도펀트의 양을 고려하여, 상기 주도펀트를 첨가하는 단계와, 실리콘 단결정을 육성하면서, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않고서, 상기 고화율이 상기 소정값 α 이상이 된 후에, 상기 고화율에 따라, 상기 부도펀트를 연속적 또는 단속적으로 추가 도프하는 단계을 갖는 것이 바람직하다.
이와 같이, 1개의 도가니로부터 복수개의 실리콘 단결정을 육성하는 멀티풀링법에 있어서도, 본 발명을 적용할 수 있다.
이때, 상기 소정값 α는, 그 고화율에 대응하는 직동(直胴)길이로 유전위화하여 슬립백하여도 제품이 얻어지는 고화율값 이상이며, 또한, 실리콘 단결정의 육성개시 전까지 첨가된 도펀트만으로 실리콘 단결정의 저항률이 소정의 규격을 만족하는 고화율값 이하인 것이 바람직하다.
소정값 α가 이러한 범위이면, 수율의 저하를 확실하게 억제할 수 있다.
이때, 상기 소정값 α는, 상기 주도펀트의 편석계수를 k로 했을 때에, k/4≤α≤2k(단, 2k>1인 경우에는, k/4≤α≤1)의 범위인 것이 바람직하다.
소정값 α가 이러한 범위이면, 수율 저하를 확실하게 억제할 수 있다.
이때, 상기 부도펀트를 포함하는 실리콘 세봉, 또는, 상기 부도펀트를 포함하는 실리콘 결정을 입상으로 부순 도프제를, 육성 중인 실리콘 결정과 도가니벽 사이의 영역의 실리콘융액에 삽입 또는 투입함으로써, 상기 부도펀트를 추가 도프할 수 있다.
부도펀트를 추가 도프하는 방법으로서, 이러한 방법을 호적하게 이용할 수 있다.
또한, 본 발명은, 상기 저항률 제어방법을 이용하여 저항률이 제어되고, 상기 주도펀트가 P(인)이고, 상기 부도펀트가 B(보론)이며, 실리콘 결정 중의 인농도 NP와 실리콘 결정 중의 보론농도 NB와의 차 NP-NB가, 1.4×1012atoms/cm3 이상, 1.4×1015atoms/cm3 이하이고, 저항률이 3Ω·cm 이상, 3000Ω·cm 이하인 것을 특징으로 하는 n형 실리콘 단결정을 제공한다.
이러한 n형 실리콘 단결정이면, 고품질이고, 양호한 수율로 제조된 것으로 할 수 있다.
이상과 같이, 본 발명에 따르면, 실리콘 단결정 육성 중에 유전위화가 발생하여도 수율의 저하를 억제할 수 있으며, 또한, 실리콘 단결정의 저항률을 정도(精度)좋게 제어할 수 있다.
도 1은 본 발명의 저항률 제어방법의 실시태양의 일 예를 나타내는 플로우도이다.
도 2는 본 발명의 저항률 제어방법을 실시할 때에 이용되는 단결정 육성장치의 일 예를 나타내는 도면이다.
도 3은 실시예 1에서 육성한 실리콘 단결정의 저항률과 고화율의 관계를 나타내는 그래프이다.
도 4는 실시예 2에서 육성한 실리콘 단결정의 저항률과 고화율의 관계를 나타내는 그래프이다.
도 5는 비교예에서 육성하고자 한 실리콘 단결정의 저항률과 고화율의 관계를 나타내는 그래프이다.
이하, 본 발명에 대하여, 실시태양의 일 예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
상기 서술한 바와 같이, CZ-PW에 에피택셜층을 쌓지 않고 그대로 사용하는 CZ-PW가 주목을 받고 있는데, CZ법에 의해 제조된 실리콘 단결정에서는 편석현상이 있어 축방향(인상축방향)의 저항률 분포를 균일하게 하는 것이 어렵다. 한편, 특허문헌 3에, 연속적으로 주도펀트 P에 대하여 B를 연속적으로 첨가하는 방법이 개시되어 있으며, 이 방법을 이용한다면 주도펀트를 P로 하고, 부도펀트를 B로 한 카운터 도프에 의해 축방향 저항률 분포를 개선한 n형 결정을 제조할 수 있다. 그러나, 특허문헌 3에 개시된 방법에서는 단결정이 유전위화된 경우에 재용융할 수 없다는 문제가 있었다. 즉, 특허문헌 3의 방법을 이용한 경우, 유전위화가 발생한 시점에서는, 이미 반대극성인 부도펀트가 결정 및 원료융액 중에 포함되어 있으므로, 이를 재용융하면, 주도펀트가 부족한 상태가 되어, 제품을 얻을 수 없게 된다. 따라서, 유전위화된 부분까지를 원료융액으로부터 떼내어, 취출하고 폐기처분하게 되어, 수율이 크게 저하된다는 문제점이 있었다.
이에, 발명자들은, 실리콘 단결정 육성 중에 유전위화가 발생하여도 수율의 저하를 억제할 수 있으며, 또한, 실리콘 단결정의 저항률을 정도좋게 제어할 수 있는 저항률 제어방법에 대하여 예의 검토를 거듭하였다. 그 결과, 고화율이 소정값 α 이상일 때에 상기 부도펀트를 추가 도프하고, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않음으로써, 실리콘 단결정의 육성에 있어서 고화율이 소정값 α가 될 때까지는, 유전위화가 발생했다 하더라도, 재용융할 수 있고, 또한, 고화율이 소정값 α가 된 후에 유전위화가 발생했다 하더라도, 실리콘 단결정의 육성이 어느 정도 진행되어 있으므로, 유전위화가 발생한 단결정 탑으로부터의 길이에서 슬립백한 길이를 뺀 길이로 단결정을 얻을 수 있고, 수율의 저하를 억제할 수 있는 것을 발견하여, 본 발명을 완성하였다.
여기서 편석현상과 고화율에 관하여 간단히 설명한다. 실리콘이 고화(결정화)할 때에는, 융액 중의 불순물은 결정 중에 취입되기 어렵다. 이때의 융액 중의 불순물농도에 대한 결정 중에 취입되는 불순물농도의 비, 즉, (결정 중에 취입되는 불순물농도)/(융액 중의 불순물농도)를 편석계수 k로 한다. 따라서, 어느 순간의 결정 중의 불순물농도 CS는 이때의 융액 중의 불순물농도 CL과 CS=k×CL이라는 관계이다. k는 일반적으로 1보다 작은 값이고, 따라서 결정 중에 취입되는 불순물농도는, 융액 중의 불순물농도보다 낮다. 결정성장은 연속적으로 행해지므로 불순물은 융액 중에 많이 남게 되어, 융액 중의 불순물농도는 서서히 높아진다. 이에 따라 결정 중의 불순물농도도 높아지고, 그 농도 CS를, 초기의 원료의 중량에 대한 결정화한 중량을 비율로 나타낸 고화율 x, 초기의 융액 중 불순물농도 CL0을 이용하면 CS(x)=CL0×k×(1-x)(k-1)로 표시된다. 따라서, 결정의 길이가 길어져 고화율 x가 커짐에 따라, 결정 중의 불순물농도는 높아지고, 저항률이 저하된다. 이 저항률이 저하되어, 규격을 하회하게 되는 것을 방지하기 위하여, 연속적 또는 단속적으로 고화율에 대하여 부도펀트의 도프량을 적절한 양으로 조정하면서 추가 도프할 필요가 있다. 그러나, 부도펀트를 투입하면, 유전위화할 때에 재용융할 수 없게 되므로, 고화율이 소정값 α가 될 때까지는, 부도펀트를 투입하지 않을 필요가 있다.
한편, 이러한 단결정 육성 중에 연속적 또는 단속적으로 부도펀트를 추가하는 방법을 적용하는 것은, 부도펀트의 편석계수가 주도펀트의 편석계수보다 큰 경우에 보다 적합하다. 물론, 주도펀트와 반대극성을 갖는 부도펀트의 편석계수가, 주도펀트의 편석계수보다 작은 경우에도 본 발명을 적용하는 것은 가능하다. 그러나, 단결정의 육성 중에 부도펀트를 추가 도프하는 것은, 그 행위에 따라 유전위화를 일으킬 위험성도 갖고 있다. 특허문헌 1-2에는, 부도펀트의 편석계수가 주도펀트의 편석계수보다 작은 경우, 부도펀트를 초기에만 투입하여도, 축방향의 균일성을 높일 수 있는 것이 개시되어 있다. 이에 따라, 본 발명을 적용하는 대상으로서, 저항률의 제어가 더 어렵고, 부도펀트의 편석계수가 주도펀트의 편석계수보다 큰 경우가 보다 적합하다. 또한, 주도펀트로서, 인(P)을 이용한 경우에 편석계수가 인(P)보다 크고, 중금속이 아닌 보론(B)을 부도펀트로서 이용할 수 있는 점에서도, 본 발명을 적용하는 대상으로서, 부도펀트의 편석계수가 주도펀트의 편석계수보다 큰 경우가 보다 적합하다.
이하, 도 2를 참조하면서, 본 발명의 저항률 제어방법을 실시할 때에 이용되는 CZ 단결정 육성장치의 일 예를 설명한다.
도 2에 나타내는 바와 같이, CZ 단결정 육성장치(100)는, 원료 다결정 실리콘을 수용하여 용융하기 위한 부재나, 열을 차단하기 위한 단열부재 등을 갖고 있으며, 이들은, 메인챔버(1) 내에 수용되어 있다. 메인챔버(1)의 천정부(탑챔버(11))에, 그곳으로부터 위로 연장되는 인상챔버(2)가 연접되어 있으며, 이 상부에 단결정봉(실리콘 단결정)(3)을 와이어로 인상하는 기구(미도시)가 마련되어 있다.
메인챔버(1) 내에는, 용융된 원료융액(실리콘융액)(4)을 수용하는 석영도가니(5)와 그 석영도가니(5)를 지지하는 흑연도가니(6)가 마련되어 있고, 이들 도가니(5, 6)는 구동기구(미도시)에 의해 자유롭게 회전승강 가능한 도가니축으로 지지되어 있다. 그리고, 도가니(5, 6)를 위요하도록, 원료를 용융시키기 위한 가열히터(7)가 배치되어 있다. 이 가열히터(7)의 외측에는, 단열부재(8)가 그 주위를 둘러싸도록 마련되어 있다.
또한, 인상챔버(2)의 상부에 가스도입구(10)가 마련되어 있으며, 아르곤가스 등의 불활성가스가 도입되어, 메인챔버(1)의 하부의 가스유출구(9)로부터 배출되도록 되어 있다. 나아가 원료융액(4)과 대향하도록 차열부재(13)가 마련되어, 원료융액(4)의 표면으로부터의 복사를 커트함과 함께 원료융액(4)의 표면을 보온하도록 하고 있다.
나아가, 원료융액(4)의 상방에는, 가스퍼지통(12)이 마련되어, 가스도입구(10)로부터 도입된 불활성가스에 의해 단결정봉(3)의 주위를 퍼지할 수 있는 구성으로 되어 있다.
탑챔버(11)에는, 세봉삽입기(14)가 마련되어, 부도펀트를 추가 도프할 때에, 부도펀트를 포함하는 세봉결정(실리콘 세봉)(15)을 원료융액(4) 중에 삽입할 수 있는 구성으로 되어 있다.
다음으로, 도 1-2를 참조하면서, 본 발명의 저항률 제어방법을 설명한다.
먼저, 실리콘 단결정이 소정의 도전형을 갖도록 주도펀트를 초기 도핑한다(도 1의 S11 참조).
구체적으로는, 실리콘 단결정(3)의 육성을 개시하기 전에, 실리콘 단결정(3)이 소정의 도전형을 갖도록 주도펀트를 원료융액(4) 중에 투입한다. 주도펀트는, n형 실리콘 단결정을 육성하는 경우에는, 예를 들어 인(P)을 이용할 수 있다.
다음에, (결정화한 중량)/(초기 실리콘원료의 중량)으로 표시되는 고화율이 소정값 α가 될 때까지, 주도펀트와 반대의 도전성을 갖는 부도펀트를 추가 도프하지 않고, 실리콘 단결정을 육성한다(도 1의 S12 참조).
구체적으로는, 고화율이 소정값 α가 될 때까지, 즉, 실리콘 단결정(3)의 직동부(A)의 길이가 Lα가 될 때까지 부도펀트를 추가하지 않고, 실리콘 단결정(3)을 육성한다. 여기서, Lα는, 고화율이 소정값 α일 때의 실리콘 단결정(3)의 직동부 길이이다. 실리콘 단결정(3)의 직동부(A)의 길이가 Lα가 될 때까지는, 부도펀트를 추가 도프하고 있지 않으므로, 지금까지 유전위화가 발생했다 하더라도, 재용융하여 실리콘 단결정(3)의 육성을 다시 할 수 있다.
한편, 실리콘 단결정(3)의 육성은, CZ법을 이용하여 행해진다. 여기서 CZ법이란, 자장을 인가하는 모든 MCZ법도 포함하는 것으로 한다.
다음에, 고화율이 소정값 α가 된 후에, 고화율에 따라, 부도펀트를 연속적 또는 단속적으로 추가 도프하면서, 실리콘 단결정을 육성한다(도 1의 S13 참조).
구체적으로는, 고화율이 소정값 α가 된 후에, 즉, 실리콘 단결정(3)의 직동부(A)의 길이가 Lα가 된 후에, 고화율(즉, 직동부분의 길이)에 따라, 부도펀트를 연속적 또는 단속적으로 추가 도프하면서, 실리콘 단결정(3)을 육성한다. 부도펀트는, 주도펀트로서 인(P)을 이용한 경우에는, 예를 들어, 보론(B)을 이용할 수 있다. 실리콘 단결정(3)의 직동부분 A의 길이가 Lα가 된 후에는, 유전위화가 발생했다 하더라도, 실리콘 단결정의 육성이 어느 정도 진행되어 있으므로, 그 시점에서 실리콘 단결정(3)의 육성을 종료시켜, 유전위화가 발생한 실리콘 단결정(3)의 탑으로부터의 길이에서 슬립백한 길이를 뺀 길이로 단결정을 얻을 수 있다.
이 경우, 부도펀트의 편석계수가, 주도펀트의 편석계수보다 큰 것이 바람직하다.
편석계수가 상기와 같은 관계에 있는 경우에 본 발명을 호적하게 적용할 수 있다.
1개째의 실리콘 단결정을 육성한 후, 도가니에 원료를 추가 차지하여 2개째 이후의 실리콘 단결정의 육성을 반복하는 공정을 추가로 가지며, 2개째 이후의 실리콘 단결정의 육성을 반복하는 공정은, 지금까지의 실리콘 단결정의 육성에 있어서 추가 도프된 부도펀트의 양을 고려하여, 주도펀트를 첨가하는 단계와, 실리콘 단결정을 육성하면서, 고화율이 소정값 α가 되기 전에는 부도펀트를 도프하지 않고서, 고화율이 소정값 α 이상이 된 후에, 고화율에 따라, 부도펀트를 연속적 또는 단속적으로 추가 도프하는 단계를 갖는 것이 바람직하다.
이와 같이, 1개의 도가니로부터 원료를 추가 차지함으로써 복수개의 실리콘 단결정을 육성하는 멀티풀링법에 있어서 본 발명을 적용하는 경우, 2개째 이후의 실리콘 단결정의 육성을 개시하는 시점에서, 원료융액(4) 중에 부도펀트가 포함되어 있으므로, 이로부터 육성하는 단결정에는, 주도펀트와 반대의 도전형을 갖는 도펀트가 단결정 탑으로부터 포함되게 된다. 그러므로 단결정 탑에서 포함되는 부도펀트의 농도, 즉 부도펀트의 원료융액(4) 중의 농도에 부도펀트의 편석계수를 곱한 만큼의 농도를 상쇄하는 만큼의 주도펀트를 추가한 다음에, 목표로 해야 할 저항률에 상당하는 주도펀트의 양으로 조정할 필요가 있다.
이처럼 주도펀트의 농도가 조정된 원료융액으로부터 단결정을 인상할 때에도, 고화율이 일정값(α) 이내이면 부도펀트를 추가 도프하지 않는 것이 바람직하다. 지금까지의 실리콘 결정 육성에서 추가한 부도펀트를 상쇄하는 만큼의 주도펀트가 투입되어 있으므로, 새로 부도펀트를 추가 도프하지 않는 동안에는(즉, 고화율이 소정값 α가 될 때까지는), 유전위화가 발생하여도 재용융이 가능하다. 고화율이 소정값 α 이상으로 된 후에도, 지금까지 도프되어 있는 주도펀트 및 부도펀트의 양으로부터 구한, 고화율에 따른 적정한 양을 연속적 또는 단속적으로 추가 도프하는 것이 바람직하다. 이와 같이 한다면 그 전의 단결정 육성까지 부도펀트가 추가되어 있는 멀티풀링법이어도, 저항률을 정확하게 제어할 수 있다.
상기 고화율의 소정값 α는, 그 고화율에 대응하는 직동길이로 유전위화하여 슬립백하여도 제품을 얻을 수 있는 고화율값 이상이며, 또한, 실리콘 단결정의 육성개시 전까지 첨가된 도펀트만으로 실리콘 단결정의 저항률이 소정의 규격을 만족하는 고화율값 이하인 것이 바람직하다.
이처럼 소정값 α를 설정한다면, 부도펀트를 추가 도프하지 않는 동안에는, 유전위화하여도 재용융이 가능하다. 또한, 부도펀트를 추가 도프한 후에 유전위화한 경우에도, 이미 제품이 얻어지는 길이 이상이므로 결정을 취출하여 제품을 얻을 수 있다. 더 나아가 이 상태에 다시 원료를 추가 차지하여, 다음의 실리콘 단결정의 육성으로 진행될 수도 있다.
또한, 앞서 설명한 바와 같이, 부도펀트를 추가 도프한 순간은 유전위화를 일으킬 가능성이 있다. 추가 도프를 개시한 직후에 부도펀트가 약간의 양만 투입되어 있는 동안이면, 재용융하는 것도 가능하다. 예를 들어, 그 시점까지 추가 도프된 부도펀트양에 따라 저항률이 높아지는 분(分)을 고려하여도, 당초 제품으로서 얻을 수 있는 가장 탑측의 실리콘 단결정의 위치의 저항률이 규격 내가 되는 정도이면, 재용융하여도 저항률에 기인하는 수율 저하를 일으키는 경우는 없으므로, 재용융 가능하다.
더 나아가, 제품으로서 얻을 수 있는 가장 탑측의 위치의 저항률은 규격 내에 들어가지 않으나, 저항률이 규격 내에 들어가는 영역이 다소 어긋난 정도에서, 수율 저하량이 적다고 판단된다면, 부도펀트를 추가 도프한 후여도 재용융 가능하다.
부도펀트를 추가 도프한 후에는 물론, 부도펀트의 추가 도프 개시 전에 있어서도, 유전위화한 경우에 그대로 결정을 취출하거나, 재용융하거나, 이 판단은 수율과 생산성의 종합적인 판단으로 결정할 수 있다. 재용융하면 수율은 저하되지 않으나, 재용융에 시간이 드는 만큼 생산성은 저하되기 때문이다. 처음부터 추가 도프하면 재용융한다는 선택지는 있을 수 없으나, 본 발명을 이용함으로써, 결정을 취출하거나, 재용융하거나의 판단을 가능하게 하고, 수율과 생산성의 종합적인 판단을 가능하게 할 수 있다. 따라서, 고화율의 소정값 α가 이러한 범위이면, 수율 저하를 보다 효율적으로 억제할 수 있다.
고화율의 소정값 α는, 주도펀트의 편석계수를 k로 한 경우에 k/4≤α≤2k의 범위(단 2k>1인 경우에는, k/4≤α≤1)로 할 수 있다. 상기 서술한 바와 같이, 고화율의 소정값 α란, 만약 그 결정길이로 유전위화하여 슬립백하여도 제품을 얻을 수 있는 고화율 이상이며, 또한 결정인상 개시 전까지 투입된 도펀트만으로 저항률이 규격을 만족하는 고화율 이하인 것이 바람직하다. 저항률이 규격을 만족하는 고화율에 대응하는 실리콘 단결정 길이는, 주도펀트의 편석계수가 크다면 길어지고, 작다면 짧아진다. 따라서 고화율의 소정값 α는 주도펀트의 편석계수 k에 대략 비례하는 값이 된다.
그러나, 이를 구체적으로 나타내기는 어렵다. 왜냐하면 그 결정의 제품설계에 의존하기 때문이다. 예를 들어 탑측에서 산소농도나 결정결함 등의 결정품질이 규격에 들어가는 위치가 직동길이 10cm일 수도 30cm일 수도 있다. 이 길이는 저항률 이외의 품질의 규격의 엄격함에 의존하기 때문이다. 저항률은 제품이 되는 길이로 규격에 들어가도록 조정하므로, 「단결정 인상 개시 전까지 투입된 도펀트만으로 저항률이 규격을 만족하는 고화율」은 결국 그 결정의 제품설계에 의존하게 되어, 일의적으로 결정할 수 없다. 그러므로 이 제품설계에 의한 전후의 시프트분도 고려하여 대략의 값을 설정하면, 고화율의 소정값 α의 범위는, k/4≤α≤2k가 된다. 고화율의 소정값 α를 k/4보다 큰 값으로 한다면, 그 고정률에 대응하는 실리콘 단결정길이로 유전위화하여 슬립백하여도 제품이 얻어지도록 할 수 있고, 고화율의 소정값 α를 2k보다 작은 값으로 한다면 실리콘 단결정 육성개시 전까지 투입된 도펀트만으로 저항률이 규격을 만족시킬 수 있다.
고화율에 따른 적절한 양의 부도펀트를 추가 도프하는 방법으로는, 부도펀트를 포함하는 실리콘 세봉을 육성 중인 실리콘 단결정(3)과 도가니벽 사이의 원료융액(4)에 삽입하는 방법, 또는, 부도펀트를 포함하는 실리콘 결정을 입상으로 부순 도프제를 육성 중인 실리콘 단결정(3)과 도가니벽 사이의 원료융액(4)에 투입하는 방법을 이용할 수 있다.
이러한 방법을 이용한다면, 고화율에 따라 적절한 양을 추가 도프할 수 있다. 예를 들어, 실리콘 세봉(15)을 육성 중인 실리콘 단결정(3)과 도가니벽 사이의 원료융액(4)에 삽입하는 경우에는, 로 내압을 유지할 수 있도록 밀폐하여 탑챔버(11)에 부착되며, 결정세봉을 대략 상하방향으로 이동 가능한 가동장치(도 2의 세봉삽입기(14))를 이용할 수 있다. 이는 특허문헌 5 등에서 개시된 기술을 응용할 수 있다.
혹은, 부도펀트를 포함하는 실리콘 결정을 입상으로 부순 도프제를 육성 중인 실리콘 단결정(3)과 도가니벽 사이의 원료융액(4)에 투입하도록, 로 내압을 유지할 수 있도록 밀폐하여 탑챔버(11)에 부착되며, 입상으로 부순 도프제를 육성 중인 단결정과 도가니벽 사이의 원료융액(4)에 유도하는 관을 이용할 수 있다.
부도펀트를 추가 도프하는 기구로는, 입상으로 부순 도프제를 원료융액(4)으로 유도하는 관이 구조적으로 간단하지만, 입상도펀트를 육성 중인 단결정의 옆에 투입하기 위하여, 입상도펀트가 비산 혹은 부유하여 유전위화의 가능성이 높아진다. 한편으로, 결정세봉(15)을 상하방향으로 이동할 수 있는 가동장치(세봉삽입기(14))의 설치는, 비용적으로는 상기 유도관보다 비싸지만, 육성 중인 결정의 옆에 결정세봉을 삽입하여도 육성 중인 실리콘 단결정(3)이 유전위화되기 어렵다는 이점이 있다.
상기에서 설명한 본 발명의 저항률 제어방법에 의하면, 실리콘 단결정 육성 중에 유전위화가 발생하여도 수율의 저하를 억제할 수 있으며, 또한, 실리콘 단결정의 저항률을 정도좋게 제어할 수 있다.
다음에, 본 발명의 n형 실리콘 단결정에 대하여 설명한다.
본 발명의 n형 실리콘 단결정은, 상기 서술한 바와 같은 저항률 제어법을 이용하여 제조되며, 주도펀트로서 인(P)을 이용하고, 부도펀트로서 보론(B)을 이용하여, 단결정 중의 인농도 NP와 보론농도 NB의 차 NP-NB가 1.4×1012atoms/cm3 이상, 1.4×1015atoms/cm3 이하이고, 저항률이 3Ω·cm 이상, 3000Ω·cm 이하이다.
이와 같이, 주도펀트를 인(P), 부도펀트를 보론(B)으로 한 n형 실리콘 단결정이면, 어떠한 원소여도 디바이스제조에 있어서 널리 이용되고 있는 원소이고, 예상 밖의 문제가 발생할 가능성이 적다. 특히 고내압인 파워용 세로형 디바이스에서는, 단결정 중에 전류가 흐르고, 또한 단결정 중에 역바이어스가 걸리게 되므로, 비교적 고저항률이면서, 저항균일성이 높은 단결정이 바람직하다는 점에서, 단결정 중의 인농도가 보론농도보다 높고, 그 농도의 차가 상기 범위이고, 저항률이 상기 범위인 n형 실리콘 단결정이 적합하다. 또한, 본 발명의 저항률 제어방법을 이용한다면, CZ법에 있어서 단결정의 탑부로부터 보텀부까지를, 이들 범위 중 원하는 농도차 및 저항률로, 거의 균일하게 제어할 수 있게 된다. 따라서 본 발명의 저항률 제어방법을 이용하면서, 또한, 상기 범위 내에서 저항률이 좁은 규격 내에 들어가도록 제어된 실리콘 단결정은, 파워 디바이스 등 최신 디바이스에 최적인 실리콘 단결정이다.
실시예
이하, 실시예 및 비교예를 통해 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
(실시예 1)
도 2에 나타낸 CZ 단결정 육성장치(100)를 이용하여, n형이고, 저항률의 규격이 55-75Ω·cm, 직경 200mm인 실리콘 단결정을 육성하였다. 원료실리콘의 초기차지량 200kg으로 하고, 약 160kg의 실리콘 단결정을 육성하였다. 단결정 탑부는 저항률 이외의 품질(예를 들어, 산소농도 등)이 들어가지 않는 경우가 있으므로, 이를 고려하여, 직동부분의 탑으로부터 약 20cm, 고화율 약 0.09이고 저항률이 규격 내에 들어가도록, 인(P)을 주도펀트로 하여 초기 도프하였다. 도프량은, 인농도를 4×1019atoms/cm3로 한 실리콘 단결정을 입상으로 부수어 준비한 도프제 0.82g으로 하였다. 이 도프량이면, 부도펀트의 추가 도프를 해야만 직동부분의 길이 약 100cm, 고화율 약 0.4까지 저항률이 규격 내에 들어가는 것이다. 따라서, 직동부분의 길이가 이보다 짧고, 또한, 유전위화가 발생한 경우여도, 제품이 얻어지는 직동부분의 길이 85cm, 고화율 약 0.34까지 실리콘 단결정을 육성한 시점에서, 부도펀트의 추가 도프를 개시하였다. 즉, 상기에서 설명한 고화율의 소정값 α는, 약 0.34이었고, 소정값 α가 될 때까지는, 부도펀트를 도프하지 않았다.
부도펀트의 추가 도프는, 도 2의 세봉삽입기(14)의 선단에 세봉결정(15)을 부착하여, 세봉결정(15)을 원료융액(4)에 삽입하여 행하였다. 세봉결정(실리콘 세봉)(15)은 보론(B)을 도프하여 육성한 단결정으로부터 직경 약 300mm, 길이 약 300mm로 잘라낸 저항률이 0.15Ωcm인 실리콘 단결정 블록으로부터, 2cm×2cm×30cm의 세로방향 각기둥으로서 잘라낸 것을 이용하였다. 세봉결정의 제작방법은 이것으로 한정되는 것이 아니며, 예를 들어 블록으로부터 가로방향으로 잘라낸다면 보다 높은 정도의 저항률 제어가 가능해진다.
부도펀트의 추가 도프는, 고화율이 약 0.34, 0.47, 0.57, 0.65, 0.71인 시점에서, 각각 세봉결정(실리콘 세봉)의 중량 약 13, 10, 8.5, 7, 6g분을 원료융액(4)에 단속적으로 삽입하여 용해함으로써 행하였다. 그 결과 얻어진 저항률의 축방향(즉, 인상축방향)의 프로파일(즉, 육성한 실리콘 단결정의 저항률과 고화율의 관계)을 도 3에 나타낸다. 이때, 저항률로부터 단결정 중의 인농도 NP와 보론농도 NB의 차 NP-NB는, 5.5-7.1×1013atoms/cm3이다. 실시예 1에 있어서, 직동부분의 길이 85cm(고화율 약 0.34) 미만에서 유전위화가 발생한 경우여도, 재용융하여 재제조하는 것이 가능하다. 그리고, 재용융하여 재제조한 경우여도 최종적으로는 고화율 약 0.09 내지 0.75까지 규격 내의 저항률을 얻을 수 있었다. 부도펀트를 추가 도프하지 않는 경우에는, 저항률이 규격 내에 들어가는 것이 고화율 약 0.09 내지 0.4까지이므로, 부도펀트를 추가 도프하지 않는 경우와 비교할 때 약 2배의 제품길이를 얻을 수 있었다.
(실시예 2)
실시예 1의 결정을 육성한 후, 실리콘원료를 약 160kg 추가 차지하여 원료의 총중량을 200kg로 하였다. 2개째의 실리콘 단결정의 육성에 있어서도, n형이고, 저항률의 규격이 55-75Ω·cm, 직경 200mm의 실리콘 단결정을 육성하였다. 1개째의 실리콘 단결정의 육성종료시에 남아 있던 원료융액(4) 중의 인(P)농도는 1.7×1014atoms/cm3, 보론(B)농도는 6.7×1013atoms/cm3로 계산된다. 그러므로, 이를 고려하여, 직동부분의 길이 약 20cm, 고화율 약 0.09에서 저항률이 규격 내에 들어가도록, 인(P)농도를 4×1019atoms/cm3로 한 실리콘 결정을 입상으로 부수어 준비한 도프제를 0.79g 도프하여, 2개째의 실리콘 단결정을 육성하기 위한 원료융액을 준비하였다. 1개째의 실리콘 단결정의 육성에서 보론(B)을 추가 도프하고 있으므로, 이대로 추가 도프하지 않고서 저항률이 규격을 만족하는 것은, 1개째보다 약간 짧은 직동부분의 길이 95cm, 고화율 약 0.38까지이다. 그러므로 직동부분의 길이가 이보다 짧고, 또한, 유전위화가 발생한 경우여도, 제품이 얻어지는 길이인 직동부분의 길이 80cm, 고화율 약 0.32가 된 시점으로부터 부도펀트의 추가 도프를 개시하였다. 즉, 상기에서 설명한 고화율의 소정값 α는, 약 0.32이다.
추가 도프는 실시예 1과 마찬가지로, 도 2의 세봉삽입기(14)의 선단에, 저항률 0.15Ω·cm, 2cm×2cm×30cm의 세봉결정(실리콘 세봉)(15)을 부착하여, 이것을 원료융액(4)에 삽입하여 행하였다. 단 실시예 1과는 달리, 연속적으로 보론(B)을 도프하였다. 도프량은 특허문헌 3을 참고로 하여, {(1-x)( kp -1)-1+[1+kp×(1-x)( kp -1)]/kb}(여기서, kp는 인의 편석계수, kb는 보론의 편석계수, x는 고화율이다)에 비례하는 양을 추가 도프하였다. 그 결과 얻어진 저항률의 축방향 프로파일(즉, 육성한 실리콘 단결정의 저항률과 고화율의 관계)을 도 4에 나타낸다. 이때, 저항률로부터 단결정 중의 인농도 NP와 보론농도 NB의 차 NP-NB는, 5.4-7.1×1013atoms/cm3이다. 도 4로부터 알 수 있는 바와 같이, 실시예 2에 있어서는, 매우 균일한 저항률 분포를 얻을 수 있었다.
(비교예)
부도펀트의 추가 도프를 실리콘 단결정의 직동부분의 육성개시와 함께 시작한 것을 제외하고는, 실시예 2와 동일하게 하여 실리콘 단결정의 육성을 행하였다. 이 설정이면, 도 5에 나타내는 바와 같이 단결정 탑부로부터 단결정 보텀부까지 거의 플랫한 저항률을 얻을 예정이었다. 그러나, 직동부분의 길이 60cm, 고화율 0.24에서 유전위화가 발생하였다. 그러므로 재용융하고자 하였으나, 재용융 후에 재차 결정을 육성한 경우, 결정 탑부에서의 저항률이 약 80Ω·cm가 되는 계산이 되었다. 재차 단결정을 인상할 때에, 재차 실리콘 단결정의 직동부분의 육성개시와 함께 부도펀트의 추가 도프를 시작했다고 한다면, 저항률이 규격 내인 실리콘 단결정은 전혀 얻을 수 없다. 이에 따라, 직동부분의 길이 60cm분 약 48kg인 실리콘 단결정을 원료융액으로부터 떼어내어 CZ 단결정 제조장치로부터 취출하였다. 취출한 실리콘 단결정에는 직동부분의 탑으로부터 길이 30cm 근처까지 슬립백이 있었다. 직동부분의 탑으로부터 20cm~30cm의 10cm분이 제품으로서 얻어질 가능성은 있었으나, 블록길이가 짧아, 가공손실 등을 고려할 때, 코스트 퍼포먼스가 나쁘므로, 폐기처분으로 하였다. 이상과 같이 추가 도프를 실리콘 단결정의 직동부분의 육성개시와 함께 시작함에 따라, 48kg분의 원료로부터 제품을 전혀 얻지 못해, 큰 수율 저하를 초래하는 결과가 되었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (7)

  1. CZ법에 의해 실리콘 단결정을 육성할 때에, 육성되는 실리콘 단결정의 저항률을 도펀트에 의해 제어하는 방법으로서,
    상기 실리콘 단결정이 소정의 도전형을 갖도록 주도펀트를 초기 도핑하는 공정과,
    상기 실리콘 단결정을 육성하면서, (결정화한 중량)/(초기 실리콘원료의 중량)으로 표시되는 고화율에 따라, 상기 주도펀트와 반대의 도전형을 갖는 부도펀트를, 연속적 또는 단속적으로 추가 도프하는 공정
    을 가지며,
    상기 추가 도프하는 공정에 있어서, 상기 고화율이 소정값 α 이상일 때에 상기 부도펀트를 추가 도프하고, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않는 것을 특징으로 하는 저항률 제어방법.
  2. 제1항에 있어서,
    상기 부도펀트의 편석계수가, 상기 주도펀트의 편석계수보다 큰 것을 특징으로 하는 저항률 제어방법.
  3. 제1항 또는 제2항에 있어서,
    1개째의 실리콘 단결정을 육성한 후, 원료를 추가 차지하여 2개째 이후의 실리콘 단결정의 육성을 반복하는 공정을 추가로 가지며,
    상기 2개째 이후의 실리콘 단결정의 육성을 반복하는 공정은,
    지금까지의 실리콘 단결정의 육성에 있어서 추가 도프된 상기 부도펀트의 양을 고려하여, 상기 주도펀트를 첨가하는 단계와,
    실리콘 단결정을 육성하면서, 상기 고화율이 상기 소정값 α가 되기 전에는 상기 부도펀트를 도프하지 않고서, 상기 고화율이 상기 소정값 α 이상이 된 후에, 상기 고화율에 따라, 상기 부도펀트를 연속적 또는 단속적으로 추가 도프하는 단계
    를 갖는 것을 특징으로 하는 저항률 제어방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 소정값 α는, 그 고화율에 대응하는 직동길이로 유전위화하여 슬립백하여도 제품을 얻을 수 있는 고화율값 이상이며, 또한, 실리콘 단결정의 육성개시 전까지 첨가된 도펀트만으로 실리콘 단결정의 저항률이 소정의 규격을 만족하는 고화율값 이하인 것을 특징으로 하는 저항률 제어방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 소정값 α는, 상기 주도펀트의 편석계수를 k로 했을 때에, k/4≤α≤2k(단, 2k>1인 경우에는, k/4≤α≤1)의 범위인 것을 특징으로 하는 저항률 제어방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 부도펀트를 포함하는 실리콘 세봉, 또는, 상기 부도펀트를 포함하는 실리콘 결정을 입상으로 부순 도프제를, 육성 중인 실리콘 결정과 도가니벽 사이의 영역의 실리콘융액에 삽입 또는 투입함으로써, 상기 부도펀트를 추가 도프하는 것을 특징으로 하는 저항률 제어방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 저항률 제어방법을 이용하여 저항률이 제어되고,
    상기 주도펀트가 P(인)이고, 상기 부도펀트가 B(보론)이며,
    실리콘 결정 중의 인농도 NP와 실리콘 결정 중의 보론농도 NB의 차 NP-NB가, 1.4×1012atoms/cm3 이상, 1.4×1015atoms/cm3 이하이고,
    저항률이 3Ω·cm 이상, 3000Ω·cm 이하인 것을 특징으로 하는 n형 실리콘 단결정.
KR1020177005206A 2014-08-29 2015-08-14 저항률 제어방법 및 n형 실리콘 단결정 KR102312204B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014175999A JP6222013B2 (ja) 2014-08-29 2014-08-29 抵抗率制御方法
JPJP-P-2014-175999 2014-08-29
PCT/JP2015/004048 WO2016031164A1 (ja) 2014-08-29 2015-08-14 抵抗率制御方法及びｎ型シリコン単結晶

Publications (2)

Publication Number Publication Date
KR20170046135A true KR20170046135A (ko) 2017-04-28
KR102312204B1 KR102312204B1 (ko) 2021-10-14

Family

ID=55399082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005206A KR102312204B1 (ko) 2014-08-29 2015-08-14 저항률 제어방법 및 n형 실리콘 단결정

Country Status (6)

Country Link
US (1) US10400353B2 (ko)
JP (1) JP6222013B2 (ko)
KR (1) KR102312204B1 (ko)
CN (1) CN106795647B (ko)
DE (1) DE112015003573B4 (ko)
WO (1) WO2016031164A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN105887193A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 轴向电阻率均匀的硅单晶生长技术
CN105970284B (zh) * 2016-05-30 2019-08-16 上海超硅半导体有限公司 一种p型单晶硅片及其制造方法
CN105887194A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 一种n型单晶硅的生长方法
CN105951172A (zh) * 2016-05-30 2016-09-21 上海超硅半导体有限公司 N型/p型单晶硅晶锭的制造方法
CN105951173A (zh) * 2016-05-30 2016-09-21 上海超硅半导体有限公司 N型单晶硅晶锭及其制造方法
US20180087179A1 (en) * 2016-09-28 2018-03-29 Corner Star Limited Single crystal silicon ingots having doped axial regions with different resistivity and methods for producing such ingots
US10920337B2 (en) 2016-12-28 2021-02-16 Globalwafers Co., Ltd. Methods for forming single crystal silicon ingots with improved resistivity control
JP6627793B2 (ja) * 2017-01-27 2020-01-08 信越半導体株式会社 結晶育成方法
WO2020076448A1 (en) 2018-10-12 2020-04-16 Globalwafers Co., Ltd. Dopant concentration control in silicon melt to enhance the ingot quality
CN113825862A (zh) 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
SG11202111451WA (en) 2019-04-18 2021-11-29 Globalwafers Co Ltd Methods for growing a single crystal silicon ingot using continuous czochralski method
US11585010B2 (en) 2019-06-28 2023-02-21 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using boric acid as a dopant and ingot puller apparatus that use a solid-phase dopant
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
JP7420046B2 (ja) 2020-10-21 2024-01-23 株式会社Sumco シリコン単結晶の製造方法
US11795569B2 (en) 2020-12-31 2023-10-24 Globalwafers Co., Ltd. Systems for producing a single crystal silicon ingot using a vaporized dopant
US11866844B2 (en) 2020-12-31 2024-01-09 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using a vaporized dopant
US20230112094A1 (en) * 2021-10-11 2023-04-13 Globalwafers Co., Ltd. Modeling thermal donor formation and target resistivity for single crystal silicon ingot production
JP2024018608A (ja) * 2022-07-29 2024-02-08 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶インゴットの評価方法
JP2024018606A (ja) * 2022-07-29 2024-02-08 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶
CN116168788B (zh) * 2023-04-25 2023-08-11 北京大学 基于大数据的熔融液态硅晶分凝系数分析方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03247585A (ja) 1990-02-23 1991-11-05 Sumitomo Metal Ind Ltd 結晶成長方法
JPH06234592A (ja) 1985-01-14 1994-08-23 Komatsu Electron Metals Co Ltd 半導体シリコン単結晶の製造方法
JPH07309693A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 単結晶製造方法
JPH09221382A (ja) * 1996-02-15 1997-08-26 Mitsubishi Materials Shilicon Corp 単結晶引上装置
JPH1029894A (ja) 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP2002128591A (ja) 2000-10-24 2002-05-09 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP2004307305A (ja) 2003-04-10 2004-11-04 Sumitomo Mitsubishi Silicon Corp シリコン単結晶及び単結晶育成方法
JP2012148949A (ja) * 2010-12-28 2012-08-09 Siltronic Ag シリコン単結晶の製造方法、シリコン単結晶、およびウエハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2562579B2 (ja) * 1986-03-27 1996-12-11 コマツ電子金属株式会社 単結晶の製造方法
CN1333115C (zh) 2004-05-11 2007-08-22 上海卡姆丹克半导体有限公司 一种拉制硅单晶工艺方法
CN101654804A (zh) * 2009-09-24 2010-02-24 浙江大学 一种在晶体生长过程中控制掺镓直拉硅电阻率的方法
TWI428481B (zh) * 2009-12-29 2014-03-01 Siltronic Ag 矽晶圓及其製造方法
JP5359991B2 (ja) * 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
CN102560645B (zh) 2011-09-02 2016-05-18 江苏协鑫硅材料科技发展有限公司 一种在晶体硅形成过程中控制电阻率的方法及其装置
JP5372105B2 (ja) * 2011-10-17 2013-12-18 ジルトロニック アクチエンゲゼルシャフト ｎ型シリコン単結晶およびその製造方法
US10724148B2 (en) 2014-01-21 2020-07-28 Infineon Technologies Ag Silicon ingot and method of manufacturing a silicon ingot
DE102014107590B3 (de) 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06234592A (ja) 1985-01-14 1994-08-23 Komatsu Electron Metals Co Ltd 半導体シリコン単結晶の製造方法
JPH03247585A (ja) 1990-02-23 1991-11-05 Sumitomo Metal Ind Ltd 結晶成長方法
JPH07309693A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 単結晶製造方法
JPH09221382A (ja) * 1996-02-15 1997-08-26 Mitsubishi Materials Shilicon Corp 単結晶引上装置
JPH1029894A (ja) 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP2002128591A (ja) 2000-10-24 2002-05-09 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP2004307305A (ja) 2003-04-10 2004-11-04 Sumitomo Mitsubishi Silicon Corp シリコン単結晶及び単結晶育成方法
JP2012148949A (ja) * 2010-12-28 2012-08-09 Siltronic Ag シリコン単結晶の製造方法、シリコン単結晶、およびウエハ

Also Published As

Publication number Publication date
US20170260645A1 (en) 2017-09-14
KR102312204B1 (ko) 2021-10-14
CN106795647A (zh) 2017-05-31
CN106795647B (zh) 2020-02-07
DE112015003573B4 (de) 2023-03-30
JP6222013B2 (ja) 2017-11-01
JP2016050140A (ja) 2016-04-11
US10400353B2 (en) 2019-09-03
WO2016031164A1 (ja) 2016-03-03
DE112015003573T5 (de) 2017-04-20

Similar Documents

Publication Publication Date Title
KR20170046135A (ko) 저항률 제어방법 및 n형 실리콘 단결정
JP6299543B2 (ja) 抵抗率制御方法及び追加ドーパント投入装置
TWI522500B (zh) 矽單結晶及其製造方法
JP5470349B2 (ja) ｐ型シリコン単結晶およびその製造方法
JP6881571B2 (ja) ｎ型シリコン単結晶の製造方法
JP2006219366A (ja) 制御された炭素含有量を有するシリコンからなる単結晶の製造方法
WO2006117939A1 (ja) シリコンウェーハの製造方法
EP1742277A2 (en) Polycrystalline silicon for solar cells and method for producing the same
JP5372105B2 (ja) ｎ型シリコン単結晶およびその製造方法
JP5145721B2 (ja) シリコン単結晶の製造方法および製造装置
JP2011157239A (ja) シリコン単結晶の製造方法およびシリコン単結晶のインゴット
JP6304125B2 (ja) シリコン単結晶の軸方向の抵抗率制御方法
JP6167752B2 (ja) シリコン単結晶材料の製造方法
KR101252915B1 (ko) 단결정 잉곳 제조방법
JP7052645B2 (ja) 単結晶育成方法
KR101304155B1 (ko) 단결정 잉곳 제조방법 및 실리콘 단결정 잉곳
KR101193653B1 (ko) 단결정 성장방법
JP6919633B2 (ja) 単結晶育成方法
JP6354643B2 (ja) シリコン単結晶の製造方法
KR101205616B1 (ko) 단결정 잉곳 제조방법
KR101494532B1 (ko) 잔류 실리콘 멜트를 이용한 마스터 도판트의 제조방법
KR101597207B1 (ko) 실리콘 단결정 잉곳, 그 잉곳을 제조하는 방법 및 장치
KR101129907B1 (ko) 단결정 성장방법
KR20140092507A (ko) 잉곳 성장 장치 및 잉곳 성장 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant