CN106795647A - 电阻率控制方法及n型单晶硅 - Google Patents

电阻率控制方法及n型单晶硅 Download PDF

Info

Publication number
CN106795647A
CN106795647A CN201580046406.6A CN201580046406A CN106795647A CN 106795647 A CN106795647 A CN 106795647A CN 201580046406 A CN201580046406 A CN 201580046406A CN 106795647 A CN106795647 A CN 106795647A
Authority
CN
China
Prior art keywords
dopant
monocrystalline silicon
resistivity
silicon
curing degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580046406.6A
Other languages
English (en)
Other versions
CN106795647B (zh
Inventor
星亮二
镰田洋之
高野清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN106795647A publication Critical patent/CN106795647A/zh
Application granted granted Critical
Publication of CN106795647B publication Critical patent/CN106795647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明为一种电阻率控制方法,该方法在利用CZ法培育单晶硅时,通过掺杂物来控制所培育的单晶硅的电阻率,其特征在于,具备:初始掺杂工序,初始掺杂主掺杂物以使所述单晶硅具有规定的导电型;追加掺杂工序,培育所述单晶硅的同时,根据由(结晶化后的重量)/(初始硅原料的重量)所表示的固化率,连续性或间断性地追加掺杂具有与所述主掺杂物的导电型相反的导电型的副掺杂物;在所述追加掺杂工序中,当所述固化率为规定值α以上时,追加掺杂所述副掺杂物,在所述固化率达到所述规定值α之前不掺杂所述副掺杂物。由此,提供一种电阻率控制方法,即使在单晶硅培育中发生错位,也能够抑制收率的降低,并且能够精确地控制单晶硅的电阻率。

Description

电阻率控制方法及n型单晶硅
技术领域
本发明涉及一种利用CZ法培育的单晶硅的电阻率控制方法,以及使用该电阻率控制方法来控制电阻率的n型单晶硅。
背景技术
在IGBT(绝缘栅双极晶体管)等功率用器件等所使用的开关器件中,主要使用n型结晶。一直以来,使用电阻率控制比较容易的EPW(外延片)、FZ-PW(利用FZ法所制造的晶圆)。但是,相比CZ-PW(利用CZ法所制造的晶圆),EPW包含多余的工序(外延生长工序),因此晶圆价格高,而FZ法存在不容易扩大晶体径的问题,因此不在CZ-PW积累外延生长层而直接使用的CZ-PW正逐渐受到关注。但是,在利用CZ法制造出的单晶硅中存在偏析现象,难以使轴向(提拉轴方向)的电阻率分布均匀。
作为能够解决该问题的方法,专利文献1、2公开了添加主掺杂物和与主掺杂物的极性相反且偏析系数小的副掺杂物(即,进行反向掺杂(日文:カウンタードープ))的方法。通过使用该方法,能够改善CZ单晶的轴向电阻率分布。其中,在n型结晶的制造中,最常用的掺杂物是磷(P),其偏析系数为0.35左右。与之相对,相反极性且偏析系数比磷(P)的偏析系数小的元素为Ga、In、Al等。这些元素为重金属,例如也有报告指出若含于氧化膜中,则氧化膜的电特征变差,因此,这些元素将对器件特性有怎样的影响还尚未明晰。因此,作为p型掺杂物,主流为B(硼),其是在制作器件方面被广泛使用的元素,因此,只要存在可能,就优选使用硼(B)作为相反极性的元素。但是,硼(B)的偏析系数为0.78左右,偏析系数比磷(P)大,不能用于上述的技术。
作为能够解决这一点的方案,专利文献3公开了一种相对于主掺杂物磷(P),连续添加硼(B)的方法。若使用该方法,则能够通过主掺杂物采用磷(P),副掺杂物采用硼(B)的反向掺杂来制造对轴向电阻率分布进行了改善的n型结晶。
现有技术文献
专利文献
专利文献1:日本专利公开2002-128591号公报
专利文献2:日本专利公开2004-307305号公报
专利文献3:日本专利公开平成3-247585号公报
专利文献4:日本专利公开平成10-029894号公报
专利文献5:日本专利公开平成6-234592号公报
发明内容
(一)要解决的技术问题
但是,在专利文献3公开的方法中,在单晶发生错位的情况下,存在不能再熔融的问题。在通常的CZ法(包括MCZ法)的单晶制造中,因某些原因单晶化受阻而发生错位的情况时有发生。一旦发生错位,则会发生被称为逆流(スリップバック)的现象,即在错位部所发生的错位继而滑向已单晶化但还处于高温的状态的部分。因此,能够得到的单晶长度仅为从产生了错位的长度减去发生了逆流的长度后的长度。而且,结晶的顶部存在电阻率以外的品质,例如氧浓度、Grown-in缺陷特性等不满足规格值的部分,因此,一般将从远离顶部某程度长度以上的部分设定为用于产品。因此,在结晶的长度较短且发生了错位的情况下,由于顶部的不能用于产品的部分和逆流,导致整体均不能用于产品。因此,将错位后的结晶浸入原料熔液(硅熔液)中再熔融,重新进行单晶制造。在使用专利文献3的方法的情况下,在错位发生时,相反极性的掺杂物已经包含在结晶及原料熔液中,因此一旦将其再熔融,则会成为主掺杂物不足的状态,从而无法获得产品。因此,将直到发生了错位的部分从原料熔液中切下并取出做废弃处理,会存在收率大幅降低的问题点。
另外,专利文献4公开了一种将相反极性的掺杂物预先收纳于坩埚底部,在电阻率下降之前使其熔出的方法。但是,该方法并非控制固化率或结晶长度,而是控制坩埚的熔解量。坩埚的熔解在再熔融中也进行着,因此若进行再熔融,则待添加掺杂物将早于目标位置熔出,导致电阻率升高。因此,在该方法中也无法进行再熔融。
本发明是鉴于上述问题点而完成的,其目的在于,提供一种电阻率控制方法,该方法在CZ法中培育单晶硅时即使发生错位也能够抑制收率降低,且能够精确地控制单晶硅的电阻率。
(二)技术方案
为了实现上述目的,本发明提供一种电阻率控制方法,该方法在利用CZ法培育单晶硅时,通过掺杂物来控制所培育的单晶硅的电阻率,其特征在于,具备:初始掺杂工序,初始掺杂主掺杂物以使所述单晶硅具有规定的导电型;追加掺杂工序,培育所述单晶硅的同时,根据由(结晶化后的重量)/(初始硅原料的重量)所表示的固化率,连续性或间断性地追加掺杂具有与所述主掺杂物的导电型相反的导电型的副掺杂物;在所述追加掺杂工序中,当所述固化率为规定值α以上时,追加掺杂所述副掺杂物,在所述固化率达到所述规定值α之前不掺杂所述副掺杂物。
这样一来,通过当固化率为规定值α以上时追加掺杂所述副掺杂物,在所述固化率达到所述规定值α之前不掺杂所述副掺杂物,从而在培育单晶硅中,即使固化率达到规定值α之前发生错位,也可以进行再熔融,另外,即使固化率达到规定值α之后发生错位,由于单晶硅培育已经进行一定程度,因此能够以如下长度获得单晶,该长度为从距离发生错位的单晶顶部的长度减去逆流长度后的长度,并能够抑制收率的降低。另外,由于根据固化率来追加掺杂副掺杂物,因此能够精确地控制单晶硅的电阻率。
此时,优选地,所述副掺杂物的偏析系数大于所述主掺杂物的偏析系数。
当偏析系数具有如上关系时,能够较佳使用本发明。
此时,优选地,还具备如下工序:培育第一根单晶硅之后,追加装入原料,反复培育第二根以后的单晶硅,所述反复培育第二根以后的单晶硅的工序具备如下阶段:考虑在之前培育单晶硅中追加掺杂的所述副掺杂物的量来添加所述主掺杂物的阶段;以及,培育单晶硅的同时,在所述固化率达到所述规定值α之前不掺杂所述副掺杂物,而在所述固化率达到所述规定值α以上之后,根据所述固化率连续性或间断性地追加掺杂所述副掺杂物的阶段。
这样一来,即使在从一个坩埚中培育多根单晶硅的多槽法(マルチプーリング法;Multi-pooling)中也可以适用本发明。
此时,优选地,所述规定值α为:即使在与该固化率对应的直体长度处发生错位并逆流也能够获得产品的固化率值以上;且仅利用开始培育单晶硅之前所添加的掺杂物,单晶硅的电阻率就能够满足规定规格的固化率值以下。
若规定值α在这样的范围内,则能够切实地抑制收率的降低。
此时,优选地,将所述主掺杂物的偏析系数设定为k时,所述规定值α在k/4≤α≤2k的范围内(当2k>1时,k/4≤α≤1)。
若规定值α在这样的范围内,则能够切实地抑制收率的降低。
此时,可以通过将掺杂剂插入或投入正在培育中的硅结晶和坩埚壁之间的区域中的硅熔液里,来追加掺杂所述副掺杂物,其中,所述掺杂剂为包含所述副掺杂物的硅细棒或将包含所述副掺杂物的硅结晶粉碎成颗粒状而得。
作为追加掺杂副掺杂物的方法,可以优选使用这样的方法。
另外,本发明提供一种n型单晶硅,其特征在于,使用上述电阻率控制方法来控制电阻率,所述主掺杂物为P(磷),所述副掺杂物为B(硼),硅结晶中的磷浓度NP和硅结晶中的硼浓度NB的差NP-NB为1.4×1012atoms/cm3以上、1.4×1015atoms/cm3以下,电阻率为3Ω·cm以上、3000Ω·cm以下。
若为这样的n型单晶硅,则能够制造高质量且收率良好的单晶硅。
(三)有益效果
如上所述,根据本发明,即使在单晶硅培育中发生错位,也能够抑制收率降低,且能够精确地控制单晶硅的电阻率。
附图说明
图1为表示本发明的电阻率控制方法的实施方式一例的流程图。
图2为表示实施本发明的电阻率控制方法时所使用的单晶培育装置一例的图。
图3为表示实施例1中培育的单晶硅的电阻率和固化率的关系的图表。
图4为表示实施例2中培育的单晶硅的电阻率和固化率的关系的图表。
图5为比较例中想要培育的单晶硅的电阻率和固化率的关系的图表。
具体实施方式
下面,通过实施方式的一个例子,参考附图对本发明进行详细说明,但本发明不限定于此。
如上所述,不在CZ-PW积累外延生长层而直接使用的CZ-PW正逐渐受到关注,但在利用CZ法制造出的单晶硅中存在偏析现象,难以使轴向(提拉轴方向)的电阻率分布均匀。另一方面,专利文献3公开了一种相对于主掺杂物P连续添加B的方法,若使用该方法,则能够通过主掺杂物采用P,副掺杂物采用B的反向掺杂来制造对轴向电阻率分布进行了改善的n型结晶。但是,在专利文献3公开的方法中,在单晶发生错位的情况下,存在不能再熔融的问题。即,在使用专利文献3的方法的情况下,错位发生时,相反极性的副掺杂物已经包含在结晶及原料熔液中,因此一旦将其再熔融,则成为主掺杂物不足的状态,从而无法获得产品。因此,将直到发生了错位的部分从原料熔液中切下并取出做废弃处理,会存在收率大幅降低的问题点。
因此,发明人等就即使在单晶硅培育中发生错位也能够抑制收率降低,且能够精确地控制单晶硅电阻率的电阻率控制方法进行了反复潜心研究。结果发现,通过当固化率为规定值α以上时追加掺杂所述副掺杂物,在所述固化率到达所述规定值α之前不掺杂所述副掺杂物,由此,在单晶硅培育中,在固化率到达规定值α之前即使发生错位,也可以进行再熔融,另外,固化率到达规定值α之后即使发生错位,由于单晶硅的培育已经进行一定程度,因此能够以如下长度获得结晶,该长度为从距离发生错位的单晶顶部的长度减去逆流长度后的长度,并能够抑制收率降低,从而完成了本发明。
下面对偏析现象和固化率进行简单说明。硅固化(结晶化)时,熔液中的杂质不易进入结晶中。将进入结晶中的杂质浓度与此时熔液中的杂质浓度的比,即(进入结晶中的杂质浓度)/(熔液中的杂质浓度)称为偏析系数k。因此,某瞬间结晶中的杂质浓度CS与此时熔液中的杂质浓度CL的关系为CS=k×CL。k一般为小于1的值,因此,进入结晶中的杂质浓度低于熔液中的杂质浓度。由于结晶生长连续进行,因此杂质大量残留在熔液中,熔液中的杂质浓度逐渐升高。结晶中的杂质浓度也随之升高,若使用结晶化后的重量与初始原料重量的比率即固化率x、初始熔液中杂质浓度CL0,则其浓度CS表示为CS(x)=CL0×k×(1-x)(k-1)。因此,伴随着结晶长度增大、固化率x增大,结晶中的杂质浓度升高,电阻率降低。为了防止该电阻率降低而导致不满足规格,需要连续性或间断性地根据固化率将副掺杂物的掺杂量调整为适当的量,同时进行追加掺杂。但是,一旦投入副掺杂物,则发生错位时不能进行再熔融,因此,需要在固化率到达规定值α之前,不投入副掺杂物。
此外,像这样在单晶培育中连续性或间断性地追加副掺杂物的上述方法更适用于副掺杂物的偏析系数大于主掺杂物的偏析系数的情况。当然,在具有与主掺杂物相反极性的副掺杂物的偏析系数小于主掺杂物的偏析系数的情况下,也可以使用本发明。但是,在单晶培育中追加掺杂副掺杂物也会因其行为而存在引起错位的危险性。专利文献1-2公开了,在副掺杂物的偏析系数小于主掺杂物的偏析系数的情况下,即使仅在初期投入副掺杂物,也能够提高轴向的均匀性。因此,作为本发明的适用对象,电阻率较难控制、且副掺杂物的偏析系数大于主掺杂物的偏析系数的情况更适合。另外,当主掺杂物采用磷(P)时,可以将偏析系数大于磷(P)且不是重金属的硼(B)用作副掺杂物,在这一点上考虑,副掺杂物的偏析系数大于主掺杂物的偏析系数的情况作为本发明的适用对象也更为适合。
下面,参考图2,对实施本发明的电阻率控制方法时使用的CZ单晶培育装置一例进行说明。
如图2所示,CZ单晶培育装置100具备用于收纳并熔融原料多结晶硅的部件、用于阻隔热的隔热部件等,它们收纳在主室1内。主室1的顶板部(顶室11)连接有从顶板部向上延伸的提拉室2,其上部设有利用钢丝提拉单晶棒(单晶硅)3的机构(图中未示出)。
主室1内设有收纳熔融后的原料熔液(硅熔液)4的石英坩埚5以及支撑该石英坩埚5的石墨坩埚6,这些坩埚5、6由坩埚轴所支撑,其可利用驱动机构(图中未示出)自由旋转升降。而且,以围绕坩埚5、6的方式配置有用于使原料熔融的加热器7。在该加热器7的外侧,隔热部件8以绕其周围的方式设置。
另外,提拉室2的上部设有气体导入口10,导入氩气等非活性气体,并从主室1下部的气体流出口9排出。而且,以与原料熔液4相对的方式设置有隔热部件13,用于隔断来自原料熔液4表面的辐射,并对原料熔液4的表面进行保温。
在原料熔液4的上方还设有气体净化(gas-purge)筒12,可以利用从气体导入口10导入的非活性气体净化单晶棒3的周围。
顶室11上设有细棒插入机14,在追加掺杂副掺杂物时,可以将包含副掺杂物的细棒结晶(硅细棒)15插入原料熔液4中。
接着,参考图1-2对本发明的电阻率控制方法进行说明。
首先,初始掺杂主掺杂物以使单晶硅具有规定的导电型(参考图1的S11)。
具体而言,在开始培育单晶硅3之前,将主掺杂物投入原料熔液4中以使单晶硅3具有规定的导电型。在培育n型单晶硅的情况下,主掺杂物可以采用例如磷(P)。
接着,以在由(结晶化后的重量)/(初始硅原料的重量)所表示的固化率到达规定值α之前不追加掺杂具有与主掺杂物的导电性相反的导电性的副掺杂物的方式来培育单晶硅(参考图1的S12)。
具体而言,以在固化率到达规定值α之前,即单晶硅3的直体部A长度到达Lα之前不追加副掺杂物的方式培育单晶硅3。在此,Lα是固化率为规定值α时的单晶硅3的直体部长度。由于在单晶硅3的直体部A的长度到达Lα之前不追加掺杂副掺杂物,因此,即使在此之前发生错位,也能够再熔融并重新培育单晶硅3。
此外,单晶硅3的培育是使用CZ法进行的。在此,CZ法也包含施加磁场的所谓MCZ法。
接着,当固化率到达规定值α之后,根据固化率,连续性或间断性地追加掺杂副掺杂物,同时培育单晶硅(参考图1的S13)。
具体而言,当固化率到达规定值α之后,即单晶硅3的直体部A的长度到达Lα之后,根据固化率(即直体部分的长度),连续性或间断性地追加掺杂副掺杂物,同时培育单晶硅3。在主掺杂物采用磷(P)的情况下,副掺杂物可以采用例如硼(B)。当单晶硅3的直体部分A的长度到达Lα之后,即使发生错位,由于单晶硅的培育已经进行一定程度,因此可以在该时刻结束单晶硅3的培育,以如下长度获得单晶,该长度为从距发生错位的单晶硅3的顶部的长度减去逆流长度后的长度。
在该情况下,优选地,副掺杂物的偏析系数大于主掺杂物的偏析系数。
在偏析系数具有上述关系的情况下,能够较佳使用本发明。
优选地,还具备如下工序:培育第一根单晶硅之后,向坩埚中追加装入原料,反复培育第二根以后的单晶硅;反复培育第二根以后的单晶硅的工序具备如下阶段:考虑在之前培育单晶硅中追加掺杂的副掺杂物的量来添加主掺杂物的阶段;以及,培育单晶硅的同时,在固化率到达规定值α之前不掺杂副掺杂物,在固化率到达规定值α以上之后,根据固化率连续性或间断性地追加掺杂副掺杂物。
这样一来,在通过追加装入原料来从一个坩埚培育多根单晶硅的多槽法中使用本发明的情况下,在开始培育第二根以后的单晶硅时,原料熔液4中已经含有副掺杂物,因此之后所培育的单晶中,自单晶顶部就包含具有与主掺杂物相反的导电型的掺杂物。因此,需要追加主掺杂物后,调整为相当于目标电阻率的主掺杂物的量,其中,所追加的主掺杂物的量足以抵消单晶顶部包含的副掺杂物的浓度、即副掺杂物在原料熔液4中的浓度乘以副掺杂物的偏析系数所得的浓度。
在从如上调整主掺杂物浓度后的原料熔液中提拉单晶时,也优选固化率在一定值(α)以内不追加掺杂副掺杂物。已经投入足以抵消之前生长硅结晶时所追加的副掺杂物的主掺杂物,因此在不新追加掺杂副掺杂物期间(即固化率到达规定值α之前),即使发生错位,也可以进行再熔融。当固化率到达规定值α以上之后,优选连续性或间断性地追加掺杂适当量,其中,该适当量由之前所掺杂的主掺杂物及副掺杂物量求得且与固化率对应。这样一来,即使是在直到前一单晶培育追加副掺杂物的多槽法(Multi-pooling),也能够准确控制电阻率。
优选地,上述固化率的规定值α为:即使在与该固化率对应的直体长度处发生错位且逆流也能够获得产品的固化率值以上;且仅利用开始培育单晶硅之前所添加的掺杂物,单晶硅的电阻率就能够满足规定规格的固化率值以下。
若如上这样设定规定值α,则在不追加掺杂副掺杂物期间即使发生错位,也可以进行再熔融。另外,即使在追加掺杂副掺杂物之后发生错位的情况下,由于已经到达可获得产品的长度以上,因此可以取出结晶获得产品。而且,也可以在该状态下进一步追加装入原料,培育下一个单晶硅。
另外,如上所述,追加掺杂副掺杂物的瞬间可能会引起错位。如刚开始追加掺杂后仅投入很少量的副掺杂物期间,也可以进行再熔融。例如,即使将该时刻之前追加掺杂的副掺杂物的量引起的电阻率上升的量考虑在内,若可取作为最初产品的最顶部侧的单晶硅的位置处的电阻率成为规格内的程度,则即使进行再熔融,也不会因电阻率造成收率降低,因此可以进行再熔融。
进一步地,虽然可作为产品的最顶部侧位置处的电阻率没有在规格内,但若判断为以电阻率落入规格内的区域多少存在偏差的程度的话,收率降低量很小,则即使追加掺杂副掺杂物之后也可以进行再熔融。
不仅是在追加掺杂副掺杂物之后,即使在开始追加掺杂副掺杂物之前,当发生错位时,也可以通过收率和生产率的综合性地判断来决定是直接取出结晶,还是进行再熔融。这是由于虽然进行再熔融不会降低收率,但再熔融需要很长时间故生产率也相应降低。虽然若从一开始就追加掺杂则不能进行再熔融,但通过使用本发明,能够判断是取出结晶,还是进行再熔融,能够进行收率和生产率的综合性的判断。因此,若固化率的规定值α在该范围内,则能够有效地抑制收率的降低。
在将主掺杂物的偏析系数设为k时,固化率的规定值α可以采用k/4≤α≤2k的范围(其中,当2k>1时,k/4≤α≤1)。如上所述,固化率的规定值α优选为,即使在其结晶长度处发生错位并逆流也能够获得产品的固化率值以上;且仅利用开始提拉结晶之前投入的掺杂物,电阻率就能够满足规格的固化率以下。主掺杂物的偏析系数越大,与电阻率满足规格的固化率相对应的单晶硅长度越长,主掺杂物的偏析系数越小,与电阻率满足规格的固化率相对应的单晶硅长度越短。因此,固化率的规定值α为大致与主掺杂物的偏析系数k成正比的值。
但是,对其进行具体表示却很困难。这是因为其依赖于该结晶的产品设计。例如,在顶部侧的氧浓度、结晶缺陷等结晶品质符合规格的位置处,直体长度为10cm或30cm。该长度依赖于除电阻率以外的品质规格的严格程度。电阻率被调整为在成为产品的长度处符合规格,因此,“仅利用开始提拉单晶之前投入的掺杂物,电阻率就能够满足规格的固化率”最终仍依赖该结晶的产品设计,不能唯一地确定。因此,若考虑由该产品设计产生的前后差值大致设置其值,则固化率的规定值α的范围成为k/4≤α≤2k。若固化率的规定值α为大于k/4的值,则即使在与该固定率相对应的单晶硅长度处发生错位并逆流,也能够获得产品,若固化率的规定值α取小于2k的值,则仅利用开始培育单晶硅之前投入的掺杂物,电阻率就可以满足规格。
作为追加掺杂与固化率相应的适当量的副掺杂物的方法,可以使用如下方法:将包含副掺杂物的硅细棒插入正在培育中的单晶硅3和坩埚壁之间的原料熔液4中的方法;或者,使将包含副掺杂物的硅结晶粉碎成颗粒状而得的掺杂剂投入正在培育的单晶硅3和坩埚壁之间的原料熔液4中的方法。
若使用上述方法,则可以根据固化率相应地追加掺杂适当的量。例如,在将硅细棒15插入正在培育中的单晶硅3和坩埚壁之间的原料熔液4中的情况下,可以使用如下可移动装置(图2的细棒插入机14),该可移动装置密闭安装在顶室11以保持炉内压力,可以在大致上下方向上移动结晶细棒。其可以应用专利文献5等中公开的技术。
或者,为了使将包含副掺杂物的硅结晶粉碎成颗粒状而得的掺杂剂导入正在培育中的单晶3和坩埚壁之间的原料熔液4中,可以使用如下管件,该管件密闭安装在顶室11以保持炉内压力,并将粉碎成颗粒状而得的掺杂剂导入正在培育中的单晶和坩埚壁之间的原料熔液4中。
作为追加掺杂副掺杂物的机构,将粉碎成颗粒状而得的掺杂剂导入原料熔液4中的管件虽然结构简单,但由于是将颗粒状掺杂物投入正在培育中的单晶旁边,因此,颗粒状掺杂物飞散或浮游,导致错位的可能性高。另一方面,设置可以在上下方向上移动结晶细棒15的移动装置(细棒插入机14)在成本上高于上述导入管,但具有即使将结晶细棒插入正在培育的结晶旁边,正在培育中的单晶硅3也不易发生错位这一优点。
根据上述说明的本发明的电阻率控制方法,即使单晶硅培育中发生错位,也能够抑制收率的降低,并且能够精确地控制单晶硅的电阻率。
接着,对本发明的n型单晶硅进行说明。
本发明的n型单晶硅使用上述电阻率控制法进行制造,主掺杂物采用磷(P),副掺杂物采用硼(B),单晶中的磷浓度NP和硼浓度NB的差NP-NB为1.4×1012atoms/cm3以上、1.4×1015atoms/cm3以下,电阻率为3Ω·cm以上、3000Ω·cm以下。
这样一来,若为主掺杂物采用磷(P)、副掺杂物采用硼(B)的n型单晶硅,任一元素均为制造器件时广泛使用的元素,产生意想不到的问题的可能性较小。尤其是在高耐压的功率用立式器件中,电流在单晶中流动,且对单晶中施加反向偏压,因此优选电阻率较高且电阻均匀性高的单晶,所以较为合适的是,单晶中的磷浓度高于硼浓度,该浓度差在上述范围内,且电阻率在上述范围的n型单晶硅。另外,若使用本发明的电阻率控制方法,在CZ法中,能够将从单晶的顶部至底部几乎均匀地控制为这些范围中期待的浓度差及电阻率。因此,使用本发明的电阻率控制方法,且在上述范围内电阻率被控制为落在较小规格范围内的单晶硅是最适合功率器件等最新器件的单晶硅。
实施例
下面,通过展示实施例及比较例对本发明进行更具体的说明,但本发明不限定于此。
(实施例1)
使用图2所示的CZ单晶培育装置100,培育电阻率规格为55-75Ω·cm、直径为200mm的n型单晶硅。原料硅的初始装入量设为200kg,培育约160kg的单晶硅。由于单晶顶部的除电阻率以外的品质(例如氧浓度等)有时不符合规格,故考虑到这一点,采用磷(P)作为主掺杂物进行初始掺杂,以使从直体部分顶部起的约20cm、固化率为约0.09时电阻率符合规格。作为掺杂量,采用0.82g掺杂剂,其中,该掺杂剂是将磷浓度4×1019atoms/cm3的单晶硅粉碎成颗粒状而得。若为该掺杂量,则如不追加掺杂副掺杂物就可获得直体部分长度为约100cm、固化率为约0.4之前电阻率在规格内的单晶。因此,即使在直体部分长度更短,且发生错位的情况下,也可以在将单晶硅培育至能够获得产品的直体部分的长度为85cm、固化率为约0.34时,开始追加掺杂副掺杂物。即,上述所说明的固化率的规定值α为约0.34,到达规定值α之前,不掺杂副掺杂物。
副掺杂物的追加掺杂,是通过在图2的细棒插入机14的前端安装细棒结晶15,并将细棒结晶15插入原料熔液4中来进行的。从掺杂硼(B)所培育的单晶切割出直径约300mm、长度约300mm、电阻率0.15Ωcm的单晶硅块,再从该单晶硅块纵向切割出2cm×2cm×30cm大小的棱柱,用作细棒结晶(硅细棒)15。细棒结晶的制作方法不限于此,例如,若从块体横向切割,则能够更精确地控制电阻率。
副掺杂物的追加掺杂,是通过在固化率为约0.34、0.47、0.57、0.65、0.71时分别将约13、10、8.5、7、6g的量的细棒结晶(硅细棒)间断地插入原料熔液4并溶解来进行。作为结果,将获得的电阻率的轴向(即提拉轴方向)的分布图(即培育成的单晶硅的电阻率和固化率的关系)示于图3。此时,由电阻率来看,单晶中的磷浓度NP和硼浓度NB的差NP-NB为5.5-7.1×1013atoms/cm3。在实施例1中,即使在直体部分的长度不足85cm(固化率约0.34)且发生错位的情况下,也可以进行再熔融从而再制造。而且,即使在进行再熔融并再制造的情况下,最终能够在约0.09-0.75的固化率下获得符合规格的电阻率。在不追加掺杂副掺杂物的情况下,在约0.09-0.4的固化率下,电阻率符合规格,因此与不追加掺杂副掺杂物的情况相比,能够获得约2倍的产品长度。
(实施例2)
培育实施例1的结晶之后,追加装入约160kg的硅原料,使原料的总重量为200kg。在培育第二根单晶硅时,也培育获得电阻率规格为55-75Ω·cm、直径为200mm的n型单晶硅。在第一根单晶硅培育结束时算得残留的原料熔液4中的磷(P)浓度为1.7×1014atoms/cm3,硼(B)浓度为6.7×1013atoms/cm3。因此,考虑到这一点,掺杂0.79g的下述掺杂剂,准备用于培育第二根单晶硅的原料熔液,以使在直体部分长度为约20cm、固化率为约0.09时电阻率在规格内,其中,该掺杂剂是将磷(P)浓度为4×1019atoms/cm3的硅结晶粉碎成颗粒状而得。由于在培育第一根单晶硅时已经追加掺杂硼(B),因此不追加掺杂即可使电阻率满足规格,是在直体部分长度比第一根稍短,为95cm,固化率为约0.38之前。因此,即使在直体部分的长度更短,且发生错位的情况下,也可以从直体部分长度达到够获得产品长度即80cm、固化率达到约0.32时起开始追加掺杂副掺杂物。即,上述所说明的固化率的规定值α为约0.32。
与实施例1同样地,在图2的细棒插入机14的前端安装电阻率为0.15Ω·cm的2cm×2cm×30cm细棒结晶(硅细棒)15,将其插入原料熔液4,从而进行追加掺杂。但是,与实施例1不同的是,连续性地掺杂硼(B)。作为掺杂量,参考专利文献3,追加掺杂与{(1-x)(kp-1)-1+[1+kp×(1-x)(kp-1)]/kb}(其中,kp为磷的偏析系数,kb为硼的偏析系数,x为固化率)成比例的量。作为结果,将获得的电阻率的轴向分布图(即,培育成的单晶硅的电阻率和固化率的关系)示于图4。此时,由电阻率来看,单晶中的磷浓度NP和硼浓度NB的差NP-NB为5.4-7.1×1013atoms/cm3。由图4可知,在实施例2中,能够获得非常均匀的电阻率分布。
(比较例)
除了在开始培育单晶硅的直体部分的同时开始追加掺杂副掺杂物以外,与实施例2同样地培育单晶硅。若为该设置,则如图5所示,预期可以获得从单晶顶部至单晶底部几乎平坦的电阻率。但是,在直体部分长度为60cm、固化率为0.24时发生了错位。因此,虽然想要进行再熔融,但当在再熔融后再次培育结晶时,算得结晶顶部的电阻率为约80Ω·cm。再次提拉单晶时,若要在再次开始培育单晶硅的直体部分的同时,开始追加掺杂副掺杂物,则完全无法获得电阻率在规格内的单晶硅。因此,从原料熔液切下直体部分的长度为60cm、约48kg的单晶硅并从CZ单晶制造装置中取出。在取出的单晶硅中,从直体部分的顶部开始至30cm长度附近存在逆流。在从直体部分的顶部至20cm~30cm期间的10cm可以作为产品,但考虑到块体长度较短且加工损失等,则其性价比差,因此,做废弃处理。通过如上述这样在开始培育单晶硅的直体部分的同时开始追加掺杂,结果会导致完全无法从48kg的量的原料获得产品,造成收率大幅降低。
需要说明的是,本发明不限定于上述实施方式。上述实施方式仅为例示,具有与本发明的权利要求书中记载的技术性思想实质相同的结构且起到相同作用效果的方式,均包含在本发明的技术范围内。

Claims (7)

1.一种电阻率控制方法,该方法在利用CZ法培育单晶硅时,通过掺杂物来控制所培育的单晶硅的电阻率,其特征在于,具备:
初始掺杂工序,初始掺杂主掺杂物以使所述单晶硅具有规定的导电型;
追加掺杂工序,培育所述单晶硅的同时,根据由(结晶化后的重量)/(初始硅原料的重量)所表示的固化率,连续性或间断性地追加掺杂具有与所述主掺杂物的导电型相反的导电型的副掺杂物,
在所述追加掺杂工序中,当所述固化率为规定值α以上时,追加掺杂所述副掺杂物,在所述固化率达到所述规定值α之前不掺杂所述副掺杂物。
2.根据权利要求1所述的电阻率控制方法,其特征在于,所述副掺杂物的偏析系数大于所述主掺杂物的偏析系数。
3.根据权利要求1或2所述的电阻率控制方法,其特征在于,
还具备如下工序:培育第一根单晶硅之后,追加装入原料,反复培育第二个以后的单晶硅,
所述反复培育第二个根以后的单晶硅的工序具备如下阶段:
考虑在之前培育单晶硅中追加掺杂的所述副掺杂物的量来添加所述主掺杂物的阶段;以及,
培育单晶硅的同时,在所述固化率达到所述规定值α之前不掺杂所述副掺杂物,而在所述固化率达到所述规定值α以上之后,根据所述固化率连续性或间断性地追加掺杂所述副掺杂物的阶段。
4.根据权利要求1~3中任一项所述的电阻率控制方法,其特征在于,所述规定值α为:即使在与该固化率对应的直体长度处发生错位并逆流也能够获得产品的固化率值以上;且仅利用开始培育单晶硅之前所添加的掺杂物,单晶硅的电阻率就能够满足规定规格的固化率值以下。
5.根据权利要求1~4中任一项所述的电阻率控制方法,其特征在于,将所述主掺杂物的偏析系数设为k时,所述规定值α在k/4≤α≤2k的范围内,其中,当2k>1时,k/4≤α≤1。
6.根据权利要求1~5中任一项所述的电阻率控制方法,其特征在于,通过将掺杂剂插入或投入正在培育中的硅晶体和坩埚壁之间的区域中的硅熔液里,来追加掺杂所述副掺杂物,其中,所述掺杂剂为包含所述副掺杂物的硅细棒或将包含所述副掺杂物的硅晶体粉碎成颗粒状而得。
7.一种n型单晶硅,其特征在于,
使用权利要求1~6中任一项所述的电阻率控制方法来控制电阻率,
所述主掺杂物为P(磷),所述副掺杂物为B(硼),
硅晶体中的磷浓度NP和硅晶体中的硼浓度NB的差NP-NB为1.4×1012atoms/cm3以上、1.4×1015atoms/cm3以下,
电阻率为3Ω·cm以上、3000Ω·cm以下。
CN201580046406.6A 2014-08-29 2015-08-14 电阻率控制方法及n型单晶硅 Active CN106795647B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014175999A JP6222013B2 (ja) 2014-08-29 2014-08-29 抵抗率制御方法
JP2014-175999 2014-08-29
PCT/JP2015/004048 WO2016031164A1 (ja) 2014-08-29 2015-08-14 抵抗率制御方法及びn型シリコン単結晶

Publications (2)

Publication Number Publication Date
CN106795647A true CN106795647A (zh) 2017-05-31
CN106795647B CN106795647B (zh) 2020-02-07

Family

ID=55399082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580046406.6A Active CN106795647B (zh) 2014-08-29 2015-08-14 电阻率控制方法及n型单晶硅

Country Status (6)

Country Link
US (1) US10400353B2 (zh)
JP (1) JP6222013B2 (zh)
KR (1) KR102312204B1 (zh)
CN (1) CN106795647B (zh)
DE (1) DE112015003573B4 (zh)
WO (1) WO2016031164A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN105887193A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 轴向电阻率均匀的硅单晶生长技术
CN105970284B (zh) * 2016-05-30 2019-08-16 上海超硅半导体有限公司 一种p型单晶硅片及其制造方法
CN105887194A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 一种n型单晶硅的生长方法
CN105951172A (zh) * 2016-05-30 2016-09-21 上海超硅半导体有限公司 N型/p型单晶硅晶锭的制造方法
CN105951173A (zh) * 2016-05-30 2016-09-21 上海超硅半导体有限公司 N型单晶硅晶锭及其制造方法
US20180087179A1 (en) * 2016-09-28 2018-03-29 Corner Star Limited Single crystal silicon ingots having doped axial regions with different resistivity and methods for producing such ingots
US10920337B2 (en) 2016-12-28 2021-02-16 Globalwafers Co., Ltd. Methods for forming single crystal silicon ingots with improved resistivity control
JP6627793B2 (ja) * 2017-01-27 2020-01-08 信越半導体株式会社 結晶育成方法
WO2020076448A1 (en) 2018-10-12 2020-04-16 Globalwafers Co., Ltd. Dopant concentration control in silicon melt to enhance the ingot quality
CN113825862A (zh) 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
SG11202111451WA (en) 2019-04-18 2021-11-29 Globalwafers Co Ltd Methods for growing a single crystal silicon ingot using continuous czochralski method
US11585010B2 (en) 2019-06-28 2023-02-21 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using boric acid as a dopant and ingot puller apparatus that use a solid-phase dopant
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
JP7420046B2 (ja) 2020-10-21 2024-01-23 株式会社Sumco シリコン単結晶の製造方法
US11795569B2 (en) 2020-12-31 2023-10-24 Globalwafers Co., Ltd. Systems for producing a single crystal silicon ingot using a vaporized dopant
US11866844B2 (en) 2020-12-31 2024-01-09 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using a vaporized dopant
US20230112094A1 (en) * 2021-10-11 2023-04-13 Globalwafers Co., Ltd. Modeling thermal donor formation and target resistivity for single crystal silicon ingot production
JP2024018608A (ja) * 2022-07-29 2024-02-08 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶インゴットの評価方法
JP2024018606A (ja) * 2022-07-29 2024-02-08 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶
CN116168788B (zh) * 2023-04-25 2023-08-11 北京大学 基于大数据的熔融液态硅晶分凝系数分析方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226897A (ja) * 1986-03-27 1987-10-05 Komatsu Denshi Kinzoku Kk 単結晶の製造方法
JPH07309693A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 単結晶製造方法
JPH09221382A (ja) * 1996-02-15 1997-08-26 Mitsubishi Materials Shilicon Corp 単結晶引上装置
CN1696355A (zh) * 2004-05-11 2005-11-16 上海卡姆丹克半导体有限公司 一种拉制硅单晶工艺方法
CN101654804A (zh) * 2009-09-24 2010-02-24 浙江大学 一种在晶体生长过程中控制掺镓直拉硅电阻率的方法
CN102560645A (zh) * 2011-09-02 2012-07-11 江苏协鑫硅材料科技发展有限公司 一种在晶体硅形成过程中控制电阻率的方法及其装置
JP2012148949A (ja) * 2010-12-28 2012-08-09 Siltronic Ag シリコン単結晶の製造方法、シリコン単結晶、およびウエハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163188A (ja) 1985-01-14 1986-07-23 Komatsu Denshi Kinzoku Kk シリコン単結晶引上法における不純物のド−プ方法
JP2550739B2 (ja) 1990-02-23 1996-11-06 住友金属工業株式会社 結晶成長方法
JPH1029894A (ja) 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP4723071B2 (ja) 2000-10-24 2011-07-13 信越半導体株式会社 シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP4380204B2 (ja) 2003-04-10 2009-12-09 株式会社Sumco シリコン単結晶及び単結晶育成方法
TWI428481B (zh) * 2009-12-29 2014-03-01 Siltronic Ag 矽晶圓及其製造方法
JP5359991B2 (ja) * 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP5372105B2 (ja) * 2011-10-17 2013-12-18 ジルトロニック アクチエンゲゼルシャフト n型シリコン単結晶およびその製造方法
US10724148B2 (en) 2014-01-21 2020-07-28 Infineon Technologies Ag Silicon ingot and method of manufacturing a silicon ingot
DE102014107590B3 (de) 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226897A (ja) * 1986-03-27 1987-10-05 Komatsu Denshi Kinzoku Kk 単結晶の製造方法
JPH07309693A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 単結晶製造方法
JPH09221382A (ja) * 1996-02-15 1997-08-26 Mitsubishi Materials Shilicon Corp 単結晶引上装置
CN1696355A (zh) * 2004-05-11 2005-11-16 上海卡姆丹克半导体有限公司 一种拉制硅单晶工艺方法
CN101654804A (zh) * 2009-09-24 2010-02-24 浙江大学 一种在晶体生长过程中控制掺镓直拉硅电阻率的方法
JP2012148949A (ja) * 2010-12-28 2012-08-09 Siltronic Ag シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
CN102560645A (zh) * 2011-09-02 2012-07-11 江苏协鑫硅材料科技发展有限公司 一种在晶体硅形成过程中控制电阻率的方法及其装置

Also Published As

Publication number Publication date
US20170260645A1 (en) 2017-09-14
KR102312204B1 (ko) 2021-10-14
CN106795647B (zh) 2020-02-07
DE112015003573B4 (de) 2023-03-30
JP6222013B2 (ja) 2017-11-01
JP2016050140A (ja) 2016-04-11
US10400353B2 (en) 2019-09-03
WO2016031164A1 (ja) 2016-03-03
KR20170046135A (ko) 2017-04-28
DE112015003573T5 (de) 2017-04-20

Similar Documents

Publication Publication Date Title
CN106795647A (zh) 电阻率控制方法及n型单晶硅
JP6299543B2 (ja) 抵抗率制御方法及び追加ドーパント投入装置
JP5470349B2 (ja) p型シリコン単結晶およびその製造方法
CN107109684B (zh) 单晶的制造方法
CN102181919B (zh) 一种控制直拉硅单晶头部电阻率的方法
CN105755532A (zh) 一种晶体硅的制备方法及晶体硅
CN104854266A (zh) 单晶硅的制造方法
CN109023509A (zh) 一种制备太阳能级n型单晶硅的方法
CN110382748A (zh) 形成具有经改善的电阻率控制的单晶硅晶锭的方法
CN104846437B (zh) 电阻率分布均匀的掺镓晶体硅及其制备方法
CN106574395A (zh) 单晶生长装置及使用该装置的单晶生长方法
CN104911694A (zh) 用于单晶硅棒生产的掺杂工艺
JP4380204B2 (ja) シリコン単結晶及び単結晶育成方法
JP2010184839A (ja) シリコン単結晶及びその製造方法
JP5372105B2 (ja) n型シリコン単結晶およびその製造方法
CN109963967A (zh) 化合物半导体及化合物半导体单晶的制造方法
CN110158148A (zh) 晶硅及其晶体生长工艺
CN104746134B (zh) 采用补偿硅料的n型单晶硅拉制方法
JP2011093770A (ja) 抵抗率計算プログラム及び単結晶の製造方法
CN105951172A (zh) N型/p型单晶硅晶锭的制造方法
CN105970284B (zh) 一种p型单晶硅片及其制造方法
JP2009249233A (ja) シリコン単結晶の育成方法
KR101494532B1 (ko) 잔류 실리콘 멜트를 이용한 마스터 도판트의 제조방법
JP2013121891A (ja) 単結晶の製造方法
JP6095060B2 (ja) Si多結晶インゴットの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant