JP7420046B2 - シリコン単結晶の製造方法 - Google Patents

シリコン単結晶の製造方法 Download PDF

Info

Publication number
JP7420046B2
JP7420046B2 JP2020176422A JP2020176422A JP7420046B2 JP 7420046 B2 JP7420046 B2 JP 7420046B2 JP 2020176422 A JP2020176422 A JP 2020176422A JP 2020176422 A JP2020176422 A JP 2020176422A JP 7420046 B2 JP7420046 B2 JP 7420046B2
Authority
JP
Japan
Prior art keywords
single crystal
dopant
resistivity
silicon single
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020176422A
Other languages
English (en)
Other versions
JP2022067701A (ja
Inventor
敬也 平岡
裕 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2020176422A priority Critical patent/JP7420046B2/ja
Publication of JP2022067701A publication Critical patent/JP2022067701A/ja
Application granted granted Critical
Publication of JP7420046B2 publication Critical patent/JP7420046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン単結晶の製造方法に関し、特に、主ドーパントのみならずこれと反対極性の導電型を有する副ドーパントが添加されたシリコン単結晶の製造方法に関するものである。
半導体デバイスの基板材料となるシリコン単結晶の多くはCZ法により製造されている。CZ法は、石英ルツボ内に収容されたシリコン融液に種結晶を浸漬し、種結晶及び石英ルツボを回転させながら種結晶を徐々に引き上げることにより、種結晶の下方に大きな直径の単結晶を成長させる。CZ法によれば、高品質のシリコン単結晶を高い歩留まりで製造することが可能である。
シリコン単結晶の育成では、単結晶の抵抗率を調整するために各種のドープ剤(ドーパント)が使用される。代表的なドーパントは、ボロン(B)、リン(P)、ヒ素(As)、アンチモン(Sb)などである。通常、これらのドーパントは、多結晶シリコン原料と共に石英ルツボ内に投入され、ヒータによる加熱で多結晶シリコンと共に融解される。これにより、所定量のドーパントを含んだシリコン融液が生成される。
しかし、シリコン単結晶中のドーパント濃度は偏析によって引き上げ軸方向に変化するため、引き上げ軸方向に均一な抵抗率を得ることは難しい。この問題を解決するには、シリコン単結晶の引き上げ途中で、主ドーパントと反対極性の導電型のドーパントを添加する方法が有効である。例えば、n型シリコン単結晶の引き上げ途中でシリコン融液にp型トーパントを加えることにより、n型ドーパントの偏析の影響によるシリコン単結晶の抵抗率の低下を抑制することができる。このような主ドーパントと反対極性の導電型の副ドーパントを添加する方法は、カウンタードープ法と呼ばれている。
カウンタードープ法に関し、例えば特許文献1には、初期に投入した型(例えばn型)と反対極性の型(例えばp型)のドーパントの投入速度が所定の関係式を満たすように投入することで結晶長手方向の抵抗率分布を均一にする方法が記載されている。また特許文献2には、粒状ドープ剤供給装置及び方法が記載されている。
特開平3-247585号公報 特開平6-1688号公報
粒状の副ドーパントを連続的に投入する従来のカウンタードープ法によれば、面内抵抗率分布を良好にすることが可能である。しかし、粒状の副ドーパントが微細なものになることが多く、このような微細な粒状の副ドーパントをルツボ内の融液に向けて投下した場合に、軽すぎて炉内に流れる不活性ガスに煽られて思わぬところに飛んでいき、シリコン融液以外のところに付着するなどして、単結晶の有転位化の確率を高くする原因になる。さらに、微細且つ微量な副ドーパントを取り扱う場合、計量精度の問題があり、投入量のばらつきが生じやすい。このような理由から、カウンタードープ法ではある程度のまとまった量の副ドーパントを投入する必要がある。
しかしながら、副ドーパントの1回当たりの追加投入量が多すぎると、カウンタードープ前後で結晶中心部と外周部の成長タイミングの違いによって面内の抵抗率の差が大きく、面内抵抗率分布が悪化する。特に、チップサイズレベルで見たときの抵抗率の面内変化が大きい場合には、IGBT(Insulated Gate Bipolar Transistor)等のパワー半導体デバイスの製造において問題となるため、カウンタードープ前後の結晶部分はウェーハ製品として使用できない。
したがって、本発明の目的は、面内抵抗率分布を改善することが可能なシリコン単結晶の製造方法を提供することにある。
上記課題を解決するため、本発明によるシリコン単結晶の製造方法は、主ドーパントと反対極性の導電型を有する副ドーパントを添加して第1シリコン単結晶を育成するステップと、前記副ドーパントを添加する期間中に育成された結晶部分を前記第1シリコン単結晶から切り出してウェーハサンプルを作製するステップと、前記ウェーハサンプルの抵抗率の径方向分布を第1ピッチで測定するステップと、前記ウェーハサンプルをその径方向に前記第1ピッチよりも広い第2ピッチで区画して得られる複数の抵抗率評価領域の各々における抵抗率の偏差指標であるPA-RRG(Partial Area-Resistivity Radial Gradient)を求めるステップと、前記ウェーハサンプルから求めた前記PA-RRGの最大値が目標値以下となるために必要な前記副ドーパントの分割ドープ回数及び分割ドープ量を求めるステップと、前記分割ドープ量の前記副ドーパントを前記分割ドープ回数で添加して第2シリコン単結晶を育成するステップとを備えることを特徴とする。
これまで、ドーパント投入回数はできるだけ少ないほうがよいと考えられており、そのため1回当たりのドーパント投入量は抵抗率規格を満たす範囲内で最大ドープ量が設定されていた。しかし、本発明によるシリコン単結晶の製造方法は、チップサイズレベルでの面内抵抗率分布を考慮して1回当たりのドーパント投入量を少なくするので、カウンタードープ後のシリコン単結晶の成長軸方向における抵抗率の急激な変化を制御し、カウンタードープ前後の面内抵抗率分布を改善することができる。
本発明において、前記分割ドープ回数は、前記PA-RRGの最大値(PA-RRGmax)を前記目標値(PA-RRGtarget)で除した値よりも大きな正の整数のうちの最小値であることが好ましい。このように、副ドーパントの投入回数をできるだけ少なくして間欠的に投入することで、副ドーパントの投入量を正しく制御でき、また単結晶の有転位化の確率を低減することができる。
本発明によるシリコン単結晶の製造方法は、前記第1シリコン単結晶を育成する前に、前記副ドーパントを添加する際の1回当たりの最大ドープ量をシリコンウェーハに要求される抵抗率規格から求めるステップをさらに備え、前記第1シリコン単結晶を育成するステップは、前記最大ドープ量の前記副ドーパントを添加し、前記分割ドープ量は、前記最大ドープ量を前記分割ドープ回数で除した値であることが好ましい。このように、シリコンウェーハ上に複数の抵抗率評価領域を設定し、抵抗率評価領域ごとにシリコンウェーハのRRGを評価することにより、シリコンウェーハの面内抵抗率分布をチップサイズレベルで評価することができる。
本発明において、前記PA-RRGは、前記抵抗率評価領域内における抵抗率の最大値と最小値との差を当該最小値で除した値を百分率で表した値であることが好ましい。このように、複数の抵抗率評価領域内の抵抗率の偏差を抵抗率評価領域ごとに評価することにより、チップサイズレベルでの抵抗率評価を実現でき、IGBT等のパワー半導体デバイスの基板材料として好適なシリコンウェーハを提供することができる。
本発明において、前記第2ピッチは、前記第1ピッチの3倍以上であることが好ましい。これにより、PA-RRGの測定値の信頼性を高めることができる。
本発明において、前記第1ピッチは1mm以上5mm以下が好ましく、1mm以上2mm以下がさらに好ましい。また、前記第2ピッチは10mm以上20mm以下であることが好ましい。これにより、シリコンウェーハの抵抗率評価の信頼性を高めることができる。
本発明において、前記PA-RRGの目標値は5%以下であることが好ましい。これにより、IGBT等のパワー半導体デバイスの基板材料として好適なシリコンウェーハを提供することができる。
本発明によれば、面内抵抗率分布を改善することが可能なシリコン単結晶の製造方法を提供することができる。
図1は、本発明の実施の形態による単結晶製造装置の構成を示す略断面図である。 図2は、本発明の実施の形態によるシリコン単結晶の製造方法を説明するためのフローチャートである。 図3(a)及び(b)は、カウンタードープ法について説明するための図であって、シリコン単結晶の結晶成長方向における抵抗率の変化を示すグラフである。 図4は、カウンタードープ時の副ドーパントの分割ドープ回数及び分割ドープ量の決定方法を説明するためのフローチャートである。 図5は、比較例及び実施例によるウェーハサンプルの抵抗率分布の測定結果を示すグラフであり、横軸はウェーハ中心からの距離[mm]、縦軸は抵抗率[Ωcm]をそれぞれ示している。 図6は、比較例及び実施例によるウェーハサンプルの各抵抗率評価領域におけるPA-RRGを示すグラフであり、横軸は抵抗率評価領域の位置(-6~+6)、縦軸はPA-RRG[%]をそれぞれ示している。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の実施の形態による単結晶製造装置の構成を示す略断面図である。
図1に示すように、単結晶製造装置1は、シリコン単結晶2の引き上げ炉を構成するチャンバー10と、チャンバー10内に設置された石英ルツボ12と、石英ルツボ12を支持するグラファイト製のサセプタ13と、サセプタ13を昇降及び回転可能に支持するシャフト14と、サセプタ13の周囲に配置されたヒータ15と、石英ルツボ12の上方に配置された熱遮蔽部材16と、石英ルツボ12の上方であってシャフト14と同軸上に配置された単結晶引き上げワイヤー17と、チャンバー10の上方に配置されたワイヤー巻き取り機構18と、石英ルツボ12内にドーパント5を添加するドーパント供給装置20と、各部を制御する制御部30とを備えている。
チャンバー10は、メインチャンバー10aと、メインチャンバー10aの上部開口を覆うトップチャンバー10bと、トップチャンバー10bの上部開口に連結された細長い円筒状のプルチャンバー10cとで構成されており、石英ルツボ12、サセプタ13、ヒータ15及び熱遮蔽部材16はメインチャンバー10a内に設けられている。サセプタ13はチャンバー10の底部中央を貫通して鉛直方向に設けられたシャフト14の上端部に固定されており、シャフト14はシャフト駆動機構19によって昇降及び回転駆動される。
ヒータ15は、石英ルツボ12内に充填された多結晶シリコン原料を融解してシリコン融液3を生成するために用いられる。ヒータ15はカーボン製の抵抗加熱式ヒータであり、サセプタ13内の石英ルツボ12を取り囲むように設けられている。ヒータ15の外側には断熱材11が設けられている。断熱材11はメインチャンバー10aの内壁面に沿って配置されており、これによりメインチャンバー10a内の保温性が高められている。
熱遮蔽部材16は、ヒータ15及び石英ルツボ12からの輻射熱によってシリコン単結晶2が加熱されることを防止すると共に、シリコン融液3の温度変動を抑制するために設けられている。熱遮蔽部材16は上方から下方に向かって直径が縮小した略円筒状の部材であり、シリコン融液3の上方を覆うと共に、育成中のシリコン単結晶2を取り囲むように設けられている。熱遮蔽部材16の材料としてはグラファイトを用いることが好ましい。熱遮蔽部材16の中央にはシリコン単結晶2の直径よりも大きな開口部が設けられており、シリコン単結晶2の引き上げ経路が確保されている。図示のように、シリコン単結晶2は開口部を通って上方に引き上げられる。熱遮蔽部材16の開口の直径は石英ルツボ12の口径よりも小さく、熱遮蔽部材16の下端部は石英ルツボ12の内側に位置するので、石英ルツボ12のリム上端を熱遮蔽部材16の下端よりも上方まで上昇させても熱遮蔽部材16が石英ルツボ12と干渉することはない。
シリコン単結晶2の成長と共に石英ルツボ12内の融液量は減少するが、融液面と熱遮蔽部材16との間隔(ギャップ)が一定になるように石英ルツボ12の上昇を制御することにより、シリコン融液3の温度変動を抑制すると共に、融液面近傍(パージガス誘導路)を流れるArガスの流速を一定にしてシリコン融液3からのドーパントの蒸発量を制御することができる。したがって、シリコン単結晶2の引き上げ軸方向の結晶欠陥分布、酸素濃度分布、抵抗率分布等の安定性を向上させることができる。
石英ルツボ12の上方には、シリコン単結晶2の引き上げ軸であるワイヤー17と、ワイヤー17を巻き取るワイヤー巻き取り機構18が設けられている。ワイヤー巻き取り機構18はワイヤー17と共にシリコン単結晶2を回転させる機能を有している。ワイヤー巻き取り機構18はプルチャンバー10cの上方に配置されており、ワイヤー17はワイヤー巻き取り機構18からプルチャンバー10c内を通って下方に延びており、ワイヤー17の先端部はメインチャンバー10aの内部空間まで達している。図1には、育成途中のシリコン単結晶2がワイヤー17に吊設された状態が示されている。単結晶の引き上げ時には種結晶をシリコン融液3に浸漬し、石英ルツボ12と種結晶をそれぞれ回転させながらワイヤー17を徐々に引き上げることにより単結晶を成長させる。
プルチャンバー10cの上部にはチャンバー10内にArガス(パージガス)を導入するためのガス吸気口10dが設けられており、メインチャンバー10aの底部にはチャンバー10内のArガスを排気するためのガス排気口10eが設けられている。Arガス供給源31はマスフローコントローラ32を介してガス吸気口10dに接続されており、Arガス供給源31からのArガスはガス吸気口10dからチャンバー10内に導入され、その導入量はマスフローコントローラ32により制御される。また密閉されたチャンバー10内のArガスはガス排気口10eからチャンバー10の外部へ排気されるので、チャンバー10内のSiOガスやCOガスを回収してチャンバー10内を清浄に保つことが可能となる。
ガス排気口10eには配管を介して真空ポンプ33が接続されており、真空ポンプでチャンバー10内のArガスを吸引しながらバルブ34でその流量を制御することでチャンバー10内は一定の減圧状態に保たれている。チャンバー10内の気圧は圧力計によって測定され、ガス排気口10eからのArガスの排気量はチャンバー10内の気圧が一定となるように制御される。
ドーパント供給装置20は、チャンバー10の外側からその内部に引き込まれたドーパント供給管21と、チャンバー10の外側に設置され、ドーパント供給管21の上端に接続されたドーパントホッパー22と、ドーパント供給管21が貫通するトップチャンバー10bの開口部10fを密閉するシールキャップ23とを備えている。
ドーパント供給管21は、ドーパントホッパー22の設置位置からトップチャンバー10bの開口部10fを通って石英ルツボ12内のシリコン融液の直上まで到達する配管である。シリコン単結晶2の引き上げ途中において、ドーパント供給装置20から石英ルツボ12内のシリコン融液3に粒状のドーパント5が添加される。ドーパントホッパー22から排出されたドーパント5は、ドーパント供給管21を通ってシリコン融液3に添加される。なお、添加されるドーパント5の形態を粒状として説明をしたが、板状であっても良い。ドーパント供給装置20から石英ルツボ12内のシリコン融液3に添加できる形態であれば良く、ドーパントの形態は特に限定されない。
図2は、本発明の実施の形態によるシリコン単結晶2の製造方法を説明するためのフローチャートである。
図2に示すように、シリコン単結晶2の製造では、まず石英ルツボ12に主ドーパントと共に多結晶シリコン原料を充填する(原料充填工程S11)。n型シリコン単結晶を引き上げる場合の主ドーパントは例えばリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)あるいはこれらを含む化合物であり、副ドーパントは例えばボロン(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)あるいはこれらを含む化合物である。また、p型シリコン単結晶を引き上げる場合の主ドーパントは例えばボロン(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)あるいはこれらを含む化合物であり、副ドーパントは例えばリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)あるいはこれらを含む化合物である。
次に、石英ルツボ12内の多結晶シリコンをヒータ15で加熱して溶融し、主ドーパントを含むシリコン融液3を生成する(溶融工程S12)。
次に、ワイヤー17の先端部に取り付けた種結晶を降下させてシリコン融液3に着液させる(ステップS13)。その後、シリコン融液3との接触状態を維持しながら種結晶を徐々に引き上げてシリコン単結晶2を成長させる結晶引き上げ工程(ステップS14~S17)を実施する。
結晶引き上げ工程では、無転位化のために結晶直径が細く絞られたネック部を形成するネッキング工程S14と、結晶直径が徐々に大きくなったショルダー部を形成するショルダー部育成工程S15と、結晶直径が規定の直径(例えば約300mm)に維持された直胴部を形成する直胴部育成工程S16と、結晶直径が徐々に小さくなったテール部を形成するテール部育成工程S17が順に実施され、最終的にはシリコン単結晶2が融液面から切り離される。以上により、シリコン単結晶インゴットが完成する。
直胴部育成工程S16は、主ドーパントと反対極性の導電型を有する副ドーパントをシリコン融液3中に投入する少なくとも1回のカウンタードープ工程(追加ドープ工程)を有することが好ましい。これにより、シリコン単結晶2の直胴部の結晶長手方向における抵抗率の変化を抑制することができる。
次に、主ドーパントと反対極性の導電型を有する副ドーパントを添加するカウンタードープについて詳細に説明する。
図3(a)及び(b)は、シリコン単結晶の結晶成長方向における抵抗率の変化を示すグラフであって、横軸は結晶直胴部の全長を1とした相対値であり、縦軸は基準とした抵抗率を1とした相対値でそれぞれ示している。
図3(a)及び(b)において破線で示すように、主ドーパントとしてリンを単独でドープしたシリコン単結晶の場合、シリコン単結晶の抵抗率は引き上げ開始時が最も高く、引き上げが進むにつれて徐々に低下するため、結晶長が約0.44を超えたところで抵抗率が規格から外れることになる。
そこで、図3(a)及び(b)において実線で示すように、抵抗率が規格下限値を下回る前に主ドーパントと反対極性の導電型の副ドーパントをシリコン融液中に追加投入して抵抗率を上昇させる。図3(a)の例では、結晶長が約0.44の位置で1回目のカウンタードープを実施し、結晶長が0.63の位置で2回目カウンタードープを実施する。これにより、抵抗率が規格内に収まるシリコン単結晶の長さをできるだけ長くすることができ、シリコン単結晶の製造歩留まりを高めることができる。
しかしながら、図3(a)のように1回のカウンタープ時に抵抗率が規格下限値から規格上限値まで上昇するようにできるだけ多量の副ドーパントを投入する場合には、トーパント投入直後にシリコン単結晶の抵抗率が急変し、IGBT等のパワー半導体デバイスのチップサイズレベルでの面内抵抗率分布が悪化するという問題がある。
そこで、本実施形態では、図3(b)に示すように、1回のドーパント投入量を少なくし、且つドーパント投入回数を増やすことにより、抵抗率の急激な変化を抑制して面内抵抗率分布、特にチップサイズ相当の小さな領域(Partial Area)内の面内抵抗率分布を改善することができる。
面内抵抗率分布を改善することができる副ドーパントの分割ドープ回数及び分割ドープ量は、抵抗率の規格を満たす限りにおいてできるだけ少ないほうが好ましい。例えば、極少量の副ドーパントを連続的に投入し、或いは非常に少量の副ドーパントを高い頻度で断続的に投入すれば面内抵抗率分布を良好にすると考えられる。しかし、この場合、微細な粒状ドーパントを用意して投入する必要があり、このような微細な粒状ドープ剤は軽すぎて思わぬところに飛んでいき、シリコン融液以外のところに付着するなどして、単結晶の有転位化の確率を高くする原因となる。さらに、微細且つ微量なドーパントを取り扱う場合、計量精度の問題があり、投入量のばらつきが生じやすい。このような理由から、カウンタードープでは適量の副ドーパントを適切な回数で投入する必要がある。
以下、カウンタードープ時の副ドーパントの分割ドープ回数及び分割ドープ量の決定方法について詳細に説明する。
図4は、カウンタードープ時の副ドーパントの分割ドープ回数及び分割ドープ量の決定方法を説明するためのフローチャートである。
図4に示すように、本実施形態によるカウンタードープ条件の決定方法は、まずシリコンウェーハに要求される抵抗率規格から、副ドーパントを添加する際の1回当たりの最大ドープ量を算出する(ステップS21)。なお最大ドープ量とは、シリコン単結晶の抵抗率をその規格下限値から規格上限値まで増加させるために必要な副ドーパントの投入量のことをいう。
次に、1回又は複数回のカウンタードープを実施しながらシリコン単結晶(第1シリコン単結晶)を育成する。1回又は複数回のカウンタードープでは、1回当たりの副ドーパントの投下量を上記計算で求めた最大ドープ量に設定する(ステップS22)。
次に、こうして求めたシリコン単結晶からカウンタードープ期間中に育成された結晶部分を切り出してシリコンウェーハの抵抗率評価用サンプルを作製する(ステップS23)。
次に、ウェーハサンプルの抵抗率の径方向分布を測定する(ステップS24)。抵抗率の測定ピッチ(第1ピッチ)は特に限定されないが、1mm以上5mm以下が好ましく、1mm以上2mm以下がさらに好ましい。シリコンウェーハの抵抗率の測定方法は特に限定されないが、四探針法により測定することが好ましい。
次に、ウェーハサンプルを径方向に所定のピッチで区画して複数の抵抗率評価領域を設定し、各抵抗率評価領域内における抵抗率の偏差指標であるPA-RRG(Partial Area-Resistivity Radial Gradient)を求める(ステップS25)。PA-RRGは、ウェーハ全面ではなく特定の区画領域内の抵抗率の面内ばらつきの大きさを示す指標であり、抵抗率評価領域内の抵抗率の最大値ρmaxと最小値ρminとの差を最小値ρminで除した値を百分率で表したものである。すなわち、PA-RRG=(ρmax-ρmin)/ρmin×100[%]として求めることができる。
抵抗率評価領域の区画ピッチ(第2ピッチ)は、当該シリコンウェーハを用いて製造する半導体デバイスのチップサイズに基づいて任意に定められる値であり、10mm以上20mm以下であることが好ましく、12mm以上16mm以下であることが特に好ましい。或いは、抵抗率評価領域の区画ピッチは、抵抗率の径方向の測定ピッチ(第1ピッチ)の3倍以上であることが好ましい。換言すると、抵抗率の測定ピッチは、抵抗率評価領域内の3点以上を測定できるピッチであることが好ましい。これにより、PA-RRGの測定値の信頼性を高めることができる。
次に、ウェーハサンプルから求めた複数のPA-RRGの最大値PA-RRGmaxが目標値PA-RRGtarget以下となるために必要な副ドーパントの分割ドープ回数及び分割ドープ量を求める(ステップS26)。副ドーパントの分割ドープ回数は、PA-RRGの最大値PA-RRGmaxを目標値PA-RRGtargetで除した値よりも大きな正の整数のうちの最小値として求めることができる。このように、副ドーパントの投入回数をできるだけ少なくして間欠的に投入することで、副ドーパントの投入量を正しく制御でき、また単結晶の有転位化の確率を低減することができる。
その後、PA-RRGが目標値以下となるように、分割ドープ回数及び分割ドープ量の副ドーパントのカウンタードープを実施しながら、後続のシリコン単結晶(第2シリコン単結晶)を育成する(ステップS27)。
以上説明したように、本実施形態によるシリコン単結晶の製造方法は、PA-RRGが目標値以下となるように副ドーパントの分割ドープ回数及び分割ドープ量を予め決定し、これに従ってカウンタードープを実施するので、チップサイズ相当の狭い領域内の面内抵抗率分布が規格を満たすように改善されたシリコンウェーハを製造することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
(比較例)
リンを主ドーパントとし、ボロンを副ドーパントとする直径約200mmのn型シリコン単結晶をCZ法により育成した。その際、直胴部の引き上げ途中で2回のカウンタードープを実施した。このシリコン単結晶の副ドーパントの投入直後に固化した結晶部分を切り出してウェーハサンプルを作製し、当該ウェーハサンプルの面内抵抗率分布を四探針法により測定した。
次に、ウェーハサンプルをその半径方向に12~16mmピッチで区画し、13個の抵抗率評価領域を設定した。各抵抗率評価領域の範囲を表1に示す。なお、「位置」は半径方向に分割した抵抗率評価領域に番号を付けたものである。
Figure 0007420046000001
続いて、ウェーハサンプルの抵抗率分布に基づいて個々の抵抗率評価領域のPA-RRG(Partial Area-Resistivity Radial Gradient)を求めた。抵抗率分布は径方向に2mmピッチで測定したので、一つの抵抗率評価領域から得られる抵抗率のデータ数は7点から9点である。
図5は、比較例及び実施例によるウェーハサンプルの抵抗率分布の測定結果を示すグラフであり、横軸はウェーハ中心からの距離[mm]、縦軸は抵抗率[Ωcm]をそれぞれ示している。
図5に示すように、比較例によるウェーハサンプルの抵抗率は外周部よりも中心部のほうが低くなった。これは、ウェーハの外周部が中心部よりも先に固化することによりドーパント濃度が低くなり、これにより外周部の抵抗率が高くなったからと考えられる。
図6は、比較例及び実施例によるウェーハサンプルの各抵抗率評価領域におけるPA-RRGを示すグラフであり、横軸は抵抗率評価領域の位置(-6~+6)、縦軸はPA-RRG[%]をそれぞれ示している。
図6に示すように、比較例によるウェーハサンプルのPA-RRGは位置3で最大となり、PA-RRGの最大値PA-RRGmaxは10.55%となった。
(実施例)
カウンタードープ後に発生する面内抵抗率分布の変動を抑制して各抵抗率評価領域におけるPA-RRGを目標値以下にするため、副ドーパント(ボロン)の分割ドープ回数を求めた。抵抗率規格から求められるPA-RRGの目標値が2.5%である場合、1回の副ドーパントの投下量を1/5以下に分割して投入すると、抵抗率の上昇値が1/5となり、PA-RRGを2.5%以下に改善できる。この計算ではウェーハ中心の抵抗率を基準として抵抗率の上昇率を見積もった。比較例では2回のカウンタードープを実施していたので、5×2=10回以上の分割ドープを実施すればよいことになる。
上記の結果を踏まえ、図3(b)に示したように、副ドーパントの分割ドープ量を1/5にすると共に分割ドープ回数を5回(合計10回)にしたときのシリコンウェーハの面内抵抗率分布及びPA-RRGを図5及び図6に示す。
図5に示すように、実施例によるウェーハサンプルの抵抗率は外周部と中心部との差が非常に小さくなり、抵抗率の面内ばらつきが小さくなった。また、図6に示すように、実施例によるウェーハサンプルのPA-RRGも非常に小さくなり、PA-RRGの最大値をその目標値である2.5%以下にすることができた。
1 単結晶製造装置
2 シリコン単結晶
3 シリコン融液
5 ドーパント
10 チャンバー
10a メインチャンバー
10b トップチャンバー
10c プルチャンバー
10d ガス吸気口
10e ガス排気口
10f 開口部
11 断熱材
12 石英ルツボ
13 サセプタ
14 シャフト
15 ヒータ
16 熱遮蔽部材
17 ワイヤー
18 ワイヤー巻き取り機構
19 シャフト駆動機構
20 ドーパント供給装置
21 ドーパント供給管
22 ドーパントホッパー
23 シールキャップ
30 制御部
31 Arガス供給源
32 マスフローコントローラ
33 真空ポンプ
34 バルブ
S11 原料充填工程
S12 溶融工程
S14 ネッキング工程
S15 ショルダー部育成工程
S16 直胴部育成工程
S17 テール部育成工程

Claims (7)

  1. 主ドーパントと反対極性の導電型を有する副ドーパントを添加して第1シリコン単結晶を育成するステップと、
    前記副ドーパントを添加する期間中に育成された結晶部分を前記第1シリコン単結晶から切り出してウェーハサンプルを作製するステップと、
    前記ウェーハサンプルの抵抗率の径方向分布を第1ピッチで測定するステップと、
    前記ウェーハサンプルをその径方向に前記第1ピッチよりも広い第2ピッチで区画して得られる複数の抵抗率評価領域の各々における抵抗率の偏差指標であるPA-RRGを求めるステップと、
    前記ウェーハサンプルから求めた前記PA-RRGの最大値が目標値以下となるために必要な前記副ドーパントの分割ドープ回数及び分割ドープ量を求めるステップと、
    前記分割ドープ量の前記副ドーパントを前記分割ドープ回数で添加して第2シリコン単結晶を育成するステップとを備えることを特徴とするシリコン単結晶の製造方法。
  2. 前記分割ドープ回数は、前記PA-RRGの最大値を前記目標値で除した値よりも大きな正の整数のうちの最小値である、請求項1に記載のシリコン単結晶の製造方法。
  3. 前記第1シリコン単結晶を育成する前に、前記副ドーパントを添加する際の1回当たりの最大ドープ量をシリコンウェーハに要求される抵抗率規格から求めるステップをさらに備え、
    前記第1シリコン単結晶を育成するステップは、前記最大ドープ量の前記副ドーパントを添加し、
    前記分割ドープ量は、前記最大ドープ量を前記分割ドープ回数で除した値である、請求項1又は2に記載のシリコン単結晶の製造方法。
  4. 前記PA-RRGは、前記抵抗率評価領域内における抵抗率の最大値と最小値との差を当該最小値で除した値を百分率で表した値である、請求項1乃至3のいずれか一項に記載のシリコン単結晶の製造方法。
  5. 前記第2ピッチは、前記第1ピッチの3倍以上である、請求項1乃至4のいずれか一項に記載のシリコン単結晶の製造方法。
  6. 前記第1ピッチは1mm以上5mm以下である、請求項1乃至5のいずれか一項に記載のシリコン単結晶の製造方法。
  7. 前記第2ピッチは10mm以上20mm以下である、請求項1乃至6のいずれか一項に記載のシリコン単結晶の製造方法。
JP2020176422A 2020-10-21 2020-10-21 シリコン単結晶の製造方法 Active JP7420046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020176422A JP7420046B2 (ja) 2020-10-21 2020-10-21 シリコン単結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020176422A JP7420046B2 (ja) 2020-10-21 2020-10-21 シリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2022067701A JP2022067701A (ja) 2022-05-09
JP7420046B2 true JP7420046B2 (ja) 2024-01-23

Family

ID=81456106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020176422A Active JP7420046B2 (ja) 2020-10-21 2020-10-21 シリコン単結晶の製造方法

Country Status (1)

Country Link
JP (1) JP7420046B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016050140A (ja) 2014-08-29 2016-04-11 信越半導体株式会社 抵抗率制御方法及びn型シリコン単結晶
JP2017043515A (ja) 2015-08-26 2017-03-02 株式会社Sumco n型シリコン単結晶インゴットの製造方法、n型シリコンウェーハの製造方法、および、n型シリコンウェーハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016050140A (ja) 2014-08-29 2016-04-11 信越半導体株式会社 抵抗率制御方法及びn型シリコン単結晶
JP2017043515A (ja) 2015-08-26 2017-03-02 株式会社Sumco n型シリコン単結晶インゴットの製造方法、n型シリコンウェーハの製造方法、および、n型シリコンウェーハ

Also Published As

Publication number Publication date
JP2022067701A (ja) 2022-05-09

Similar Documents

Publication Publication Date Title
US8123855B2 (en) Device and process for growing Ga-doped single silicon crystals suitable for making solar cells
KR102312204B1 (ko) 저항률 제어방법 및 n형 실리콘 단결정
TWI522500B (zh) 矽單結晶及其製造方法
JP6528178B2 (ja) シリコン単結晶の製造方法
CN108779577B (zh) 单晶硅的制造方法
US9988739B2 (en) Method for pulling a single crystal composed of silicon from a melt contained in a crucible, and single crystal produced thereby
US9809901B2 (en) Method for manufacturing silicon single crystal
JP5373423B2 (ja) シリコン単結晶及びその製造方法
TWI784689B (zh) 矽單結晶的製造方法
WO2023051346A1 (zh) 用于制造氮掺杂的单晶硅的方法
CN110573661B (zh) 单晶硅的制造方法、整流部件及单晶提拉装置
JP4380204B2 (ja) シリコン単結晶及び単結晶育成方法
KR102253587B1 (ko) 실리콘 단결정 잉곳 제조 방법 및 실리콘 단결정 육성 장치
JP2011093770A (ja) 抵抗率計算プログラム及び単結晶の製造方法
JP7420046B2 (ja) シリコン単結晶の製造方法
CN114438587A (zh) n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
KR101218664B1 (ko) 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법
JP5375636B2 (ja) シリコン単結晶の製造方法
JP7359241B2 (ja) シリコン単結晶の製造方法
US20240150927A1 (en) Apparatus and method for producing a doped monocrystalline rod made of silicon
KR101252915B1 (ko) 단결정 잉곳 제조방법
JP2024018607A (ja) シリコン単結晶
JP2006225174A (ja) ヒータ及び半導体結晶製造装置
JP2021172576A (ja) シリコン単結晶を製造する方法
JPH07277891A (ja) 結晶成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7420046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150