TWI784689B - 矽單結晶的製造方法 - Google Patents

矽單結晶的製造方法 Download PDF

Info

Publication number
TWI784689B
TWI784689B TW110131825A TW110131825A TWI784689B TW I784689 B TWI784689 B TW I784689B TW 110131825 A TW110131825 A TW 110131825A TW 110131825 A TW110131825 A TW 110131825A TW I784689 B TWI784689 B TW I784689B
Authority
TW
Taiwan
Prior art keywords
single crystal
silicon single
flow rate
pulling
dopant
Prior art date
Application number
TW110131825A
Other languages
English (en)
Other versions
TW202217085A (zh
Inventor
小林省吾
深津宣人
金原崇浩
山本瞳
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW202217085A publication Critical patent/TW202217085A/zh
Application granted granted Critical
Publication of TWI784689B publication Critical patent/TWI784689B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Abstract

議題：結晶提拉中途，防止由於投下粒狀副摻雜劑引起單結晶有錯位。 解決方式：根據本發明的矽單結晶的製造方法，包括：溶融步驟，產生包含主摻雜劑的矽融液3；以及結晶提拉步驟，從矽融液3提拉矽單結晶2。結晶提拉步驟，包含至少1次追加摻雜步驟，用以投下包含副摻雜劑的摻雜劑原料5至矽融液3。未投下副摻雜劑5的第1期間中設定Ar(氬)氣體流量為第1流量，而包含投下副摻雜劑5的期間之第2期間中設定Ar氣體流量為比第1流量更大的第2流量。

Description

矽單結晶的製造方法
本發明，係關於根據柴可拉斯基（Czochralski）法(CZ法)的矽單結晶的製造方法，特別有關於結晶提拉步驟中途追加供給摻雜劑的方法。
作為半導體元件的基板材料之矽單結晶大多以CZ法製造。CZ法，浸泡晶種在石英坩堝內收納的矽融液中，旋轉晶種及石英坩堝的同時，透過慢慢提拉晶種，在晶種下方成長大直徑的單結晶。根據CZ法，可以以高良率製造高品質的矽單結晶。
矽單結晶的生長中，為了調整單結晶的電阻率(以下只稱作電阻率)，使用各種摻雜劑(dopant)。代表性的摻雜劑，為硼(B) 、磷(P)、砷(As)、銻(Sb)等。通常，這些摻雜劑，與多結晶矽原料一起投入石英坩堝內，以加熱器的加熱與多結晶矽一起融解。藉此，產生包含既定量摻雜劑的矽融液。
但是，因為矽單結晶中的摻雜濃度由於偏析在提拉軸方向上改變，很難在提拉方向上得到均等的電阻率。為了解決此問題，在矽單結晶提拉中途供給摻雜劑的方法是有效的。例如，在n型矽單結晶的提拉中途，藉由加入p型摻雜劑至矽融液中，可以抑制n型摻雜劑的偏析影響引起的矽單結晶電阻率下降。追加供給這樣的與主摻雜劑相反導電型的副摻雜劑的方法，稱作反摻雜。
關於反摻雜技術，例如專利文獻1中記載，為了使與初期投入的型(例如n型)相反型(例如p型)的摻雜劑投入速度滿足既定關係式，添加摻雜劑。又，專利文獻2中記載，藉由插入包含副摻雜劑的棒狀矽結晶至原料融液，控制生長的矽單結晶在軸方向的電阻率 [先行技術文獻] [專利文獻]
[專利文獻1]日本專利公開平成3年第247585號公報 [專利文獻2] 日本專利公開第2016－216306號公報
[發明所欲解決的問題]
但是，石英坩堝內的矽融液內投入粒狀摻雜劑的反摻雜，具有固體摻雜劑在融液中完全溶解前被取入固液界面，而矽單結晶有錯位的問題。這樣的有錯位問題，在為了單結晶低氧化減少導入提拉爐內的Ar氣體流量之IGBT(絕緣閘極雙極性電晶體)用矽單結晶提拉中是顯著的，要求改善。
因此，本發明的目的在於提供矽單結晶的製造方法，在結晶提拉中途投下副摻雜劑的反摻雜法中，可以防止單結晶有錯位。 [用以解決問題的手段]
為了解決上述問題，根據本發明的矽單結晶的製造方法，其特徵在於包括：溶融步驟，產生包含主摻雜劑的矽融液；以及結晶提拉步驟，從上述矽融液提拉矽單結晶；上述結晶提拉步驟，包含至少1次追加摻雜步驟，用以投下副摻雜劑至上述矽融液，未投下上述副摻雜劑的第1期間中設定對提拉爐內供給的Ar(氬)氣體流量為第1流量，而包含投下上述副摻雜劑的期間之第2期間中設定對上述提拉爐內供給的上述Ar氣體流量為比上述第1流量更大的第2流量。
根據本發明，可以防止對矽融液投下的副摻雜劑以未溶融的狀態到達固液界面被取入矽單結晶中引起的矽單結晶有錯位。
本發明中，對於上述第1流量的上述第2流量增加量，以室溫且大氣壓下的換算流量理想是40L/min(升/分鐘)以上300 L/min以下。未達40L/min時，效果很小，超過300 L/min時，引起液面溫度下降，恐怕單結晶有錯位。尤其，上述第2流量相對於上述第1流量的增加量，理想是80L/min(升/分鐘)以上160 L/min以下。又，上述第2流量，以室溫且大氣壓下的換算流量理想是120L/min(升/分鐘)以上，理想是上述第1流量的1.5倍以上5倍以下，特別理想是2倍以上3倍以下。藉此，可以防止未溶融的副摻雜劑被取入固液界面引起的矽單結晶有錯位。
本發明中，理想是上述追加摻雜步驟在開始投下上述副摻雜劑前，增加上述Ar氣體流量至上述第2流量，結束投下上述副摻雜劑後，恢復上述Ar氣體流量至上述第1流量。藉此，可以更降低對上述矽融液投下的摻雜劑在未溶融的狀態下被取入固液界面的機率。
本發明中，理想是設定上述第1期間中上述提拉爐內的壓力為第1爐內壓，設定上述第2期間中上述提拉爐內的上述壓力為比上述第1爐內壓更低的第2爐內壓。藉由與Ar氣體流量同時也變更爐內壓，可以降低有錯位的機率。
本發明中，上述第2爐內壓相對於上述第1爐內壓的減少量，理想是1Torr(托)以上10Torr以下。一般，第1爐內壓大多是數十Torr的情況，第2爐內壓減少量超過10Torr時，第2爐內壓變得過低，恐怕引起提拉的單結晶有錯位。又，第2爐內壓減少量未達1Torr時，因為第2爐內壓與第1爐內壓幾乎一樣，變得難以得到降低有錯位機率的效果。相對於此，第2爐內壓相對於第1爐內壓的減少量如果是1 Torr(托)以上10Torr以下的話，可以更降低單結晶有錯位的機率。
根據本發明的矽單結晶的製造方法，理想是在上述矽融液上方配置略圓筒狀的熱遮蔽構件，圍繞從上述矽融液提拉的上述矽單結晶，一邊控制通過上述熱遮蔽構件下端與融液面之間間隔的上述Ar氣體流速，一邊提拉上述矽單結晶。在設置熱遮蔽構件的爐內提拉氧濃度低的矽單結晶的情況下，必須精密控制流過上述熱遮蔽構件下端與融液面之間間隔的Ar氣體流速。根據本發明，透過增加反摻雜中的Ar氣體流量，可以增強矽融液的液面近旁從矽單結晶的中心側向外側流動的Ar氣體流速，可以防止未溶融的摻雜劑接近固液界面。特別是比熱遮蔽構件下端更往石英坩堝側投下副摻雜劑的情況下，可以增強從通過熱遮蔽構件的下端與融液面之間間隔的矽單結晶之中心軸側向外側的Ar氣體流速，在防止未溶融的摻雜劑接近固液界面方面是有效的。
本發明中，上述矽單結晶中的氧濃度理想是6×10 17atoms/cm 3(原子/立方厘米) (ASTM F－121, 1979)以下，特別理想是4×10 17atoms/cm 3(原子/立方厘米) (ASTM F－121, 1979)以下。又，上述矽單結晶的電阻率理想是10Ωcm以上1000Ωcm以下，特別理想是20Ωcm以上100Ωcm以下。這樣，提拉氧濃度低且電阻率範圍窄的矽單結晶的情況下，必須減少結晶提拉步驟中爐內的Ar氣體流量，Ar氣體流量很少的條件下實施反摻雜時，矽單結晶有錯位的機率變高。但是，如同本發明，只有反摻雜步驟中增加Ar氣體流量時，可以降低矽單結晶有錯位的機率。
又，根據本發明的矽單結晶的製造方法，其特徵在於包括：溶融步驟，產生包含主摻雜劑的矽融液；以及結晶提拉步驟，從上述矽融液提拉矽單結晶；上述結晶提拉步驟，包含至少1次追加摻雜步驟，用以投下副摻雜劑至上述矽融液，未投下上述副摻雜劑的第1期間中設定提拉爐內的壓力為第1爐內壓，而包含投下上述副摻雜劑的期間之第2期間中設定上述提拉爐內的上述壓力為比上述第1爐內壓更低的第2爐內壓。
根據本發明，可以防止對矽融液投下的副摻雜劑在未溶融的狀態下到達固液界面被取入矽單結晶中引起的單結晶有錯位。
本發明中，上述第2爐內壓相對於上述第1爐內壓的減少量，理想是1Torr(托)以上10Torr以下。一般，第1爐內壓大多是數十Torr的情況，第2爐內壓減少量超過10Torr時，第2爐內壓變得過低，恐怕引起提拉的單結晶有錯位。又，第2爐內壓減少量未達1Torr時，因為第2爐內壓與第1爐內壓幾乎一樣，變得難以得到降低有錯位機率的效果。相對於此，第2爐內壓相對於第1爐內壓的減少量如果是1 Torr(托)以上10Torr以下的話，可以更降低單結晶有錯位的機率。 [發明功效]
根據本發明，可以提供矽單結晶的製造方法，在結晶提拉中途投下副摻雜劑的反摻雜法中可以防止單結晶有錯位。
[用以實施發明的形態]
以下，一邊參照附加圖面，一邊詳細說明關於本發明的較佳實施形態。
圖1為顯示根據本發明實施形態的單結晶製造裝置構成之略剖面圖。
如圖1所示，單結晶製造裝置1，包括：隔室10，構成矽單結晶2的提拉爐；石英坩堝12，設置在隔室10內；石墨製的基座13，支撐石英坩堝12；轉軸14，支撐可升降及旋轉基座13；加熱器15，配置在基座13周圍；熱遮蔽構件16，配置在石英坩堝12上方；單結晶提拉線17，在石英坩堝12上方與轉軸14配置在同軸上；捲線機構18，配置在隔室10上方；摻雜劑供給裝置20，供給摻雜劑原料5至石英坩堝12內；以及控制部30，控制各部。
隔室10，以主室10a、覆蓋主室10a的上部開口之上室10b、以及連結至上室10b的上部開口之細長圓筒狀提拉室10c構成，石英坩堝12、基座13、加熱器15以及熱遮蔽構件16設置在主室10a內。基座13固定至貫通隔室10的底部中央往鉛直方向設置的轉軸14的上端部，轉軸14由轉軸驅動機構19升降及旋轉驅動。
加熱器15，用於融解石英坩堝12內填充的多結晶矽原料，產生矽融液3。加熱器15是碳製電阻加熱式加熱器，設置為圍繞基座13內的石英坩堝12。加熱器15外側設置斷熱材11。斷熱材11沿著主室10a的內壁面配置，藉此提高主室10a內的保溫性。
熱遮蔽構件16，防止由於來自加熱器15及石英坩堝12的輻射熱而加熱矽單結晶2的同時，為了抑制矽融液3的溫度變動而設置。熱遮蔽構件16係從上方往下方直徑縮小的略圓筒狀構件，覆蓋矽融液3上方的同時，設置為圍繞生長中的矽單結晶2。作為熱遮蔽構件16的材料，理想是使用石墨。因為熱遮蔽構件16的中央設置比矽單結晶2的直徑更大的開口部，確保矽單結晶2的提拉路徑。如圖示，通過開口部提拉矽單結晶2至上方。因為熱遮蔽構件16的開口直徑比石英坩堝12的口徑更小且熱遮蔽構件16的下端部位於石英坩堝12的內側，即使上升石英坩堝12的邊緣上端至比熱遮蔽構件16的下端更上方，熱遮蔽構件16也不干擾石英坩堝12。
隨著矽單結晶2的生長，石英坩堝12內的融液量減少，但透過控制石英坩堝12的上升使融液面與熱遮蔽構件16的間隔(gap)為一定，控制矽融液3的溫度變動的同時，使流過融液面近旁(清除氣體誘導路徑)的Ar氣體流速一定，可以控制來自矽融液3的摻雜劑蒸發量。因此，可以提高單結晶在提拉軸方向的結晶缺陷分佈、氧濃度分佈、電阻率分佈等的穩定性。
石英坩堝12的上方，設置作為矽單結晶2的提拉軸之金屬線17以及捲繞金屬線17的捲線機構18。捲線機構18具有旋轉金屬線17的同時旋轉矽單結晶2的機能。捲線機構18配置在提拉室10c上方，金屬線17從捲線機構18通過提拉室10c內延伸至下方，金屬線17的前端部到達主室10a的內部空間為止。圖1中，顯示生長中途的矽單結晶2由金屬線17吊設的狀態。提拉單結晶時浸泡晶種在矽融液3內，一邊分別旋轉石英坩堝12與晶種，一邊慢慢提拉金屬線17，藉此使單結晶生長。
提拉室10c的上部，設置用以導入Ar氣體(清除氣體)至隔室10內的吸氣口10d，主室10a的底部設置用以排出隔室10內的Ar氣體之排氣口10e。所謂的Ar氣體，意味氣體的主成分(超過50vol.%)是氬氣，包含氫氣、氮氣等氣體也沒關係。
Ar氣體供給源31經由主流控制器32連接至吸氣口10d，從吸氣口10d導入來自Ar氣體供給源31的Ar氣體至隔室10內，其導入量由主流控制器32控制。又，因為密閉的隔室10內的Ar氣體從排氣口10e往隔室10外部排出，可以回收隔室10內的SiO(氧化矽)氣體、CO(一氧化碳)氣體，保持隔室10內清淨。從吸氣口10d朝向排氣口10e的Ar氣體，通過熱遮蔽構件16的開口，沿著融液面從提拉爐中心部朝向外側，再降下到達排氣口10e。
經由配管連接真空泵33至排氣口10e，一邊以真空泵33吸引隔室10內的Ar氣體，一邊以閥34控制其流量，藉此保持隔室10內在一定的減壓狀態。隔室10內的氣壓以壓力計測量，控制來自排氣口10e的Ar氣體之排氣量，使隔室10內的氣壓為一定。
摻雜劑供給裝置20，包括摻雜劑供給管21、摻雜劑加料斗22以及密封蓋23；摻雜劑供給管21，從隔室10外側引進至其內部；摻雜劑加料斗22，設置在隔室10外側，連接至摻雜劑供給管21的上端；密封蓋23，密閉摻雜劑供給管21貫通的上室10b的開口部10f。
摻雜劑供給管21，從摻雜劑加料斗22的設置位置通過上室10b的開口部10f到達石英坩堝12內的矽融液3正上方的配管。矽單結晶2的提拉中途，從摻雜劑供給裝置20對石英坩堝12內的矽融液3追加供給摻雜劑原料5。從摻雜劑加料斗22排出的摻雜劑原料5，通過摻雜劑供給管21供給至矽融液3。
從摻雜劑供給裝置20供給的摻雜劑原料5，係包含副摻雜劑的粒狀矽。這樣的摻雜劑原料5，以例如CZ法生長高濃度包含副摻雜劑的矽結晶生長後，被製成破碎細小。但是，反摻雜中使用的摻雜劑原料5不限於包含副摻雜劑的矽，也可以是摻雜劑單體，也可以是包含摻雜劑原子的化合物。還有摻雜劑原料5的形狀不限定於粒狀，也可以是板狀、棒狀。
圖2為用以說明本發明實施形態的矽單結晶製造方法之流程圖。
如圖2所示，矽單結晶2的製造中，首先在石英坩堝12內填充主摻雜劑的同時也填充多結晶矽原料(原料填充步驟S11)。提拉n型矽單結晶時的主摻雜劑，例如是磷(P)、砷(As)或銻(Sb)，提拉p型矽單結晶時的主摻雜劑，例如是硼(B)、鋁(Al)、鎵(Ga)或銦(In)。其次，石英坩堝12內的多結晶矽以加熱器15加熱溶融，產生包含主摻雜劑的矽融液3(溶融步驟S12)。
其次，下降安裝在金屬線17前端部的晶種，接觸矽融液3(步驟S13)。之後，一邊維持與矽融液3的接觸狀態，一邊慢慢提拉晶種，實施使單結晶生長的結晶提拉步驟(步驟S14～S17)。
結晶提拉步驟中，依序實施頸縮步驟S14、肩部生長步驟S15、直筒部生長步驟S16以及尾部生長步驟S17，頸縮步驟S14為了無錯位，形成結晶直徑縮細的頸部；肩部生長步驟S15形成結晶直徑慢慢變大的肩部，直筒部生長步驟S16形成維持結晶直徑在規定直徑(例如約300mm(毫米))的直筒部，尾部生長步驟S17形成結晶直徑慢慢變小的尾部，最終從融液面斷開單結晶。根據上述，完成單晶矽錠。
直筒部生長步驟S16，理想是具有至少1次反摻雜步驟(追加摻雜步驟)，用以投入具有與矽單結晶2內包含的主摻雜劑相反的導電型之副摻雜劑至矽融液3中。藉此，可以抑制矽單結晶2的直筒部在結晶長邊方向中的電阻率變化。
IGBT用矽單結晶中的氧濃度理想是6×10 17atoms/cm 3(原子/立方厘米) (ASTM F－121, 1979)以下，特別理想是4×10 17atoms/cm 3(原子/立方厘米) (ASTM F－121, 1979)以下。又，IGBT用矽單結晶的電阻理想是10Ωcm以上1000Ωcm以下，特別理想是20Ωcm以上100Ωcm以下。
這樣，氧濃度低且電阻率範圍窄的IGBT用矽單結晶提拉中，理想是放慢沿著從提拉爐的中心軸側朝向外側的融液面之Ar氣體流速，在這樣的爐內條件下實施追加摻雜時，矽單結晶有錯位的機率變高。但是，如本實施形態，變更反摻雜步驟中的爐內條件時，可以降低矽單結晶有錯位的機率。
圖3為用以說明包含反摻雜步驟的直筒部生長步驟S16之流程圖。
如圖3所示，直筒部生長步驟S16開始時，分別設定Ar氣體流量及爐內壓為適於矽單結晶生長的值(步驟S21)。例如，IGBT用矽單結晶的情況下，要求電阻率低且間隙氧濃度低。為了生長這樣的矽單結晶，必須比一般半導體元件用的矽單結晶更減小Ar氣體流量。以通常的直筒部生長步驟S16需要的Ar氣體流量為第1流量F 1、以爐內壓為第1爐內壓P 1。
因為矽單結晶中的摻雜劑濃度隨著結晶提拉進展而上升，偏離所希望的電阻率範圍。因此，步驟中，一到需要反摻雜的時機，就開始反摻雜(步驟S22Y, S23～S25)。
反摻雜中，對矽融液3投下包含副摻雜劑的摻雜劑原料5(步驟S24)。提拉n型矽單結晶時的副摻雜劑例如是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，提拉p型矽單結晶時的副摻雜劑例如是磷(P)、砷(As)或銻(Sb)。
摻雜劑投下期間中，分別變更Ar氣體流量及爐內壓為適於反摻雜的值。設定摻雜劑投下期間(第2期間)中的Ar氣體流量F 2(第2流量)為比通常的結晶提拉期間(第1期間)中的Ar氣體流量F 1(第1流量)更大的值(F 2＞ F 1)。還有設定反摻雜期間中的爐內壓P 2(第2爐內壓)為比通常的結晶提拉期間中的爐內壓P 1(第1爐內壓)更低的值(P 2＜ P 1)。又，所謂摻雜劑投下期間，狹義上是實際投下摻雜劑原料5的期間，但廣義上是指矽融液中投下的摻雜劑完全溶解沒發生有錯位的問題為止所需的期間。
Ar氣體流量F 2相對於Ar氣體流量F 1的增加量，以室溫且大氣壓下的換算流量理想是40L/min(升/分鐘)以上300 L/min以下。又，Ar氣體流量F 2以室溫且大氣壓下的換算流量理想是120L/min以上，理想是Ar氣體流量F 1的1.5倍以上5倍以下。藉此，可以防止未溶融的副摻雜劑被取入固液界面引起的矽單結晶有錯位。
爐內壓P 2相對於爐內壓P 1的減少量，理想是1Torr(托)以上10Torr以下。藉由變更Ar氣體流量的同時也變更爐內壓，可以更降低有錯位的機率。
反摻雜結束時，恢復至通常的結晶提拉期間(第1期間)中的Ar氣體流量F 1以及爐內壓P 1，繼續直筒部的生長(步驟S25, S26)。
根據要求的結晶長重複實行反摻雜步驟(步驟S27Y, S22Y, S23～S25)。反摻雜結束後也繼續直筒部的生長，反摻雜再次成為必需的時機，開始反摻雜。預先決定反摻雜的重複次數，直到規定次數的反摻雜結束為止重複實行。反摻雜中每次分別變更Ar氣體流量及爐內壓為適於反摻雜的值(F 2, P 2)。這樣，一邊實行規定次數的反摻雜，一邊提拉所希望長度的矽單結晶，藉此可以提高電阻率在提拉軸方向上變化小的矽單結晶良率。
圖4為顯示摻雜劑投下期間與Ar氣體流量及爐內壓的關係圖。
如圖4所示，摻雜劑投下期間中增加Ar氣體流量的同時，也減少爐內壓。例如，設定摻雜劑投下期間(第2期間)中的Ar氣體流量為比未投下摻雜劑的通常結晶提拉期間(第1期間)中Ar氣體流量F 1的2倍。又，設定摻雜劑投下期間(第2期間)中的爐內壓為通常結晶提拉期間(第1期間)中的爐內壓之80%。
增加隔室10內導入的Ar氣體流量時，因為沿著隔室10的中心側向外側流動的融液面之Ar氣體流速變快，可以抑制融液面近旁漂浮的未溶融摻雜劑接近矽單結晶2與矽融液3的固液界面。提高爐內壓的情況也同樣地，因為沿著隔室10的中心側向外側流動的融液面之Ar氣體流速變快，可以抑制摻雜劑接近固液界面。因此，透過暫時改變Ar氣體流量及爐內壓，可以防止摻雜劑被取入矽單結晶2與矽融液3的固液界面引起的單結晶有錯位。
圖5，為顯示實施2次反摻雜時矽單結晶中的電阻率變化圖，分別顯示橫軸是結晶長(直筒部全長為1時的相對值)，縱軸是電阻率(相對值)。
如圖5所示，作為主摻雜劑單獨摻雜磷的矽單結晶的情況下，矽單結晶的電阻率在提拉開始時最高，因為隨著提拉進展只是慢慢下降，結晶長超過約0.44，電阻率會偏離規格。
但是，透過在結晶長約0.44的位置實施第1次的反摻雜，在結晶長約0.63的位置實施第2次的反摻雜，可以盡量增長電阻率收在規格內的單結晶長度。
如以上說明，根據本實施形態的矽單結晶的製造方法，矽單結晶的提拉步驟中包含投下與矽單結晶的主摻雜劑相反導電型的副摻雜劑至矽融液的步驟，因為比副摻雜劑非投下期間中更增大副摻雜劑投下期間中的Ar氣體流量，且降低爐內壓，可以防止單結晶有錯位。
以上，說明關於本發明的較佳實施形態，本發明不限定於上述實施形態，在不脫離本發明主旨的範圍內可以作各種變更，這些當然也包含在本發明的範圍內。 [實施例]
(比較例) 以磷(P)為主摻雜劑的n型矽單結晶在直筒部生長步驟中，不變更Ar氣體流量及爐內壓而實行反摻雜。反摻雜中，預測根據P的偏析的電阻率變化，就在電阻率偏離規格之前投下副摻雜劑的硼(B)。結果，緊接在副摻雜劑投下之後就發生矽單結晶有錯位。
(實施例) 以磷(P)為主摻雜劑的n型矽單結晶在直筒部生長步驟中，實行2次反摻雜。反摻雜時增加Ar氣體流量至通常時的2倍為止，維持此Ar氣體流量增加的狀態15分鐘後，恢復至通常時的Ar氣體流量(參照圖4)。還有在與此相同的時機，比通常時更降低爐內壓5Torr，維持此爐內壓下降狀態的15分鐘之後，恢復至通常時的爐內壓(參照圖4)。Ar氣體流量及爐內壓的變更(增加及減少)需要20分鐘。副摻雜劑的投下，在Ar氣體流量增加的狀態及爐內壓力下降的狀態維持一定的期間中實行。結果，矽單結晶不會有錯位，可以提拉到最後。
為了確認這樣得到的矽單結晶在結晶長邊方向的電阻率分佈，縱切摻雜劑投下位置近旁的結晶塊取得樣品，研磨加工使樣品厚度為1.0mm(毫米)，更實行用於電阻率測量的施體抑制器(donor killer)處理(650℃, 40分鐘的熱處理)。
接著，以四探針法測量樣品的電阻率。電阻率的測量間距，副摻雜劑投下位置近旁為1mm間距，此外為5mm間距。圖6中顯示電阻率連續測量的結果。如圖示，緊接在摻雜劑投下之後電阻率上升，之後得到根據偏析的電阻率。第2次的副摻雜劑投下後電阻率比目標稍低，但大致得到良好的結果。
雖然實行4次伴隨以上的反摻雜之矽單結晶的提拉，但任何矽單結晶中都沒發生有錯位，得到良好的結果。
1:單結晶製造裝置 2:矽單結晶 3:矽融液 5:摻雜劑(副摻雜劑) 10:隔室 10a:主室 10b:上室 10c:提拉室 10d:吸氣口 10e:排氣口 10f:開口部 11:斷熱材 12:石英坩堝 13:基座 14:轉軸 15:加熱器 16:熱遮蔽構件 17:金屬線 18:捲線機構 19:轉軸驅動機構 20:摻雜劑供給裝置 21:摻雜劑供給管 22:摻雜劑加料斗 23:密封蓋 30:控制部 31:Ar氣體供給源 32:質量流量控制器 33:真空泵 34:閥 S11:原料填充步驟 S12:溶融步驟 S13:着液步驟 S14:頸縮步驟 S15:肩部生長步驟 S16:直筒部生長步驟 S17:尾部生長步驟
圖1為顯示本發明實施形態的單結晶製造裝置構成之略剖面圖； 圖2為用以說明本發明實施形態的矽單結晶製造方法之流程圖； 圖3為用以說明包含反摻雜步驟的直筒部生長步驟S16之流程圖； 圖4為顯示摻雜劑投下期間與Ar氣體流量及爐內壓的關係圖； 圖5為顯示實施2次反摻雜時矽單結晶中的電阻率變化圖；以及 圖6為顯示以四探針法測量實施例的矽單結晶電阻率之結果圖。
1:單結晶製造裝置
2:矽單結晶
3:矽融液
5:摻雜劑(副摻雜劑)
10:隔室
10a:主室
10b:上室
10c:提拉室
10d:吸氣口
10e:排氣口
10f:開口部
11:斷熱材
12:石英坩堝
13:基座
14:轉軸
15:加熱器
16:熱遮蔽構件
17:金屬線
18:捲線機構
19:轉軸驅動機構
20:摻雜劑供給裝置
21:摻雜劑供給管
22:摻雜劑加料斗
23:密封蓋
30:控制部
31:Ar氣體供給源
32:質量流量控制器
33:真空泵
34:閥

Claims (12)

  1. 一種矽單結晶的製造方法，其特徵在於： 包括： 溶融步驟，產生包含主摻雜劑的矽融液；以及 結晶提拉步驟，從上述矽融液提拉矽單結晶； 其中，上述結晶提拉步驟，包含至少1次追加摻雜步驟，用以投下副摻雜劑至上述矽融液； 未投下上述副摻雜劑的第1期間中設定對提拉爐內供給的Ar(氬)氣體流量為第1流量； 包含投下上述副摻雜劑的期間之第2期間中設定對上述提拉爐內供給的上述Ar氣體流量為比上述第1流量更大的第2流量。
  2. 如請求項1之矽單結晶的製造方法，其中， 上述第2流量相對於上述第1流量的增加量，以室溫且大氣壓下的換算流量是40L/min(升/分鐘)以上300 L/min以下。
  3. 如請求項1或2之矽單結晶的製造方法，其中， 上述第2流量，以室溫且大氣壓下的換算流量是120L/min(升/分鐘)以上。
  4. 如請求項1或2之矽單結晶的製造方法，其中， 上述第2流量，是上述第1流量的1.5倍以上5倍以下。
  5. 如請求項1或2之矽單結晶的製造方法，其中， 上述追加摻雜步驟在開始投下上述副摻雜劑前，增加上述Ar氣體流量至上述第2流量，結束投下上述副摻雜劑後，恢復上述Ar氣體流量至上述第1流量。
  6. 如請求項1之矽單結晶的製造方法，其中， 設定上述第1期間中上述提拉爐內的壓力為第1爐內壓， 設定上述第2期間中上述提拉爐內的上述壓力為比上述第1爐內壓更低的第2爐內壓。
  7. 如請求項6之矽單結晶的製造方法，其中， 上述第2爐內壓相對於上述第1爐內壓的減少量，是1Torr(托)以上10Torr以下。
  8. 如請求項1、2、6或7之矽單結晶的製造方法，其中， 在上述矽融液上方配置上述略圓筒狀的熱遮蔽構件，圍繞從上述矽融液提拉的上述矽單結晶。
  9. 如請求項1、2、6或7之矽單結晶的製造方法，其中， 上述矽單結晶中的氧濃度是6×10 17atoms/cm 3(原子/立方厘米) (ASTM F－121, 1979)以下。
  10. 如請求項1、2、6或7之矽單結晶的製造方法，其中， 上述矽單結晶的電阻率是10Ωcm以上1000Ωcm以下。
  11. 一種矽單結晶的製造方法，其特徵在於： 包括： 溶融步驟，產生包含主摻雜劑的矽融液；以及 結晶提拉步驟，從上述矽融液提拉矽單結晶； 其中，上述結晶提拉步驟，包含至少1次追加摻雜步驟，用以投下副摻雜劑至上述矽融液； 未投下上述副摻雜劑的第1期間中設定提拉爐內的壓力為第1爐內壓； 包含投下上述副摻雜劑的期間之第2期間中設定上述提拉爐內的上述壓力為比上述第1爐內壓更低的第2爐內壓。
  12. 如請求項11之矽單結晶的製造方法，其中， 上述第2爐內壓相對於上述第1爐內壓的減少量，是1Torr(托)以上10Torr以下。
TW110131825A 2020-09-29 2021-08-27 矽單結晶的製造方法 TWI784689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020163638 2020-09-29
JP2020-163638 2020-09-29

Publications (2)

Publication Number Publication Date
TW202217085A TW202217085A (zh) 2022-05-01
TWI784689B true TWI784689B (zh) 2022-11-21

Family

ID=80950338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131825A TWI784689B (zh) 2020-09-29 2021-08-27 矽單結晶的製造方法

Country Status (6)

Country Link
US (1) US20230340691A1 (zh)
JP (1) JP7567929B2 (zh)
CN (1) CN116406433A (zh)
DE (1) DE112021005126T5 (zh)
TW (1) TWI784689B (zh)
WO (1) WO2022071014A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024018608A (ja) * 2022-07-29 2024-02-08 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶インゴットの評価方法
CN116949554B (zh) * 2023-09-05 2023-11-21 鄂尔多斯市中成榆能源有限公司 直拉单晶硅的生产方法及生产系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025336A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2014511146A (ja) * 2011-04-14 2014-05-12 ジーティー アドヴァンスト シーズィー， エルエルシー 均一な複数のドーパントを有するシリコンインゴット並びにそれを生成するための方法及び装置
JP2014125402A (ja) * 2012-12-27 2014-07-07 Globalwafers Japan Co Ltd シリコン単結晶の引き上げ方法
JP2016060667A (ja) * 2014-09-18 2016-04-25 信越半導体株式会社 抵抗率制御方法、追加ドーパント投入装置、並びに、ｎ型シリコン単結晶
JP2018525308A (ja) * 2015-08-12 2018-09-06 エスケー シルトロン カンパニー リミテッド 単結晶成長方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380204B2 (ja) 2003-04-10 2009-12-09 株式会社Ｓｕｍｃｏ シリコン単結晶及び単結晶育成方法
JP5595318B2 (ja) 2011-03-29 2014-09-24 グローバルウェーハズ・ジャパン株式会社 単結晶引上装置及び単結晶引き上げ方法
JP6015634B2 (ja) * 2013-11-22 2016-10-26 信越半導体株式会社 シリコン単結晶の製造方法
JP6862916B2 (ja) * 2017-02-28 2021-04-21 株式会社Sumco シリコン単結晶インゴットの製造方法およびシリコン単結晶育成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025336A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2014511146A (ja) * 2011-04-14 2014-05-12 ジーティー アドヴァンスト シーズィー， エルエルシー 均一な複数のドーパントを有するシリコンインゴット並びにそれを生成するための方法及び装置
JP2014125402A (ja) * 2012-12-27 2014-07-07 Globalwafers Japan Co Ltd シリコン単結晶の引き上げ方法
JP2016060667A (ja) * 2014-09-18 2016-04-25 信越半導体株式会社 抵抗率制御方法、追加ドーパント投入装置、並びに、ｎ型シリコン単結晶
JP2018525308A (ja) * 2015-08-12 2018-09-06 エスケー シルトロン カンパニー リミテッド 単結晶成長方法

Also Published As

Publication number Publication date
JP7567929B2 (ja) 2024-10-16
TW202217085A (zh) 2022-05-01
DE112021005126T5 (de) 2023-07-20
JPWO2022071014A1 (zh) 2022-04-07
CN116406433A (zh) 2023-07-07
WO2022071014A1 (ja) 2022-04-07
US20230340691A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US8123855B2 (en) Device and process for growing Ga-doped single silicon crystals suitable for making solar cells
TWI784689B (zh) 矽單結晶的製造方法
CN114606567B (zh) n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片
US10494734B2 (en) Method for producing silicon single crystals
JP5373423B2 (ja) シリコン単結晶及びその製造方法
KR100758162B1 (ko) 질소 도핑된 실리콘 단결정의 제조 방법
JP2003277197A (ja) ＣｄＴｅ単結晶およびＣｄＴｅ多結晶並びにその製造方法
JP5399212B2 (ja) シリコン単結晶の製造方法
CN109415841B (zh) 单晶硅的制造方法
JP6910168B2 (ja) 炭化珪素単結晶インゴットの製造装置及び製造方法
KR20050120707A (ko) 단결정의 제조방법
JP7420046B2 (ja) シリコン単結晶の製造方法
CN109415842B (zh) 单晶硅的制造方法
JP7359241B2 (ja) シリコン単結晶の製造方法
JP2012001408A (ja) シリコン単結晶の育成方法
JP4433865B2 (ja) シリコン単結晶の製造方法
KR100835293B1 (ko) 실리콘 단결정 잉곳의 제조방법
JP2011157224A (ja) シリコン単結晶の製造方法
WO2022074908A1 (ja) シリコン単結晶の育成方法
JP2007210865A (ja) シリコン単結晶引上装置
WO2008018322A1 (fr) Monocristal de carbure de silicium et son procédé de production
US20200199776A1 (en) Method for producing silicon single crystal
KR101330418B1 (ko) 단결정 잉곳 성장방법 및 이에 의해 제조된 웨이퍼
TW202140869A (zh) 單晶矽的製造方法
KR100784585B1 (ko) 비대칭 자기장을 이용한 반도체 단결정 제조 방법 및 그장치