CN116406433A - 单晶硅的制造方法 - Google Patents
单晶硅的制造方法 Download PDFInfo
- Publication number
- CN116406433A CN116406433A CN202180066679.2A CN202180066679A CN116406433A CN 116406433 A CN116406433 A CN 116406433A CN 202180066679 A CN202180066679 A CN 202180066679A CN 116406433 A CN116406433 A CN 116406433A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- flow rate
- dopant
- crystal silicon
- pulling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Silicon Compounds (AREA)
Abstract
晶体提拉中途防止由于投下粒状副掺杂剂引起单晶的有位错化。根据本发明的单晶硅的制造方法,包括:熔融工序,产生包含主掺杂剂的硅熔液(3);以及晶体提拉工序,从硅熔液(3)提拉单晶硅(2)。晶体提拉工序包含至少1次追加掺杂工序,用于投下包含副掺杂剂的掺杂剂原料(5)至硅熔液(3)。未投下副掺杂剂(5)的第1期间中设定Ar气体流量为第1流量,而包含投下副掺杂剂(5)的期间的第2期间中设定Ar气体流量为比第1流量更大的第2流量。
Description
技术领域
本发明涉及一种根据切克劳斯基法(CZ法)的单晶硅的制造方法,尤其涉及晶体提拉工序中途追加供给掺杂剂的方法。
背景技术
作为半导体器件的基板材料的单晶硅大多以CZ法制造。CZ法,浸泡晶种在石英坩埚内收纳的硅熔液中,旋转晶种及石英坩埚的同时,通过慢慢提拉晶种,在晶种下方生长大直径的单晶。根据CZ法,可以以高良率制造高品质的单晶硅。
单晶硅的生长中,为了调整单晶的电阻率(以下简称为电阻率),使用各种掺杂剂(dopant)。代表性的掺杂剂为硼(B)、磷(P)、砷(As)、锑(Sb)等。通常,这些掺杂剂,与多晶硅原料一起投入石英坩埚内,以加热器的加热与多晶硅一起熔化。由此,产生包含规定量掺杂剂的硅熔液。
但是,因为单晶硅中的掺杂浓度由于偏析在提拉轴方向上改变,很难在提拉方向上得到均匀的电阻率。为了解决此问题,在单晶硅的提拉中途供给掺杂剂的方法是有效的。例如,在n型单晶硅的提拉中途,通过加入p型掺杂剂至硅熔液中,可以抑制n型掺杂剂的偏析影响引起的单晶硅电阻率下降。追加供给这样的与主掺杂剂相反导电型的副掺杂剂的方法,称作反掺杂。
关于反掺杂技术,例如专利文献1中记载,为了使与初期投入的型(例如n型)相反型(例如p型)的掺杂剂投入速度满足规定关系式,添加掺杂剂。并且,专利文献2中记载,通过插入包含副掺杂剂的棒状硅晶体至原料熔液,控制生长的单晶硅在轴方向的电阻率。
现有技术文献
专利文献
专利文献1:日本特开平3-247585号公报
专利文献2:日本特开2016-216306号公报
发明内容
发明所要解决的技术问题
但是,石英坩埚内的硅熔液内投入粒状掺杂剂的反掺杂,具有固体掺杂剂在熔液中完全熔化前被取入固液界面,而单晶硅有位错化的问题。这样的有位错化问题,在为了单晶低氧化减少导入提拉炉内的Ar气体流量的IGBT用单晶硅的提拉中是显著的,要求改善。
因此,本发明的目的在于提供单晶硅的制造方法,在晶体提拉中途投下副掺杂剂的反掺杂法中,可以防止单晶的有位错化。
用于解决技术问题的方案
为了解决上述技术问题,根据本发明的单晶硅的制造方法,其特征在于包括:熔融工序,产生包含主掺杂剂的硅熔液;以及晶体提拉工序,从所述硅熔液提拉单晶硅,所述晶体提拉工序包含至少1次追加掺杂工序,用于投下副掺杂剂至所述硅熔液,设定未投下所述副掺杂剂的第1期间中对提拉炉内供给的Ar气体流量为第1流量,而设定包含投下所述副掺杂剂的期间的第2期间中对所述提拉炉内供给的所述Ar气体流量为比所述第1流量更大的第2流量。
根据本发明,可以防止对硅熔液投下的副掺杂剂在未熔融的状态下到达固液界面被取入单晶硅中引起的单晶硅的有位错化。
本发明中,所述第2流量相对于所述第1流量的增加量,以室温且大气压下的换算流量计优选为40L/min以上300L/min以下。低于40L/min时,效果很小,超过300L/min时,引起液面温度下降,有可能导致单晶的有位错化。尤其,所述第2流量相对于所述第1流量的增加量,优选为80L/min以上160L/min以下。并且,所述第2流量,以室温且大气压下的换算流量计优选为120L/min以上,优选为所述第1流量的1.5倍以上5倍以下,尤其优选为2倍以上3倍以下。由此,可以防止未熔融的副掺杂剂被取入固液界面引起的单晶硅的有位错化。
本发明中,优选为所述追加掺杂工序在开始投下所述副掺杂剂前,增加所述Ar气体流量至所述第2流量,结束投下所述副掺杂剂后,恢复所述Ar气体流量至所述第1流量。由此,可以更降低对所述硅熔液投下的掺杂剂在未熔融的状态下被取入固液界面的机率。
本发明中,优选为设定所述第1期间中所述提拉炉内的压力为第1炉内压,设定所述第2期间中所述提拉炉内的所述压力为比所述第1炉内压更低的第2炉内压。通过改变Ar气体流量的同时也改变炉内压,可以更降低有位错化的机率。
本发明中,所述第2炉内压相对于所述第1炉内压的减少量,优选为1Torr以上10Torr以下。一般,第1炉内压大多是数十Torr的情况,第2炉内压的减少量超过10Torr时,第2炉内压变得过低,有可能引起提拉的单晶的有位错化。并且,第2炉内压的减少量低于1Torr时,因为第2炉内压与第1炉内压几乎一样,变得难以得到降低有位错化机率的效果。相对于此,第2炉内压相对于第1炉内压的减少量如果是1Torr以上10Torr以下的话,可以更降低单晶的有位错化的机率。
根据本发明的单晶硅的制造方法,优选为在所述硅熔液上方配置大致圆筒状的热屏蔽构件,围绕从所述硅熔液提拉的所述单晶硅,一边控制通过所述热屏蔽构件下端与熔液面之间的间隔的所述Ar气体流速,一边提拉所述单晶硅。在设置热屏蔽构件的炉内提拉氧浓度低的单晶硅的情况下,必须精密控制流过所述热屏蔽构件下端与熔液面之间的间隔的Ar气体流速。根据本发明,通过增加反掺杂中的Ar气体流量,可以增强硅熔液的液面附近从单晶硅的中心侧向外侧流动的Ar气体流速,可以防止未熔融的掺杂剂接近固液界面。尤其是比热屏蔽构件下端更往石英坩埚侧投下副掺杂剂的情况下,可以增强从通过热屏蔽构件的下端与熔液面之间的间隔的单晶硅的中心轴侧向外侧的Ar气体流速,在防止未熔融的掺杂剂接近固液界面方面是有效的。
本发明中,所述单晶硅中的氧浓度优选为6×1017原子/cm3(ASTM F-121,1979)以下,尤其优选为4×1017原子/cm3(ASTM F-121,1979)以下。并且,所述单晶硅的电阻率优选为10Ωcm以上1000Ωcm以下,尤其优选为20Ωcm以上100Ωcm以下。这样,提拉氧浓度低且电阻率范围窄的单晶硅的情况下,必须减少晶体提拉工序中炉内的Ar气体流量,Ar气体流量少的条件下实施反掺杂时,单晶硅的有位错化的机率变高。但是,如同本发明,只有反掺杂工序中增加Ar气体流量时,可以降低单晶硅的有位错化的机率。
并且,根据本发明的单晶硅的制造方法,其特征在于包括:熔融工序,产生包含主掺杂剂的硅熔液;以及晶体提拉工序,从所述硅熔液提拉单晶硅,所述晶体提拉工序包含至少1次追加掺杂工序,用于投下副掺杂剂至所述硅熔液,设定未投下所述副掺杂剂的第1期间中提拉炉内的压力为第1炉内压,而设定包含投下所述副掺杂剂的期间的第2期间中所述提拉炉内的所述压力为比所述第1炉内压更低的第2炉内压。
根据本发明,可以防止对硅熔液投下的副掺杂剂在未熔融的状态下到达固液界面被取入单晶硅中引起的单晶硅的有位错化。
本发明中,所述第2炉内压相对于所述第1炉内压的减少量,优选为1Torr以上10Torr以下。一般,第1炉内压大多是数十Torr的情况,第2炉内压的减少量超过10Torr时,第2炉内压变得过低,有可能引起提拉的单晶的有位错化。并且,第2炉内压的减少量低于1Torr时,因为第2炉内压与第1炉内压几乎一样,变得难以得到降低有位错化机率的效果。相对于此,第2炉内压相对于第1炉内压的减少量如果是1Torr以上10Torr以下的话,可以更降低单晶的有位错化的机率。
发明效果
根据本发明,可以提供单晶硅的制造方法,在晶体提拉中途投下副掺杂剂的反掺杂法中可以防止单晶的有位错化。
附图说明
图1是表示本发明实施方式的单晶制造装置结构的概略剖视图。
图2是用于说明本发明实施方式的单晶硅制造方法的流程图。
图3是用于说明包含反掺杂工序的直体部生长工序S16的流程图。
图4是表示掺杂剂投下期间与Ar气体流量及炉内压的关系图。
图5是表示实施2次反掺杂时单晶硅中的电阻率变化图。
图6是表示以四探针法测量实施例的单晶硅电阻率的结果图。
具体实施方式
以下,一边参考附图,一边详细说明关于本发明的优选实施方式。
图1是表示根据本发明实施方式的单晶制造装置结构的概略剖视图。
如图1所示,单晶制造装置1,包括:腔室10,构成单晶硅2的提拉炉;石英坩埚12,设置在腔室10内;石墨制的基座13,支撑石英坩埚12;转轴14,支撑可升降及旋转基座13;加热器15,配置在基座13周围;热屏蔽构件16,配置在石英坩埚12上方;单晶提拉线17,在石英坩埚12上方与转轴14配置在同轴上;卷线机构18,配置在腔室10上方;掺杂剂供给装置20,供给掺杂剂原料5至石英坩埚12内;以及控制部30,控制各部。
腔室10,由主室10a、覆盖主室10a的上部开口的上室10b、以及连结至上室10b的上部开口的细长圆筒状拉晶室10c构成,石英坩埚12、基座13、加热器15以及热屏蔽构件16设置在主室10a内。基座13固定至贯穿腔室10的底部中央往铅垂方向设置的转轴14的上端部,转轴14由转轴驱动机构19升降及旋转驱动。
加热器15用于熔化石英坩埚12内填充的多晶硅原料并产生硅熔液3。加热器15是碳制电阻加热式加热器,设置为围绕基座13内的石英坩埚12。加热器15外侧设置绝热材料11。绝热材料11沿着主室10a的内壁面配置,由此提高主室10a内的保温性。
热屏蔽构件16,防止由于来自加热器15及石英坩埚12的辐射热而加热单晶硅2的同时,为了抑制硅熔液3的温度变动而设置。热屏蔽构件16是从上方往下方直径缩小的大致圆筒状构件,覆盖硅熔液3上方的同时,设置为围绕生长中的单晶硅2。作为热屏蔽构件16的材料,优选使用石墨。因为热屏蔽构件16的中央设置比单晶硅2的直径更大的开口部,确保单晶硅2的提拉路径。如图示,通过开口部提拉单晶硅2至上方。因为热屏蔽构件16的开口直径比石英坩埚12的口径更小且热屏蔽构件16的下端部位于石英坩埚12的内侧,即使上升石英坩埚12的边缘上端至比热屏蔽构件16的下端更上方,热屏蔽构件16也不干扰石英坩埚12。
随着单晶硅2的生长,石英坩埚12内的熔液量减少,但通过控制石英坩埚12的上升使熔液面与热屏蔽构件16的间隔(gap)为恒定,控制硅熔液3的温度变动的同时,使流过熔液面附近(吹扫气体引导路径)的Ar气体流速恒定,可以控制来自硅熔液3的掺杂剂蒸发量。因此,可以提高单晶在提拉轴方向的晶体缺陷分布、氧浓度分布、电阻率分布等的稳定性。
石英坩埚12的上方,设置作为单晶硅2的提拉轴的线材17以及卷绕线材17的卷线机构18。卷线机构18具有旋转线材17的同时旋转单晶硅2的功能。卷线机构18配置在拉晶室10c上方,线材17从卷线机构18通过拉晶室10c内延伸至下方,线材17的前端部到达主室10a的内部空间为止。图1中,显示生长中途的单晶硅2由线材17吊设的状态。提拉单晶时浸泡晶种在硅熔液3内,一边分别旋转石英坩埚12与晶种,一边慢慢提拉线材17,由此使单晶生长。
拉晶室10c的上部设置用于导入Ar气体(吹扫气体)至腔室10内的气体吸气口10d,主室10a的底部设置用于排出腔室10内的Ar气体的气体排气口10e。所谓的Ar气体,表示气体的主成分(超过50vol.%)是氩气,包含氢气、氮气等气体也没关系。
Ar气体供给源31经由主流控制器32连接至气体吸气口10d,从气体吸气口10d导入来自Ar气体供给源31的Ar气体至腔室10内,其导入量由主流控制器32控制。并且,因为密闭的腔室10内的Ar气体从气体排气口10e往腔室10外部排出,可以回收腔室10内的SiO气体、CO气体,保持腔室10内清洁。从气体吸气口10d朝向气体排气口10e的Ar气体,通过热屏蔽构件16的开口,沿着熔液面从提拉炉中心部朝向外侧,再下降到达气体排气口10e。
经由配管连接真空泵33至气体排气口10e,一边以真空泵33抽吸腔室10内的Ar气体,一边以阀34控制其流量,由此保持腔室10内在恒定的减压状态。腔室10内的气压以压力计测量,控制来自气体排气口10e的Ar气体的排气量,使腔室10内的气压为恒定。
掺杂剂供给装置20,包括掺杂剂供给管21、掺杂剂加料斗22以及密封盖23;掺杂剂供给管21,从腔室10外侧引进至其内部;掺杂剂加料斗22,设置在腔室10外侧,连接至掺杂剂供给管21的上端;密封盖23,密闭掺杂剂供给管21贯穿的上室10b的开口部10f。
掺杂剂供给管21,从掺杂剂加料斗22的设置位置通过上室10b的开口部10f到达石英坩埚12内的硅熔液3正上方的配管。单晶硅2的提拉中途,从掺杂剂供给装置20对石英坩埚12内的硅熔液3追加供给掺杂剂原料5。从掺杂剂加料斗22排出的掺杂剂原料5,通过掺杂剂供给管21供给至硅熔液3。
从掺杂剂供给装置20供给的掺杂剂原料5为包含副掺杂剂的粒状硅。这样的掺杂剂原料5,以例如CZ法使高浓度包含副掺杂剂的硅晶体生长后,通过精细粉碎制成。但是,反掺杂中使用的掺杂剂原料5不限于包含副掺杂剂的硅,也可以是掺杂剂单体,也可以是包含掺杂剂原子的化合物。还有掺杂剂原料5的形状不限定于粒状,也可以是板状、棒状。
图2是用于说明本发明实施方式的单晶硅制造方法的流程图。
如图2所示,单晶硅2的制造中,首先在石英坩埚12内填充主掺杂剂的同时也填充多晶硅原料(原料填充工序S11)。提拉n型单晶硅时的主掺杂剂,例如是磷(P)、砷(As)或锑(Sb),提拉p型单晶硅时的主掺杂剂,例如是硼(B)、铝(Al)、镓(Ga)或铟(In)。接着,石英坩埚12内的多晶硅以加热器15加热熔融,产生包含主掺杂剂的硅熔液3(熔融工序S12)。
接着,下降安装在线材17前端部的晶种,接触硅熔液3(工序S13)。之后,一边维持与硅熔液3的接触状态,一边慢慢提拉晶种,实施使单晶生长的晶体提拉工序(工序S14~S17)。
晶体提拉工序中,依序实施缩径工序S14、肩部生长工序S15、直体部生长工序S16以及尾部生长工序S17,缩径工序S14为了无位错化,形成晶体直径缩细的颈部;肩部生长工序S15形成晶体直径慢慢变大的肩部,直体部生长工序S16形成维持晶体直径在规定直径(例如约300mm)的直体部,尾部生长工序S17形成晶体直径慢慢变小的尾部,最终从熔液面断开单晶。根据上述,完成硅单晶锭。
直体部生长工序S16,优选为具有至少1次反掺杂工序(追加掺杂工序),用于投入具有与单晶硅2内包含的主掺杂剂相反的导电型的副掺杂剂至硅熔液3中。由此,可以抑制单晶硅2的直体部在晶体长度方向中的电阻率变化。
IGBT用单晶硅中的氧浓度优选为6×1017原子/cm3(ASTM F-121,1979)以下,尤其优选为4×1017原子/cm3(ASTM F-121,1979)以下。并且,IGBT用单晶硅的电阻率优选为10Ωcm以上1000Ωcm以下,尤其优选为20Ωcm以上100Ωcm以下。
这样,氧浓度低且电阻率范围窄的IGBT用单晶硅的提拉中,优选为放慢沿着从提拉炉的中心轴侧朝向外侧的熔液面的Ar气体流速,在这样的炉内条件下实施追加掺杂时,单晶硅的有位错化的机率变高。但是,如本实施方式,改变反掺杂工序中的炉内条件时,可以降低单晶硅的有位错化的机率。
图3是用于说明包含反掺杂工序的直体部生长工序S16的流程图。
如图3所示,直体部生长工序S16开始时,分别设定Ar气体流量及炉内压为适合单晶硅生长的值(工序S21)。例如,IGBT用单晶硅的情况下,要求电阻率低且晶格间氧浓度低。为了生长这样的单晶硅,必须比一般半导体器件用的单晶硅更减小Ar气体流量。以通常的直体部生长工序S16需要的Ar气体流量为第1流量F1、以炉内压为第1炉内压P1。
因为单晶硅中的掺杂剂浓度随着晶体提拉进展而上升,偏离所希望的电阻率范围。因此,工序中,一到需要反掺杂的时机,就开始反掺杂(工序S22Y,S23~S25)。
反掺杂中,对硅熔液3投下包含副掺杂剂的掺杂剂原料5(工序S24)。提拉n型单晶硅时的副掺杂剂例如是硼(B)、铝(Al)、镓(Ga)或铟(In),提拉p型单晶硅时的副掺杂剂例如是磷(P)、砷(As)或锑(Sb)。
掺杂剂投下期间中,分别改变Ar气体流量及炉内压为适合反掺杂的值。设定掺杂剂投下期间(第2期间)中的Ar气体流量F2(第2流量)为比通常的晶体提拉期间(第1期间)中的Ar气体流量F1(第1流量)更大的值(F2>F1)。还有设定反掺杂期间中的炉内压P2(第2炉内压)为比通常的晶体提拉期间中的炉内压P1(第1炉内压)更低的值(P2<P1)。并且,所谓掺杂剂投下期间,狭义上是实际投下掺杂剂原料5的期间,但广义上是指硅熔液中投下的掺杂剂完全熔化没发生有位错化的问题为止所需的期间。
Ar气体流量F2相对于Ar气体流量F1的增加量,以室温且大气压下的换算流量计优选为40L/min以上300L/min以下。并且,Ar气体流量F2以室温且大气压下的换算流量计优选为120L/min以上,优选为Ar气体流量F1的1.5倍以上5倍以下。由此,可以防止未熔融的副掺杂剂被取入固液界面引起的单晶硅的有位错化。
炉内压P2相对于炉内压P1的减少量,优选为1Torr以上10Torr以下。通过改变Ar气体流量的同时也改变炉内压,可以更降低有位错化的机率。
反掺杂结束时,恢复至通常的晶体提拉期间(第1期间)中的Ar气体流量F1以及炉内压P1,继续直体部的生长(工序S25、S26)。
根据要求的晶体长度重复实行反掺杂工序(工序S27Y、S22Y、S23~S25)。反掺杂结束后也继续直体部的生长,反掺杂再次成为必需的时机,开始反掺杂。预先决定反掺杂的重复次数,直到规定次数的反掺杂结束为止重复实行。反掺杂中每次分别改变Ar气体流量及炉内压为适合反掺杂的值(F2,P2)。这样,一边实行规定次数的反掺杂,一边提拉所希望长度的单晶硅,由此可以提高电阻率在提拉轴方向上变化小的单晶硅良率。
图4是表示掺杂剂投下期间与Ar气体流量及炉内压的关系图。
如图4所示,掺杂剂投下期间中增加Ar气体流量的同时,也减少炉内压。例如,设定掺杂剂投下期间(第2期间)中的Ar气体流量为比未投下掺杂剂的通常提拉期间(第1期间)中Ar气体流量的2倍。并且,设定掺杂剂投下期间(第2期间)中的炉内压为通常提拉期间(第1期间)中的炉内压的80%。
增加腔室10内导入的Ar气体流量时,因为沿着腔室10的中心侧向外侧流动的熔液面的Ar气体流速变快,可以抑制熔液面附近漂浮的未熔融掺杂剂接近单晶硅2与硅熔液3的固液界面。提高炉内压的情况也同样地,因为沿着腔室10的中心侧向外侧流动的熔液面的Ar气体流速变快,可以抑制掺杂剂接近固液界面。因此,通过暂时改变Ar气体流量及炉内压,可以防止掺杂剂被取入单晶硅2与硅熔液3的固液界面引起的单晶的有位错化。
图5是表示实施2次反掺杂时单晶硅中的电阻率变化图,分别表示横轴是晶体长度(直体部全长为1时的相对值),纵轴是电阻率(相对值)。
如图5所示,作为主掺杂剂单独掺杂磷的单晶硅的情况下,单晶硅的电阻率在提拉开始时最高,因为随着提拉进展只是慢慢下降,晶体长度超过约0.44,电阻率会偏离规格。
但是,通过在晶体长度约0.44的位置实施第1次的反掺杂,在晶体长度约0.63的位置实施第2次的反掺杂,可以尽量增长电阻率收在规格内的单晶长度。
如以上说明,根据本实施方式的单晶硅的制造方法,单晶硅的提拉工序中包含投下与单晶硅的主掺杂剂相反导电型的副掺杂剂至硅熔液的工序,因为比副掺杂剂非投下期间中更增大副掺杂剂投下期间中的Ar气体流量,且降低炉内压,可以防止单晶的有位错化。
以上,说明关于本发明的优选实施方式,本发明不限定于上述实施方式,在不脱离本发明主旨的范围内可以作各种改变,这些当然也包含在本发明的范围内。
实施例
(比较例)
以磷(P)为主掺杂剂的n型单晶硅在直体部生长工序中,不改变Ar气体流量及炉内压而实行反掺杂。反掺杂中,预测根据P的偏析的电阻率变化,就在电阻率偏离规格之前投下副掺杂剂的硼(B)。结果,紧接在副掺杂剂投下之后就发生单晶硅的有位错化。
(实施例)
以磷(P)为主掺杂剂的n型单晶硅在直体部生长工序中,实行2次反掺杂。反掺杂时增加Ar气体流量至通常时的2倍为止,维持此Ar气体流量增加的状态15分钟后,恢复至通常时的Ar气体流量(参考图4)。还有在与此相同的时机,比通常时更降低炉内压5Torr,维持此炉内压下降状态15分钟之后,恢复至通常时的炉内压(参考图4)。Ar气体流量及炉内压的改变(增加及减少)需要20分钟。副掺杂剂的投下,在Ar气体流量增加的状态及炉内压力下降的状态维持一定的期间中实行。结果,单晶硅不会有位错化,可以提拉到最后。
为了确认这样得到的单晶硅在晶体长度方向的电阻率分布,纵切掺杂剂投下位置附近的晶体块取得样品,磨削加工使样品厚度为1.0mm,进一步实行用于电阻率测量的供体抑制处理(650℃,40分钟的热处理)。
接着,以四探针法测量样品的电阻率。电阻率的测量间距,副掺杂剂投下位置附近为1mm间距,此外为5mm间距。图6中显示电阻率连续测量的结果。如图示,紧接在掺杂剂投下之后电阻率上升,之后得到根据偏析的电阻率。第2次的副掺杂剂投下后电阻率比目标稍低,但大致得到良好的结果。
虽然实行4次伴随以上的反掺杂的单晶硅的提拉,但任何单晶硅中都没发生有位错化,得到良好的结果。
附图标记说明
1-单晶制造装置,2-单晶硅,3-硅熔液,5-掺杂剂(副掺杂剂),10-腔室,10a-主室,10b-上室,10c-拉晶室,10d-气体吸气口,10e-气体排气口,10f-开口部,11-绝热材料,12-石英坩埚,13-基座,14-转轴,15-加热器,16-热屏蔽构件,17-线材,18-卷线机构,19-转轴驱动机构,20-掺杂剂供给装置,21-掺杂剂供给管,22-掺杂剂加料斗,23-密封盖,30-控制部,31-Ar气体供给源,32-质量流量控制器,33-真空泵,34-阀,S11-原料填充工序,S12-熔融工序,S13-着液工序,S14-缩径工序,S15-肩部生长工序,S16-直体部生长工序,S17-尾部生长工序。
Claims (12)
1.一种单晶硅的制造方法,其特征在于,包括:
熔融工序,产生包含主掺杂剂的硅熔液;以及
晶体提拉工序,从所述硅熔液提拉单晶硅,
所述晶体提拉工序包含至少1次追加掺杂工序,用于投下副掺杂剂至所述硅熔液,
设定未投下所述副掺杂剂的第1期间中对提拉炉内供给的Ar气体流量为第1流量,
设定包含投下所述副掺杂剂的期间的第2期间中对所述提拉炉内供给的所述Ar气体流量为比所述第1流量更大的第2流量。
2.根据权利要求1所述的单晶硅的制造方法,其中,
所述第2流量相对于所述第1流量的增加量,以室温且大气压下的换算流量计是40L/min以上300L/min以下。
3.根据权利要求1或2所述的单晶硅的制造方法,其中,
所述第2流量以室温且大气压下的换算流量计是120L/min以上。
4.根据权利要求1至3中任一项所述的单晶硅的制造方法,其中,
所述第2流量是所述第1流量的1.5倍以上5倍以下。
5.根据权利要求1至4中任一项所述的单晶硅的制造方法,其中,
所述追加掺杂工序在开始投下所述副掺杂剂前,增加所述Ar气体流量至所述第2流量,结束投下所述副掺杂剂后,恢复所述Ar气体流量至所述第1流量。
6.根据权利要求1至5中任一项所述的单晶硅的制造方法,其中,
设定所述第1期间中所述提拉炉内的压力为第1炉内压,
设定所述第2期间中所述提拉炉内的所述压力为比所述第1炉内压更低的第2炉内压。
7.根据权利要求6所述的单晶硅的制造方法,其中,
所述第2炉内压相对于所述第1炉内压的减少量是1Torr以上10Torr以下。
8.根据权利要求1至7中任一项所述的单晶硅的制造方法,其中,
在所述硅熔液上方配置大致圆筒状的热屏蔽构件,以围绕从所述硅熔液提拉的所述单晶硅。
9.根据权利要求1至8中任一项所述的单晶硅的制造方法,其中,
所述单晶硅中的氧浓度是6×1017原子/cm3(ASTM F-121,1979)以下。
10.根据权利要求1至9中任一项所述的单晶硅的制造方法,其中,
所述单晶硅的电阻率是10Ωcm以上1000Ωcm以下。
11.一种单晶硅的制造方法,其特征在于,包括:
熔融工序,产生包含主掺杂剂的硅熔液;以及
晶体提拉工序,从所述硅熔液提拉单晶硅,
所述晶体提拉工序包含至少1次追加掺杂工序,用于投下副掺杂剂至所述硅熔液,
设定未投下所述副掺杂剂的第1期间中提拉炉内的压力为第1炉内压,
设定包含投下所述副掺杂剂的期间的第2期间中所述提拉炉内的所述压力为比所述第1炉内压更低的第2炉内压。
12.根据权利要求11所述的单晶硅的制造方法,其中,
所述第2炉内压相对于所述第1炉内压的减少量是1Torr以上10Torr以下。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-163638 | 2020-09-29 | ||
JP2020163638 | 2020-09-29 | ||
PCT/JP2021/034487 WO2022071014A1 (ja) | 2020-09-29 | 2021-09-21 | シリコン単結晶の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116406433A true CN116406433A (zh) | 2023-07-07 |
Family
ID=80950338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180066679.2A Pending CN116406433A (zh) | 2020-09-29 | 2021-09-21 | 单晶硅的制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230340691A1 (zh) |
JP (1) | JPWO2022071014A1 (zh) |
CN (1) | CN116406433A (zh) |
DE (1) | DE112021005126T5 (zh) |
TW (1) | TWI784689B (zh) |
WO (1) | WO2022071014A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116949554A (zh) * | 2023-09-05 | 2023-10-27 | 鄂尔多斯市中成榆能源有限公司 | 直拉单晶硅的生产方法及生产系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024018608A (ja) * | 2022-07-29 | 2024-02-08 | グローバルウェーハズ・ジャパン株式会社 | シリコン単結晶インゴットの評価方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5246163B2 (ja) * | 2007-08-21 | 2013-07-24 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
JP5595318B2 (ja) * | 2011-03-29 | 2014-09-24 | グローバルウェーハズ・ジャパン株式会社 | 単結晶引上装置及び単結晶引き上げ方法 |
US10202705B2 (en) * | 2011-04-14 | 2019-02-12 | Gtat Ip Holding Llc | Silicon ingot having uniform multiple dopants and method and apparatus for producing same |
JP5646589B2 (ja) * | 2012-12-27 | 2014-12-24 | グローバルウェーハズ・ジャパン株式会社 | シリコン単結晶の引き上げ方法 |
JP6015634B2 (ja) * | 2013-11-22 | 2016-10-26 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
JP6299543B2 (ja) * | 2014-09-18 | 2018-03-28 | 信越半導体株式会社 | 抵抗率制御方法及び追加ドーパント投入装置 |
KR101674819B1 (ko) * | 2015-08-12 | 2016-11-09 | 주식회사 엘지실트론 | 단결정 성장 방법 |
JP6862916B2 (ja) * | 2017-02-28 | 2021-04-21 | 株式会社Sumco | シリコン単結晶インゴットの製造方法およびシリコン単結晶育成装置 |
-
2021
- 2021-08-27 TW TW110131825A patent/TWI784689B/zh active
- 2021-09-21 DE DE112021005126.1T patent/DE112021005126T5/de active Pending
- 2021-09-21 JP JP2022553849A patent/JPWO2022071014A1/ja active Pending
- 2021-09-21 WO PCT/JP2021/034487 patent/WO2022071014A1/ja active Application Filing
- 2021-09-21 US US18/026,975 patent/US20230340691A1/en active Pending
- 2021-09-21 CN CN202180066679.2A patent/CN116406433A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116949554A (zh) * | 2023-09-05 | 2023-10-27 | 鄂尔多斯市中成榆能源有限公司 | 直拉单晶硅的生产方法及生产系统 |
CN116949554B (zh) * | 2023-09-05 | 2023-11-21 | 鄂尔多斯市中成榆能源有限公司 | 直拉单晶硅的生产方法及生产系统 |
Also Published As
Publication number | Publication date |
---|---|
US20230340691A1 (en) | 2023-10-26 |
JPWO2022071014A1 (zh) | 2022-04-07 |
TW202217085A (zh) | 2022-05-01 |
DE112021005126T5 (de) | 2023-07-20 |
WO2022071014A1 (ja) | 2022-04-07 |
TWI784689B (zh) | 2022-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8123855B2 (en) | Device and process for growing Ga-doped single silicon crystals suitable for making solar cells | |
CN116406433A (zh) | 单晶硅的制造方法 | |
US10494734B2 (en) | Method for producing silicon single crystals | |
EP2705178A2 (en) | Growth of a uniformly doped silicon ingot by doping only the initial charge | |
KR20080108000A (ko) | 단결정 제조 방법 | |
EP2322696B1 (en) | Method of manufacturing silicon single crystal | |
KR100758162B1 (ko) | 질소 도핑된 실리콘 단결정의 제조 방법 | |
JP5170061B2 (ja) | 抵抗率計算プログラム及び単結晶の製造方法 | |
KR101540571B1 (ko) | 단결정 실리콘 잉곳 제조용 첨가물 및 이 첨가물을 이용한 단결정 실리콘 잉곳 제조 방법 | |
TW202328509A (zh) | 用於涉及矽進料管之惰性氣體控制之單晶矽錠生長之方法 | |
KR101218664B1 (ko) | 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법 | |
JP7359241B2 (ja) | シリコン単結晶の製造方法 | |
JP5167942B2 (ja) | シリコン単結晶の製造方法 | |
JP6304125B2 (ja) | シリコン単結晶の軸方向の抵抗率制御方法 | |
JP2012001408A (ja) | シリコン単結晶の育成方法 | |
JP7420046B2 (ja) | シリコン単結晶の製造方法 | |
JP2021042095A (ja) | シリコン単結晶の製造方法 | |
KR100810566B1 (ko) | 안티몬(Sb) 도프된 실리콘 단결정 및 그 성장방법 | |
JP7424282B2 (ja) | 単結晶シリコンインゴットの製造方法 | |
WO2022074908A1 (ja) | シリコン単結晶の育成方法 | |
JP6759147B2 (ja) | シリコン単結晶の製造方法 | |
CN116783333A (zh) | 在单晶硅锭生长期间使用缓冲剂 | |
KR20110096327A (ko) | 단결정 잉곳 성장방법 및 이에 의해 제조된 웨이퍼 | |
KR20140048742A (ko) | 실리콘 단결정 잉곳 성장장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |