CN114438587A - n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片 - Google Patents

n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片 Download PDF

Info

Publication number
CN114438587A
CN114438587A CN202210123737.7A CN202210123737A CN114438587A CN 114438587 A CN114438587 A CN 114438587A CN 202210123737 A CN202210123737 A CN 202210123737A CN 114438587 A CN114438587 A CN 114438587A
Authority
CN
China
Prior art keywords
silicon
single crystal
resistivity
less
pulling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210123737.7A
Other languages
English (en)
Inventor
前川浩一
鸣嶋康人
川上泰史
小川福生
堤有二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN114438587A publication Critical patent/CN114438587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片。本发明提供一种n型单晶硅的制造方法，其利用提拉法从包含红磷作为主要掺杂剂的硅熔液提拉单晶硅并使其生长，在该制造方法中，将单晶硅的直体部开始位置中的电阻率控制为0.80mΩcm以上且1.05mΩcm以下，之后，随着提拉单晶硅并使其生长，逐渐降低单晶硅的电阻率，将单晶硅的一部分的电阻率设为0.5mΩcm以上且小于0.6mΩcm。

Description

n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
本申请是国际申请日为2018年3月29日、申请号为“201880026821.9”，发明名称为“n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片”的发明专利申请的分案申请。
技术领域
本发明涉及一种n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片。
背景技术
近年来，移动电话等移动设备在广泛普及。关于这种移动设备，强烈要求能够长时间携带使用，进行了内置于移动设备的电池的大容量化或降低移动设备本身的电力消耗的研究。
为了降低移动设备本身的电力消耗，需要降低搭载于移动设备内部的半导体器件的电力消耗。
例如，作为移动设备的电力用器件而使用的低耐压功率MOSFET(Metal OxideSemi Conductor Field Effect Transistor：金属氧化物半导体场效应晶体管)当成为通电状态时在其内部具有某一恒定的电阻，因此其本身对应于流到低耐压功率MOSFET的电流而电力消耗。
因此，若能够降低低耐压功率MOSFET成为通电状态时的内部电阻，则能够降低移动设备的电力消耗。基于这种背景，为了降低低耐压功率MOSFET成为通电状态时的电阻，强烈要求低电阻率的n型单晶硅。
在以往的单晶硅的制造方法中，将电阻率控制为目标值而进行提拉，以使单晶硅的电阻率在整体上成为恒定。
但是，已知，当利用提拉法等提拉制造这种低电阻率的单晶硅时，在提拉中途容易发生位错。
专利文献1中公开一种如下技术：关注在单晶硅的提拉结束时的尾部部分中，掺杂剂的浓度变高，发生由组成的过度冷却造成的异常生长这一点，而逐渐提高尾部部分的电阻率，而防止尾部部分中的位错的发生。
现有技术文献
专利文献
专利文献1：日本特开2010-184839号公报
发明内容
发明所要解决的技术问题
若将所述专利文献1中记载的技术用于低电阻率的n型单晶硅的提拉中，则会有以下问题：导致挥发性掺杂剂即红磷、砷等n型掺杂剂在提拉过程中蒸发，而无法制造出在所期望的低电阻率范围内的单晶硅，或者，随着n型掺杂剂的添加量增加，在单晶硅的直体开始部发生位错。
此时，使籽晶与坩埚内熔液的液面接触，再次进行提拉，但是若反覆进行提拉则会存在单晶硅锭的制造成本上升的问题。
本发明的目的在于提供一种能够在不使制造成本上升的情况下得到低电阻率的n型单晶硅的n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片。
用于解决技术问题的方案
本发明的主旨为如下：关注直体部开始位置中的位错的发生，将直体部开始位置中的电阻率设为大于目标值的电阻率，之后，逐渐降低电阻率，由此，防止直体部开始位置中的位错的发生。
具体而言，本发明的n型单晶硅的制造方法利用提拉法从包含挥发性掺杂剂即红磷作为主要掺杂剂的硅熔液提拉单晶硅并使其生长，在该n型单晶硅的制造方法的特征在于，将所述单晶硅的直体部开始位置中的电阻率控制为0.8mΩcm以上且1.05mΩcm以下，之后，随着提拉所述单晶硅并使其生长，逐渐降低所述单晶硅的电阻率，将所述单晶硅的一部分的电阻率设为0.5mΩcm以上且0.7mΩcm以下。
根据本发明，通过将单晶硅的直体部开始位置中的电阻率设为0.8mΩcm以上且1.05mΩcm以下，能够防止直体部开始位置中的位错的发生，因此防止重复进行单晶硅的再次提拉，从而能够在不使制造成本上升的情况下制造出掺杂了红磷的低电阻率的单晶硅。
本发明的n型单晶硅锭的特征在于，包含红磷作为主要掺杂剂的单晶硅的一部分的电阻率为0.5mΩcm以上且小于0.6mΩcm。
本发明的硅晶片的特征在于，从所述n型单晶硅锭切出，电阻率为0.5mΩcm以上且小于0.6mΩcm。
本发明的外延硅晶片的特征在于，在所述硅晶片的表面形成外延生长膜。
根据本发明，能够以低成本制造电阻率为0.5mΩcm以上且小于0.6mΩcm的掺杂了红磷的低电阻率的单晶硅锭、硅晶片、外延硅晶片，因此能以低价格提供给顾客。
本发明的n型单晶硅的制造方法是利用提拉法从包含挥发性掺杂剂即砷作为主要掺杂剂的硅熔液提拉单晶硅并使其生长的单晶硅的制造方法，其特征在于，将所述单晶硅的直体部开始位置中的电阻率控制为1.9mΩcm以上且2.3mΩcm以下，之后，随着提拉所述单晶硅并使其生长，逐渐降低所述单晶硅的电阻率，将所述单晶硅的一部分的电阻率设为1.2mΩcm以上且1.4mΩcm以下。
根据本发明，通过与上述相同的作用及效果，能够在不使制造成本上升的情况下制造出掺杂了砷的低电阻率的单晶硅。
本发明的n型单晶硅锭的特征在于，包含砷作为主要掺杂剂的单晶硅的一部分的电阻率为1.2mΩcm以上且1.4mΩcm以下。
本发明的硅晶片的特征在于，从所述n型单晶硅锭切出，电阻率为1.2mΩcm以上且1.4mΩcm以下。
本发明的外延硅晶片的特征在于，在所述硅晶片的表面形成外延生长膜。
根据本发明，通过与上述相同的作用及效果，能够将掺杂了砷的低电阻率的单晶硅锭及硅晶片以低价格提供给顾客。
附图说明
图1是表示本发明的实施方式所涉及的单晶硅的提拉装置的结构的一例的示意图。
图2是表示所述实施方式中的将红磷作为掺杂剂时的单晶硅的直体长度与电阻率的关系的曲线图。
图3是表示所述实施方式中的将红磷作为掺杂剂时的单晶硅中的直体长度与占有率[％](分母；总try数、分子；位错化或全长无位错try数)的关系的图表。
图4是表示所述实施方式中的将砷作为掺杂剂时的单晶硅的直体长度与电阻率的关系的曲线图。
图5是表示所述实施方式中的将砷作为掺杂剂时的单晶硅中的直体长度与占有率[％](分母；总try数、分子；位错化或全长无位错try数)的关系的图表。
具体实施方式
[1]单晶硅的提拉装置1的结构
图1中示出表示能够应用本发明的实施方式所涉及的n型单晶硅的制造方法的单晶硅的提拉装置1的结构的一例的示意图。提拉装置1具备构成外廓的腔室2及配置于腔室2的中心部的坩埚3。
坩埚3是由内侧的石英坩埚3A和外侧的石墨坩埚3B构成的双层结构，固定于能够旋转及升降的支承轴4的上端部。
坩埚3内侧的石英坩埚3A的内径相对于提拉单晶硅10时的直体直径，为1.7倍以上且2.3倍以下。
具体而言，当单晶硅10的直体直径为201mm以上且230mm以下时，优选将石英坩埚3A的内径设为单晶硅10的直体直径的2.1倍以上且2.3倍以下。另一方面，当单晶硅10的直体直径为301mm以上且330mm以下时，优选将石英坩埚3A的内径设为单晶硅10的直体直径的1.7倍以上且2.0倍以下。
在坩埚3的外侧设置有包围坩埚3的电阻加热式加热器5，在其外侧沿着腔室2的内表面设置有隔热材料6。
在坩埚3的上方设置有与支承轴4在同轴上向相反方向或相同方向以规定的速度旋转的线材等提拉轴7。在该提拉轴7的下端安装有籽晶8。
在腔室2内配置有筒状的热屏蔽板12。
热屏蔽板12发挥如下作用：对于培育中的单晶硅10，阻隔来自坩埚3内的硅熔液9或加热器5或坩埚3的侧壁的高温的辐射热，并且对于作为晶体生长界面的固液界面的附近，抑制向外部的热扩散，并控制单晶中心部及单晶外周部的提拉轴方向的温度梯度。
在腔室2的上部设置有将Ar气体等不活泼气体导入到腔室2内的气体导入口13。在腔室2的下部设置有通过未图示的真空泵的驱动而抽吸腔室2内的气体并将其排出的排气口14。
从气体导入口13被导入到腔室2内的不活泼气体在培育中的单晶硅10与热屏蔽板12之间下降，经过热屏蔽板12的下端和硅熔液9的液面的间隙(液面Gap)后，流向热屏蔽板12的外侧，进而流向坩埚3的外侧，之后，在坩埚3的外侧下降，并从排气口14排出。
当进行使用了这种培育装置的单晶硅10的培育时，在将腔室2内部保持在减压下的不活泼气体环境的状态下，通过加热器5的加热而使填充到坩埚3中的多晶硅等固体原料熔融，形成硅熔液9。若在坩埚3内形成硅熔液9，则使提拉轴7下降而使籽晶8浸渍于硅熔液9中，使坩埚3及提拉轴7向规定方向旋转，同时缓慢地提拉提拉轴7，由此培育与籽晶8连接的单晶硅10。
[2]单晶硅10的制造方法
当使用所述提拉装置1制造本实施方式的单晶硅10时，在硅熔液9中，在提拉开始时添加、或者在提拉过程中适当添加红磷或砷作为主要掺杂剂，由此能够进行制造。在将红磷或砷作为主要掺杂剂时，n型掺杂剂中的50质量％以上为红磷或砷，但也可以进而添加其他掺杂剂。
当将红磷作为掺杂剂时，将单晶硅10的直体部开始位置中的电阻率控制为0.80mΩcm以上且1.05mΩcm以下，之后，随着提拉单晶硅10并使其生长，逐渐降低单晶硅10的电阻率，最终得到0.5mΩcm以上且0.7mΩcm以下的，尤其在直体长度最后部分为小于0.6mΩcm的单晶硅10。
同样地，当将砷作为掺杂剂时，将单晶硅10的直体部开始位置中的电阻率控制为1.90mΩcm以上且2.30mΩcm以下，之后随着提拉单晶硅10并使其生长，逐渐降低单晶硅10的电阻率，最终得到1.2mΩcm以上且1.4mΩcm以下的单晶硅。
本实施方式的单晶硅10的锭能够以一般的提拉条件进行提拉。此时，作为增加坩埚3内的硅熔液9中的红磷或砷之类的掺杂剂浓度的方案，可举出在提拉过程中添加掺杂剂、或者利用伴随着提拉的偏析现象造成的掺杂剂浓度的上升、或者改变导入到腔室2内的不活泼气体的导入量来抑制掺杂剂的蒸发或者改变腔室2内的压力。
具体而言，在单晶硅10的直体部提拉的前半过程中，若要抑制掺杂剂的蒸发而使坩埚3内的硅熔液9中的掺杂剂浓度提高时，将Ar流量设为50L/min～150L/min，将炉内压力设为40kPa～80kPa。
另一方面，在单晶硅10的直体部提拉的后半过程中，若要促进掺杂剂的蒸发，并与伴随着单晶硅10的培育的进行的偏析造成的掺杂剂浓度的浓化相抵消而保持坩埚3内的硅熔液9中的掺杂剂浓度时，将Ar流量设为50L/min～200L/min，将炉内压力设为20kPa～80kPa。
关于使用这种提拉装置1提拉的单晶硅10的一部分，当将红磷作为掺杂剂时，得到在靠近单晶硅10的尾部的部分电阻率为0.5mΩcm以上且小于0.6mΩcm的单晶硅10的锭。
用线锯等将该部分切成硅晶片，对于所切出的硅晶片实施研磨工序、抛光工序，由此能够得到电阻率0.5mΩcm以上且小于0.6mΩcm的硅晶片。
进而，在硅晶片加工后进行退火热处理，之后在硅晶片的表面形成外延生长膜，制造外延硅晶片，并出货给顾客。
另一方面，当将砷作为掺杂剂时，得到在靠近单晶硅10尾部的部分电阻率为1.2mΩcm以上且1.4mΩcm以下的单晶硅10。
用线锯等将该部分切成硅晶片，对于所切出的硅晶片实施研磨工序、抛光工序后，出货给顾客。顾客根据需要形成外延生长膜，进行半导体的制造。
实施例
在实施例中，当提拉晶体直径201mm～231mm的单晶硅10时，将坩埚3的内径与晶体直径之比率(＝坩埚3的内径/晶体直径)设为1.8～2.3，将装填量设为80kg～180kg，将提拉速度设为0.3mm/min～1.0mm/min，将晶体转数设为9rpm～17rpm。
并且，在单晶硅10的直体部前半部分，将氩气体流量设为50L/min～150L/min，将炉内压力设为40kPa～80kPa。在单晶硅10的直体部后半部分，将Ar流量设为50L/min～200L/min、将炉内压力设为20kPa～80kPa。
[1]当将红磷作为掺杂剂时
根据单晶硅10的直体长度的位置，一边通过红磷掺杂剂的添加、Ar流量、炉内压力、从液面起算的热屏蔽板12的高度位置的变更、或者单晶硅10的提拉速度的变更及这些的组合而进行电阻率控制，一边进行了掺杂了红磷的单晶硅10的提拉。将结果示于表1及图2。另外，在以下的说明中，直体长度0％位置是指单晶硅10的直体部开始位置，直体长度100％位置是指单晶硅10的尾部开始位置。
[表1]
Figure BDA0003499441940000081
并且，针对在各个情况下有无发生位错进行了研究。将结果示于表2及图3。另外，对于单晶硅在201mm以上且230mm以下的范围内进行直径的控制，得到了200mm用晶片的单晶。并且，在表2中，直体合格长度是指电阻率合格且无位错的直体区域的长度除以直体全长而得的值，占有率是指位错化try数/总try数或全长无位错try数/总try数。
[表2]
Figure BDA0003499441940000082
从表2及图3可知，关于比较例1的单晶硅，从直体部开始位置起算80mm为止的位错发生率为5％而高概率，能够防止位错的发生，从表1及图2可知，即使在直体长度100％位置，电阻率也停留在0.7mΩcm，无法制造出电阻率为0.7mΩcm以下的低电阻率的单晶硅。
从表1及图2可知，关于比较例2的单晶硅，从直体部开始位置起算80mm到直体长度20％的位置为止，都发生位错，无法制造出单晶硅。
相对于此，确认到，关于实施例1的单晶硅，在从直体部开始位置起算60％的位置能够将电阻率设为0.7mΩcm以下，而且能够将从直体部开始位置起算80mm的位置中的位错发生率抑制在22％，能够制造出0.7mΩcm以下的低电阻率的单晶硅。尤其确认到，在直体长度90％以上，能够制造出至今未能制造出的小于0.6mΩcm的极其低的电阻率的单晶。
同样地，确认到，关于实施例2的单晶硅，在从直体部开始位置起算30％的位置能够将电阻率设为0.7mΩcm以下，而且能够将直体部开始位置起算80mm的位置中的位错发生率抑制在44％，制造出0.7mΩcm以下的低电阻率的单晶硅。尤其确认到，在直体部长度65％以上，能够制造出至今未能制造出的小于0.6mΩcm的极其低的电阻率的单晶。
[2]当将砷作为掺杂剂时
根据单晶硅的直体长度的位置，通过添加砷掺杂剂来进行电阻率控制，同时进行了掺杂了砷的单晶硅的提拉。将结果示于表3及图4。
[表3]
Figure BDA0003499441940000091
并且，针对各个情况下有无发生位错进行了研究。将结果示于表4及图5。
[表4]
Figure BDA0003499441940000101
从表4及图5可知，关于比较例3的单晶硅，从直体部开始位置起算80mm为止的位错发生率低到6％，能够防止位错的发生，但从表3及图4可知，即使在直体长度100％位置，电阻率也停留在1.5mΩcm，无法制造出电阻率为1.4mΩcm以下的低电阻率的单晶硅。
从表3及图4可知，关于比较例4的单晶硅，从直体部开始位置起算80mm到直体长度20％的位置为止，都发生位错，无法制造出单晶硅。
相对于此，确认到，关于实施例3的单晶硅，在从直体部开始位置起算85％的位置能够将电阻率设为1.4mΩcm以下，而且能够将从直体部开始位置起算80mm的位置中的位错发生率抑制在9％，能够制造出1.4mΩcm以下的低电阻率单晶硅。
同样地，确认到，关于实施例4的单晶硅，在从直体部开始位置起算55％的位置能够将电阻率设为1.4mΩcm以下，而且能够将从直体部开始位置起算80mm位置中的位错发生率抑制在38％，能够制造出1.4mΩcm以下的低电阻率单晶硅。
如上述，当利用提拉法从包含红磷作为掺杂剂的硅熔液9提拉单晶硅10时，将单晶硅10的直体部开始位置中的电阻率控制为0.80mΩcm以上且1.05mΩcm以下，之后，随着提拉单晶硅10并使其生长，逐渐降低所述单晶硅10的电阻率，由此能够将单晶硅10的一部分的电阻率设为0.5mΩcm以上且0.7mΩcm以下，尤其能够设为至今未能得到的小于0.6mΩcm的极其低的电阻率，并且能够抑制单晶硅10的位错的发生。
同样地，当利用提拉法从包含砷作为掺杂剂的硅熔液9提拉单晶硅10时，将单晶硅的直体部开始位置中的电阻率控制为1.90mΩcm以上且2.30mΩcm以下，之后，随着提拉单晶硅10并使其生长，逐渐降低所述单晶硅的电阻率，由此，能够将单晶硅10的一部分设为1.2mΩcm以上且1.4mΩcm以下，并且能够抑制单晶硅10的位错的发生。
附图标记说明
1-提拉装置，2-腔室，3-坩埚，3A-石英坩埚，3B-石墨坩埚，4-支承轴，5-加热器，6-隔热材料，7-提拉轴，8-籽晶，9-硅熔液，10-单晶硅，12-热屏蔽板，13-气体导入口，14-排气口。

Claims (10)

1.一种n型单晶硅的制造方法，其利用提拉法从包含红磷作为主要掺杂剂的坩埚内的硅熔液提拉单晶硅并使其生长，所述n型单晶硅的制造方法的特征在于，
将所述坩埚的内径设为相对于所述单晶硅的提拉时的直体直径为1.7倍以上且2.3倍以下，
在直体部提拉的前半部分，为了抑制掺杂剂的蒸发，将Ar流量设为50L/mi n～150L/min，将炉内压力设为40kPa～80kPa，在直体部提拉的后半部分，为了促进掺杂剂的蒸发，将Ar流量设为50L/min～200L/min、将所述炉内压力设为20kPa～80kPa，
将所述单晶硅的直体部开始位置中的电阻率控制为0.80mΩcm以上且1.05mΩcm以下，
之后，随着提拉所述单晶硅并使其生长，逐渐降低所述单晶硅的电阻率，将所述单晶硅的直体部全长的40％以上的直体部的电阻率设为0.5mΩcm以上且0.7mΩcm以下。
2.根据权利要求1所述的n型单晶硅的制造方法，其特征在于，单晶硅的直体部全长的10％以上的直体部的电阻率为0.5mΩcm以上且小于0.6mΩcm。
3.一种n型单晶硅锭，其特征在于，
利用权利要求2所述的n型单晶硅的制造方法制造，包含红磷作为主要掺杂剂，单晶硅的直体部全长的10％以上的直体部的电阻率为0.5mΩcm以上且小于0.6mΩcm。
4.一种硅晶片，其特征在于，
从权利要求3所述的n型单晶硅锭切出，电阻率为0.5mΩcm以上且小于0.6mΩcm。
5.一种外延硅晶片，其特征在于，
在权利要求4所述的硅晶片的表面具有外延生长膜。
6.一种n型单晶硅的制造方法，其利用提拉法从包含砷作为主要掺杂剂的坩埚内的硅熔液提拉单晶硅并使其生长，所述n型单晶硅的制造方法的特征在于，
将所述坩埚的内径设为相对于所述单晶硅的提拉时的直体直径为1.7倍以上且2.3倍以下，
在直体部提拉的前半部分，为了抑制掺杂剂的蒸发，将Ar流量设为50L/mi n～150L/min，将炉内压力设为40kPa～80kPa，在直体部提拉的后半部分，为了促进掺杂剂的蒸发，将Ar流量设为50L/min～200L/min、将所述炉内压力设为20kPa～80kPa，
将所述单晶硅的直体部开始位置中的电阻率控制为1.90mΩcm以上且2.30mΩcm以下，
之后，随着提拉所述单晶硅并使其生长，逐渐降低所述单晶硅的电阻率0.5mΩcm以上，将所述单晶硅的一部分的电阻率设为1.2mΩcm以上且1.4mΩcm以下。
7.根据权利要求6所述的n型单晶硅的制造方法，其特征在于，单晶硅的直体部全长的17％以上的直体部的电阻率为1.2mΩcm以上且1.4mΩcm以下。
8.一种n型单晶硅锭，其特征在于，
利用权利要求6或7所述的n型单晶硅的制造方法制造，包含砷作为主要掺杂剂，单晶硅的一部分的电阻率为1.2mΩcm以上且1.4mΩcm以下。
9.一种硅晶片，其特征在于，
从权利要求8所述的n型单晶硅锭切出，电阻率为1.2mΩcm以上且1.4mΩcm以下。
10.一种外延硅晶片，其特征在于，
在权利要求9所述的硅晶片的表面具有外延生长膜。
CN202210123737.7A 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片 Pending CN114438587A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017086531A JP7080017B2 (ja) 2017-04-25 2017-04-25 ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JP2017-086531 2017-04-25
CN201880026821.9A CN110730832A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
PCT/JP2018/013362 WO2018198663A1 (ja) 2017-04-25 2018-03-29 ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880026821.9A Division CN110730832A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片

Publications (1)

Publication Number Publication Date
CN114438587A true CN114438587A (zh) 2022-05-06

Family

ID=63918260

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880026821.9A Pending CN110730832A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
CN202210123737.7A Pending CN114438587A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201880026821.9A Pending CN110730832A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片

Country Status (7)

Country Link
US (1) US11377755B2 (zh)
JP (1) JP7080017B2 (zh)
KR (1) KR102315981B1 (zh)
CN (2) CN110730832A (zh)
DE (1) DE112018002171T5 (zh)
TW (2) TWI665341B (zh)
WO (1) WO2018198663A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003968A1 (ja) 2017-06-29 2019-01-03 株式会社Sumco シリコン単結晶の製造方法
JP6881560B1 (ja) * 2019-12-24 2021-06-02 株式会社Sumco シリコン単結晶の製造方法、シリコン単結晶
CN114250508A (zh) * 2021-12-02 2022-03-29 山东有研艾斯半导体材料有限公司 一种快速控制直拉单晶硅直径的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105279A1 (en) * 2005-11-09 2007-05-10 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP2010059032A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、垂直シリコンデバイス用シリコン単結晶引き上げ装置、並びに、垂直シリコンデバイス
JP2010184839A (ja) * 2009-02-12 2010-08-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶及びその製造方法
US20110140241A1 (en) * 2008-08-18 2011-06-16 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer , and silicon ingot
WO2012141121A1 (ja) * 2011-04-12 2012-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US20150011079A1 (en) * 2012-02-14 2015-01-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon epitaxial wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020192A (ja) 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd Ｇａドープシリコン単結晶の製造方法
NO322246B1 (no) * 2004-12-27 2006-09-04 Elkem Solar As Fremgangsmate for fremstilling av rettet storknede silisiumingots
JP5118386B2 (ja) 2007-05-10 2013-01-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法
JP5589867B2 (ja) * 2011-01-26 2014-09-17 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
MY169752A (en) * 2011-05-06 2019-05-15 Gt Advanced Cz Llc Growth of a uniformly doped silicon ingot by doping only the initial charge
JP6471492B2 (ja) 2014-12-24 2019-02-20 株式会社Sumco 単結晶の製造方法
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR3045831B1 (fr) * 2015-12-21 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques
JP6631460B2 (ja) * 2016-10-03 2020-01-15 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
JP6631496B2 (ja) 2016-12-22 2020-01-15 株式会社Sumco シリコン単結晶の製造方法、熱遮蔽体および単結晶引き上げ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105279A1 (en) * 2005-11-09 2007-05-10 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20110140241A1 (en) * 2008-08-18 2011-06-16 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer , and silicon ingot
JP2010059032A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、垂直シリコンデバイス用シリコン単結晶引き上げ装置、並びに、垂直シリコンデバイス
JP2010184839A (ja) * 2009-02-12 2010-08-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶及びその製造方法
WO2012141121A1 (ja) * 2011-04-12 2012-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US20150011079A1 (en) * 2012-02-14 2015-01-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon epitaxial wafer

Also Published As

Publication number Publication date
TW201934817A (zh) 2019-09-01
CN110730832A (zh) 2020-01-24
KR20190133041A (ko) 2019-11-29
US11377755B2 (en) 2022-07-05
WO2018198663A1 (ja) 2018-11-01
TW201907057A (zh) 2019-02-16
JP7080017B2 (ja) 2022-06-03
KR102315981B1 (ko) 2021-10-21
TWI691624B (zh) 2020-04-21
DE112018002171T5 (de) 2020-02-13
JP2018184317A (ja) 2018-11-22
US20200224329A1 (en) 2020-07-16
TWI665341B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
KR102275678B1 (ko) n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼
EP1785511B1 (en) Method of growing silicon single crystal
CN110914483B (zh) 单晶硅的制造方法
KR101997565B1 (ko) 실리콘 단결정의 제조방법
CN114438587A (zh) n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
CN109415841B (zh) 单晶硅的制造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
CN109415842B (zh) 单晶硅的制造方法
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
JP2009274903A (ja) シリコン単結晶及びシリコンウェーハの製造方法並びに該方法により製造されたシリコンウェーハ
US20230031070A1 (en) Silicon single crystal manufacturing method, silicon single crystal, and silicon wafer
JP2002293691A (ja) シリコン単結晶の製造方法及びシリコン単結晶並びにシリコンウエーハ
KR101252915B1 (ko) 단결정 잉곳 제조방법
CN110945163A (zh) 单晶硅的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination