KR102315981B1 - n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 - Google Patents

n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 Download PDF

Info

Publication number
KR102315981B1
KR102315981B1 KR1020197032044A KR20197032044A KR102315981B1 KR 102315981 B1 KR102315981 B1 KR 102315981B1 KR 1020197032044 A KR1020197032044 A KR 1020197032044A KR 20197032044 A KR20197032044 A KR 20197032044A KR 102315981 B1 KR102315981 B1 KR 102315981B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
mωcm
less
silicon
Prior art date
Application number
KR1020197032044A
Other languages
English (en)
Other versions
KR20190133041A (ko
Inventor
코이치 마에가와
야스히토 나루시마
야스후미 카와카미
후쿠오 오가와
유우지 츠츠미
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20190133041A publication Critical patent/KR20190133041A/ko
Application granted granted Critical
Publication of KR102315981B1 publication Critical patent/KR102315981B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

적린을 주요한 도펀트로서 포함하는 실리콘 융액으로부터 초크랄스키법에 의해 실리콘 단결정을 인상하여 성장시키는 n형 실리콘 단결정의 제조 방법은, 실리콘 단결정의 직동부 시작 위치에 있어서의 전기 저항률을 0.80 mΩcm 이상 1.05 mΩcm 이하로 제어하고, 그 후, 실리콘 단결정을 인상하여 성장시킴에 따라 차례로 실리콘 단결정의 전기 저항률을 낮추어 가고, 실리콘 단결정의 일부의 전기 저항률을 0.5 mΩcm 이상 0.6 mΩcm 미만으로 한다.

Description

n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
본 발명은, n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼에 관한 것이다.
최근, 휴대 전화기 등의 휴대 기기가 널리 보급되고 있다. 이러한 휴대 기기에서는, 장시간 휴대하여 사용 가능할 것이 강하게 요구되고 있으며, 휴대 기기에 내장되는 배터리의 대용량화나 휴대 기기 자체의 소비 전력을 저감시키는 노력이 이루어지고 있다.
휴대 기기 자체의 소비 전력을 저감시키려면, 휴대 기기의 내부에 탑재되는 반도체 디바이스의 소비 전력을 저감시키는 것이 필요하다.
예를 들면, 휴대 기기의 전력용 디바이스로서 사용되는 저내압(低耐壓) 파워 MOSFET(Metal Oxide Semi Conductor Field Effect Transistor)은, 통전 상태가 되었을 때 그 내부에 있는 일정한 전기 저항을 가지므로, 저내압 파워 MOSFET에 흐르는 전류에 따라 그 자체가 전력을 소비한다.
따라서, 저내압 파워 MOSFET이 통전 상태가 되었을 때의 내부 저항을 작게 할 수 있다면, 휴대 기기의 소비 전력을 저감시키는 것이 가능해진다. 그러한 배경에서, 저내압 파워 MOSFET이 통전 상태가 되었을 때의 저항을 작게 하기 위하여, 저전기 저항률(이하 저저항률이라고 칭함)의 n형 실리콘 단결정이 강하게 요구되고 있다.
종래의 실리콘 단결정의 제조 방법에서는, 실리콘 단결정의 전기 저항률이 전체에서 일정해지도록 전기 저항률(이하, 저항률이라고 칭함)을 목표값으로 제어하여 인상이 행해지고 있다.
그런데, 이러한 저저항률의 실리콘 단결정은, 초크랄스키법 등에 의해 인상하여 제조하는 경우, 인상 도중에 유전위화(有轉位(dislocation)化)가 발생하기 쉽다는 것이 알려져 있다.
특허 문헌 1에는, 실리콘 단결정의 인상 종료 직전의 테일(tail) 부분에 있어서, 도펀트의 농도가 높아져, 조성적(組成的) 과냉각에 기인하는 이상 성장이 발생하는 점에 착안하여 테일 부분에 있어서의 저항률을 높여 가며, 테일 부분에 있어서의 유전위화의 발생을 방지하는 기술이 개시되어 있다.
(특허 문헌 1) 일본 특허 공개 2010-184839호 공보
상기 특허 문헌 1에 기재된 기술을 저저항률의 n형 실리콘 단결정의 인상에 이용하려고 하면, 휘발성 도펀트인 적린(赤燐), 비소 등의 n형 도펀트가 인상 중에 증발해 버려 원하는 저저항률 범위가 되는 실리콘 단결정을 제조할 수 없거나 또는 n형 도펀트의 첨가량 증가에 따라 실리콘 단결정의 직동(直胴) 시작부에 있어서의 유전위화가 발생한다는 과제가 있다.
이 경우, 종결정(種結晶)을 도가니 내 융액(融液)에 착액(着液)시키고 재차 인상을 수행하게 되는데, 인상을 반복하면 실리콘 단결정의 잉곳의 제조 비용이 상승한다는 과제가 있다.
본 발명의 목적은, 제조 비용을 상승시키지 않고 저저항률의 n형 실리콘 단결정을 얻을 수 있는 n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼를 제공하는 것에 있다.
본 발명은, 직동부 시작 위치에 있어서의 유전위화의 발생에 착안하여, 직동부 시작 위치에 있어서의 저항률을 목적값보다 큰 저항률로 하고, 그 후, 차례로 저항률을 낮추어 감으로써 직동부 시작 위치에 있어서의 유전위화의 발생을 방지하는 것을 그 요지로 한다.
구체적으로는, 본 발명의 n형 실리콘 단결정의 제조 방법은, 휘발성 도펀트인 적린을 주요한 도펀트로서 포함하는 실리콘 융액으로부터 초크랄스키법에 의해 실리콘 단결정을 인상하여 성장시키는 n형 실리콘 단결정의 제조 방법으로서, 상기 실리콘 단결정의 직동부 시작 위치에 있어서의 전기 저항률을 0.8 mΩcm 이상 1.05 mΩcm 이하로 제어하고, 그 후, 상기 실리콘 단결정을 인상하여 성장시킴에 따라 차례로 상기 실리콘 단결정의 전기 저항률을 낮추어 가고, 상기 실리콘 단결정의 일부의 전기 저항률을 0.5 mΩcm 이상 0.7 mΩcm 이하로 하는 것을 특징으로 한다.
이 발명에 따르면, 실리콘 단결정의 직동부 시작 위치에 있어서의 저항률을 0.8 mΩcm 이상 1.05 mΩcm 이하로 함으로써, 직동부 시작 위치에 있어서의 유전위화의 발생을 방지할 수 있으므로, 실리콘 단결정의 재차의 인상의 반복을 방지하여 제조 비용이 상승하지 않고, 적린을 도핑한 저저항률의 실리콘 단결정을 제조할 수 있다.
본 발명의 n형 실리콘 단결정의 잉곳은, 적린을 주요한 도펀트로서 포함하는 실리콘 단결정의 일부의 전기 저항률이 0.5 mΩcm 이상 0.6 mΩcm 미만인 것을 특징으로 한다.
본 발명의 실리콘 웨이퍼는, 상기 n형 실리콘 단결정의 잉곳으로부터 잘려져나오고, 전기 저항률이 0.5 mΩcm 이상 0.6 mΩcm 미만인 것을 특징으로 한다.
본 발명의 에피택셜 실리콘 웨이퍼는, 상기 실리콘 웨이퍼의 표면에 에피택셜 성장막을 형성한 것을 특징으로 한다.
이 발명에 따르면, 저항률이 0.5 mΩcm 이상 0.6 mΩcm 미만이라는, 적린을 도핑한 저저항률의 실리콘 단결정의 잉곳, 실리콘 웨이퍼, 에피택셜 실리콘 웨이퍼를 저비용으로 제조할 수 있기 때문에, 낮은 가격으로 고객에게 제공할 수 있다.
본 발명의 n형 실리콘 단결정의 제조 방법은, 휘발성 도펀트인 비소를 주요한 도펀트로서 포함하는 실리콘 융액으로부터 초크랄스키법에 의해 실리콘 단결정을 인상하여 성장시키는 실리콘 단결정의 제조 방법으로서, 상기 실리콘 단결정의 직동부 시작 위치에 있어서의 전기 저항률을 1.9 mΩcm 이상 2.3 mΩcm 이하로 제어하고, 그 후, 상기 실리콘 단결정을 인상하여 성장시킴에 따라 차례로 상기 실리콘 단결정의 전기 저항률을 낮추어 가고, 상기 실리콘 단결정의 일부의 전기 저항률을 1.2 mΩcm 이상 1.4 mΩcm 이하로 하는 것을 특징으로 한다.
이 발명에 따르면, 상기와 동일한 작용 및 효과에 의해, 제조 비용이 상승하지 않고 비소를 도핑한 저저항률의 실리콘 단결정을 제조할 수 있다.
본 발명의 n형 실리콘 단결정의 잉곳은, 비소를 주요한 도펀트로서 포함하는 실리콘 단결정의 일부의 전기 저항률이 1.2 mΩcm 이상 1.4 mΩcm 이하인 것을 특징으로 한다.
본 발명의 실리콘 웨이퍼는, 상기 n형 실리콘 단결정의 잉곳으로부터 잘려져나오고, 전기 저항률이 1.2 mΩcm 이상 1.4 mΩcm 이하인 것을 특징으로 한다.
본 발명의 에피택셜 실리콘 웨이퍼는, 상기 실리콘 웨이퍼의 표면에 에피택셜 성장막을 형성한 것을 특징으로 한다.
이 발명에 따르면, 상기와 동일한 작용 및 효과에 의해, 비소를 도핑한 저저항률의 실리콘 단결정의 잉곳 및 실리콘 웨이퍼를 낮은 가격으로 고객에게 제공할 수 있다.
도 1은 본 발명의 실시 형태에 따른 실리콘 단결정의 인상 장치의 구조의 일례를 나타내는 모식도.
도 2는 상기 실시 형태에 있어서의 적린을 도펀트로 한 경우의 실리콘 단결정의 직동 길이와 저항률의 관계를 나타내는 그래프.
도 3은 상기 실시 형태에 있어서의 적린을 도펀트로 한 경우의 실리콘 단결정에 있어서의 직동 길이와 점유율[%](분모; 전체 try 수, 분자; 유전위화 or 전체 길이 무전위 try 수) 간의 관계를 나타내는 그래프.
도 4는 상기 실시 형태에 있어서의 비소를 도펀트로 한 경우의 실리콘 단결정의 직동 길이와 저항률의 관계를 나타내는 그래프.
도 5는 상기 실시 형태에 있어서의 비소를 도펀트로 한 경우의 실리콘 단결정에 있어서의 직동 길이와 점유율[%](분모; 전체 try 수, 분자; 유전위화 or 전체 길이 무전위 try 수) 간의 관계를 나타내는 그래프.
[1] 실리콘 단결정의 인상 장치(1)의 구조
도 1에는, 본 발명의 실시 형태에 따른 n형 실리콘 단결정의 제조 방법을 적용할 수 있는 실리콘 단결정의 인상 장치(1)의 구조의 일례를 나타내는 모식도가 도시되어 있다. 인상 장치(1)는, 외곽을 구성하는 챔버(2)와, 챔버(2)의 중심부에 배치되는 도가니(3)를 구비한다.
도가니(3)는, 내측의 석영 도가니(3A)와, 외측의 흑연 도가니(3B)로 구성되는 이중 구조로서, 회전 및 승하강이 가능한 지지축(4)의 상단부에 고정되어 있다.
도가니(3)의 내측의 석영 도가니(3A)의 내경은, 실리콘 단결정(10)의 인상 시의 직동 지름에 대하여 1.7배 이상 2.3배 이하가 된다.
구체적으로는, 실리콘 단결정(10)의 직동 지름이 201 mm 이상 230 mm 이하인 경우, 석영 도가니(3A)의 내경은 실리콘 단결정(10)의 직동 지름의 2.1배 이상 2.3배 이하로 하는 것이 바람직하다. 한편, 실리콘 단결정(10)의 직동 지름이 301mm 이상 330 mm 이하인 경우, 석영 도가니(3A)의 내경은 실리콘 단결정(10)의 직동 지름의 1.7배 이상 2.0배 이하로 하는 것이 바람직하다.
도가니(3)의 외측에는 도가니(3)를 에워싸는 저항 가열식의 히터(5)가 마련되고, 그 외측에는 챔버(2)의 내면을 따라 단열재(6)가 마련되어 있다.
도가니(3)의 상방에는 지지축(4)과 동축 상에서 반대 방향 또는 동일 방향으로 소정의 속도로 회전하는 와이어 등의 인상축(7)이 마련되어 있다. 이 인상축(7)의 하단에는 종결정(8)이 부착되어 있다.
챔버(2) 내에는 통 형상의 열 차폐판(12)이 배치되어 있다.
열 차폐판(12)은, 육성 중인 실리콘 단결정(10)에 대하여, 도가니(3) 내의 실리콘 융액(9)이나 히터(5)나 도가니(3)의 측벽으로부터의 고온의 복사열을 차단함과 아울러, 결정 성장 계면인 고액 계면(固液界面)의 근방에 대해서는 외부로의 열의 확산을 억제하고, 단결정 중심부 및 단결정 외주부의 인상축 방향의 온도 구배를 제어하는 역할을 담당한다.
챔버(2)의 상부에는 Ar 가스 등의 불활성 가스를 챔버(2) 내로 도입하는 가스 도입구(13)가 마련되어 있다. 챔버(2)의 하부에는 도시하지 않은 진공 펌프의 구동에 의해 챔버(2) 내의 기체를 흡인하여 배출하는 배기구(14)가 마련되어 있다.
가스 도입구(13)로부터 챔버(2) 내로 도입된 불활성 가스는, 육성 중인 실리콘 단결정(10)과 열 차폐판(12) 사이를 하강하고, 열 차폐판(12)의 하단과 실리콘 융액(9)의 액면 간의 틈새(액면 Gap)를 거친 후, 열 차폐판(12)의 외측, 나아가 도가니(3)의 외측을 향해 흐르고, 그 후에 도가니(3)의 외측을 하강하고, 배기구(14)로부터 배출된다.
이러한 육성 장치를 이용한 실리콘 단결정(10)의 육성 시, 챔버(2) 안을 감압 하의 불활성 가스 분위기로 유지한 상태에서, 도가니(3)에 충전한 다결정 실리콘 등의 고형 원료를 히터(5)의 가열에 의해 용융시키고, 실리콘 융액(9)을 형성한다. 도가니(3) 내에 실리콘 융액(9)이 형성되면, 인상축(7)을 하강시켜 종결정(8)을 실리콘 융액(9)에 침지하고, 도가니(3) 및 인상축(7)을 소정의 방향으로 회전시키면서 인상축(7)을 서서히 인상하고, 이에 따라 종결정(8)에 이어진 실리콘 단결정(10)을 육성한다.
[2] 실리콘 단결정(10)의 제조 방법
전술한 인상 장치(1)를 사용하여 본 실시 형태의 실리콘 단결정(10)을 제조하는 경우, 실리콘 융액(9) 중에 적린 또는 비소를 주요한 도펀트로서 인상 당시(當初)에 첨가하거나 또는 인상 중에 적당히 첨가함으로써 제조할 수 있다. 적린 또는 비소를 주요한 도펀트로 하는 경우, n형 도펀트 중 50 질량% 이상을 적린 또는 비소로 하거나 또 다른 도펀트를 첨가할 수도 있다.
적린을 도펀트로 한 경우에서는, 실리콘 단결정(10)의 직동부 시작 위치에서 저항률을 0.80 mΩcm 이상 1.05 mΩcm 이하로 제어하고, 그 후, 실리콘 단결정(10)을 인상하여 성장시킴에 따라 차례로 실리콘 단결정(10)의 저항률을 낮추어 가다°, 최종적으로 0.5 mΩcm 이상 0.7 mΩcm 이하, 특히 직동 길이 최후부에서는 0.6 mΩcm 미만인 실리콘 단결정(10)을 얻는다.
마찬가지로, 비소를 도펀트로 한 경우에는, 실리콘 단결정(10)의 직동부 시작 위치에서 저항률을 1.90 mΩcm 이상 2.30 mΩcm 이하로 제어하고, 그 후 실리콘 단결정(10)을 인상하여 성장시킴에 따라 차례로 실리콘 단결정(10)의 저항률을 낮추어 가다*, 최종적으로 1.2 mΩcm 이상 1.4 mΩcm 이하의 실리콘 단결정을 얻는다.
본 실시 형태의 실리콘 단결정(10)의 잉곳은 일반적인 인상 조건으로 인상할 수 있다. 그 때, 도가니(3) 내의 실리콘 융액(9)에 있어서의 적린이나 비소와 같은 도펀트 농도를 증가시키는 수단으로는, 인상 중에 도펀트를 첨가하거나, 인상에 수반되는 편석 현상에 의한 도펀트 농도의 상승을 이용하거나, 챔버(2) 내에 도입되는 불활성 가스의 도입량을 변화시켜 도펀트의 증발을 억제하거나, 챔버(2) 내의 압력을 변화시키는 것을 예로 들 수 있다.
구체적으로는, 실리콘 단결정(10)의 직동부 인상의 전반(前半)에 있어서는, 도펀트의 증발을 억제하고, 도가니(3) 내의 실리콘 융액(9)에 있어서의 도펀트 농도를 올리고자 하는 경우, Ar 유량을 50 L/min∼150 L/min, 로(爐) 내압을 40 kPa∼80 kPa로 한다.
한편, 실리콘 단결정(10)의 직동부 인상의 후반에 있어서는, 도펀트의 증발을 촉진하고, 실리콘 단결정(10)의 육성의 진행에 수반되는 편석(偏析)에 의한 도펀트 농도의 농화(濃化)와 상쇄시켜, 도가니(3) 내의 실리콘 융액(9)에 있어서의 도펀트 농도를 유지하고자 하는 경우, Ar 유량을 50 L/min∼200 L/min, 로 내압을 20 kPa∼80 kPa로 한다.
이러한 인상 장치(1)로 인상된 실리콘 단결정(10)의 일부는, 적린을 도펀트로 한 경우, 실리콘 단결정(10)의 테일에 가까운 부분에서 저항률이 0.5 mΩcm 이상 0.6 mΩcm 미만인 실리콘 단결정(10)의 잉곳이 얻어진다.
해당 부분을 와이어 소(wire saw) 등으로 실리콘 웨이퍼로 잘라내고, 잘려져나온 실리콘 웨이퍼에 래핑 공정, 연마 공정을 실시함으로써, 저항률 0.5 mΩcm 이상 0.6 mΩcm 미만인 실리콘 웨이퍼를 얻을 수 있다.
나아가, 실리콘 웨이퍼의 가공 후, 어닐링 열처리를 수행한 후, 실리콘 웨이퍼의 표면에 에피택셜 성장막을 형성하여 에피택셜 실리콘 웨이퍼를 제조하고, 고객에게 출하한다.
한편, 비소를 도펀트로 한 경우, 실리콘 단결정(10)의 테일에 가까운 부분에서 저항률이 1.2 mΩcm 이상 1.4 mΩcm 이하인 실리콘 단결정(10)이 얻어진다.
해당 부분을 와이어 소 등으로 실리콘 웨이퍼로 잘라내고, 잘려져나온 실리콘 웨이퍼에 래핑 공정, 연마 공정을 실시한 후, 고객에게 출하한다. 고객은 , 필요에 따라 에피택셜 성장막을 형성하고, 반도체의 제조를 수행한다.
<실시 예>
실시 예에 있어서, 결정 지름 201 mm∼231 mm의 실리콘 단결정(10)을 인상함에 있어서, 도가니(3)의 내경과 결정 지름의 비율(=도가니(3)의 내경/결정 지름)을 1.8∼2.3으로 하였고, 차지(charge)량을 80 kg∼180 kg으로 하였고, 인상 속도를 0.3 mm/min∼1.0 mm/min으로 하였고, 결정 회전수를 9 rpm∼17 rpm으로 하였다.
또한, 실리콘 단결정(10)의 직동부 전반에서는, 아르곤 가스 유량을 50 L/min∼150 L/min으로 하였고, 로 내압을 40 kPa∼80 kPa로 하였다. 실리콘 단결정(10)의 직동부 후반에서는, Ar 유량을 50 L/min∼200 L/min, 로 내압을 20 kPa∼80 kPa로 하였다.
[1] 적린을 도펀트로 한 경우
실리콘 단결정(10)의 직동 길이의 위치에 따라, 적린 도펀트의 첨가, Ar 유량, 로 내압, 액면으로부터의 열 차폐판(12)의 높이 위치의 변경, 혹은 실리콘 단결정(10)의 인상 속도의 변경 및 이들의 조합에 의해 저항률 제어를 수행하면서 적린을 도핑한 실리콘 단결정(10)의 인상을 수행하였다. 결과를 표 1 및 도 2에 나타내었다. 덧붙여, 이하의 설명에 있어서, 직동 길이 0% 위치란 실리콘 단결정(10)의 직동부 시작 위치를 의미하고, 직동 길이 100% 위치란 실리콘 단결정(10)의 테일 시작 위치를 의미한다.
비교 예 1 실시 예 1 실시 예 2 비교 예 2
저항률
[mΩcm]		 직동 길이 0% 위치
(숄더 끝)		 1.2 1.05 0.8 0.75
직동 길이 20% 위치 1.05 0.92 0.73 단결정은 획득할 수 없었음
직동 길이 40% 위치 0.92 0.8 0.66
직동 길이 60% 위치 0.82 0.7 0.61
직동 길이 80% 위치 0.75 0.63 0.56
직동 길이 100% 위치
(테일 시작 위치)		 0.7 0.58 0.52
또한, 각각의 경우에 있어서의 유전위화 발생의 유무에 대해서도 검토하였다. 결과를 표 2 및 도 3에 나타내었다. 덧붙여, 실리콘 단결정은, 201 mm 이상 230 mm 이하의 범위에서 직경의 제어를 수행하고, 200 mm용 웨이퍼의 단결정을 얻었다. 또한, 표 2 중, 직동 합격 길이란, 저항률이 합격이고 무전위인 직동 영역의 길이를 직동 전체 길이로 나눈 값이고, 점유율은, 유전위화 try 수/전체 try 수 또는 전체 길이 무전위 try 수/전체 try 수이다.
비교 예 1 실시 예 1 실시 예 2 비교 예 2
점유율
(try 수/try 수)		 숄더∼80 mm 5% 22% 44% 93%
80 mm∼20% 0% 11% 11% 7%
20∼40% 0% 0% 0% 0%
40∼60% 0% 0% 0% 0%
60∼80% 0% 0% 0% 0%
80∼100% 0% 11% 11% 0%
테일 45% 22% 11% 0%
결정 전체 길이가 무전위가 된 비율(try 수/try 수) 50% 33% 22% 0%
인상 try 수 20 9 9 15
직동 합격 길이 (0.7 mΩcm 이하) 0% 40% 70% 0%
직동 합격 길이(0.6 mΩcm 미만) 0% 10% 35% 0%
비교 예 1의 실리콘 단결정은, 표 2 및 도 3으로부터 알 수 있는 바와 같이, 직동부 시작 위치부터 80 mm까지의 유전위화 발생률이 5%로, 높은 확률로 유전위화의 발생을 방지할 수 있지만, 표 1 및 도 2로부터 알 수 있는 바와 같이, 직동 길이 100% 위치에 있어서도, 저항률 0.7 mΩcm의 저하에 그쳐, 저항률 0.7 mΩcm 이하의 저저항률의 실리콘 단결정을 제조할 수 없다.
비교 예 2의 실리콘 단결정은, 표 1 및 도 2로부터 알 수 있는 바와 같이, 직동부 시작 위치로부터 80 mm부터 직동 길이 20%의 위치까지에서 모두 유전위화가 발생하여, 실리콘 단결정을 제조할 수 없었다.
이에 대해, 실시 예 1의 실리콘 단결정은, 직동부 시작 위치부터 60%의 위치에서 저항률을 0.7 mΩcm 이하로 할 수 있고, 게다가 직동부 시작 위치부터 80 mm의 위치에 있어서의 유전위화 발생률을 22%로 억제할 수 있으며, 0.7 mΩcm 이하의 저저항률의 실리콘 단결정을 제조할 수 있다는 것이 확인되었다. 특히, 직동 길이 90% 이상에서는, 지금까지 제조할 수 없었던 0.6 mΩcm 미만이라는 매우 저저항률의 단결정을 제조할 수 있다는 것이 확인되었다.
마찬가지로, 실시 예 2의 실리콘 단결정은, 직동부 시작 위치부터 30%의 위치에서 저항률을 0.7 mΩcm 이하로 할 수 있고, 게다가 직동부 시작 위치부터 80 mm의 위치에 있어서의 유전위화 발생률을 44%로 억제할 수 있으며, 0.7 mΩcm 이하의 저저항률의 실리콘 단결정을 제조하는 것이 확인되었다. 특히, 직동부 길이 65% 이상에서는, 지금까지 제조할 수 없었던 0.6 mΩcm 미만이라는 매우 저저항률의 단결정을 제조할 수 있다는 것이 확인되었다.
[2] 비소를 도펀트로 한 경우
실리콘 단결정의 직동 길이의 위치에 따라, 비소 도펀트 첨가에 의한 저항률 제어를 수행하면서 비소를 도핑한 실리콘 단결정의 인상을 수행하였다. 결과를 표 3 및 도 4에 나타내었다.
비교 예 3 실시 예 3 실시 예 4 비교 예 4
저항률
[mΩcm]		 직동 길이 0% 위치
(숄더 끝)		 2.6 2.3 1.9 1.8
직동 길이 20% 위치 2.2 2 1.66 단결정은 획득할 수 없었음
직동 길이 40% 위치 1.95 1.75 1.5
직동 길이 60% 위치 1.75 1.55 1.37
직동 길이 80% 위치 1.6 1.42 1.29
직동 길이 100% 위치(테일 시작 위치) 1.5 1.33 1.22
또한, 각각의 경우에 있어서의 유전위화 발생의 유무에 대해서도 검토하였다. 결과를 표 4 및 도 5에 나타내었다.
비교 예 3 실시 예 3 실시 예 4 비교 예 4
점유율
(try 수/try 수)		 직동 시작∼80 mm 6% 9% 38% 80%
80 mm∼20% 0% 4% 10% 20%
20∼40% 0% 0% 0% 0%
40∼60% 0% 0% 0% 0%
60∼80% 0% 0% 0% 0%
80∼100% 0% 13% 8% 0%
테일 31% 30% 18% 0%
결정 전체 길이가 무전위가 된 비율(try 수/try 수) 63% 44% 26% 0%
인상 try 수 16 23 39 10
직동 합격 길이 (1.4 mΩcm 이하) 0% 17% 45% 0%
비교 예 3의 실리콘 단결정은, 표 4 및 도 5로부터 알 수 있는 바와 같이, 직동부 시작 위치부터 80 mm까지의 유전위화 발생률이 6%로 낮아, 유전위화의 발생을 방지할 수 있지만, 표 3 및 도 4로부터 알 수 있는 바와 같이, 직동 길이 100% 위치에 있어서도, 저항률 1.5 mΩcm의 저하에 그쳐, 저항률 1.4 mΩcm 이하의 저저항률의 실리콘 단결정을 제조할 수 없다.
비교 예 4의 실리콘 단결정은, 표 3 및 도 4로부터 알 수 있는 바와 같이, 직동부 시작 위치로부터 80 mm부터 직동 길이 20%의 위치까지에서 모두 유전위화가 발생하여, 실리콘 단결정을 제조할 수 없었다.
이에 대해, 실시 예 3의 실리콘 단결정은, 직동부 시작 위치부터 85%의 위치에서 저항률을 1.4 mΩcm 이하로 할 수 있고, 게다가 직동부 시작 위치부터 80 mm의 위치에 있어서의 유전위화 발생률을 9%로 억제할 수 있으며, 1.4 mΩcm 이하의 저저항률 실리콘 단결정을 제조할 수 있다는 것이 확인되었다.
마찬가지로, 실시 예 4의 실리콘 단결정은, 직동부 시작 위치부터 55%의 위치에서 저항률을 1.4 mΩcm 이하로 할 수 있고, 게다가 직동부 시작 위치부터 80 mm의 위치에 있어서의 유전위화 발생률을 38%로 억제할 수 있으며, 1.4 mΩcm 이하의 저저항률 실리콘 단결정을 제조할 수 있다는 것이 확인되었다.
이상과 같이, 적린을 도펀트로서 포함하는 실리콘 융액(9)으로부터 초크랄스키법에 의해 실리콘 단결정(10)을 인상하는 경우, 실리콘 단결정(10)의 직동부 시작 위치에 있어서의 저항률을 0.80 mΩcm 이상 1.05 mΩcm 이하로 제어하고, 그 후, 실리콘 단결정(10)을 인상하여 성장시킴에 따라 차례로 상기 실리콘 단결정(10)의 저항률을 낮추어 감으로써, 실리콘 단결정(10)의 일부의 저항률을 0.5 mΩcm 이상 0.7 mΩcm 이하, 특히, 지금까지 얻을 수 없었던 0.6 mΩcm 미만이라는 매우 저저항률로 할 수 있었고, 또한 실리콘 단결정(10)의 유전위화의 발생을 억제할 수 있었다.
마찬가지로, 비소를 도펀트로서 포함하는 실리콘 융액(9)으로부터 초크랄스키법에 의해 실리콘 단결정(10)을 인상하는 경우, 실리콘 단결정의 직동부 시작 위치에 있어서의 저항률을 1.90 mΩcm 이상 2.30 mΩcm 이하로 제어하고, 그 후, 실리콘 단결정(10)을 인상하여 성장시킴에 따라 차례로 상기 실리콘 단결정의 저항률을 낮추어 감으로써, 실리콘 단결정(10)의 일부를 1.2 mΩcm 이상 1.4 mΩcm 이하로 할 수 있었고, 또한 실리콘 단결정(10)의 유전위화의 발생을 억제할 수 있었다.
1…인상 장치, 2…챔버, 3…도가니, 3A…석영 도가니, 3B…흑연 도가니, 4…지지축, 5…히터, 6…단열재, 7…인상축, 8…종결정, 9…실리콘 융액, 10…실리콘 단결정, 12…열 차폐판, 13…가스 도입구, 14…배기구.

Claims (8)

  1. 적린을 주요한 도펀트로서 포함하는 도가니 내의 실리콘 융액으로부터 초크랄스키법에 의해 실리콘 단결정을 인상하여 성장시키는 n형 실리콘 단결정의 제조 방법으로서,
    상기 도가니의 내경을, 상기 실리콘 단결정의 인상시 직동부의 지름에 대하여 1.7배 이상 2.3배 이하로 하고,
    상기 실리콘 단결정의 직동부 시작 위치에 있어서의 전기 저항률을 0.80 mΩcm 이상 1.05 mΩcm 이하로 제어하고,
    그 후, 상기 실리콘 단결정을 인상하여 성장시킴에 따라, 차례로 상기 실리콘 단결정의 전기 저항률을 낮추어 가고, 상기 실리콘 단결정의 일부의 전기 저항률을 0.5 mΩcm 이상 0.7 mΩcm 이하로 하는 것을 특징으로 하는 n형 실리콘 단결정의 제조 방법.
  2. 청구항 1에 기재된 n형 실리콘 단결정의 제조 방법으로 제조되며, 적린을 주요한 도펀트로서 포함하고, 실리콘 단결정의 일부의 전기 저항률이 0.5 mΩcm 이상 0.6 mΩcm 미만인 것을 특징으로 하는 n형 실리콘 단결정의 잉곳.
  3. 청구항 2에 기재된 n형 실리콘 단결정의 잉곳으로부터 잘려져나오고, 전기 저항률이 0.5 mΩcm 이상 0.6 mΩcm 미만인 것을 특징으로 하는 실리콘 웨이퍼.
  4. 청구항 3에 기재된 실리콘 웨이퍼의 표면에, 에피택셜 성장막을 갖는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
  5. 비소를 주요한 도펀트로서 포함하는 도가니 내의 실리콘 융액으로부터 초크랄스키법에 의해 실리콘 단결정을 인상하여 성장시키는 n형 실리콘 단결정의 제조 방법으로서,
    상기 도가니의 내경을, 상기 실리콘 단결정의 인상시 직동부의 지름에 대하여 1.7배 이상 2.3배 이하로 하고,
    상기 실리콘 단결정의 직동부 시작 위치에 있어서의 전기 저항률을 1.90 mΩcm 이상 2.30 mΩcm 이하로 제어하고,
    그 후, 상기 실리콘 단결정을 인상하여 성장시킴에 따라, 차례로 상기 실리콘 단결정의 전기 저항률을 낮추어 가고, 상기 실리콘 단결정의 일부의 전기 저항률을 1.2 mΩcm 이상 1.4 mΩcm 이하로 하는 것을 특징으로 하는 n형 실리콘 단결정의 제조 방법.
  6. 청구항 5에 기재된 n형 실리콘 단결정의 제조 방법으로 제조되며, 비소를 주요한 도펀트로서 포함하고, 실리콘 단결정의 일부의 전기 저항률이 1.2 mΩcm 이상 1.4 mΩcm 이하인 것을 특징으로 하는 n형 실리콘 단결정의 잉곳.
  7. 청구항 6에 기재된 n형 실리콘 단결정의 잉곳으로부터 잘려져나오며, 전기 저항률이 1.2 mΩcm 이상 1.4 mΩcm 이하인 것을 특징으로 하는 실리콘 웨이퍼.
  8. 청구항 7에 기재된 실리콘 웨이퍼의 표면에, 에피택셜 성장막을 갖는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
KR1020197032044A 2017-04-25 2018-03-29 n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 KR102315981B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017086531A JP7080017B2 (ja) 2017-04-25 2017-04-25 ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JPJP-P-2017-086531 2017-04-25
PCT/JP2018/013362 WO2018198663A1 (ja) 2017-04-25 2018-03-29 ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20190133041A KR20190133041A (ko) 2019-11-29
KR102315981B1 true KR102315981B1 (ko) 2021-10-21

Family

ID=63918260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032044A KR102315981B1 (ko) 2017-04-25 2018-03-29 n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼

Country Status (7)

Country Link
US (1) US11377755B2 (ko)
JP (1) JP7080017B2 (ko)
KR (1) KR102315981B1 (ko)
CN (2) CN110730832A (ko)
DE (1) DE112018002171T5 (ko)
TW (2) TWI691624B (ko)
WO (1) WO2018198663A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003968A1 (ja) 2017-06-29 2019-01-03 株式会社Sumco シリコン単結晶の製造方法
JP6881560B1 (ja) * 2019-12-24 2021-06-02 株式会社Sumco シリコン単結晶の製造方法、シリコン単結晶
US11598023B2 (en) 2020-06-29 2023-03-07 Sumco Corporation Low resistivity wafer and method of manufacturing thereof
CN114250508A (zh) * 2021-12-02 2022-03-29 山东有研艾斯半导体材料有限公司 一种快速控制直拉单晶硅直径的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
WO2013121696A1 (ja) * 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020192A (ja) 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd Ｇａドープシリコン単結晶の製造方法
NO322246B1 (no) * 2004-12-27 2006-09-04 Elkem Solar As Fremgangsmate for fremstilling av rettet storknede silisiumingots
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5118386B2 (ja) 2007-05-10 2013-01-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法
JP5453749B2 (ja) * 2008-09-05 2014-03-26 株式会社Ｓｕｍｃｏ 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
JP5373423B2 (ja) 2009-02-12 2013-12-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶及びその製造方法
JP5589867B2 (ja) * 2011-01-26 2014-09-17 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2014132600A (ja) * 2011-04-12 2014-07-17 Renesas Electronics Corp 半導体装置
MY169752A (en) * 2011-05-06 2019-05-15 Gt Advanced Cz Llc Growth of a uniformly doped silicon ingot by doping only the initial charge
JP6471492B2 (ja) 2014-12-24 2019-02-20 株式会社Sumco 単結晶の製造方法
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR3045831B1 (fr) * 2015-12-21 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques
JP6631460B2 (ja) * 2016-10-03 2020-01-15 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
JP6631496B2 (ja) 2016-12-22 2020-01-15 株式会社Sumco シリコン単結晶の製造方法、熱遮蔽体および単結晶引き上げ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
WO2013121696A1 (ja) * 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
WO2018198663A1 (ja) 2018-11-01
JP2018184317A (ja) 2018-11-22
TWI691624B (zh) 2020-04-21
TW201907057A (zh) 2019-02-16
CN114438587A (zh) 2022-05-06
US20200224329A1 (en) 2020-07-16
US11377755B2 (en) 2022-07-05
DE112018002171T5 (de) 2020-02-13
TWI665341B (zh) 2019-07-11
JP7080017B2 (ja) 2022-06-03
KR20190133041A (ko) 2019-11-29
TW201934817A (zh) 2019-09-01
CN110730832A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
KR102315981B1 (ko) n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
US12116691B2 (en) Method for producing silicon single crystal
KR102275678B1 (ko) n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
JP2010062466A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP2017031004A (ja) シリコン単結晶の製造方法
KR102253587B1 (ko) 실리콘 단결정 잉곳 제조 방법 및 실리콘 단결정 육성 장치
JP2010059032A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、垂直シリコンデバイス用シリコン単結晶引き上げ装置、並びに、垂直シリコンデバイス
CN110863240A (zh) 单晶硅的制造方法和硅晶片
KR102265466B1 (ko) 실리콘 단결정 제조 방법
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
KR101330418B1 (ko) 단결정 잉곳 성장방법 및 이에 의해 제조된 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right