JP7272343B2 - n型シリコン単結晶の製造方法 - Google Patents

n型シリコン単結晶の製造方法 Download PDF

Info

Publication number
JP7272343B2
JP7272343B2 JP2020199463A JP2020199463A JP7272343B2 JP 7272343 B2 JP7272343 B2 JP 7272343B2 JP 2020199463 A JP2020199463 A JP 2020199463A JP 2020199463 A JP2020199463 A JP 2020199463A JP 7272343 B2 JP7272343 B2 JP 7272343B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
straight body
mωcm
pulling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020199463A
Other languages
English (en)
Other versions
JP2021035907A (ja
Inventor
浩一 前川
康人 鳴嶋
泰史 川上
福生 小川
有二 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2020199463A priority Critical patent/JP7272343B2/ja
Publication of JP2021035907A publication Critical patent/JP2021035907A/ja
Application granted granted Critical
Publication of JP7272343B2 publication Critical patent/JP7272343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、n型シリコン単結晶の製造方法に関する。
近年、携帯電話機等の携帯機器が広く普及している。こうした携帯機器では、長時間携行して使用可能なことが強く求められており、携帯機器に内蔵されるバッテリーの大容量化や、携帯機器自体の消費電力を低減させる取り組みがなされている。
携帯機器自体の消費電力を低減させるには、携帯機器の内部に搭載される半導体デバイスの消費電力を低減させることが必要である。
例えば、携帯機器の電力用デバイスとして使用される低耐圧パワーMOSFET(Metal Oxide Semi Conductor Field Effect Transistor)は、通電状態となったときにその内部にある一定の電気抵抗を有するので、低耐圧パワーMOSFETに流れる電流に応じてそれ自身が電力を消費する。
したがって、低耐圧パワーMOSFETが通電状態となったときの内部抵抗を小さくすることができれば、携帯機器の消費電力を低減させることが可能となる。そのような背景から、低耐圧パワーMOSFETが通電状態となったときの抵抗を小さくするために、低電気抵抗率(以下低抵抗率と称す)のn型シリコン単結晶が強く求められている。
従来のシリコン単結晶の製造方法では、シリコン単結晶の電気抵抗率が全体で一定となるように、電気抵抗率(以下、抵抗率と称す)を狙い値に制御して引き上げが行われている。
ところで、このような低抵抗率のシリコン単結晶は、チョクラルスキー法等により引き上げて製造する場合、引き上げ途中で有転位化が発生し易いということが知られている。
特許文献1には、シリコン単結晶の引き上げ終了間際のテール部分において、ドーパントの濃度が高くなり、組成的過冷却に起因する異常成長が発生する点に着目して、テール部分における抵抗率を上げていき、テール部分における有転位化の発生を防止する技術が開示されている。
特開2010-184839号公報
前記特許文献1に記載の技術を、低抵抗率のn型シリコン単結晶の引き上げに利用しようとすると、揮発性ドーパントである赤リン、ヒ素等のn型ドーパントが引き上げ中に蒸発してしまい、所望する低抵抗率範囲となるシリコン単結晶を製造することができない、または、n型ドーパントの添加量増加に伴い、シリコン単結晶の直胴開始部における有転位化が発生するという課題がある。
この場合、種結晶を坩堝内融液に着液させ、再度引き上げを行うこととなるが、引き上げを繰り返せば、シリコン単結晶のインゴットの製造コストが上昇するという課題がある。
本発明の目的は、製造コストを上昇させることがなく、低抵抗率のn型シリコン単結晶を得ることのできるn型シリコン単結晶の製造方法を提供することにある。
本発明は、直胴部開始位置における有転位化の発生に着目し、直胴部開始位置における抵抗率を、狙い値よりも大きな抵抗率とし、その後、順次抵抗率を下げていくことにより、直胴部開始位置における有転位化の発生を防止することをその要旨とする。
具体的には、本発明のn型シリコン単結晶の製造方法は、赤リンを主たるドーパントとして含むルツボ内のシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるn型シリコン単結晶の製造方法であって、前記ルツボの内径を前記シリコン単結晶の引き上げ時の直胴径に対して1.7倍以上、2.3倍以下とし、前記シリコン単結晶の直胴部開始位置における電気抵抗率を、0.80mΩcm以上、1.05mΩcm以下に制御し、その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の一部の電気抵抗率を、0.5mΩcm以上、0.7mΩcm以下とすることを特徴とする。
この発明によれば、ルツボの内径をシリコン単結晶の引き上げ時の直胴径に対して1.7倍以上、2.3倍以下とし、シリコン単結晶の直胴部開始位置における抵抗率を0.8mΩcm以上、1.05mΩcm以下とすることにより、直胴部開始位置における有転位化の発生を防止することができるので、シリコン単結晶の再度の引き上げの繰り返しを防止して、製造コストが上昇することなく、赤リンをドーピングした低抵抗率のシリコン単結晶を製造することができる。
本発明のn型シリコン単結晶の製造方法は、ヒ素を主たるドーパントとして含むルツボ内のシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるn型シリコン単結晶の製造方法であって、前記ルツボの内径を前記シリコン単結晶の引き上げ時の直胴径に対して1.7倍以上、2.3倍以下とし、前記シリコン単結晶の直胴部開始位置における電気抵抗率を、1.90mΩcm以上、2.30mΩcm以下に制御し、その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の一部の電気抵抗率を、1.2mΩcm以上、1.4mΩcm以下とすることを特徴とする。
この発明によれば、前記と同様の作用および効果により、製造コストが上昇することなく、ヒ素をドーピングした低抵抗率のシリコン単結晶を製造することができる。
本発明の実施形態に係るシリコン単結晶の引き上げ装置の構造の一例を示す模式図。 前記実施形態における赤リンをドーパントとした場合のシリコン単結晶の直胴長さと、抵抗率の関係を示すグラフ。 前記実施形態における赤リンをドーパントとした場合のシリコン単結晶における直胴長さと占有率[%](分母;全try数、分子;有転位化or全長無転位try数)との関係を示すグラフ。 前記実施形態におけるヒ素をドーパントとした場合のシリコン単結晶の直胴長さと、抵抗率の関係を示すグラフ。 前記実施形態におけるヒ素をドーパントとした場合のシリコン単結晶における直胴長さと占有率[%](分母;全try数、分子;有転位化or全長無転位try数)との関係を示すグラフ。
[1]シリコン単結晶の引き上げ装置1の構造
図1には、本発明の実施形態に係るn型シリコン単結晶の製造方法を適用できるシリコン単結晶の引き上げ装置1の構造の一例を表す模式図が示されている。引き上げ装置1は、外郭を構成するチャンバ2と、チャンバ2の中心部に配置されるルツボ3とを備える。
ルツボ3は、内側の石英ルツボ3Aと、外側の黒鉛ルツボ3Bとから構成される二重構造であり、回転および昇降が可能な支持軸4の上端部に固定されている。
ルツボ3の内側の石英ルツボ3Aの内径は、シリコン単結晶10の引き上げ時の直胴径に対して、1.7倍以上、2.3倍以下とされる。
具体的には、シリコン単結晶10の直胴径が201mm以上、230mm以下である場合、石英ルツボ3Aの内径は、シリコン単結晶10の直胴径の2.1倍以上、2.3倍以下とするのが好ましい。一方、シリコン単結晶10の直胴径が301mm以上、330mm以下である場合、石英ルツボ3Aの内径は、シリコン単結晶10の直胴径の1.7倍以上、2.0倍以下とするのが好ましい。
ルツボ3の外側には、ルツボ3を囲む抵抗加熱式のヒータ5が設けられ、その外側には、チャンバ2の内面に沿って断熱材6が設けられている。
ルツボ3の上方には、支持軸4と同軸上で逆方向または同一方向に所定の速度で回転するワイヤなどの引き上げ軸7が設けられている。この引き上げ軸7の下端には種結晶8が取り付けられている。
チャンバ2内には、筒状の熱遮蔽板12が配置されている。
熱遮蔽板12は、育成中のシリコン単結晶10に対して、ルツボ3内のシリコン融液9やヒータ5やルツボ3の側壁からの高温の輻射熱を遮断するとともに、結晶成長界面である固液界面の近傍に対しては、外部への熱の拡散を抑制し、単結晶中心部および単結晶外周部の引き上げ軸方向の温度勾配を制御する役割を担う。
チャンバ2の上部には、Arガスなどの不活性ガスをチャンバ2内に導入するガス導入口13が設けられている。チャンバ2の下部には、図示しない真空ポンプの駆動によりチャンバ2内の気体を吸引して排出する排気口14が設けられている。
ガス導入口13からチャンバ2内に導入された不活性ガスは、育成中のシリコン単結晶10と熱遮蔽板12との間を下降し、熱遮蔽板12の下端とシリコン融液9の液面との隙間(液面Gap)を経た後、熱遮蔽板12の外側、さらにルツボ3の外側に向けて流れ、その後にルツボ3の外側を下降し、排気口14から排出される。
このような育成装置を用いたシリコン単結晶10の育成の際、チャンバ2内を減圧下の不活性ガス雰囲気に維持した状態で、ルツボ3に充填した多結晶シリコンなどの固形原料をヒータ5の加熱により溶融させ、シリコン融液9を形成する。ルツボ3内にシリコン融液9が形成されると、引き上げ軸7を下降させて種結晶8をシリコン融液9に浸漬し、ルツボ3および引き上げ軸7を所定の方向に回転させながら、引き上げ軸7を徐々に引き上げ、これにより種結晶8に連なったシリコン単結晶10を育成する。
[2]シリコン単結晶10の製造方法
前述した引き上げ装置1を用いて本実施形態のシリコン単結晶10を製造する場合、シリコン融液9中に、赤リンまたはヒ素を主たるドーパントとして、引き上げ当初に添加したり、または引き上げ中に適宜添加することにより、製造することができる。赤リンまたはヒ素を主たるドーパントとする場合、n型ドーパントのうち50質量%以上を赤リンまたはヒ素とするが、さらに他のドーパントを添加してもよい。
赤リンをドーパントとした場合では、シリコン単結晶10の直胴部開始位置で、抵抗率を0.80mΩcm以上、1.05mΩcm以下に制御し、その後、シリコン単結晶10を引き上げて成長させるにつれて、順次シリコン単結晶10の抵抗率を下げていき、最終的に0.5mΩcm以上、0.7mΩcm以下、特に直胴長最後部では0.6mΩcm未満のシリコン単結晶10を得る。
同様に、ヒ素をドーパントとした場合は、シリコン単結晶10の直胴部開始位置で、抵抗率を1.90mΩcm以上、2.30mΩcm以下に制御し、その後シリコン単結晶10を引き上げて成長させるにつれて、順次シリコン単結晶10の抵抗率を下げていき、最終的に1.2mΩcm以上、1.4mΩcm以下のシリコン単結晶を得る。
本実施形態のシリコン単結晶10のインゴットは、一般的な引き上げ条件で引き上げることができる。その際、ルツボ3内のシリコン融液9における赤リンやヒ素といったドーパント濃度を増加させる手段としては、引き上げ中にドーパントを添加したり、引き上げに伴う偏析現象によるドーパント濃度の上昇を利用したり、チャンバ2内に導入される不活性ガスの導入量を変化させてドーパントの蒸発を抑制したり、チャンバ2内の圧力を変化させることが挙げられる。
具体的には、シリコン単結晶10の直胴部引き上げの前半においては、ドーパントの蒸発を抑制し、ルツボ3内のシリコン融液9におけるドーパント濃度を上げたい場合、Ar流量を50L/min~150L/min、炉内圧を40kPa~80kPaとする。
一方、シリコン単結晶10の直胴部引き上げの後半においては、ドーパントの蒸発を促進し、シリコン単結晶10の育成の進行に伴う偏析によるドーパント濃度の濃化と相殺させて、ルツボ3内のシリコン融液9におけるドーパント濃度を維持したい場合、Ar流量を50L/min~200L/min、炉内圧を20kPa~80kPaとする。
このような引き上げ装置1で引き上げられたシリコン単結晶10の一部は、赤リンをドーパントとした場合、シリコン単結晶10のテールに近い部分で、抵抗率が0.5mΩcm以上、0.6mΩcm未満のシリコン単結晶10のインゴットが得られる。
当該部分をワイヤーソー等でシリコンウェーハに切り出し、切り出されたシリコンウェーハにラッピング工程、研磨工程を施すことにより、抵抗率0.5mΩcm以上、0.6mΩcm未満のシリコンウェーハを得ることができる。
さらに、シリコンウェーハの加工後、アニール熱処理を行った後、シリコンウェーハの表面に、エピタキシャル成長膜を形成して、エピタキシャルシリコンウェーハを製造し、顧客に出荷する。
一方、ヒ素をドーパントとした場合、シリコン単結晶10のテールに近い部分で、抵抗率が1.2mΩcm以上、1.4mΩcm以下のシリコン単結晶10が得られる。
当該部分をワイヤーソー等でシリコンウェーハに切り出し、切り出されたシリコンウェーハにラッピング工程、研磨工程を施した後、顧客に出荷する。顧客では、必要に応じてエピタキシャル成長膜を形成し、半導体の製造を行う。
実施例において、結晶径201mm~231mmのシリコン単結晶10を引き上げるに際し、ルツボ3の内径と結晶径の比率(=ルツボ3の内径/結晶径)を1.8~2.3とし、チャージ量を80kg~180kgとし、引き上げ速度を0.3mm/min~1.0mm/minとし、結晶回転数を9rpm~17rpmとした。
また、シリコン単結晶10の直胴部前半では、アルゴンガス流量を50L/min~150L/minとし、炉内圧を40kPa~80kPaとした。シリコン単結晶10の直胴部後半では、Ar流量を50L/min~200L/min、炉内圧を20kPa~80kPaとした。
[1]赤リンをドーパントとした場合
シリコン単結晶10の直胴長の位置に応じて、赤リンドーパントの添加、Ar流量、炉内圧、液面からの熱遮蔽板12の高さ位置の変更、若しくはシリコン単結晶10の引き上げ速度の変更、およびこれらの組み合わせによって、抵抗率制御を行いながら、赤リンをドーピングしたシリコン単結晶10の引き上げを行った。結果を表1および図2に示す。なお、以下の説明において、直胴長0%位置とは、シリコン単結晶10の直胴部開始位置を意味し、直胴長100%位置とは、シリコン単結晶10のテール開始位置を意味する。
Figure 0007272343000001
また、それぞれの場合における有転位化発生の有無についても検討した。結果を表2および図3に示す。なお、シリコン単結晶は、201mm以上、230mm以下の範囲で直径の制御を行い、200mm用ウェーハの単結晶を得た。また、表2中、直胴合格長さとは、抵抗率が合格かつ無転位である直胴領域の長さを、直胴全長さで割った値であり、占有率は、有転位化try数/全try数または全長無転位try数/全try数である。
Figure 0007272343000002
比較例1のシリコン単結晶は、表2および図3からわかるように、直胴部開始位置から80mmまでの有転位化発生率が5%と高い確率で有転位化の発生を防止できるが、表1および図2からわかるように、直胴長100%位置においても、抵抗率0.7mΩcmの低下に留まり、抵抗率0.7mΩcm以下の低抵抗率のシリコン単結晶を製造することができない。
比較例2のシリコン単結晶は、表1および図2からわかるように、直胴部開始位置から80mmから直胴長20%の位置までで、すべて有転位化が発生し、シリコン単結晶を製造することができなかった。
これに対して、実施例1のシリコン単結晶は、直胴部開始位置から60%の位置で抵抗率を0.7mΩcm以下とすることができ、しかも直胴部開始位置から80mmの位置における有転位化発生率を22%に抑制することができ、0.7mΩcm以下の低抵抗率のシリコン単結晶を製造することができることが確認された。特に、直胴長90%以上では、これまで製造できなかった0.6mΩcm未満という極めて低抵抗率の単結晶を製造することができることが確認された。
同様に、実施例2のシリコン単結晶は、直胴部開始位置から30%の位置で抵抗率を0.7mΩcm以下とすることができ、しかも直胴部開始位置から80mmの位置における有転位化発生率を44%に抑制することができ、0.7mΩcm以下の低抵抗率のシリコン単結晶を製造することが確認された。特に、直胴部長65%以上では、これまで製造できなかった0.6mΩcm未満という極めて低抵抗率の単結晶を製造することができることが確認された。
[2]ヒ素をドーパントとした場合
シリコン単結晶の直胴長の位置に応じて、ヒ素ドーパント添加による抵抗率制御を行いながら、ヒ素をドーピングしたシリコン単結晶の引き上げを行った。結果を表3および図4に示す。
Figure 0007272343000003
また、それぞれの場合における有転位化発生の有無についても検討した。結果を表4および図5に示す。
Figure 0007272343000004
比較例3のシリコン単結晶は、表4および図5からわかるように、直胴部開始位置から80mmまでの有転位化発生率が6%と低く、有転位化の発生を防止できるが、表3および図4からわかるように、直胴長100%位置においても、抵抗率1.5mΩcmの低下に留まり、抵抗率1.4mΩcm以下の低抵抗率のシリコン単結晶を製造することができない。
比較例4のシリコン単結晶は、表3および図4からわかるように、直胴部開始位置から80mmから直胴長20%の位置までで、すべて有転位化が発生し、シリコン単結晶を製造することができなかった。
これに対して、実施例3のシリコン単結晶は、直胴部開始位置から85%の位置で抵抗率を1.4mΩcm以下とすることができ、しかも直胴部開始位置から80mmの位置における有転位化発生率を9%に抑制することができ、1.4mΩcm以下の低抵抗率シリコン単結晶を製造できることができることが確認された。
同様に、実施例4のシリコン単結晶は、直胴部開始位置から55%の位置で抵抗率を1.4mΩcm以下とすることができ、しかも直胴部開始位置から80mmの位置における有転位化発生率を38%に抑制することができ、1.4mΩcm以下の低抵抗率シリコン単結晶を製造できることが確認された。
以上のように、赤リンをドーパントとして含むシリコン融液9から、チョクラルスキー法によりシリコン単結晶10を引き上げる場合、シリコン単結晶10の直胴部開始位置における抵抗率を、0.80mΩcm以上、1.05mΩcm以下に制御し、その後、シリコン単結晶10を引き上げて成長させるにつれて、順次前記シリコン単結晶10の抵抗率を下げていくことにより、シリコン単結晶10の一部の抵抗率を、0.5mΩcm以上、0.7mΩcm以下、特に、これまで得られなかった0.6mΩcm未満という極めて低抵抗率とすることができ、かつシリコン単結晶10の有転位化の発生を抑えることができた。
同様に、ヒ素をドーパントとして含むシリコン融液9から、チョクラルスキー法によりシリコン単結晶10を引き上げる場合、シリコン単結晶の直胴部開始位置における抵抗率を、1.90mΩcm以上、2.30mΩcm以下に制御し、その後、シリコン単結晶10を引き上げて成長させるにつれて、順次前記シリコン単結晶の抵抗率を下げていくことにより、シリコン単結晶10の一部を、1.2mΩcm以上、1.4mΩcm以下とすることができ、かつシリコン単結晶10の有転位化の発生を抑えることができた。
1…引き上げ装置、2…チャンバ、3…ルツボ、3A…石英ルツボ、3B…黒鉛ルツボ、4…支持軸、5…ヒータ、6…断熱材、7…引き上げ軸、8…種結晶、9…シリコン融液、10…シリコン単結晶、12…熱遮蔽板、13…ガス導入口、14…排気口。

Claims (5)

  1. 赤リンを主たるドーパントとして含むルツボ内のシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるn型シリコン単結晶の製造方法であって、
    前記ルツボの内径を前記シリコン単結晶の引き上げ時の直胴径に対して1.7倍以上、2.3倍以下とし、
    前記シリコン単結晶の直胴部引き上げの前半においては、炉内圧あるいはAr流量を制御して前記ドーパントの蒸発を抑制し、前記シリコン単結晶の直胴部引き上げの後半においては、直胴部引き上げの前半とは異なる条件で炉内圧あるいはAr流量を制御して前記ドーパントの蒸発を促進し、前記シリコン単結晶の育成の進行に伴う偏析によるドーパント濃度の濃化と相殺させ、
    前記シリコン単結晶の直胴部開始位置における電気抵抗率を、0.80mΩcm以上、1.05mΩcm以下に制御し、
    その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の直胴部全長の40%以上の直胴部の電気抵抗率を、0.5mΩcm以上、0.7mΩcm以下とすることを特徴とするn型シリコン単結晶の製造方法。
  2. 請求項1に記載のn型シリコン単結晶の製造方法であって、
    シリコン単結晶の直胴部全長の10%以上の直胴部の電気抵抗率が0.5mΩcm以上、0.6mΩcm未満であることを特徴とするn型シリコン単結晶の製造方法。
  3. ヒ素を主たるドーパントとして含むルツボ内のシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるn型シリコン単結晶の製造方法であって、
    前記ルツボの内径を前記シリコン単結晶の引き上げ時の直胴径に対して1.7倍以上、2.3倍以下とし、
    前記シリコン単結晶の直胴部引き上げの前半においては、炉内圧あるいはAr流量を制御して前記ドーパントの蒸発を抑制し、前記シリコン単結晶の直胴部引き上げの後半においては、直胴部引き上げの前半とは異なる条件で炉内圧あるいはAr流量を制御して前記ドーパントの蒸発を促進し、前記シリコン単結晶の育成の進行に伴う偏析によるドーパント濃度の濃化と相殺させ、
    前記シリコン単結晶の直胴部開始位置における電気抵抗率を、1.90mΩcm以上、2.30mΩcm以下に制御し、
    その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を0.5mΩcm以上、下げていき、前記シリコン単結晶の一部の電気抵抗率を、1.2mΩcm以上、1.4mΩcm以下とすることを特徴とするn型シリコン単結晶の製造方法。
  4. 請求項3に記載のn型シリコン単結晶の製造方法であって、
    シリコン単結晶の直胴部全長の17%以上の直胴部の電気抵抗率が1.2mΩcm以上、1.4mΩcm以下であることを特徴とするn型シリコン単結晶の製造方法。
  5. 直胴部引き上げの前半では、前記ドーパントの蒸発を抑制するため、Ar流量を50L/min~150L/min、炉内圧を40kPa~80kPaとし、直胴部引き上げの後半では、前記ドーパントの蒸発促進するため、前記Ar流量を50L/min~200L/min、前記炉内圧を20kPa~80kPaとすることを特徴とする請求項1から請求項4のいずれか一項に記載のn型シリコン単結晶の製造方法。
JP2020199463A 2020-12-01 2020-12-01 n型シリコン単結晶の製造方法 Active JP7272343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020199463A JP7272343B2 (ja) 2020-12-01 2020-12-01 n型シリコン単結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020199463A JP7272343B2 (ja) 2020-12-01 2020-12-01 n型シリコン単結晶の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017086531A Division JP7080017B2 (ja) 2017-04-25 2017-04-25 n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2021035907A JP2021035907A (ja) 2021-03-04
JP7272343B2 true JP7272343B2 (ja) 2023-05-12

Family

ID=74716862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020199463A Active JP7272343B2 (ja) 2020-12-01 2020-12-01 n型シリコン単結晶の製造方法

Country Status (1)

Country Link
JP (1) JP7272343B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020192A (ja) 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd Gaドープシリコン単結晶の製造方法
JP2008280211A (ja) 2007-05-10 2008-11-20 Sumco Techxiv株式会社 単結晶の製造方法
WO2010021272A1 (ja) 2008-08-18 2010-02-25 Sumco Techxiv株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP2016213232A (ja) 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020192A (ja) 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd Gaドープシリコン単結晶の製造方法
JP2008280211A (ja) 2007-05-10 2008-11-20 Sumco Techxiv株式会社 単結晶の製造方法
WO2010021272A1 (ja) 2008-08-18 2010-02-25 Sumco Techxiv株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP2016213232A (ja) 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2021035907A (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
EP1598452B1 (en) Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.
JP7036116B2 (ja) シリコン単結晶の製造方法
KR102275678B1 (ko) n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼
JP5194146B2 (ja) シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
JP7080017B2 (ja) n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
JP2017222551A (ja) シリコン単結晶の製造方法
JP7272343B2 (ja) n型シリコン単結晶の製造方法
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
WO2018116637A1 (ja) シリコン単結晶の製造方法
JP5428608B2 (ja) シリコン単結晶の育成方法
JP3900816B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230410

R150 Certificate of patent or registration of utility model

Ref document number: 7272343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150