JP2016213232A - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2016213232A
JP2016213232A JP2015092805A JP2015092805A JP2016213232A JP 2016213232 A JP2016213232 A JP 2016213232A JP 2015092805 A JP2015092805 A JP 2015092805A JP 2015092805 A JP2015092805 A JP 2015092805A JP 2016213232 A JP2016213232 A JP 2016213232A
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
hydrogen
epitaxial film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015092805A
Other languages
English (en)
Other versions
JP6477210B2 (ja
Inventor
直哉 野中
Naoya Nonaka
直哉 野中
正 川島
Tadashi Kawashima
正 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015092805A priority Critical patent/JP6477210B2/ja
Priority to TW105110247A priority patent/TWI624861B/zh
Priority to PCT/JP2016/061088 priority patent/WO2016174997A1/ja
Priority to DE112016001962.9T priority patent/DE112016001962T5/de
Priority to US15/568,158 priority patent/US10253429B2/en
Priority to KR1020177029422A priority patent/KR102036596B1/ko
Priority to CN201680024967.0A priority patent/CN107533959B/zh
Publication of JP2016213232A publication Critical patent/JP2016213232A/ja
Application granted granted Critical
Publication of JP6477210B2 publication Critical patent/JP6477210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】抵抗率が極めて低いシリコンウェーハを用いる場合でも、簡単な構成でＳＦの発生を十分に抑制可能なエピタキシャルシリコンウェーハの製造方法を提供すること。【解決手段】シリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、シリコンウェーハの外周部に存在する酸化膜を除去する裏面酸化膜除去工程と、アルゴンガス雰囲気下において熱処理を行うアルゴンアニール工程と、シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを備え、エピタキシャル膜形成工程は、シリコンウェーハに対し、水素および塩化水素を含むガス雰囲気下において熱処理を行うことで、シリコンウェーハの表層をエッチングするプリベーク工程と、シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル膜成長工程とを有する。【選択図】図６

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関する。
例えば、パワーＭＯＳトランジスタ用のエピタキシャルシリコンウェーハには、そのシリコンウェーハの基板抵抗率が非常に低いことが要求される。シリコンウェーハの基板抵抗率を十分に低くするために、シリコンウェーハの素材である単結晶のインゴット（以下、単結晶インゴットという）の引き上げ工程で（すなわち、シリコン結晶の育成時に）、溶融シリコンに抵抗率調整用のｎ型ドーパントとして砒素（Ａｓ）やアンチモン（Ｓｂ）をドープする技術が知られている。しかし、これらのドーパントは非常に蒸発しやすいので、シリコン結晶中のドーパント濃度を十分に高くすることが難しく、要求される程度に低い抵抗率をもつシリコンウェーハを製造することが難しい。
そこで、砒素（Ａｓ）やアンチモン（Ｓｂ）より比較的揮発性の低い性質をもつｎ型ドーパントとしてリン（Ｐ）を高濃度にドープした基板抵抗率が非常に低いシリコンウェーハが使用されつつある（例えば、特許文献１，２参照）。
特許文献１，２には、高濃度のリンをドープしたシリコンウェーハにエピタキシャル膜を成長させると、積層欠陥（スタッキングフォルト、以下、ＳＦという）がエピタキシャル膜に多数発生し、このＳＦが段差としてシリコンウェーハの表面に現れて、シリコンウェーハの表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが大きく悪化することが記載されている。そして、このＳＦの発生原因を以下のように推察している。
まず、リンがドープされたシリコンウェーハを加熱すると、リンと酸素のクラスター（微小析出物）が形成される。この後、シリコンウェーハ表面に存在する自然酸化膜除去を目的に、水素ガス雰囲気下で熱処理（以下、「水素ベーク処理」という）が施されると、水素ガスによるエッチング作用と、シリコンウェーハの最表層とクラスターとのエッチング速度の違いとから、クラスターが選択的にエッチングされ微小ピットとなる。この微小ピットが形成されたシリコンウェーハに対してエピタキシャル成長を行うと、微小ピットが起源となってエピタキシャル膜内にＳＦとなって発生すると推察している。
そこで、特許文献１の製造方法では、単結晶インゴットの固化率と熱履歴とＳＦ発生との相関に着目し、引き上げ時の単結晶インゴットの温度が５７０℃±７０℃の範囲内となる時間を制御することで、ＳＦの発生を抑制している。
また、特許文献２の製造方法では、エピタキシャル膜を形成する前のシリコンウェーハに対し、アルゴンガス雰囲気下において熱処理を行う（以下、「アルゴンアニール処理を行う」という）ことで、表層のクラスターを溶体化し、ＳＦの発生を抑制している。
国際公開第２０１４／１７５１２０号 特開２０１４−１１２９３号公報
しかしながら、特許文献１に記載のような製造方法では、単結晶インゴット引き上げ時の温度制御が複雑になるおそれがある。
また、近年、基板抵抗率がより低いシリコンウェーハのニーズが生じているが、このようなニーズに対応するために特許文献２に記載のような製造方法を用いてエピタキシャルシリコンウェーハを製造した場合、ＳＦの発生を十分に抑制できない場合があることが明らかになった。
本発明の目的は、抵抗率が極めて低いシリコンウェーハを用いる場合でも、簡単な構成でＳＦの発生を十分に抑制可能なエピタキシャルシリコンウェーハの製造方法を提供することにある。
本発明者は、鋭意研究を重ねた結果、次の知見を見出した。
まず、特許文献１に記載されているように、単結晶インゴットの固化率と熱履歴とＳＦ発生との間に相関があることは、すでに分かっているため、本発明者は、単結晶インゴットの抵抗率が、上記相関に与える影響を調べるための実験を行った。
＜実験１：単結晶インゴットの抵抗率、固化率、熱履歴、ＳＦの発生個数の相関調査＞
通常の単結晶インゴットの製造条件では、種結晶に連続し直径が徐々に増加する肩部を形成する工程（肩部形成工程）と、肩部に連続して形成され直径が略均一の直胴部を形成する工程（直胴部形成工程）と、直胴部の下端に連続し直径が徐々に低下してゼロになるテール部を形成する工程（テール部形成工程）とを行う。そして、テール部形成工程が終了した後、単結晶インゴットを冷却する工程（冷却工程）を行い、単結晶インゴットを引き上げ装置から取り出す。
このような製造条件のため、単結晶インゴットの下端（ボトム）に近くなるほど、すなわち固化率が大きくなるほど、ドーパント添加融液から出た後の時間が短くなると考えられる。なお、固化率とは、最初に石英坩堝に貯留されたドーパント添加融液の初期チャージ重量に対する単結晶インゴットの引上げ重量の割合をいう。
まず、上述の製造条件で実験例１，２の単結晶インゴットを製造し、熱履歴として、各固化率における５７０℃±７０℃での滞在時間を調べた。実験例１，２の単結晶インゴットの製造に際し、シリコンウェーハの基板抵抗率が以下の表１に示す値となるように、ドーパントとして赤リンをシリコン融液に添加して、ドーパント添加融液を生成した。なお、ドーパント添加融液のチャージ量を、通常と同じ１００ｋｇとした。
Figure 2016213232
そして、実験１，２の単結晶インゴットから複数の固化率に対応するシリコンウェーハを切り出して、エピタキシャルシリコンウェーハを製造し、各エピタキシャルシリコンウェーハのＳＦの個数を調べた。実験例１の結果を図１に、実験例２の結果を図２にそれぞれ示す。なお、ＳＦの個数は、各エピタキシャルシリコンウェーハ表面を表面検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１、ＤＣＮモード）で評価し、表面で観察される９０ｎｍサイズ以上のＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）をカウントし、カウントされたＬＰＤ個数をＳＦ個数としたときの結果である。
図１，２の結果は、シリコンウェーハの裏面にポリシリコン膜を設けずに、シリコンウェーハに対して水素ガス雰囲気下で１２００℃の温度で３０秒間加熱する水素ベーク処理を施した後、以下の条件でエピタキシャル膜（以下、「エピ膜」という場合がある）を形成したときの結果である。
［エピタキシャル膜成長条件］
ドーパントガス：フォスフィン（ＰＨ３）ガス
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
キャリアガス：水素ガス
成長温度：１０８０℃
エピタキシャル膜の厚さ：４μｍ
抵抗率（エピタキシャル膜抵抗率）：０．３Ω・ｃｍ
図１に示すように、実験例１では、ＳＦの個数は、単結晶インゴットの５７０℃±７０℃での滞在時間とほぼ相関があり、固化率が７０％より大きい部分では０となることが分かった。一方、実験例２では、ＳＦの個数は、固化率が７５％以下の部分では単結晶インゴットの５７０℃±７０℃での滞在時間とほぼ相関があるが、固化率が７５％より大きい部分では、上記滞在時間と相関がなく、ボトムに向かうにしたがってＳＦが増えることが分かった。なお、固化率が７５％の位置の基板抵抗率は、約０．７ｍΩ・ｃｍであった。
このことから、５７０℃±７０℃の滞在時間を短くしても、赤リンの濃度が所定量以上になった場合、赤リンの濃度が高くなるほど、すなわち基板抵抗率が所定値以下となった場合、基板抵抗率が小さくなるほど、ＳＦが増えることが分かった。
＜実験２：水素および塩化水素を含むガス雰囲気下での熱処理によるＳＦ低減の有効性調査＞
ＳＦを減らすためには、水素ベーク処理後に発生する微小ピットを減らす必要があると考えられる。そして、微小ピットを減らすためには、すでにクラスターが形成されている水素ベーク処理前の段階において、クラスターを無くすための処理を行う必要があると考えられる。
そこで、エピタキシャル膜成長前のプリベーク処理において、水素ガスの他に塩化水素ガスを加え、シリコンウェーハにおけるクラスターを含む所定厚さの表層をエッチングすることで、ＳＦを減らせるか否かについて検討を行った。
まず、上記実験例２と同様の条件で製造した単結晶インゴットを準備した。そして、この単結晶インゴットにおけるＳＦが最も多い中間領域と、ボトムに向かうにしたがってＳＦが増えるボトム領域とから、それぞれ複数のシリコンウェーハを切り出した。
中間領域の基板抵抗率は、０．７ｍΩ・ｃｍより大きく０．９ｍΩ・ｃｍ以下であり、ボトム領域の基板抵抗率は、０．７ｍΩ・ｃｍ以下であった。なお、中間領域は、例えば図２における固化率５０％〜６０％の領域であり、ボトム領域は、同図における固化率７５％以上の領域である。
次に、中間領域およびボトム領域から取得したシリコンウェーハに対し、以下の表２および表３に示す処理を行うことで、実験例３〜８のエピタキシャルシリコンウェーハを作製し、ＳＦの個数を評価した。実験例３〜５の結果を図３に示し、実験例６〜８の結果を図４に示す。なお、エピタキシャル膜の成長は、実験例１，２と同じ条件で行った。また、シリコンウェーハの裏面にポリシリコン膜を設けずに、アルゴンアニール処理やプリベーク処理を行った。
Figure 2016213232
Figure 2016213232
図３および図４に示す結果から、以下のことが分かった。
まず、実験例３と実験例６とを比較すると、中間領域のＳＦがボトム領域より多いことがわかる。
これは、単結晶インゴット製造時の熱履歴の影響により、中間領域のクラスターの密度がボトム領域よりも高くなるためと考えられる。
次に、実験例３，６と実験例４，７とを比較すると、中間領域およびボトム領域の両方において、アルゴンアニール処理を行った場合のＳＦが、アルゴンアニール処理を行わない場合より少ないことが分かる。
この理由は、以下のように考えられる。まず、特許文献２に記載されているように、アルゴンアニール処理を行うことで、所定厚さの表層に存在するクラスターが溶体化して少なくなる。このため、アルゴンアニール処理後に水素ガス雰囲気下でプリベーク処理を行う場合、アルゴンアニール処理を行わない場合と比べて、表層に存在するクラスターの個数が少なくなり、プリベーク処理後の微小ピットの個数も少なくなるため、ＳＦも少なくなると考えられる。
また、実験例４と実験例７とを比較すると、ボトム領域のＳＦが中間領域より少ないことが分かる。具体的には、アルゴンアニール処理を行うことで、ＳＦの個数が、実験例４の中間領域では０．１個／ｃｍ２以上１．０個／ｃｍ２以下となり、実験例７のボトム領域では０．１個／ｃｍ２未満となった。
これは、アルゴンアニール処理前の中間領域のクラスター密度がボトム領域より高いため、アルゴンアニール処理によりクラスターを溶体化しても、中間領域の方がアルゴンアニール処理後に表層に残るクラスターの個数が多くなり、クラスターが原因で発生するＳＦも多くなるためと考えられる。
また、実験例４，７と実験例５，８とを比較すると、中間領域およびボトム領域の両方において、プリベーク処理を水素および塩化水素を含むガス雰囲気下で行う（以下、「プリベーク処理を水素および塩化水素で行う」という）場合のＳＦが、水素のみを含むガス雰囲気下で行う（以下、「プリベーク処理を水素のみで行う」という）場合と比べて少ないことが分かる。
この理由は、以下のように考えられる。まず、水素のみでプリベーク処理を行う場合、シリコンウェーハの最表層に存在するクラスターが選択的にエッチングされ、表面ピットとして顕在化し易くなる。一方、水素および塩化水素でプリベーク処理を行う場合、クラスターに加えて最表層もエッチングされる。このため、プリベーク処理を水素および塩化水素で行う場合、水素のみで行う場合と比べて、プリベーク処理後に形成される微小ピットの個数が少なくなり、ＳＦも少なくなると考えられる。
また、実験例５と実験例８とを比較すると、プリベーク処理を水素および塩化水素で行う場合、中間領域のＳＦがボトム領域と同程度のレベルまで減っていることが分かる。具体的には、プリベーク処理を水素および塩化水素で行うことで、中間領域およびボトム領域の両方において、ＳＦの個数が０．０２個／ｃｍ２以下となった。
これは、アルゴンアニール処理によりクラスターが溶体化する表層の厚さが、クラスター密度にかかわらずほぼ同じであり、プリベーク処理のエッチングによる表層の取代が、アルゴンアニール処理によりクラスターが溶体化する表層の厚さより小さければ、プリベーク処理後の表層に存在する微小ピットの個数も同じになるためと考えられる。
なお、単結晶インゴットにおけるＳＦが最も多い中間領域でさえも、プリベーク処理を水素および塩化水素で行うことで、ＳＦの個数を０．０２個／ｃｍ２以下に減らせることから、単結晶インゴットの他の領域から取得したシリコンウェーハに対して当該プリベーク処理を行っても、ＳＦの個数を同レベルに減らすことができると考えられる。
本発明は、上述のような知見に基づいて完成されたものである。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、リンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、ＣＺ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において熱処理を行うアルゴンアニール工程と、前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを備え、前記エピタキシャル膜形成工程は、前記シリコンウェーハに対し、水素および塩化水素を含むガス雰囲気下において熱処理を行うことで、前記シリコンウェーハの表層をエッチングするプリベーク工程と、前記プリベーク工程後の前記シリコンウェーハの表面に前記エピタキシャル膜を成長させるエピタキシャル膜成長工程とを有することを特徴とする。
本発明によれば、従来行われていた水素のみでのプリベーク処理の際に、塩化水素ガスを加えるだけの簡単な構成で、抵抗率が極めて低いシリコンウェーハを用いる場合でも、ＳＦの発生を十分に抑制することができる。
＜実験３：水素および塩化水素でのプリベーク処理による表層の取代、並びに、エピタキシャル膜の成長温度とＳＦの発生個数との相関調査＞
ここで、水素および塩化水素でのプリベーク処理による表層の取代が、アルゴンアニール処理によりクラスターが溶体化する表層の厚さより大きい場合、プリベーク処理後の新しい表層に、アルゴンアニール処理で溶解化していないクラスターが存在し、このクラスターが選択的にエッチングされることで微小ピットが形成され、ＳＦが発生する可能性がある。
そこで、水素および塩化水素でのプリベーク処理による表層の取代の最適値を決定するための実験を行った。また、エピタキシャル膜の成長温度の最適値を決定するための実験を合わせて行った。
まず、実験例３と同じ条件で製造されたシリコンウェーハ、すなわち実験例２と同様の単結晶インゴットの中間領域から切り出した複数のシリコンウェーハに対し、実験例５と同様の条件でアルゴンアニール処理を行った。
次に、水素および塩化水素でのプリベーク処理の熱処理時間、熱処理温度、塩化水素ガスの濃度等を調整することで、表層の取代がそれぞれ５０ｎｍ、１００ｎｍ、１５０ｎｍ、１８０ｎｍ、２９０ｎｍ、３９５ｎｍのシリコンウェーハを複数ずつ準備した。なお、シリコンウェーハの裏面にポリシリコン膜を設けずに、アルゴンアニール処理やプリベーク処理を行った。
その後、上述したそれぞれの取代のシリコンウェーハに対し、成長温度を１０６０℃、１０８０℃、１１００℃としたこと以外は、実験例２と同じ条件でエピタキシャル膜を成長させ、エピタキシャルシリコンウェーハを製造し、ＳＦの個数を調べた。その結果を図５に示す。
図５に示すように、エピタキシャル膜の成長温度にかかわらず、取代が１００ｎｍ以上３００ｎｍ以下の場合、ＳＦの個数が０．１個／ｃｍ２未満となり、ＳＦの発生を十分に抑制することができることがわかった。特に、取代が１５０ｎｍ±１０ｎｍの場合、ＳＦの個数が０．０１個／ｃｍ２未満となることがわかった。
この理由は、取代が１００ｎｍ未満の場合、表層に存在するクラスターの深さ方向の寸法よりも取代が少ないため、クラスター全体を除去することができず、除去されずに残った部分に起因する微小ピットが形成されるためと考えられる。
一方、取代が３００ｎｍより大きい場合、アルゴンアニール処理によりクラスターが溶体化する表層の厚さよりも取代が大きいため、プリベーク処理後の新しい表層に、アルゴンアニール処理で溶解化していないクラスターが存在し、このクラスターに起因する微小ピットが形成されるためと考えられる。
また、図５に示すように、取代が例えば１００ｎｍ以上３００ｎｍ以下の場合、エピタキシャル膜の成長温度が１１００℃のときには、ＳＦの個数が０．１個／ｃｍ２未満となり、１０８０℃および１０６０℃のときには、ＳＦの個数が０．０６個／ｃｍ２以下になることが分かった。
さらに、取代が１００ｎｍ以上２００ｎｍ以下の場合、エピタキシャル膜の成長温度が１０８０℃および１０６０℃のときには、ＳＦの個数が０．０３個／ｃｍ２以下になることが分かった。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法において、前記プリベーク工程は、厚さが１００ｎｍ以上３００ｎｍ以下の前記表層をエッチングすることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法において、前記アルゴンアニール工程は、アルゴンガス雰囲気下において１１５０℃以上１２５０℃以下の温度で熱処理を行う工程であり、前記プリベーク工程は、水素および塩化水素を含むガス雰囲気下において１０５０℃以上１２５０℃以下の温度で熱処理を行う工程であることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法において、前記エピタキシャル膜成長工程は、１０５０℃以上１１５０℃以下の温度で前記エピタキシャル膜を成長させることが好ましく、特に１０８０℃以下の温度でエピタキシャル膜を成長させることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法において、前記プリベーク工程は、１０５０℃以上１２５０℃以下の水素ガス雰囲気下に塩化水素ガスを供給して、水素および塩化水素を含むガス雰囲気を形成することが好ましい。
ここで、１０５０℃未満の水素ガス雰囲気下に塩化水素ガスを供給した場合、エピタキシャルシリコンウェーハに曇りが発生してしまうことが実験的に確認されている。また、１２５０℃より高い温度の水素ガス雰囲気下に塩化水素ガスを供給した場合、熱応力が大きくなるため、ウェーハに反りが発生し、スリップ転位が発生し易くなってしまう不具合がある。
本発明によれば、１０５０℃以上１２５０℃以下の水素ガス雰囲気下に塩化水素ガスを供給することで、エピタキシャルシリコンウェーハに曇りが発生してしまうことと、スリップ転位の発生を抑制することができる。
本発明のエピタキシャルシリコンウェーハの製造方法において、前記シリコンウェーハの抵抗率は、１．５ｍΩ・ｃｍ以下が好ましく、更には１．１ｍΩ・ｃｍ以下が好ましく、特に０．９８ｍΩ・ｃｍ以下であることが好ましい。
本発明におけるエピタキシャルシリコンウェーハの製造条件を導くための実験１の結果であり、実験例１における単結晶インゴットの固化率、熱履歴、ＳＦの発生個数の関係を示すグラフ。 前記実験１の結果であり、実験例２における単結晶インゴットの固化率、熱履歴、ＳＦの発生個数の関係を示すグラフ。 前記製造条件を導くための実験２の結果であり、実験例３〜５における単結晶インゴットの固化率とＳＦの発生個数との関係を示すグラフ。 前記実験２の結果であり、実験例６〜８における単結晶インゴットの固化率とＳＦの発生個数との関係を示すグラフ。 前記製造条件を導くための実験３の結果であり、エピタキシャル膜の各成長温度における水素および塩化水素でのプリベーク処理によるエッチング取代量とＳＦの発生個数との関係を示すグラフ。 本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すフローチャート。
以下、本発明の実施形態を図面を参照して説明する。
図６に示すように、エピタキシャルシリコンウェーハの製造方法では、単結晶インゴット製造工程を行う（ステップＳ１）。
この単結晶インゴット製造工程では、図示しない引き上げ装置を用いたＣＺ法（チョクラルスキー法）にて、ｎ型ドーパントとして赤リンを添加したシリコン融液から、直径２００ｍｍの単結晶インゴットを製造する。
ここで、単結晶インゴットから切り出されたシリコンウェーハの抵抗率が０．６ｍΩ・ｃｍ以上０．９８ｍΩ・ｃｍ以下となるように、以下の条件で単結晶インゴットを製造した。
赤リン濃度：７．５４×１０１９ａｔｏｍｓ／ｃｍ３以上１．３２×１０２０ａｔｏｍｓ／ｃｍ３以下
酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３以上１２×１０１７ａｔｏｍｓ／ｃｍ３以下
なお、ミスフィット転移を抑制するために、３．７０×１０１９ａｔｏｍｓ／ｃｍ３以上２．９３×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度のゲルマニウムを添加してもよい。
この後、ステップＳ１で製造した単結晶インゴットからシリコンウェーハを切り出し、この切り出した全てのシリコンウェーハに対し、裏面酸化膜形成工程（ステップＳ２）、裏面酸化膜除去工程（ステップＳ３）、アルゴンアニール工程（ステップＳ４）、水素および塩化水素を含むガス雰囲気下でのプリベーク工程（（エピタキシャル膜形成工程）ステップＳ５）、エピタキシャル膜成長工程（（エピタキシャル膜形成工程）ステップＳ６）の処理を行う。
具体的には、ステップＳ２の裏面酸化膜形成工程では、連続式常圧ＣＶＤ装置（天谷製作所製 ＡＭＡＸ１２００）を用いて以下の条件で処理を行い、シリコンウェーハの裏面に酸化膜（以下、裏面酸化膜という）を形成する。
原料ガス：モノシラン（ＳｉＨ４）と酸素（Ｏ２）の混合ガス
裏面酸化膜の厚さ：５５０ｎｍ（１００ｎｍ以上１５００ｎｍ以下）
成膜温度：４３０℃（４００℃以上４５０℃以下）
このような裏面酸化膜を設けることによって、オートドープ現象が抑制される。
また、ステップＳ３の裏面酸化膜除去工程では、研磨やエッチングなどの各種手法（例えば、特開２００３−２７３０６３号公報、特開２０１１−１１４２１０号公報参照）を用いて、シリコンウェーハの裏面外周部に存在する酸化膜を除去する。ここで、酸化膜の除去幅は、シリコンウェーハの外縁から５ｍｍ未満であることが好ましい。
このように裏面酸化膜の外周部を除去することによって、ノジュールの発生が抑制される。
また、ステップＳ４のアルゴンアニール工程では、１回で複数のシリコンウェーハをアニール可能なバッチ炉を用い、以下の条件で熱処理を行う。
雰囲気：アルゴンガス
熱処理温度：１２００℃〜１２２０℃（１１５０℃以上１２５０℃以下）
熱処理時間：３０分以上１２０分以下
このようなアルゴンアニール工程を行うことによって、シリコンウェーハに発生しているクラスターが溶体化して少なくなる。
なお、アルゴンアニール工程において赤リンが外方拡散することで、シリコンウェーハの表面には、厚さが０．６５μｍ以上０．９１μｍ以下の外方拡散層が形成され、遷移領域幅が増大してしまう。しかし、その後のデバイス製造時における熱処理によって、濃度の高い位置から低い位置に赤リンが移動するため、問題とはならない。
また、ステップＳ５の水素および塩化水素を含むガス雰囲気下でのプリベーク工程では、エピタキシャル装置内において、シリコンウェーハに対して以下の条件で熱処理を行う。
雰囲気：水素ガス、塩化水素ガス
水素ガスの流量：４０Ｌ／分
塩化水素ガスの流量：１Ｌ／分
熱処理温度：１１９０℃（１０５０℃以上１２５０℃以下）
熱処理時間：３０秒（３０秒以上３００秒以下）
なお、プリベーク工程において水素および塩化水素を含むガス雰囲気を形成するに際し、まず水素ガスのみの雰囲気下で昇温し、１０５０℃以上１２５０℃以下の温度に到達したら、塩化水素ガスを供給することが好ましい。このようなタイミングで塩化水素ガスを供給することによって、エピタキシャルシリコンウェーハに曇りが発生してしまうことと、スリップ転位の発生を抑制することができる。
また、プリベーク工程によるシリコンウェーハの取代は、１００ｎｍ以上３００ｎｍであることが好ましく、１５０ｎｍ±１０ｎｍであることがさらに好ましい。
また、ステップＳ６のエピタキシャル膜成長工程では、プリベーク工程を行ったシリコンウェーハに対して以下の条件でエピタキシャル膜を成長させる。
ドーパントガス：フォスフィン（ＰＨ３）ガス
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
キャリアガス：水素ガス
成長温度：１０６０℃（１０５０℃以上１１５０℃以下）
エピタキシャル膜の厚さ：４μｍ（１μｍ以上１０μｍ以下）
抵抗率（エピ膜抵抗率）：０．３Ω・ｃｍ（０．０１Ω・ｃｍ以上１０Ω・ｃｍ以下）
（赤リン濃度：１．８７×１０１６ａｔｏｍｓ／ｃｍ３（４．４４×１０１４ａｔｏｍｓ／ｃｍ３以上４．５３×１０１８ａｔｏｍｓ／ｃｍ３以下）
このようなエピタキシャル膜成長工程を行うことによって、シリコンウェーハの表面にエピタキシャル膜が形成されたエピタキシャルシリコンウェーハが製造される。
ここで、裏面酸化膜形成工程前におけるシリコンウェーハにクラスターが発生していた場合でも、アルゴンアニール工程と、水素および塩化水素を含むガス雰囲気下でのプリベーク工程とを行うことによって、当該クラスターに加えて所定厚さの表層もエッチングされるため、従来行われていた水素のみでのプリベーク処理の際に、塩化水素ガスを加えるだけの簡単な構成で、水素のみを含むガス雰囲気下でプリベーク工程を行う場合と比べて、エピタキシャルシリコンウェーハに発生しているＳＦの個数が少なくなる。したがって、従来行われていた水素のみでのプリベーク処理の際に、塩化水素ガスを加えるだけの簡単な構成で高品質のエピタキシャルシリコンウェーハを製造することができる。
さらには、裏面酸化膜除去工程を行ってからアルゴンアニール工程を行うため、裏面酸化膜で覆われていない外周部からの赤リンの外方拡散を促進させることができ、オートドープ現象の発生を抑制できる。このため、エピタキシャル膜面内の抵抗率の均一化を図れる。
〔他の実施形態〕
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、リンが添加された単結晶インゴットから取得されたシリコンウェーハであれば、抵抗率が０．９８ｍΩ・ｃｍより大きいシリコンウェーハ（例えば抵抗率が１．５ｍΩ・ｃｍ以下）に対し、本発明のエピタキシャルシリコンウェーハの製造方法を適用してもよい。
また、アルゴンアニール工程と、水素のみでのプリベーク工程とを行った場合のＳＦの発生個数を予測できる場合には、予測個数が許容値以上のシリコンウェーハに対して、アルゴンアニール工程後に水素および塩化水素でのプリベーク工程を行い、前記許容値未満のシリコンウェーハに対して、アルゴンアニール工程後に水素のみでのプリベーク工程を行ってもよい。なお、ＳＦの発生個数の予測は、単結晶インゴットの熱履歴に基づき行ってもよいし、上記特許文献２のように、所定位置から切り出した評価用シリコンウェーハのピット評価用熱処理を用いた評価結果に基づき行ってもよい。

Claims (5)

  1. リンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
    ＣＺ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、
    前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、
    前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において熱処理を行うアルゴンアニール工程と、
    前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを備え、
    前記エピタキシャル膜形成工程は、前記シリコンウェーハに対し、水素および塩化水素を含むガス雰囲気下において熱処理を行うことで、前記シリコンウェーハの表層をエッチングするプリベーク工程と、
    前記プリベーク工程後の前記シリコンウェーハの表面に前記エピタキシャル膜を成長させるエピタキシャル膜成長工程とを有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 請求項１に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記プリベーク工程は、厚さが１００ｎｍ以上３００ｎｍ以下の前記表層をエッチングすることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  3. 請求項１または請求項２に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記アルゴンアニール工程は、アルゴンガス雰囲気下において１１５０℃以上１２５０℃以下の温度で熱処理を行う工程であり、
    前記プリベーク工程は、水素および塩化水素を含むガス雰囲気下において１０５０℃以上１２５０℃以下の温度で熱処理を行う工程であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  4. 請求項１から請求項３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記エピタキシャル膜成長工程は、１０５０℃以上１１５０℃以下の温度で前記エピタキシャル膜を成長させることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  5. 請求項１から請求項４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハの抵抗率は、１．５ｍΩ・ｃｍ以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
JP2015092805A 2015-04-30 2015-04-30 エピタキシャルシリコンウェーハの製造方法 Active JP6477210B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015092805A JP6477210B2 (ja) 2015-04-30 2015-04-30 エピタキシャルシリコンウェーハの製造方法
TW105110247A TWI624861B (zh) 2015-04-30 2016-03-31 磊晶矽晶圓之製造方法
DE112016001962.9T DE112016001962T5 (de) 2015-04-30 2016-04-05 Verfahren zur Herstellung von Siliziumepitaxialwafern
US15/568,158 US10253429B2 (en) 2015-04-30 2016-04-05 Method for manufacturing epitaxial silicon wafer
PCT/JP2016/061088 WO2016174997A1 (ja) 2015-04-30 2016-04-05 エピタキシャルシリコンウェーハの製造方法
KR1020177029422A KR102036596B1 (ko) 2015-04-30 2016-04-05 에피택셜 실리콘 웨이퍼의 제조 방법
CN201680024967.0A CN107533959B (zh) 2015-04-30 2016-04-05 外延硅晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015092805A JP6477210B2 (ja) 2015-04-30 2015-04-30 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2016213232A true JP2016213232A (ja) 2016-12-15
JP6477210B2 JP6477210B2 (ja) 2019-03-06

Family

ID=57198427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015092805A Active JP6477210B2 (ja) 2015-04-30 2015-04-30 エピタキシャルシリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US10253429B2 (ja)
JP (1) JP6477210B2 (ja)
KR (1) KR102036596B1 (ja)
CN (1) CN107533959B (ja)
DE (1) DE112016001962T5 (ja)
TW (1) TWI624861B (ja)
WO (1) WO2016174997A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005049A (ja) * 2015-06-08 2017-01-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017088460A (ja) * 2015-11-13 2017-05-25 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2017169290A1 (ja) * 2016-04-01 2017-10-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2017208470A (ja) * 2016-05-19 2017-11-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2019142733A (ja) * 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
CN110730831A (zh) * 2017-04-25 2020-01-24 胜高股份有限公司 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
US10559479B2 (en) 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP2021035907A (ja) * 2020-12-01 2021-03-04 株式会社Sumco ｎ型シリコン単結晶の製造方法
WO2021166897A1 (ja) * 2020-02-19 2021-08-26 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
WO2021166896A1 (ja) * 2020-02-19 2021-08-26 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
US11377755B2 (en) 2017-04-25 2022-07-05 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102279113B1 (ko) * 2017-04-06 2021-07-16 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
US11295949B2 (en) * 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
JP7495238B2 (ja) 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2023093096A (ja) * 2021-12-22 2023-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141560A (en) * 1978-04-21 1979-11-02 Philips Nv Method of forming epitaxial layer
JPH0472718A (ja) * 1990-07-13 1992-03-06 Nec Corp エピタキシャル成長方法
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法
JP2004363510A (ja) * 2003-06-09 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2007088469A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
JP2014011293A (ja) * 2012-06-29 2014-01-20 Sumco Corp エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089809B2 (ja) 2002-03-13 2008-05-28 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハのエッジ部の酸化膜除去装置
GB2409340B (en) * 2002-10-04 2006-05-10 Silicon Genesis Corp Method for treating semiconductor material
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
JP5445075B2 (ja) 2009-11-27 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP6009237B2 (ja) 2012-06-18 2016-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US10233562B2 (en) 2013-04-24 2019-03-19 Sumco Techxiv Corporation Method for producing single crystal, and method for producing silicon wafer
CN103489761A (zh) * 2013-09-17 2014-01-01 杭州立昂微电子股份有限公司 一种肖特基芯片专用外延片的生长方法
CN103887176B (zh) * 2014-03-20 2016-08-24 上海华力微电子有限公司 一种降低源漏外延生长缺陷的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141560A (en) * 1978-04-21 1979-11-02 Philips Nv Method of forming epitaxial layer
JPH0472718A (ja) * 1990-07-13 1992-03-06 Nec Corp エピタキシャル成長方法
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法
JP2004363510A (ja) * 2003-06-09 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2007088469A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
JP2014011293A (ja) * 2012-06-29 2014-01-20 Sumco Corp エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005049A (ja) * 2015-06-08 2017-01-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017088460A (ja) * 2015-11-13 2017-05-25 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2017169290A1 (ja) * 2016-04-01 2017-10-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2017188507A (ja) * 2016-04-01 2017-10-12 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2017208470A (ja) * 2016-05-19 2017-11-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN110730831A (zh) * 2017-04-25 2020-01-24 胜高股份有限公司 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
US11377755B2 (en) 2017-04-25 2022-07-05 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer
JP2019142733A (ja) * 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
US10559479B2 (en) 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
WO2021166897A1 (ja) * 2020-02-19 2021-08-26 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
WO2021166896A1 (ja) * 2020-02-19 2021-08-26 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
CN115135816A (zh) * 2020-02-19 2022-09-30 环球晶圆日本股份有限公司 半导体硅晶片的制造方法
JP7491705B2 (ja) 2020-02-19 2024-05-28 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
JP2021035907A (ja) * 2020-12-01 2021-03-04 株式会社Sumco ｎ型シリコン単結晶の製造方法
JP7272343B2 (ja) 2020-12-01 2023-05-12 株式会社Sumco ｎ型シリコン単結晶の製造方法

Also Published As

Publication number Publication date
TW201705219A (zh) 2017-02-01
US10253429B2 (en) 2019-04-09
DE112016001962T5 (de) 2018-01-18
CN107533959B (zh) 2020-09-29
WO2016174997A1 (ja) 2016-11-03
KR102036596B1 (ko) 2019-10-25
JP6477210B2 (ja) 2019-03-06
CN107533959A (zh) 2018-01-02
KR20170126498A (ko) 2017-11-17
US20180087184A1 (en) 2018-03-29
TWI624861B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
WO2016174997A1 (ja) エピタキシャルシリコンウェーハの製造方法
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP2014011293A5 (ja)
TWI548785B (zh) 矽晶圓及其製造方法
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
JP2019142733A (ja) エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
WO2018186248A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
JP6598140B2 (ja) エピタキシャルウェーハの製造方法
TWI741950B (zh) 矽晶圓的製造方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2021130579A (ja) 半導体シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6477210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250