JP2007088469A - エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 - Google Patents
エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 Download PDFInfo
- Publication number
- JP2007088469A JP2007088469A JP2006253245A JP2006253245A JP2007088469A JP 2007088469 A JP2007088469 A JP 2007088469A JP 2006253245 A JP2006253245 A JP 2006253245A JP 2006253245 A JP2006253245 A JP 2006253245A JP 2007088469 A JP2007088469 A JP 2007088469A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- wafer
- susceptor
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 221
- 239000010703 silicon Substances 0.000 title claims abstract description 221
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 219
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 235000012431 wafers Nutrition 0.000 claims abstract description 216
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 51
- 239000001257 hydrogen Substances 0.000 claims abstract description 49
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000012298 atmosphere Substances 0.000 claims abstract description 32
- 238000000407 epitaxy Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 59
- 238000000151 deposition Methods 0.000 claims description 41
- 230000008021 deposition Effects 0.000 claims description 38
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 27
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 25
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 22
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 13
- 239000005052 trichlorosilane Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 238000007781 pre-processing Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 37
- 238000005498 polishing Methods 0.000 description 25
- 238000004140 cleaning Methods 0.000 description 10
- 230000009467 reduction Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000000227 grinding Methods 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000002203 pretreatment Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000007717 exclusion Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】シリコンウェハをエピタキシャル成長により被層する際、歩留まりを高める一方、エッジロールオフの小さいエピタキシャル成長シリコンウェハを製造できるようにする。
【解決手段】前面でポリシングされたシリコンウェハを準備し、それぞれ１つをエピタキシ反応器内のサセプタにロードし、順次それぞれ個別にエピタキシ反応器内で被層する。第１のステップでシリコンウェハを水素雰囲気のもとで前処理し、第２のステップでシリコンウェハを水素雰囲気にエッチング媒体を加えて前処理し、次にこのシリコンウェハのポリシングされた前面をエピタキシャル成長により被層してエピタキシ反応器から取り出し、その後、サセプタを水素雰囲気のもとでそのつど少なくとも１０００°Ｃの温度まで加熱し、ついでそのつど所定数のエピタキシャル被層処理後、サセプタをエッチング処理し、サセプタをシリコンで短期間被層する。
【選択図】図９
【解決手段】前面でポリシングされたシリコンウェハを準備し、それぞれ１つをエピタキシ反応器内のサセプタにロードし、順次それぞれ個別にエピタキシ反応器内で被層する。第１のステップでシリコンウェハを水素雰囲気のもとで前処理し、第２のステップでシリコンウェハを水素雰囲気にエッチング媒体を加えて前処理し、次にこのシリコンウェハのポリシングされた前面をエピタキシャル成長により被層してエピタキシ反応器から取り出し、その後、サセプタを水素雰囲気のもとでそのつど少なくとも１０００°Ｃの温度まで加熱し、ついでそのつど所定数のエピタキシャル被層処理後、サセプタをエッチング処理し、サセプタをシリコンで短期間被層する。
【選択図】図９
Description
本発明は、エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法に関する。
エピタキシャル成長により被層された（エピタキシャル）シリコンウェハは、半導体産業において利用するのに適しており、たとえばマイクロプロセッサやメモリチップといった高集積電子コンポーネントの製造に殊に適している。最近のマイクロエレクトロニクスのためには、全体的および局所的な平坦性、周縁部ジオメトリ、厚みの分布、片面に関する局所的な平坦性（ナノトポロジー）および無欠陥性に対して高い要求を備えた出発材料（基板）が必要とされる。
従来技術によれば、シリコン単結晶のウェハへの分離、機械的に敏感なエッジのラウンディング、研磨ステップの実行たとえば研削またはラッピングおよびそれに続くポリシングなどの一連のプロセスによりシリコンウェハが製造される。EP 547894 A1にはラッピング方法について開示されており、EP 272531 A1およびEP 580162 A1には研削方法について開示されている。
最終的な平坦性は一般に引き続き行われるポリシングにより形成され、場合によってはこれに先立ち、損傷した単結晶層の除去および不純物除去のためにエッチングステップを実施することができる。適切なエッチング法は、たとえばDE 19833257 Clにより知られている。片面を処理する古典的なポリシングプロセス（"single-side polishing"）によれば一般に面平行度が劣化するのに対し、両面を処理するポリシングプロセス（double-side polishing）によれば、平坦性の向上したシリコンウェハを製造することができる。
したがってポリシングされたシリコンウェハにおいて、必要とされる平坦性を研削、ラッピング、ポリシングといった適切な処理ステップによって達成しようとしている。
他方、DE 19938340 Clの記載によれば、単結晶シリコンウェハに同じ結晶方位をもつシリコンから成る単結晶成長層いわゆるエピタキシャル層が設けられ、その上にあとで電子コンポーネントが取り付けられる。どのようなエピタキシャルシリコンウェハも、同質の材料から成るシリコンウェハに比べて何らかの利点を有しており、たとえばバイポーラＣＭＯＳ回路における電荷反転およびそれに続いて生じるコンポーネント短絡（「ラッチアップ」問題）が阻止されること、欠陥密度が低減されること（たとえばＣＯＰ"crystal-originated particies"数の低下）ならびに著しい酸素含有量（コンポーネントに係わる領域における酸素沈殿物による短絡のリスク）が存在しないことなどである。
従来技術によればエピタキシャルシリコンウェハは、除去ポリシング、仕上げポリシング、洗浄、エピタキシという一連のプロセスを通して、適切な前処理製品から製造される。
たとえばDE 10025871 A1により、エピタキシャル層を前面に堆積させたシリコンウェハの製造方法が知られており、この方法は以下のプロセスステップを有している：
ａ）単一のポリシングステップとして研磨ポリシングステップ；
ｂ）シリコンウェハの（親水性）洗浄および乾燥；
ｃ）エピタキシ反応器内における９５０°Ｃ〜１２５０°Ｃの温度でのシリコンウェハ前面の前処理；
ｄ）前処理されたシリコンウェハ前面におけるエピタキシャル層の堆積。
ａ）単一のポリシングステップとして研磨ポリシングステップ；
ｂ）シリコンウェハの（親水性）洗浄および乾燥；
ｃ）エピタキシ反応器内における９５０°Ｃ〜１２５０°Ｃの温度でのシリコンウェハ前面の前処理；
ｄ）前処理されたシリコンウェハ前面におけるエピタキシャル層の堆積。
シリコンウェハを粒子の付着から保護する目的で一般に行われているのは、ポリシング後にシリコンウェハに対し上述のプロセスシーケンスにおけるステップｂ）による親水性洗浄を実施することである。この親水性洗浄により、きわめて薄い自然酸化物が生成される（洗浄ならびに測定の手法に応じて約０．５〜２ｎｍの厚さ）。
自然酸化物は、ステップｃ）によるエピタキシ反応器内の前処理において一般に水素雰囲気中で除去される。この前処理ステップは当業者には「Ｈ2ベーク」（H2-Bake）という用語で知られている。
やはりエピタキシャル層の本来の堆積前の前処理ステップとして設けられている第２のステップにおいて、シリコンウェハ前面の表面粗面性が低減され、エピタキシャル成長させるべきシリコンウェハ表面からポリシング欠陥が除去される。この目的でたとえば、水素雰囲気に塩化水素（ＨＣｌ）を加えることでガス状の塩化水素によりエッチング処理が実施される。
ＨＣｌのほか、たとえばシラン（ＳｉＨ4）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＴＣＳ，ＳｉＨＣｌ3）あるいはテトラクロロシラン（ＳｉＣｌ4）のようなシランソース有利にはトリクロロシランを、シリコン析出とシリコンエッチング除去とが平衡状態となるような量で水素雰囲気に加えることも多い。ただし両方の反応は十分に高い反応速度で進行するので、シリコンは表面上で可動性となり、それにより表面が滑らかになり、表面上の欠陥が除去される。
前処理されたこの種のシリコンウェアには引き続きエピタキシャル層が含まれる。
殊に半導体産業においてシリコンウェハ上にエピタキシャル層を堆積させるために用いられるエピタキシ反応器は、従来技術で述べられている。
すべての被層ステップもしくは堆積ステップ中、１つまたは複数のシリコンウェハが熱源によって、有利には上方および下方の熱源たとえばランプまたはランプアレイによって加熱され、ついでソースガス（シラン）とキャリアガス（たとえば水素）および必要に応じてドーパントガス（たとえばジボラン）から成るガス混合物に晒される。
この場合、エピタキシ反応器の析出室内に設けられておりたとえば黒鉛、ＳｉＣまたは石英から成るサセプタは、シリコンウェハの載置台として用いられる。シリコンウェハはエピタキシャル層の堆積中、サセプタ上またはサセプタの切り欠き中におかれ、これにより均等な加熱が保証され、さらに通常は層が析出されないシリコンウェハの背面がソースガスから保護される。
従来技術によれば、複数のエピタキシ反応器から成るプロセスチャンバは１つまたは複数のシリコンウェハのために設計されている。
比較的大きい直径（１５０ｎｍ以上）のシリコンウェハの場合、通常は個別ウェハ反応器が用いられる。その理由は、そのような反応器はエピタキシャル層厚均等性が良好な点で知られているからである。様々な措置をとることで層厚均等性を最適な状態にすることができ、たとえばガス流（Ｈ２，ＳｉＨＣｌ３）の変更、ガス流入装置（インジェクション）の組み込みおよび位置調整、析出温度の変更あるいはサセプタにおける変更などによって最適化することができる。
エピタキシにおいて一般的であるのは、シリコンウェハ上で１回または複数回のエピタキシャル堆積が行われた後、基板なしでサセプタのエッチング処理を実施することであり、これによればサセプタおよびプロセスチャンバの他の部分もシリコンの堆積からは除外される。このようなエッチングたとえば塩化水素（ＨＣｌ）によるエッチングは、個別ウェハ反応器の場合には数枚のシリコンウェハ（１〜５）の処理後すでに実施されることが多く、薄いエピタキシャル層の堆積の場合には一部では、それよりも多くの枚数のシリコンウェハ（１０〜２０）の処理後にはじめて実施される。
従来技術において判明しているのは、エピタキシャルシリコンウェハの一部分が周縁領域においてかなり状態の悪い局所平坦性を有していることである。したがってたとえば、そのつど４回のエピタキシャル堆積後にサセプタのエッチング処理を実施した場合、２回のサセプタ処理の間にエピタキシャル成長の行われたシリコンウェハのうちそのつど１つのシリコンウェハが周縁領域においてかなり劣悪な局所平坦性を呈することが観察され、この場合には結果としてエピタキシャルシリコンウェハの２５％が局所平坦性に対する要求を満たさなくなってしまう。
しかも従来技術に従ってエピタキシャル成長の行われたシリコンウェハは周縁領域におけるその厚さが不所望に低減してしまい（エッジロールオフ）、これはすでにポリシングされたシリコンウェハにおいて発生する。この場合、シリコンウェハは、エッジロールオフがせめてもっと外側の周縁領域に限られるよう、一般に凹状にポリシングされる。凹状にポリシングされたシリコンウェハは中央ではいっそう薄くなり、したがって周縁部に向かうにつれてその厚さが増していき、周縁部においてのみ厚さの低減が生じるようになる。
周縁部ジオメトリは通常、１つまたは複数のエッジロールオフパラメータの情報により定量化され、これは一般にシリコンウェハの総厚あるいは前面および／または背面の周縁部ジオメトリに係わるものであり、これによって一般に観察されるシリコンウェハ周縁領域における厚さの低減もしくはやはりシリコンウェハ周縁領域における前面および／または背面の平坦性が表される。JPn. J. Appl. Phys, Vol. 39 (1999), p. 38-39には、シリコンウェハのエッジロールオフを測定する方法について記載されている。
シリコンウェハの厚さに関するエッジロールオフパラメータを、たとえばトポグラフィ測定システムであるKLA TencorのNanoPro NP1によって求めることができ、この場合、最初にシリコンウェハのイメージ全体（トポグラフィ "Wafer-Map"）においてウェハ中心から１度の間隔で３６０個の半径方向横断面が計算される。これらの横断面は一般に４つのセクタＳ２〜Ｓ５（それぞれ９０度のセクタ）に区分けされ、これらのセクタごとに９０個の半径方向横断面について平均値が形成される。ウェハ周縁部までＲ−５ｍｍ〜Ｒ−３５ｍｍまでの間隔の領域について、整合された３次の基準ライン（"Best Fit"）が計算される。さらにエッジロールオフの４つの対称性の平均が（すべての半径方向の厚さ横断面を平均することで）求められ、これによってたとえばＲ３０−１ｍｍパラメータが得られ、これはウェハ周縁部までＲ−１ｍｍの間隔のところで、平均値形成された半径方向横断面と回帰により求められた基準ラインとの間の偏差を求めることによって行われる。通常、シリコンウェハのエッジからの間隔が３ｍｍであるＲ３０−３ｍｍもエッジからの間隔が２ｍｍであるＲ３０−２ｍｍパラメータも求められ、場合によっては中間の値も求められる。シリコンウェハが周縁部の低減を有している場合、対応するＲ３０パラメータは負の極性符号をもつ。
択一的に、セクタごとに平均化された半径方向横断面（単独トラック）と基準ラインとの偏差も考察することができ、それによってセクタごとにロールオフ値を得ることができる。ただし本発明においては、常に平均的なエッジロールオフ値が考察される。
従来技術に従ってポリシングされついでエピタキシャル成長を行ったシリコンウェハの場合、シリコンウェハの厚さに関するＲ３０−１ｍｍエッジロールオフパラメータは、絶対値でみると１００ｎｍあるいはそれよりも大きい。たとえば従来技術に従ってエピタキシャル成長を行ったシリコンウェハに関して以下の値が求められた：Ｒ３０−３ｍｍは−４２ｎｍ、Ｒ３０−２ｍｍは−１０５ｎｍ、Ｒ３０−１ｍｍは−３０４ｎｍ。
EP 547894 A1
EP 272531 A1
EP 580162 A
DE 19833257 Cl
DE 19938340 Cl
DE 10025871 A1
JPn. J. Appl. Phys, Vol. 39 (1999), p. 38-39
したがって本発明の課題は、シリコンウェハをエピタキシャル成長により被層する方法において、歩留まりを高める一方、エッジロールオフの小さいエピタキシャル成長シリコンウェハを製造できるようにすることにある。
本発明によればこの課題は、少なくとも前面でポリシングされた複数のシリコンウェハを準備し、準備された該シリコンウェハのそれぞれ１つをエピタキシ反応器内のサセプタ上に載置して、該シリコンウェハを順次それぞれ個別にエピタキシ反応器内で被層する、エピタキシャルシリコンウェハの製造方法において、第１のステップで前記シリコンウェハを水素雰囲気のもとで前処理し、第２のステップで前記シリコンウェハを水素雰囲気にエッチング媒体を加えて前処理し、次に前記シリコンウェハのポリシングされた前面をエピタキシャル成長により被層して、前記エピタキシ反応器から取り出し、その後、前記サセプタを水素雰囲気のもとでそのつど少なくとも１０００°Ｃの温度まで加熱し、ついでそのつど所定数のエピタキシャル被層処理後、サセプタをエッチング処理し、サセプタをシリコンで短期間被層することにより解決される。
本発明による方法の場合には最初に、前面がポリシングされた複数のシリコンウェハが準備される。
この目的で従来技術に従って製造されたシリコン単結晶有利にはチョクラルスキー法による坩堝引き上げにより製造されたシリコン単結晶は、周知のスライシング法有利には遊離した粒子（スラリー）を用いたワイヤソーまたは結合された粒子を用いたソー（ダイアモンドソー）によって、多数のシリコンウェハに切断される。
さらにシーケンシャルな片面研磨法（single-side grinding, SSG）、両面同時研磨法（double-disk grinding, DDG）またはラッピングといった機械的な加工処理ステップが実施される。シリコンウェハのエッジは通常、場合によっては設けられている機械的なマークたとえばオリエンテーションノッチ（notch）あるいはシリコンウェハ周縁部をほぼ直線状に平坦化したオリエンテーションフラット（flat）なども含めて、加工処理される（エッジラウンディング、edge-notch-grinding）。
さらに洗浄およびエッチングステップを含む化学的な加工処理ステップも行われる。
研磨ステップ、洗浄ステップならびにエッチングステップ後、研削によりシリコンウェハ表面の平滑化が行われる。片面ポリシング（single-side polishing, SSP）の場合には処理中、シリコンウェハは接合剤、真空あるいは粘着によって背面で支持プレート上に保持される。両面ポリシング（ＤＳＰ）の場合にはシリコンウェハはシリコンウェハが薄い歯付ディスク内にルーズに嵌め込まれ、ポリシングクロスで被覆された上下のポリシング定盤の間で「自由フローティング式」に前面および背面が同時にポリシングされる。
ついでシリコンウェハの前面が有利には鏡面研磨され、たとえばこれは軟質のポリシングクロスによってアルカリ性ポリシングゾルを利用しながら行われる。このステップまでに生じたシリコンウェハの平坦性を維持するために、材料除去量はここでは比較的少なく、有利には０．０５〜１．５μｍである。文献中ではこのステップをＣＭＰポリシング（chemo-mechanical polishing）と称することも多い。
ポリシング後、シリコンウェハに対し従来技術に対し親水性の洗浄および乾燥が実施される。この洗浄を、槽内でまたは噴霧洗浄により多数のシリコンウェハを同時に洗浄するバッチプロセスとして実施することもできるし、個別ウェハプロセスとして実施することもできる。
準備されたシリコンウェハを、単結晶シリコンから成るウェハ、ＳＯＩ（silicon-on-insulator）ウェハ、歪みシリコン層（strained silicon）を備えたウェハ、あるいはｓＳＯＩウェハ（strained silicon-on-insulator）とするのが有利である。ＳＯＩウェハおよびｓＳＯＩウェハを製造するための適切な方法たとえばスマートカット SmartCutおよび歪みシリコン層を備えたウェハを製造するための方法は、従来技術として開示されている。
シリコンウェハの本来のエピタキシャル被層の前にそのつどシリコンウェハの前処理が行われ、これには水素雰囲気のもとでのシリコンウェハの処理およびエッチング媒体によるシリコンウェハの処理が含まれる。
水素雰囲気のもとでの前処理は、有利には０〜１００ｓｌｍ（Standard Liter pro Minute）殊に有利には３０〜６０ｓｌｍの水素流において、たとえば０〜１２０ｓの期間にわたり行われる（Ｈ2ベーク）。
水素雰囲気中のこの前処理の期間によって、エピタキシャル成長を行うべきシリコンウェハの前面および背面上における自然酸化物の除去量をコントロールすることができる。
水素雰囲気のもとでの前処理後、エッチング媒体による処理が行われる。有利にはエッチング媒体として塩化水素が用いられ、この場合、塩化水素は有利には５〜２０体積％の量で水素雰囲気に加えられ、エッチング処理における除去レートはμｍ／ｍｉｎである（ＨＣｌエッチング）。
その際、水素流は０〜１００ｓｌｍであり、有利には３０〜６０ｓｌｍである。
塩化水素を加える前処理は、有利には０〜１２０ｓにわたり行われる。
エッチング媒体によるこの前処理の期間によって、あとで成長させるべきエピタキシャル層の高さを調整することができる。
さらにこのエッチング処理によって、エピタキシャル成長を行うべきシリコンウェハの背面上のある個所でのシリコンエッチングと別の個所でのシリコンの堆積により、シリコンウェハ背面上で材料変位ないしは質量変位が生じる。
シリコンウェハの出発ジオメトリがポリシング後に周縁部低減状態を呈しているならば、エッチング媒体による処理時間を適切に選択することにより、シリコンウェハ背面に隆起を生じさせることができ、これによって上述の周縁部低減が少なくとも部分的に補償され、詳しくは水素による前処理により自然酸化物が取り除かれたシリコン背面上の個所で補償される。これはシリコンウェハ上のエピタキシャル層の本来の堆積の前に行われる。たとえば、周縁部まで２ｍｍの間隔のところで１２０ｎｍのエッジロールオフをもつシリコンウェハにおいて、６０ｓlmの流量による１２０ｓのＨ2ベーク前処理と５０ｓｌｍのＨ2流による１２０ｓのＨＣｌエッチング処理によって、シリコンウェハ背面において周縁部まで２ｍｍの間隔のところで１２０ｎｍの隆起を生じさせることができ、これによってＲ３０−２ｍｍのエッジロールオフが実質的に完全に補償される。
このようにすれば、エピタキシャル成長を行うべきシリコンウェハにおいてすでにその前処理により、周縁領域において局所平坦性を向上させることができ、エッジロールオフを僅かにすることができる。
有利なことに、エピタキシャル成長を行うべきシリコンウェハの周縁部まで１ｍｍ、２ｍｍおよび３ｍｍの間隔におけるＲ３０の値は既知であるので、シリコンウェハによりポリシング後に生じるロールオフが有利にはシリコンウェハ周縁部まで１ｍｍの間隔ところで少なくとも部分的に補償されるよう、Ｈ2ベークおよびＨＣｌ前処理の時間と流量を選定することができる。これにより、シリコンウェハ背面においてその周縁部まで２ｍｍおよび３ｍｍの間隔のところで、本来のＲ２０の値およびＲ３０の値に基づき必要とされるものよりも高いシリコン層が被層され、つまりＲ３０−２ｍｍパラメータおよびＲ３０−３ｍｍパラメータにより極性符号が変わり、したがってそれらのポジションではエッジロールオフではなくエッジロールアップが生じる。
さらに可能であり有利でもあるのは、エピタキシ反応器における前処理においてＲ−１ｍｍのときに周縁部低減を多めに補償することであり、したがってＲ−１ｍｍであってもロールアップが生じ、Ｒ３０−１ｍｍが正になる。
有利であるのは、エピタキシ反応器におけるシリコンウェハの前処理において流量ならびに処理時間を、ロールオフがＲ−１ｍｍのときには最大で１０ｎｍ（絶対値）に、ロールアップも同様に最大で１０ｎｍになるよう選択することである。有利には、Ｒ３０−１ｍｍが少なくとも−１０ｎｍ（ロールオフ）であり最大で＋１０ｎｍ（ロールアップ）である。
殊に有利であるのは、エピタキシャルシリコンウェハのＲ３０−１ｍｍが−５ｎｍと＋５ｎｍの間に位置するよう前処理を実施することである。
前処理ステップ後、エピタキシャル層がシリコンウェハのポリシングされた前面に堆積される。この目的で、キャリアガスとしての水素にソースガスとしてのシランソースが加えられる。エピタキシャル層の堆積は、使用されるシランソースに応じて９００°Ｃ〜１２００°Ｃの温度で行われる。
有利には、シランソースとしてトリクロロシラン（ＴＣＳ）が１０５０°Ｃ〜１１５０°Ｃの温度で用いられる。
堆積されたエピタキシャル層の厚さは有利には０．５〜５μｍである。
エピタキシャルシリコンウェハをサセプタから取り出した後、サセプタは少なくとも１０００°Ｃの温度まで加熱され、有利には少なくとも１１００°Ｃの温度まで加熱される。
サセプタの加熱は本発明によれば、シリコンウェハにエピタキシャル被層し、ついでエピタキシャル成長の行われたシリコンウェハをプロセスチャンバから取り出した後にそのつど行われる。
サセプタのこの加熱は水素雰囲気のもとで行われ、つまりＨ2ベークステップとして行われる。
サセプタを少なくとも１０００°Ｃの温度まで加熱した後、有利にはサセプタがこの温度で５〜１５ｓにわたり保持される。
水素雰囲気のもとでこのベークステップを行う代わりに、サセプタを同等の温度でシリコンにより被層することができる。ただしこれは本発明においてあまり有利ではない。
エピタキシ反応器内でシリコンウェハを所定回数有利には３〜６回、エピタキシャル被層した後、サセプタのエッチング処理が行われ、この間、サセプタには基板がおかれない。エッチング媒体としてＨＣｌを用いるのが有利である。
サセプタエッチング後、有利にはサセプタが短期間シリコンで被層される。この被層は有利には１０〜６０ｓにわたり行われる。この場合、０．５〜２μｍの厚さの層をサセプタに堆積させるのが有利である。
サセプタを１０００°Ｃ以上で短期間加熱するのは、エピタキシャル成長を行うべきすべてのシリコンウェハに対し前処理後に同じ条件を作り出すために必要とされる。
ここで判明しているのは、従来技術ではサセプタのエッチング処理後にエピタキシャル成長の行われる最初のシリコンウェハがそれぞれ、周縁領域においてかなり状態の悪い局所平坦性を有していることである。このことは、サセプタのエッチング処理後にサセプタ表面が水素によって飽和状態になることと関係している。そこで水素により飽和したサセプタ表面上にエピタキシャル成長を行うべきシリコンウェハを置くと、水素雰囲気のもとでの前処理によりサセプタとシリコンウェハとの間を通ってシリコンウェハ中心部へ向かう方向で内側へ水素を拡散させることができ、そこにおいて自然酸化物を除去することができる。ついでこのシリコンウェハをエピタキシャル被層する間、背面でエッチングされた個所殊にシリコンウェハ周縁領域でシリコンを成長させることができ、あるいはシリコンウェハ背面上で材料ないしは質量の変位を生じさせることができる。
ただし前処理中、酸素の一部分が自然酸化物層からサセプタ表面に転位する。つまりサセプタのエッチング処理に続いて最初のシリコンウェハをエピタキシャル被層した後、サセプタ表面の酸素が優勢になり、したがってサセプタ表面が親水性になる。その結果、水素雰囲気のもとで次に処理すべきシリコンウェハの前処理において、サセプタとシリコンウェハとの間に水素の深い侵入が回避される。その理由は、サセプタ表面の過剰の酸素が内方拡散した水素と反応するからである。さらにこのことは、シリコンウェハ背面上ではほとんどあるいはまったく自然酸化物がエッチングされないことを意味する。このようにして、エピタキシャル成長を行うべきシリコンウェハの背面にはシリコンが成長する可能性もない。
このことにより、エピタキシャル成長を行った第１のシリコンウェハと第２のシリコンウェハとの間のサセプタのエッチング処置後の周縁領域における局所平坦性の変化を説明することができる。さらにこのことによって、４回のエピタキシャル被層後にそのつど実施されるサセプタのエッチング処理において、エピタキシャル成長を行った４つのシリコンウェハのうちそれぞれ１つのシリコンウェハが、その周縁領域において著しく異なる局所平坦性の値を有する理由も明らかとなる。
ただし本発明による方法の場合、前処理中の条件はエピタキシャル成長を行うべきすべてのシリコンウェハについて同一である。
これはサセプタ加熱によりエピタキシャル被層後にそのつど得られる。その理由は、エピタキシャル被層後のそのつどのサセプタの加熱は同一の作用をもつからであり、つまり１つのシリコンウェハをそのつどエピタキシャル被層する前にＨＣｌによるサセプタの処理が行われたにしても、同じ作用をもつからである。すなわちこのことは、水素雰囲気中の前処理中、サセプタとシリコンウェハとの間に水素をいっそう容易に侵入させることができ、シリコンウェハ背面上の自然酸化物をエッチングさせることができることを意味する。
水素雰囲気中でシリコンウェハを前処理すると酸化物は前面上では比較的迅速にかつ面全体にわたり均等に分解し、このためにはたとえば２０秒の期間にわたり１１５０°Ｃの温度で処理すれば十分である一方、シリコンウェハ背面上の酸化物は均等には剥離しない。なぜならば、主として自然酸化物剥離の役割を担う水素を、事前にはじめからシリコンウェハとサセプタとの間に拡散させなければならないからである。したがって酸化物はシリコンウェハ前面では完全に除去され、その際に除去は比較的迅速に行われるのに対し、シリコンウェハ背面における自然酸化物の所望の除去は、水素流と処理時間の適切な選択により調整される。
ついでシリコンウェハをエッチング媒体有利には塩化水素によって処理する間に、シリコン背面において材料ないしは質量の変位が生じる。シリコンはシリコンウェハの背面（または同様に前面）およびシリコンで被層されたサセプタの特定の個所でエッチングされ、シリコンウェハ背面の周縁領域において自然酸化物のない個所に堆積する。自然酸化物がまだ存在するシリコンウェハ背面上の領域には、シリコンが堆積する可能性がない。
したがって本発明によれば、水素雰囲気中で水素雰囲気にエッチング媒体を加えて行われる前処理中、本来のエピタキシャル堆積の前に、シリコンウェハの背面にシリコン材料として隆起部を生じさせることができ、エピタキシャル成長を行うべきシリコンウェハによりいっしょに生じる周縁部低減がこの隆起部によって少なくとも部分的に補償される。ガス流および処理時間を適切に選択することにより、シリコン背面における生成物の高さおよび広がりを所期のように調整することができる。
本発明による方法の格別な利点は、サセプタの短期間の加熱によって前処理中の条件がすべてのシリコンウェハについて等しくなることである。このようにして本発明による方法によれば、最適な前処理ステップによりエピタキシャルシリコンウェハの周縁領域における局所ジオメトリが向上しエッジロールオフが補償されるとともに、歩留まりも高められる。エピタキシャル堆積後にそのつどサセプタをエッチング媒体により処理しても同じ効果が得られるかもしれないけれども、本発明による方法は時間的にバランスがとれている。その理由は、（たとえば次にエピタキシャル成長を行うべきシリコンウェハの準備期間などの）ハンドリングステップ中に実施されるからであり、したがってこれはコスト的に好適でもある。
さらに本発明による方法によれば、前面と背面をもち、少なくとも前面がポリシングされており、この前面上にエピタキシャル層が被層されている以下の特徴を備えたシリコンウェハを製造することができる。すなわちこのシリコンウェハの場合、Ｒ３０−１ｍｍパラメータが−１０ｎｍから＋１０ｎｍであり、このパラメータはシリコンウェハ周縁部まで１ｍｍの間隔のところで得られ、厚さ測定により求められた平均横断面と回帰により求められた基準ラインとの偏差に相応する。
これは本発明による方法によれば最適化された前処理ステップにより達成され、つまり所期のようにシリコンウェハ背面にシリコン材料を堆積させ、エピタキシャル層の本来の堆積前にすでにシリコンウェハの周縁ジオメトリを向上させるために、処理時間とガス流を所期のように調整することによって達成される。
有利には、エピタキシャルシリコンウェハは−５ｎｍから＋５ｎｍまでのＲ３０−１ｍｍパラメータを有する。
このように著しく小さいＲ３０−１ｍｍエッジロールオフパラメータは、エピタキシャルシリコンウェハの技術標準の著しい向上を意味する。
エピタキシのために基板のエッジロールオフを最小化する努力がこれまで数多く試みられてきたが、一般的には凹状にポリシングを行うことがエッジロールオフをせめて外側周縁領域に限定する唯一の可能性を成していた。後続のエピタキシャル被層によっても、さらに向上が得られるようにするのはこれまでは不可能であり、なかでもエピタキシャル層の層厚均一性に対する狭い仕様によって、エッジロールオフを補償できてしまうようにエピタキシャル層を堆積させることはできなかった。それゆえ本発明の時点で知られているすべてのエピタキシャルシリコンウェハは、満足のいかないエッジロールオフ値を有している。したがって本発明によって初めて、エッジロールオフに関して次世代のテクノロジーによる電子部品のための出発材料に対する要求を満たすエピタキシャルシリコンウェハを提供できるようになる。
本発明によるシリコンウェハは有利には、単結晶シリコンから成るウェハ、ＳＯＩウェハ、歪みシリコン層を備えたウェハ、あるいは少なくとも前面にエピタキシャル層の設けられたｓＳＯＩウェハである。
凹状にポリシングされたシリコンウェハにおける前処理／エピタキシ前の出発ジオメトリは以下のＲ３０値であった：Ｒ３０−１ｍｍは−１２０ｎｍ、Ｒ３０−２ｍｍは−５０ｎｍ、Ｒ３０−３ｍｍは−３０ｎｍ。
凹状にポリシングされたシリコンウェハに対し本発明に従いエピタキシャル成長を行った。その際、以下のプロセスパラメータを選択した：基板を伴わないサセプタを１１００°Ｃまで加熱、６０ｓｌｍのＨ2流で２０ｓの処理時間によるＨ2ベーク前処理、５０ｓｌｍのＨ2流で６０ｓの処理時間によるＨＣｌエッチング処理、１１２０°Ｃの堆積温度で１７ＳＬＭのＴＣＳ流および６３ｓｅｃの堆積時間によるエピタキシャル堆積。
本発明に従ってエピタキシャル成長を行ったシリコンウェハに対し、Ｒ３０−１ｍｍエッジロールオフパラメータについて−７ｎｍという著しく改善された値が得られた。周縁部まで２ｍｍもしくは３ｍｍの間隔のところにおいて、すべての半径方向横断面に関して平均化した曲線は基準ライン上に位置している。Ｒ３０−３ｍｍは＋２１ｎｍ付近にあり、Ｒ３０−２ｍｍは＋３０ｎｍ付近にある。これはロールアップである。
この前処理ステップによってＲ−１ｍｍにおいては約１１０ｎｍ、Ｒ−２ｍｍにおいては約８０ｎｍ、さらにＲ−３ｍｍにおいては約５０ｎｍのシリコンがシリコンウェハ背面上に堆積した。
ＨＣｌエッチング処理時間を１００ｓまで長くすることにより、シリコンウェハ背面における堆積をさらに高くすることができる。これにより、Ｒ−１ｍｍにおける−１２０ｎｍの本来の周縁部低減を多めに補償することができ、たとえばＲ−１ｍｍにおいてたとえば＋１０ｎｍのロールアップを生じさせることができる。
ＨＣｌ処理時間を約９０ｓにし他のすべてのプロセスパラメータを維持することで、ロールオフを１ｍｍのときに完全に補償できる。この場合にはＲ３０−１ｍｍは０に等しい。
その際、最適化されたＨ2ベーク処理とＨＣｌ前処理ステップとによって、エピタキシャルシリコンウェハのＲ３０−１ｍｍパラメータを−１０ｎｍと＋１０ｎｍの間のいかなる任意の値にも調整できることが判明した。さらに判明したのは、エッジロールオフの完全な補償ならびに小さいロールアップの設定も本発明による方法を用いて実現できることである。
次に、図１〜図９を参照しながら本発明について具体的に説明する。
図１には、直径３００ｍｍのポリシングされたシリコンウェハの厚さがその半径に対しラインスキャンとして書き込まれている。この図には、周縁領域において厚さが著しく低減していることが示されている。ここでは２ｍｍのエッジ除外領域に基づいている。
図２には、ポリシングされたこのシリコンウェハの厚さが約３０ｍｍの周縁領域に制限されたラインスキャンによって書き込まれている。この図によれば、シリコンウェハエッジからの距離が−３ｍｍ（測定点１４７）から−２ｍｍ（測定点１４８）までのときの周縁部低減が約０．０２μｍであることが示されている。
さらに図３には、ポリシングされたこのシリコンウェハ上に被覆された層の厚さがエッジ除外領域を除くシリコンウェハのすべての直径を含むラインスキャンによって示されている。この場合、前処理中も背面に被覆される層が考慮される。この目的で、エピタキシャル成長が行われポリシングされた出発ウェハの厚さの差を形成することにより測定値が求められた。これによれば、周縁領域においてウェハの中心に向かう方向よりも厚い層が堆積されたのがわかる。
図４ではこのことがいっそうはっきりとしており、この図には周縁領域におけるエピタキシャル層の厚さが示されている。測定点１４７（エッジから−３ｍｍ）と測定点１４８（エッジから−２ｍｍ）との間で厚さの差は約０．０２μｍであり、つまりこれはポリシングされたシリコンウェハによりエピタキシャル堆積前にもたらされた周縁部の低減に相応する。したがって出発ジオメトリにおける厚さの低減は、Ｒ−２ｍｍの周縁領域まで補償される。
ここでは以下のプロセスパラメータを使用した：基板を伴わないサセプタを１１００°Ｃまで加熱、６０ｓｌｍのＨ2流で２０ｓの処理時間によるＨ2ベーク前処理、５０ｓｌｍのＨ2流で４０ｓの処理時間によるＨＣｌエッチング処理、１１２０°Ｃの堆積温度で１７ＳＬＭのＴＣＳ流および６３ｓｅｃの堆積時間によるエピタキシャル堆積。
図５にも、エピタキシャルシリコンウェハの厚さがラインスキャンによって示されている。ここではもはや周縁部低減は生じておらず、この場合、エッジ除外領域は２ｍｍである。これはエピタキシャル層により完全に補償される。
図６には、約３０ｍｍの周縁領域についてエピタキシャルシリコンウェハの厚さが示されている。この場合、エピタキシャルシリコンウェハの周縁部ジオメトリが格段に改善されている。２ｍｍのエッジ除外領域ではエッジロールオフはもはや識別できない。
図７には、周縁領域においてシリコンウェハの背面に被覆されたエピタキシャル層の厚さが、それぞれ異なる４つのＨＣｌ前処理時間に関してラインスキャンにより示されている。ここではそれぞれ水素雰囲気のもとでの前処理（ベーク Bake）は実施しなかった。これによれば、エッチング処理時間を変えることによりシリコンウェハ周縁部まで２ｍｍの間隔のところで１０〜８０ｎｍの層厚を所期のように被着できることが示されている。ここに示されているようにエッチング処理時間が長くなると、いっそう内側に向かってエピタキシャル層が堆積され、このことはエッチングが長くなるといっそう内側に向かって背面における酸化物がエッチングされたことと関係している。エピタキシャル堆積はそれぞれ、ＴＣＳにより１１２０°Ｃの堆積温度および１７ＳＬＭのＴＣＳ流で６３秒にわたり行われた。Ｈ2流はそれぞれ５０ｓｌｍとした。サセプタは事前に基板なしで１１００°Ｃまで加熱された。
図８にも、シリコンウェハ背面に被覆されたエピタキシャル層の厚さが、それぞれ異なる７つのＨＣｌ前処理時間に関してラインスキャンにより示されている。ただしここではそれぞれ、水素雰囲気のもとでの２０秒の前処理（ベーク）が実施された。これによれば、エッチング処理時間を０〜１２０秒まで変えることにより、周縁部まで２ｍｍの間隔のところで１０〜１１０ｎｍの層厚を所期のように被着できることが示されている。ここに示されているようにエッチング処理時間が長くなると、いっそう内側に向かってエピタキシャル層が堆積され、このことはエッチングが長くなるといっそう内側に向かって背面における酸化物がエッチングされたことと関係している。エピタキシャル堆積はそれぞれ、ＴＣＳにより１１２０°Ｃの堆積温度および１７ＳＬＭのＴＣＳ流で６３秒にわたり行われた。Ｈ2流はＨ2前処理ではそれぞれ６０ｓｌｍ、ＨＣｌ処理では５０ｓｌｍであった。サセプタは事前に基板なしで１１００°Ｃまで加熱された。
図９には、シリコンウェハ背面に被覆されたエピタキシャル層の厚さが、それぞれ異なる５つのＨＣｌ前処理時間に関してラインスキャンにより示されている。ここではそれぞれ、水素雰囲気のもとでの６０秒ないしは１２０秒の前処理（ベーク）が実施された。これによれば、エッチング処理時間を変えることによりシリコンウェハ背面上の周縁領域において３０〜１２０ｎｍの層厚を所期のように被着できることが示されている。ここに示されているようにエッチング処理時間が長くなると、いっそう内側に向かってエピタキシャル層が堆積され、このことはエッチングが長くなるといっそう内側に向かって背面における自然酸化物がエッチングされることと関係している。したがってＨ2ベーク処理時間およびＨＣＬ処理時間がそれぞれ１２０秒の場合、エッジから１３ｍｍの間隔の領域（測定点１３７ｍｍ）まで堆積が行われる。エピタキシャル堆積はそれぞれ、ＴＣＳにより１１２０°Ｃの堆積温度および１７ＳＬＭのＴＣＳ流で６３秒にわたり行われた。Ｈ2流はＨ2前処理ではそれぞれ６０ｓｌｍ、ＨＣｌ処理では５０ｓｌｍであった。サセプタは事前に基板なしで１１００°Ｃまで加熱された。
Claims (14)
- 少なくとも前面でポリシングされた複数のシリコンウェハを準備し、準備された該シリコンウェハのそれぞれ１つをエピタキシ反応器内のサセプタにロードして、該シリコンウェハを順次それぞれ個別にエピタキシ反応器内で被層する、
エピタキシャルシリコンウェハの製造方法において、
第１のステップで前記シリコンウェハを水素雰囲気のもとで前処理し、
第２のステップで前記シリコンウェハを水素雰囲気にエッチング媒体を加えて前処理し、
次に前記シリコンウェハのポリシングされた前面をエピタキシャル成長により被層して、前記エピタキシ反応器から取り出し、
その後、前記サセプタを水素雰囲気のもとでそのつど少なくとも１０００°Ｃの温度まで加熱し、
ついでそのつど所定数のエピタキシャル被層処理後、サセプタをエッチング処理し、サセプタをシリコンで短期間被層することを特徴とする、
エピタキシャルシリコンウェハの製造方法。 - 請求項１記載の方法において、
前記水素雰囲気中の処理を０〜１００ｓｌｍの水素流で０〜１２０秒の期間にわたり行うことを特徴とする方法。 - 請求項２記載の方法において、
前記水素雰囲気中の処理を３０〜６０ｓｌｍの水素流で行うことを特徴とする方法。 - 請求項１から３のいずれか１項記載の方法において、
水素雰囲気にエッチング媒体を加えて実施される前記前処理を、０〜１００ｓｌｍの水素流で０〜１２０秒の期間にわたり行うことを特徴とする方法。 - 請求項４記載の方法において、
前記水素雰囲気にエッチング媒体を加えて実施される前記前処理を３０〜６０ｓｌｍの水素流で行うことを特徴とする方法。 - 請求項１から５のいずれか１項記載の方法において、
前記サセプタを少なくとも１１００°Ｃの温度まで加熱することを特徴とする方法。 - 請求項１から６のいずれか１項記載の方法において、
前記サセプタを加熱後、５〜１５秒にわたりその温度を保持することを特徴とする方法。 - 請求項１から７のいずれか１項記載の方法において、
前記エピタキシャル被層においてソースガスとしてトリクロロシランを用い、堆積温度を１０５０〜１１５０°Ｃとすることを特徴とする方法。 - 請求項１から８のいずれか１項記載の方法において、
前記サセプタの処理および前記シリコンウェハの前処理においてエッチング媒体として塩化水素を用いることを特徴とする方法。 - 請求項１から９のいずれか１項記載の方法において、
準備するシリコンウェハを、単結晶シリコンから成るウェハ、ＳＯＩウェハ、歪みシリコン層を備えたウェハ、またはｓＳＯＩウェハとすることを特徴とする方法。 - 前面と背面をもち、少なくとも前面がポリシングされており、該前面上にエピタキシャル層が被層されているシリコンウェハにおいて、
Ｒ３０−１ｍｍパラメータが−１０ｎｍから＋１０ｎｍであり、該パラメータは、シリコンウェハ周縁部まで１ｍｍの間隔のところで得られ、厚さ測定により求められた平均横断面と回帰により求められた基準ラインとの偏差に相応することを特徴とする、
シリコンウェハ。 - 請求項１１記載のシリコンウェハにおいて、
Ｒ３０−１ｍｍパラメータは−５ｎｍから＋５ｎｍであることを特徴とするシリコンウェハ。 - 請求項１１または１２記載のシリコンウェハにおいて、
被層されたエピタキシャル層は０．５〜５μｍの厚さであることを特徴とするシリコンウェハ。 - 請求項１１から１３のいずれか１項記載のシリコンウェハにおいて、
単結晶シリコンから成るウェハ、ＳＯＩウェハ、歪みシリコン層を備えたウェハ、またはエピタキシャル層を備えたｓＳＯＩウェハとすることを特徴とするシリコンウェハ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005045338A DE102005045338B4 (de) | 2005-09-22 | 2005-09-22 | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007088469A true JP2007088469A (ja) | 2007-04-05 |
| JP4589283B2 JP4589283B2 (ja) | 2010-12-01 |
Family
ID=37852462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006253245A Active JP4589283B2 (ja) | 2005-09-22 | 2006-09-19 | エピタキシャルシリコンウェハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7922813B2 (ja) |
| JP (1) | JP4589283B2 (ja) |
| KR (2) | KR100829878B1 (ja) |
| CN (1) | CN100587128C (ja) |
| DE (1) | DE102005045338B4 (ja) |
| SG (1) | SG131053A1 (ja) |
| TW (1) | TWI296129B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166048A (ja) * | 2009-01-14 | 2010-07-29 | Siltronic Ag | エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法 |
| JP2010199583A (ja) * | 2009-02-25 | 2010-09-09 | Siltronic Ag | エピタキシャル被覆されたシリコンウェハの製造方法 |
| JP2010272868A (ja) * | 2009-05-20 | 2010-12-02 | Siltronic Ag | エピタキシャルに被覆されたシリコンウェハの製造方法 |
| JP2011009246A (ja) * | 2009-06-23 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
| JP2011014771A (ja) * | 2009-07-03 | 2011-01-20 | Sumco Corp | エピタキシャル成長方法 |
| JP2011023641A (ja) * | 2009-07-17 | 2011-02-03 | Sumco Corp | エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置 |
| JP2011146438A (ja) * | 2010-01-12 | 2011-07-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2012059889A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ |
| JP2013105924A (ja) * | 2011-11-15 | 2013-05-30 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2013153181A (ja) * | 2009-03-04 | 2013-08-08 | Siltronic Ag | エピタキシャル被覆されたシリコンウェハ及びエピタキシャル被覆されたシリコンウェハの製造方法 |
| WO2016174997A1 (ja) * | 2015-04-30 | 2016-11-03 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| US10961638B2 (en) | 2015-12-17 | 2021-03-30 | Siltronic Ag | Method for epitaxially coating semiconductor wafers, and semiconductor wafer |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2652549A1 (en) | 2006-05-17 | 2007-12-13 | Stryker Corporation | Use of a soluble morphogenic protein complex for treating cartilage defects |
| US20090214843A1 (en) * | 2008-02-26 | 2009-08-27 | Siltronic Corporation | Controlled edge resistivity in a silicon wafer |
| US20090215202A1 (en) * | 2008-02-26 | 2009-08-27 | Siltronic Corporation | Controlled edge resistivity in a silicon wafer |
| DE102008023054B4 (de) * | 2008-05-09 | 2011-12-22 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| DE102008026784A1 (de) | 2008-06-04 | 2009-12-10 | Siltronic Ag | Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung |
| CN101620985B (zh) * | 2008-07-02 | 2011-05-11 | 联华电子股份有限公司 | 晶边蚀刻设备及其相关的晶片平坦化方法 |
| DE102009037281B4 (de) * | 2009-08-12 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
| CN103177962B (zh) * | 2011-12-20 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| DE102015205719B4 (de) * | 2015-03-30 | 2022-08-18 | Siltronic Ag | Verfahren zum Beschichten von Halbleiterscheiben |
| DE102015220924B4 (de) | 2015-10-27 | 2018-09-27 | Siltronic Ag | Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe |
| JP6729352B2 (ja) * | 2016-12-26 | 2020-07-22 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| KR101862158B1 (ko) * | 2017-02-08 | 2018-05-29 | 에스케이실트론 주식회사 | 에피텍셜 웨이퍼의 제조 방법 |
| US10446393B2 (en) * | 2017-05-08 | 2019-10-15 | Asm Ip Holding B.V. | Methods for forming silicon-containing epitaxial layers and related semiconductor device structures |
| CN108447772B (zh) * | 2018-03-23 | 2020-08-04 | 南京国盛电子有限公司 | 一种coolmos用硅外延片的制造方法 |
| CN112201568A (zh) * | 2020-10-28 | 2021-01-08 | 西安奕斯伟硅片技术有限公司 | 一种用于硅片的外延生长的方法和设备 |
| CN115537918A (zh) * | 2022-10-10 | 2022-12-30 | 中环领先半导体材料有限公司 | 一种改善111衬底外延表面粗糙度的工艺方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399524A (ja) * | 1986-10-16 | 1988-04-30 | Matsushita Electric Ind Co Ltd | 結晶成長装置 |
| JPH05320970A (ja) * | 1992-05-19 | 1993-12-07 | Chlorine Eng Corp Ltd | イオン交換膜電解槽 |
| JPH09199424A (ja) * | 1996-01-17 | 1997-07-31 | Hitachi Ltd | エピタキシャル成長方法 |
| JPH09320970A (ja) * | 1996-06-03 | 1997-12-12 | Nec Corp | 気体不純物の捕獲方法及び半導体製造装置 |
| JP2001508599A (ja) * | 1997-01-23 | 2001-06-26 | エーエスエム アメリカ インコーポレイテッド | ウェハ支持システム |
| JP2004087920A (ja) * | 2002-08-28 | 2004-03-18 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| US20040115941A1 (en) * | 1999-12-16 | 2004-06-17 | Wacker Siltronic Geseellschaft Fur Halbleitermaterialien Ag | Epitaxially coated semiconductor wafer and process for producing it |
| JP2004243505A (ja) * | 2003-02-17 | 2004-09-02 | Rodel Nitta Co | 研磨部材 |
| JP2004253751A (ja) * | 2002-12-25 | 2004-09-09 | Sumitomo Electric Ind Ltd | Ｃｖｄエピタキシャル成長方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4057939A (en) * | 1975-12-05 | 1977-11-15 | International Business Machines Corporation | Silicon wafer polishing |
| EP0272531B1 (en) | 1986-12-08 | 1991-07-31 | Sumitomo Electric Industries Limited | Surface grinding machine |
| JPH0615565A (ja) | 1991-12-18 | 1994-01-25 | Shin Etsu Handotai Co Ltd | ウエーハ自動ラッピング装置 |
| DE4224395A1 (de) * | 1992-07-23 | 1994-01-27 | Wacker Chemitronic | Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung |
| JPH07240390A (ja) * | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11354525A (ja) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| DE19833257C1 (de) | 1998-07-23 | 1999-09-30 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe |
| US20010001384A1 (en) * | 1998-07-29 | 2001-05-24 | Takeshi Arai | Silicon epitaxial wafer and production method therefor |
| US6478883B1 (en) * | 1998-08-31 | 2002-11-12 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them |
| US6284384B1 (en) * | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
| US20020142170A1 (en) * | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
| DE19938340C1 (de) | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| JP2001068477A (ja) * | 1999-08-27 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハ |
| JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
| DE10025871A1 (de) | 2000-05-25 | 2001-12-06 | Wacker Siltronic Halbleitermat | Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung |
| JP4605876B2 (ja) * | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
| JP2003163216A (ja) | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
| JP2003100855A (ja) * | 2001-09-27 | 2003-04-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
| JP2003124219A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
| JP4656788B2 (ja) | 2001-11-19 | 2011-03-23 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2003309707A (ja) | 2002-04-16 | 2003-10-31 | Canon Inc | 画像読取装置 |
| JP2003318109A (ja) | 2002-04-22 | 2003-11-07 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP4708697B2 (ja) | 2002-11-11 | 2011-06-22 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハ |
| US6905771B2 (en) * | 2002-11-11 | 2005-06-14 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer |
| JP2004165489A (ja) | 2002-11-14 | 2004-06-10 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 |
| JP2004335528A (ja) | 2003-04-30 | 2004-11-25 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| JP4292872B2 (ja) | 2003-05-29 | 2009-07-08 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP4215572B2 (ja) | 2003-06-17 | 2009-01-28 | 富士電機ホールディングス株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| EP1643544A4 (en) * | 2003-06-26 | 2009-07-01 | Shinetsu Handotai Kk | METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER |
| JP4423903B2 (ja) | 2003-07-17 | 2010-03-03 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP4228914B2 (ja) | 2003-12-26 | 2009-02-25 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102006055038B4 (de) * | 2006-11-22 | 2012-12-27 | Siltronic Ag | Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
-
2005
- 2005-09-22 DE DE102005045338A patent/DE102005045338B4/de active Active
-
2006
- 2006-09-11 SG SG200606260-8A patent/SG131053A1/en unknown
- 2006-09-14 KR KR1020060088885A patent/KR100829878B1/ko active IP Right Grant
- 2006-09-15 US US11/521,980 patent/US7922813B2/en active Active
- 2006-09-19 JP JP2006253245A patent/JP4589283B2/ja active Active
- 2006-09-20 TW TW095134861A patent/TWI296129B/zh active
- 2006-09-22 CN CN200610154350A patent/CN100587128C/zh active Active
-
2007
- 2007-12-28 KR KR1020070139771A patent/KR100828622B1/ko active IP Right Grant
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399524A (ja) * | 1986-10-16 | 1988-04-30 | Matsushita Electric Ind Co Ltd | 結晶成長装置 |
| JPH05320970A (ja) * | 1992-05-19 | 1993-12-07 | Chlorine Eng Corp Ltd | イオン交換膜電解槽 |
| JPH09199424A (ja) * | 1996-01-17 | 1997-07-31 | Hitachi Ltd | エピタキシャル成長方法 |
| JPH09320970A (ja) * | 1996-06-03 | 1997-12-12 | Nec Corp | 気体不純物の捕獲方法及び半導体製造装置 |
| JP2001508599A (ja) * | 1997-01-23 | 2001-06-26 | エーエスエム アメリカ インコーポレイテッド | ウェハ支持システム |
| US20040115941A1 (en) * | 1999-12-16 | 2004-06-17 | Wacker Siltronic Geseellschaft Fur Halbleitermaterialien Ag | Epitaxially coated semiconductor wafer and process for producing it |
| JP2004087920A (ja) * | 2002-08-28 | 2004-03-18 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2004253751A (ja) * | 2002-12-25 | 2004-09-09 | Sumitomo Electric Ind Ltd | Ｃｖｄエピタキシャル成長方法 |
| JP2004243505A (ja) * | 2003-02-17 | 2004-09-02 | Rodel Nitta Co | 研磨部材 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016841A (ja) * | 2009-01-14 | 2013-01-24 | Siltronic Ag | エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法 |
| JP2010166048A (ja) * | 2009-01-14 | 2010-07-29 | Siltronic Ag | エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法 |
| JP2010199583A (ja) * | 2009-02-25 | 2010-09-09 | Siltronic Ag | エピタキシャル被覆されたシリコンウェハの製造方法 |
| US8372298B2 (en) | 2009-02-25 | 2013-02-12 | Siltronic Ag | Method for producing epitaxially coated silicon wafers |
| JP2013153181A (ja) * | 2009-03-04 | 2013-08-08 | Siltronic Ag | エピタキシャル被覆されたシリコンウェハ及びエピタキシャル被覆されたシリコンウェハの製造方法 |
| JP2010272868A (ja) * | 2009-05-20 | 2010-12-02 | Siltronic Ag | エピタキシャルに被覆されたシリコンウェハの製造方法 |
| TWI404125B (zh) * | 2009-05-20 | 2013-08-01 | Siltronic Ag | 製造經磊晶塗覆之矽晶圓的方法 |
| JP2011009246A (ja) * | 2009-06-23 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
| JP2011014771A (ja) * | 2009-07-03 | 2011-01-20 | Sumco Corp | エピタキシャル成長方法 |
| JP2011023641A (ja) * | 2009-07-17 | 2011-02-03 | Sumco Corp | エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置 |
| JP2011146438A (ja) * | 2010-01-12 | 2011-07-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| US8691665B2 (en) | 2010-01-12 | 2014-04-08 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonded wafer |
| JP2012059889A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ |
| JP2013105924A (ja) * | 2011-11-15 | 2013-05-30 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| WO2016174997A1 (ja) * | 2015-04-30 | 2016-11-03 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2016213232A (ja) * | 2015-04-30 | 2016-12-15 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| KR20170126498A (ko) * | 2015-04-30 | 2017-11-17 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
| CN107533959A (zh) * | 2015-04-30 | 2018-01-02 | 胜高股份有限公司 | 外延硅晶片的制造方法 |
| US10253429B2 (en) | 2015-04-30 | 2019-04-09 | Sumco Corporation | Method for manufacturing epitaxial silicon wafer |
| KR102036596B1 (ko) * | 2015-04-30 | 2019-10-25 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
| CN107533959B (zh) * | 2015-04-30 | 2020-09-29 | 胜高股份有限公司 | 外延硅晶片的制造方法 |
| US10961638B2 (en) | 2015-12-17 | 2021-03-30 | Siltronic Ag | Method for epitaxially coating semiconductor wafers, and semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1936109A (zh) | 2007-03-28 |
| TWI296129B (en) | 2008-04-21 |
| JP4589283B2 (ja) | 2010-12-01 |
| DE102005045338A1 (de) | 2007-04-05 |
| US7922813B2 (en) | 2011-04-12 |
| CN100587128C (zh) | 2010-02-03 |
| TW200713425A (en) | 2007-04-01 |
| KR100828622B1 (ko) | 2008-05-09 |
| US20070062438A1 (en) | 2007-03-22 |
| KR20080006525A (ko) | 2008-01-16 |
| KR100829878B1 (ko) | 2008-05-19 |
| KR20070033887A (ko) | 2007-03-27 |
| DE102005045338B4 (de) | 2009-04-02 |
| SG131053A1 (en) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589283B2 (ja) | エピタキシャルシリコンウェハの製造方法 | |
| JP4877628B2 (ja) | エピタキシャルシリコンウェハの製造方法 | |
| JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| KR101206646B1 (ko) | 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법 | |
| TWI420003B (zh) | 經磊晶塗覆的矽晶圓的製造方法 | |
| JP4948628B2 (ja) | エピタキシャルに被覆されたシリコンウェハの製造方法 | |
| TW202022174A (zh) | 用於製造磊晶塗覆的半導體晶圓的方法 | |
| JP2023113512A (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091002 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100618 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4589283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |