JP6729352B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6729352B2
JP6729352B2 JP2016251066A JP2016251066A JP6729352B2 JP 6729352 B2 JP6729352 B2 JP 6729352B2 JP 2016251066 A JP2016251066 A JP 2016251066A JP 2016251066 A JP2016251066 A JP 2016251066A JP 6729352 B2 JP6729352 B2 JP 6729352B2
Authority
JP
Japan
Prior art keywords
silicon wafer
chamber
epitaxial
transfer chamber
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251066A
Other languages
English (en)
Other versions
JP2018107245A (ja
Inventor
辻　雅之
雅之 辻
元宜 中村
元宜 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016251066A priority Critical patent/JP6729352B2/ja
Priority to PCT/JP2017/041680 priority patent/WO2018123347A1/ja
Priority to KR1020197009859A priority patent/KR102186202B1/ko
Priority to DE112017006558.5T priority patent/DE112017006558T5/de
Priority to CN201780080713.5A priority patent/CN110383425B/zh
Priority to US16/467,642 priority patent/US11198949B2/en
Publication of JP2018107245A publication Critical patent/JP2018107245A/ja
Application granted granted Critical
Publication of JP6729352B2 publication Critical patent/JP6729352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber

Description

本発明はエピタキシャルシリコンウェーハの製造方法に関し、特に、枚葉式エピタキシャル成長処理装置においてプロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対してエピタキシャル成長処理を繰り返し行うエピタキシャルシリコンウェーハの製造方法に関する。
シリコンウェーハ表面にシリコンエピタキシャル層をエピタキシャル成長させたエピタキシャルシリコンウェーハは、ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)、ＤＲＡＭ(Dynamic Random Access Memory)メモリ、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスを作製するためのデバイス基板として用いられている。
一般に、シリコンウェーハへのエピタキシャル成長処理は、枚葉式エピタキシャル成長装置により行われる。図１に示す、窒素雰囲気のロードロックチャンバ１００、窒素雰囲気の搬送チャンバ２００、水素雰囲気のプロセスチャンバ３００、および格納容器４００を備える一般的な枚葉式エピタキシャル成長装置を用いて、エピタキシャル成長処理の一連の流れを説明する。
格納容器４００と、ロードロックチャンバ１００とは、ゲートバルブ５０により連結される。ゲートバルブ５０を開放して、格納容器４００からロードロックチャンバ１００へとシリコンウェーハ１０が搬出され。ゲートバルブ５０は再び閉塞される。そして、ロードロックチャンバ１００および搬送チャンバ２００間のゲートバルブ１５０を開放して、ロードロックチャンバ１００内のからシリコンウェーハ１０が搬送装置（図示せず）により取り出されて搬送チャンバに搬送され、ゲートバルブ１５０は閉塞される。
次いで、搬送チャンバ２００およびプロセスチャンバ３００間のゲートバルブ２５０が開放されると共に、搬送チャンバ２００からシリコンウェーハ１０が搬送装置によりプロセスチャンバ３００に搬送され、シリコンウェーハ１０はプロセスチャンバ３００内のサセプタ３１０に載置され、ゲートバルブ２５０が閉塞される。そして、プロセスチャンバ３００内でシリコンウェーハ１０に対してエピタキシャル成長処理が行われ、シリコンエピタキシャル層２０が形成される。
作製されたエピタキシャルシリコンウェーハ１は、上述した一連の成長処理とは反対の手順により、搬送チャンバ２００を経て、プロセスチャンバ３００からロードロックチャンバ１００に搬送され、ウェーハ格納容器内に格納される。なお、一般的には、成膜前のシリコンウェーハ１０を取り出すためのロードロックチャンバ１００および格納容器１２０とは別に、成膜後のエピタキシャルシリコンウェーハ１を保管するためのロードロックチャンバおよび格納容器が枚葉式エピタキシャル成長装置には設けられる。図１では、図面の簡単のため、保管用のロードロックチャンバおよびウェーハ格納容器を図示していない。
例えば特許文献１には、半導体ウェーハを格納する格納容器を内在し該半導体基板の搬入及び搬出を行うロードロックチャンバと、半導体基板の処理を行うプロセスチャンバと、ロードロックチャンバとプロセスチャンバとに各々ゲートバルブを介して連結され、両者の間で半導体基板の移送を行う搬送チャンバとを有する半導体製造装置が開示される。
ここで、エピタキシャル成長処理を行うと、シリコンウェーハ表面以外にも、プロセスチャンバ内の壁面およびサセプタ等にシリコンが付着堆積する。そこで、エピタキシャル成長処理後にプロセスチャンバ内を塩化水素ガス等により気相エッチングして、付着堆積物のクリーニングを行う。
エピタキシャル成長処理装置によるエピタキシャル成長を行う際の、プロセスチャンバのクリーニングは概ね以下の二方式に分類できる。第一の方式は、エピタキシャル成長処理を行う度に、プロセスチャンバ内のクリーニングを行う方式（以下、本明細書において「シングルデポ処理法」と言う。）である。第二の方式は、プロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対してエピタキシャル成長処理を繰り返し行う方式（以下、本明細書において「マルチデポ処理法」と言う。）である。
シングルデポ処理法と、マルチデポ処理法との相違について、図２（Ａ），（Ｂ）の例を用いてさらに説明する。シングルデポ処理法では、図２（Ａ）に示すように、初めにプロセスチャンバのクリーニング処理Ｃ１を行った後、格納容器からロードロックチャンバおよび搬送チャンバを経て、１枚目のシリコンウェーハをプロセスチャンバ内に搬入してエピタキシャル成長処理Ｅ１を行い、１枚目のシリコンエピタキシャルウェーハを作製する。次いで、作製したシリコンエピタキシャルウェーハを、搬送チャンバを経て、プロセスチャンバから保管用のロードロックチャンバおよび格納容器に順次搬出する。そして、プロセスチャンバのクリーニング処理Ｃ２を行った後、２枚目のシリコンウェーハをプロセスチャンバに搬入してエピタキシャル成長処理Ｅ２を行い、２枚目のシリコンエピタキシャルウェーハを作製する。このようなクリーニング処理およびエピタキシャル成長処理を順次繰り返すことで、図２（Ａ）の例では、５枚のシリコンエピタキシャルウェーハが作製される。
なお、エピタキシャル成長処理Ｅ１，Ｅ２，・・・，Ｅ５には、昇温、水素ベーク処理、成膜処理、冷却が含まれ、図２（Ａ）ではその過程をプロセス温度により示し、図２（Ｂ）も同様である。また、クリーニング処理Ｃ１，Ｃ２，・・・，Ｃ６には、昇温プロセス、水素ベークプロセス、気相エッチングプロセス、サセプタへのＳｉコートプロセス、冷却プロセスが含まれ、エピタキシャル成長処理と同様、図２（Ａ）にクリーニング処理の過程をプロセス温度により示し、図２（Ｂ）のクリーニング処理Ｃ１’，Ｃ２’も同様である。
一方、マルチデポ処理法では、図２（Ｂ）に示すように、初めにプロセスチャンバのクリーニング処理Ｃ１’を行う。そして、プロセスチャンバにシリコンウェーハを搬入し、エピタキシャル成長処理Ｅ１を行ってエピタキシャルシリコンウェーハを作製する。作製したエピタキシャルシリコンウェーハを保管用のロードロックチャンバおよび格納容器に順次搬出するものの、クリーニング処理を行うことなく、次のシリコンウェーハをプロセスチャンバーに搬入する。このように、エピタキシャル成長処理の度にクリーニング処理を行うことなく、複数枚のシリコンウェーハに対してエピタキシャル成長処理を繰り返し行い、所定の処理回数（図２（Ｂ）の場合では５回）のエピタキシャル成長処理を行った後、プロセスチャンバのクリーニング処理Ｃ２’を行う。（クリーニング処理Ｃ２’は、次回のマルチデポ処理を行う際のクリーニングを兼ね得る。）なお、以下、本明細書において、上記所定の処理回数、すなわち、マルチデポ処理法において、クリーニング処理を行うことなくエピタキシャル成長処理を続ける回数のことを「マルチデポ処理回数」と言う。
シングルデポ処理法は、エピタキシャル成長処理を行う度にプロセスチャンバ内のシリコン付着堆積をリセットできるため、マルチデポ処理法に比べて品質の安定性に優れる。これは、前述のとおり、エピタキシャル成長処理を１度行う度に、プロセスチャンバ内にはシリコンの付着堆積が進むからである。
一方、マルチデポ処理法は、図２（Ａ），（Ｂ）の経過時間の比較からも分かるように、クリーニング処理の１回当たりの処理時間がシングルデポ処理法よりは長くなるものの、同じ枚数のエピタキシャルシリコンウェーハを作製するのであれば、シングルデポ処理法よりもマルチデポ処理法の方が全体の処理時間を短縮できることが一般的であるため、生産性に優れている。そこで、作製するエピタキシャルシリコンウェーハの仕様に応じて両者が使い分けられている。なお、マルチデポ処理法においてクリーニング処理の処理時間がシングルデポ処理法より長くなるのは、マルチデポ処理法を行うと、シングルデポ処理法に比べて、複数回のエピタキシャル成長処理を行った分、シリコンの付着堆積物が増大するためである。
特許文献２には、マルチデポ処理法を行う場合、マルチデポ処理回数が多いと、マルチデポ処理法のプロセス後半においてエピタキシャルシリコンウェーハの裏面に裏面クモリと呼ばれる外観不良が生じやすくなることが記載されている。特許文献２では、プロセスチャンバ内での水素ベーク処理工程における昇温過程を制御することにより、マルチデポ処理法における裏面クモリの発生を防止する。
特開平１１−１８６３６３号公報 特開２０１３−１２３００４号公報
ここで、裏面クモリのあるエピタキシャルシリコンウェーハは製品としては不良品扱いとなるため、マルチデポ処理法を用いる場合、上述した裏面クモリが発生しない範囲でマルチデポ処理回数を設定する必要がある。エピタキシャルシリコンウェーハの製造効率を向上させるためには、マルチデポ処理可能な最大処理回数（以下、「最大マルチデポ回数」）を増大させて、当該最大マルチデポ回数だけマルチデポ処理回数を行えば、生産性を向上できるため好ましい。特許文献２に記載の技術により、最大マルチデポ回数を増大させることができるが、改善の余地がある。
まず、マルチデポ処理法では、装置仕様およびエピタキシャル成長条件等の諸条件が変わると、最大マルチデポ回数も変わるため、マルチデポ処理回数を都度検討する必要があった。想定される最大マルチデポ回数に比べて、マルチデポ処理回数を裏面クモリが発生しない程度に十分少ない回数とすれば、裏面クモリの発生はほぼ確実に回避できるが、それでは生産性が不十分である。
そこで本発明は、プロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対して枚葉式のエピタキシャル成長処理を繰り返し行う際に、裏面クモリの発生を防止しつつ、生産性に優れたエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。
本発明者らは、前記諸目的を達成すべく鋭意検討を行った。プロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対して枚葉式のエピタキシャル成長処理を繰り返し行う場合、すなわち、マルチデポ処理法を行う場合に、プロセス初期では裏面クモリが発生せず、プロセス後半で裏面クモリが発生する原因について、本発明者らはまず検討した。ここで、裏面クモリの発生は、シリコンウェーハの裏面において、水素ガスによって還元しきれず残存した自然酸化膜に、ウェーハ裏面に回り込む塩素（Ｃｌ）を含むガスとサセプタ表面のシリコンとが反応してマストランスファーしたり、エッチングしたりすることが原因だと考えられる。
マルチデポ処理法のプロセス中、ロードロックチャンバおよび搬送チャンバのそれぞれは、チャンバ内を窒素雰囲気に保つため、窒素ガスパージにより窒素ガス置換され続ける。しかしながら、ロードロックチャンバから搬送チャンバにシリコンウェーハが搬入される際には、大気由来の残存酸素が搬送チャンバ内に僅かながら流入すると考えられる。さらに、搬送チャンバ内では、シリコンウェーハのベアなシリコン表面に形成される数ｎｍ程度の自然酸化膜由来の酸素も存在する。
搬送チャンバは窒素ガス置換され続けるものの、マルチデポ処理法のプロセスが進むにつれて、こうした酸素が徐々に蓄積して滞留するものと考えられる。例えば、マルチデポ処理法のプロセス後半になればなるほど、搬送チャンバー内表面へ吸着脱離するなどして酸素が蓄積されることが推測される。こうした搬送チャンバ内での酸素蓄積が自然酸化膜の厚みを僅かながらも増大させるなどの影響によって、マルチデポプロセス後半での裏面クモリが発生するのだと本発明者らは考えた。
そこで、本発明者らは、搬送チャンバ内の酸素の排出率に着目して、搬送チャンバ内の窒素ガスによる置換回数を変更したところ、最大マルチデポ回数、すなわち、マルチデポ処理可能な最大処理回数が変化することを確認した。本発明者らがさらに検討を重ねたところ、最大マルチデポ回数は、上記置換回数に大きく依存することを知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下のとおりである。
（１）シリコンウェーハの表面にシリコンエピタキシャル層をエピタキシャル成長させるエピタキシャルシリコンウェーハの製造方法であって、
第１ロードロックチャンバから、チャンバ内が窒素ガス置換され続ける搬送チャンバに１枚のシリコンウェーハを搬入する第１工程と、
前記搬送チャンバから、プロセスチャンバに前記１枚のシリコンウェーハを搬入する第２工程と、
前記プロセスチャンバ内にて前記１枚のシリコンウェーハの表面にシリコンエピタキシャル層を形成する第３工程と、
前記プロセスチャンバから、前記シリコンエピタキシャル層を形成した前記１枚のシリコンウェーハを前記搬送チャンバへ搬出し、次いで第２ロードロックチャンバへ搬出する第４工程と、
前記プロセスチャンバを、塩化水素を含むガスで気相エッチングするクリーニング工程と、を含み、
前記クリーニング工程を、前記第１工程、前記第２工程、前記第３工程および前記第４工程による一連の成長処理を同一条件で所定回数繰り返し行った前後に行い、
前記一連の成長処理を前記所定回数行う間の前記搬送チャンバ内の窒素ガスの総置換回数と、前記一連の成長処理における最大処理回数との対応関係を予め求め、前記所定回数を前記最大処理回数の範囲内とすることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
（２）前記最大処理回数を、前記エピタキシャルシリコンウェーハへの裏面クモリが発生する閾値回数に基づき定める、前記（１）に記載のエピタキシャルシリコンウェーハの製造方法。
（３）前記対応関係を予め求めるにあたり、前記搬送チャンバにおける窒素ガスパージ流量を変更するとともに、該窒素ガスパージ流量の変更に応じて前記搬送チャンバの排気速度を調整する、前記（１）または（２）に記載のエピタキシャルシリコンウェーハの製造方法。
本発明によれば、プロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対して枚葉式のエピタキシャル成長処理を繰り返し行う際に、裏面クモリの発生を防止しつつ、生産性に優れたエピタキシャルシリコンウェーハの製造方法を提供することができる。
一般的な枚葉式エピタキシャル成長装置の概略を示す模式図である。 枚葉式エピタキシャル成長装置のプロセスチャンバのクリーニング方式を説明する図である。 実験例１におけるエピタキシャル成長回数と、ヘイズ値との関係を示すグラフである。 実験例２における、搬送チャンバ内の総置換回数と、最大マルチデポ回数との関係を示すグラフである。 実験例２における搬送チャンバ内の１回あたりの置換回数と、最大マルチデポ回数との関係を示すグラフである。
以下、図面を参照しつつ、本発明の実施形態について説明する。なお、図面の簡略化のため、構成の要部のみを模式的に示すこととする。
（エピタキシャルシリコンウェーハの製造方法）
本実施形態に従うエピタキシャルシリコンウェーハの製造方法は、シリコンウェーハの表面にシリコンエピタキシャル層をエピタキシャル成長させるエピタキシャルシリコンウェーハの製造方法である。ここで、本実施形態に従う製造方法を説明するにあたり、図１を用いて既述の一般的な枚葉式エピタキシャル装置の符号を参照する。
本実施形態による製造方法は、第１ロードロックチャンバ１００から、チャンバ内が窒素ガス置換され続ける搬送チャンバ２００に１枚のシリコンウェーハ１０を搬入する第１工程と、搬送チャンバ２００から、プロセスチャンバ３００に前記１枚のシリコンウェーハ１０を搬入する第２工程と、プロセスチャンバ３００内にて前記１枚のシリコンウェーハ１０の表面にシリコンエピタキシャル層２０を形成する第３工程と、プロセスチャンバ３００から、シリコンエピタキシャル層２０を形成した前記１枚のシリコンウェーハ１０（すなわち、エピタキシャルシリコンウェーハ１）を搬送チャンバ２００へ搬出し、次いで第２ロードロックチャンバ（図示せず）へ搬出する第４工程と、プロセスチャンバ３００を、塩化水素を含むガスで気相エッチングするクリーニング工程と、を含む。
そして、図２（Ｂ）を用いて説明したマルチデポ処理法と同様に、前記クリーニング工程を、前記第１工程、前記第２工程、前記第３工程および前記第４工程による一連の成長処理を同一条件で所定回数繰り返し行った前後に行う。ここで、本実施形態では、前記一連の成長処理を前記所定回数行う間の前記搬送チャンバ内の窒素ガスの総置換回数と、前記一連の成長処理における最大処理回数との対応関係を予め求め、前記所定回数を前記最大処理回数の範囲内とする。
以下、上記一連の成長処理を同一条件で所定回数繰り返し行うことを、本実施形態において「マルチデポ処理」と称し、上記所定回数を「マルチデポ処理回数」と称し、上記最大処理回数を「最大マルチデポ回数」と称する。最大マルチデポ回数は、この回数を超えてマルチデポ処理を行うと、裏面クモリなどの不具合の生ずる回数を意味する。また、マルチデポ処理におけるＮ回目（ただし、Ｎは１以上かつ、マルチデポ処理回数以下の整数とする。）のエピタキシャル成長処理を、「Ｎデポ目の成長処理」と言う。
まず、既述の図１を参照しつつ、本実施形態による製造方法に適用可能な一般的な枚葉式エピタキシャル成長装置を説明する。
枚葉式エピタキシャル成長処理装置は、第１ロードロックチャンバ１００と、搬送チャンバ２００と、プロセスチャンバ３００とを有する。第１ロードロックチャンバ１００と、搬送チャンバ２００とはゲートバルブ１５０を介して連結され、搬送チャンバ２００とプロセスチャンバ３００とはゲートバルブ２５０を介して連結される。第１ロードロックチャンバ１００では窒素ガスによるパージとポンプによる排気が行われ、窒素雰囲気が保たれている。また、搬送チャンバ２００では、窒素ガスによるパージと排気が行われ、窒素雰囲気が保たれている。また、プロセスチャンバ３００は水素雰囲気が保たれるよう、水素ガスによるパージと排気が行われる。なお、プロセスチャンバ３００にはエピタキシャル成長処理用の原料ガスおよびクリーニング処理用のエッチングガスなども導入されるため、これらのガスはガススクラバーに集められる。
一方、第１ロードロックチャンバ１００は、シリコンウェーハ１０を格納する格納容器４００とも、ゲートバルブ５０を介して連結される。第１ロードロックチャンバ１００は、エピタキシャル成長装置の外部からを格納容器４００を取り込んだり取り出したりする場合もあるし、格納容器４００がＦＯＵＰのときは、ＦＯＵＰより搬出された１枚のシリコンウェーハ１０を取り込んだり取り出したりする。図１は、シリコンウェーハ格納容器４００がＦＯＵＰの場合の模式図であり、図１の例では、ゲートバルブ５０を介して、第１ロードロックチャンバ１００は格納容器４００と連結され、シリコンウェーハ１０は図示しないロボット（ファクトリインターフェース：FIなどとも呼ばれる）により格納容器４００から１枚ずつ取り出される。ここで、第１ロードロックチャンバ１００へ格納容器４００または、ＦＯＵＰからシリコンウェーハ１０を取り込むときおよび取り出すときに、ロードロックチャンバ１００内に空気が流入するため、第１ロードロックチャンバ１００内は不活性ガスである窒素により窒素ガス置換され、窒素雰囲気が保たれる。なお、一般的には、エピタキシャル成膜前のシリコンウェーハ１０を取り出すための第１ロードロックチャンバ１００および格納容器４００とは別に、成膜後のエピタキシャルシリコンウェーハ１を保管するための第２ロードロックチャンバおよび格納容器が枚葉式エピタキシャル成長装置には設けられる。搬送経路が異なる以外は、窒素ガス置換されるなどの点で、第１ロードロックチャンバ１００と第２ロードロックチャンバとは同様の機能を有する。
なお、シリコンウェーハの格納容器４００には、例えば、ＳＥＭＩスタンダードで標準化される前述のＦＯＵＰ(Front Opening Unified Pod)やＦＯＳＢ(Front Opening Sipping Box)等と呼ばれる半導体ウェーハの搬送用や保管用のシリコンウェーハ格納容器を用いることができる。格納容器４００には、例えば２５枚のシリコンウェーハ１０を格納することができる。
搬送チャンバ２００の内部には、シリコンウェーハ１０を搬送するウェーハ搬送装置（図示せず）が設置される。搬送チャンバ２００も、不活性ガスである窒素により窒素ガス置換され、窒素雰囲気が保たれる。すなわち、図１に示される導入管２１０から窒素ガスが導入され、排出管２２０から搬送チャンバ２００内のガスが排出される。
成膜前のシリコンウェーハ１０をプロセスチャンバ３００に搬入する際には、ウェーハ搬送装置により第１ロードロックチャンバ１００および搬送チャンバ２００の間と、搬送チャンバ２００およびプロセスチャンバ３００の間とのそれぞれでシリコンウェーハ１０を１枚ずつ搬入する。なお、各チャンバ間でシリコンウェーハ１０を搬入する際にゲートバルブ１５０，２５０が開放され、搬入時以外はゲートバルブ１５０，２５０は閉塞される。したがって、第１ロードロックチャンバ１００の窒素雰囲気と、プロセスチャンバ３００の水素雰囲気とが連通することはない。
プロセスチャンバ３００の内部には、シリコンウェーハ１０を載置するサセプタ３１０が設置される。プロセスチャンバ３００の内でエピタキシャル成長処理を行うことによりシリコンエピタキシャル層２０を形成することができる。
シリコンエピタキシャル層２０を成膜した後のシリコンウェーハ１０（すなわち、エピタキシャルシリコンウェーハ１）は、上述した搬入時と逆の順序により、保管用の第２ロードロックチャンバおよび格納容器へと搬出されるのが一般的である。
以下、本実施形態によるエピタキシャルシリコンウェーハの製造方法の各工程の詳細を説明する。
＜第１工程＞
第１工程では、第１ロードロックチャンバ１００から、チャンバ内が窒素ガス置換され続ける搬送チャンバ２００に１枚のシリコンウェーハ１０を搬入する。なお、シリコンウェーハ１０を搬入する際には、格納容器４００からシリコンウェーハ１０が１枚ずつ取り出されるか、あるいは、シリコンウェーハ格納容器４００が第１ロードロックチャンバ１００に取り込まれるのは前述のとおりである。また、シリコンウェーハ１０を搬送チャンバ２００内に搬入する際に、ゲートバルブ１５０が開放され、搬送チャンバ２００内の搬送装置によりシリコンウェーハ１０は第１ロードロックチャンバ１００から搬送チャンバ２００内に搬入される。この搬入後、ゲートバルブ１５０は閉塞される。ゲートバルブ１５０が開放される時間は通常５〜１５程度であり、他のゲートバルブについても同様である。
＜第２工程＞
第２工程では、搬送チャンバ２００から、プロセスチャンバ３００に当該シリコンウェーハ１０を搬入する。シリコンウェーハ１０を搬入する際に、ゲートバルブ２５０が開放され、搬入チャンバ２００内の搬送装置によりシリコンウェーハ１０は搬送チャンバ２００からプロセスチャンバ３００内に搬入される。この際、搬送装置により、プロセスチャンバ３００内のサセプタ３１０にシリコンウェーハ１０を載置することができる。シリコンウェーハ１０をプロセスチャンバ３００に搬入する際のチャンバ内の温度は、通常６５０℃以上８００℃以下程度である。
＜第３工程＞
第３工程では、プロセスチャンバ３００内にて当該１枚のシリコンウェーハ１０の表面にシリコンエピタキシャル層２０を形成する。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをプロセスチャンバ３００内に導入し、使用するソースガスによっても成長温度は異なるが、１０００〜１２００℃の範囲の温度でのＣＶＤ法によりシリコンウェーハ１０上にエピタキシャル成長させることができる。こうして、エピタキシャルシリコンウェーハ１を作製することができる。
＜第４工程＞
第４工程では、プロセスチャンバ３００から、シリコンエピタキシャル層２０を形成した前記１枚のシリコンウェーハ１０（すなわち、エピタキシャルシリコンウェーハ１）を搬送チャンバ２００へ搬出し、次いで第２ロードロックチャンバ（図示せず）へ搬出する。すなわち、作製したエピタキシャルシリコンウェーハ１は、上述した第１工程および第２工程とは反対の順序により、搬送チャンバ２００を経て、プロセスチャンバ３００からロードロックチャンバに搬送して、保管用の格納容器内に格納する。
このように、第１工程、第２工程、第３工程および第４工程による一連の成長処理により、枚葉式エピタキシャル成長装置を用いて、１枚のエピタキシャルシリコンウェーハ１を作製することができる。形成するシリコンエピタキシャル層２０の厚みにも依るが、一般的には、この一連の成長処理を１回行うにあたり、約３〜５分程度を要する。
＜クリーニング工程＞
クリーニング工程では、プロセスチャンバ３００を、塩化水素を含むガスで気相エッチングする。気相エッチングを行う時間は、マルチデポ処理回数に応じて適宜設定することができる。より具体的には、プロセスチャンバ３００の内部を所定の温度にまで加熱して、塩化水素を含むガスを流通させ、エピタキシャル成長を経てプロセスチャンバ３００の内部に付着堆積したシリコンを気相エッチングする。例えば、プロセスチャンバ３００の内部を９００℃以上１２００℃以下程度とし、塩化水素を含むガスを１０秒以上１５００秒以下で流通させればよい。
本実施形態では、いわゆるマルチデポ処理法、すなわち、プロセスチャンバ３００のクリーニングを都度行うことなく、複数枚のシリコンウェーハ１０に対してエピタキシャル成長処理を所定回数（マルチデポ処理回数）だけ繰り返し行うものである。そこで、本実施形態では、上述のクリーニング工程を、第１工程、第２工程、第３工程および第４工程による一連の成長処理を同一条件で所定回数（マルチデポ処理回数）行った前後に行うものとする。
＜所定回数（マルチデポ処理回数）の規定＞
ここで、本実施形態では、上述の前記一連の成長処理を前記所定回数行う間の搬送チャンバ２００内の窒素ガスの総置換回数（以下、「総置換回数」）と、一連の成長処理における最大処理回数（最大マルチデポ回数）との対応関係を予め求め、所定回数（マルチデポ処理回数）を最大処理回数の範囲内とする。
実施例において詳細を後述するが、本発明者らが検討したところ、最大マルチデポ回数は、総置換回数に大きく依存することを知見した。そして、マルチデポ処理回数を最大マルチデポ回数の範囲内とすれば、エピタキシャルシリコンウェーハ３０に、裏面クモリが発生しないことが本発明者らにより確認された。このことは、厚み等のエピタキシャル成長条件を変えた場合にも有効である。
なお、総置換回数は、以下のとおりに定義することができる。この定義は搬送チャンバ２００の容積分だけ窒素ガスが導入されると、搬送チャンバ２００内のガスが全て入れ替わるとする仮定に基づく。まず、一連の成長処理１回あたりの置換回数（「１デポあたりの置換回数」）は以下のとおりとなる。
Figure 0006729352
したがって、マルチデポ処理回数を経た後の、搬送チャンバ２００の窒素ガスによる総置換回数は、以下の式のとおりとなる。
Figure 0006729352
ここで、総置換回数と、最大マルチデポ回数との対応関係を予め求めるためには、例えば以下のようにすればよい。まず、本実施形態に従うエピタキシャルシリコンウェーハの製造に用いるシリコンウェーハ１０と同種のシリコンウェーハを用意する。以下、この同種のシリコンウェーハを試験用シリコンウェーハと称する。試験用ウェーハを用いて、第１の条件によりマルチデポ処理を行ってエピタキシャルシリコンウェーハを作製する。さらに、第１の条件から、搬送チャンバへの窒素のパージ流量のみを変更した第２の条件によりマルチデポ処理を行ってエピタキシャルシリコンウェーハを作製する。それぞれの条件で作製したエピタキシャルシリコンウェーハの裏面クモリの有無を観察し、何デポ目で裏面クモリが発生するかの閾値回数を確認し、得られた閾値に基づき検量線を求めることができる。観察に替えて、作製したエピタキシャルシリコンウェーハの面粗さの指標であるヘイズ値を測定することも好ましい。ヘイズ値は、例えばＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のパーティクルカウンターを用い、ＤＷＮモードで測定することにより得られる。
こうして得られる検量線の一例を、実施例において後述する図４，５に示す。最大マルチデポ回数を増加させるためには、窒素ガスによる総置換回数を加速度的に増加させる必要があることが確認された。１デポあたりの置換回数を多くする必要があると言うこともできる。
なお、上記対応関係を予め求めるにあたり、搬送チャンバ２００における窒素ガスパージ流量を変更するとともに、該窒素ガスパージ流量の変更に応じて搬送チャンバ２００の排気速度を調整することが好ましい。搬送チャンバ２００と、プロセスチャンバ３００との圧力バランスを維持するためである。
窒素ガスパージ流量を増大させるためには、窒素ガスの流入側である導入管２１０で、窒素ガスの圧力や流量を増加させればよい。具体的には、フィルター圧損を少なくしたり、導入路の増加等を行えばよい。
次に、本発明の効果をさらに明確にするため、以下の実施例を挙げるが、本発明は以下の実施例に何ら制限されるものではない。
（実験例１）
まず、マルチデポ処理のプロセス前半と、プロセス後半での裏面クモリの発生状況の相違を確認するため、以下の実験を行った。
図１に示したエピタキシャル成長装置を用いて、以下の手順に従って、マルチデポ処理法によりシリコンエピタキシャルウェーハを製造した。なお、シリコンエピタキシャルウェーハの基板としては、ボロンドープされた直径３００ｍｍのシリコンウェーハ１０を用いた。
＜条件１＞
第１ロードロックチャンバ１００からシリコンウェーハ１０をプロセスチャンバ３００内に搬入し、水素ベークを行った後、１１３０℃にて、シリコンのエピタキシャル膜を２μｍ成長させてエピタキシャルシリコンウェーハ１を作製し、これを第２ロードロックチャンバまで搬出する一連の成長処理を行った。この一連の成長処理を１５デポ目まで繰り返した。搬出および搬入に要する搬送時間および成長処理時間を含めて、１デポあたり２００秒であった。なお、原料ソースガスとしてはトリクロロシランガスを用い、また、ドーパントガスとしてジボランガス、キャリアガスとして水素ガスを用いている。
＜条件２＞
搬送チャンバ２００における窒素ガスのパージ流量を、条件１から１８％増大させた以外は、条件１と同様にして、マルチデポ処理法により１５デポ目まで繰り返してエピタキシャルシリコンウェーハを作製した。なお、パージ流量の増大に併せて搬送チャンバの圧力を調整し、搬送チャンバ２００とプロセスチャンバ３００との圧力バランスを条件１と同程度に保った。
条件１、条件２のそれぞれで作製したエピタキシャルシリコンウェーハの裏面を、ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のパーティクルカウンターを用い、ＤＷＮモードで測定してヘイズ値を測定した。結果を図３のグラフに示す。
条件１では、８デポ目までは裏面クモリが集光下で確認されず、９デポ目から裏面クモリが確認された。したがって、条件１での最大マルチデポ回数は８回である。なお、条件１における、８デポ目までの搬送チャンバ内の窒素パージによる総置換回数は９．２回（１デポあたり、約１．２回の置換）と計算することができる。
一方、条件２では、１０デポ目までは裏面クモリが集光下で確認されず、１１デポ目から裏面クモリが確認された。したがって、条件２での最大マルチデポ回数は１０回である。また、最大マルチデポ回数を超えてマルチデポ処理を続けると、ヘイズ値が急上昇することも確認された。なお、条件２における、１０デポ目までの搬送チャンバ内の窒素パージによる総置換回数は１３．７回（１デポあたり、約１．４回の置換）と計算することができる。
（実験例２）
実験例１と同様にして、搬送チャンバ２００における窒素ガスのパージ流量を変更しつつ、搬送チャンバ内の窒素パージによる総置換回数と、最大マルチデポ回数との関係を求めた。結果を図４に示す。図４に基づき、総置換回数に応じてマルチデポ処理数を設定することにより、裏面クモリの発生を防止することができることが確認できた。
また、最大マルチデポ回数を増大させるためには、搬送チャンバ内の窒素パージによる総置換回数を急速に増大させる必要があることも確認できた。これは、搬送チャンバ内の窒素パージによる置換が多いほど、酸素の影響を抑制することができると考えられるものの、窒素パージによって搬送チャンバ内から酸素が単純に排出されるわけではないからである。すなわち、マルチデポプロセスの後半になると、搬送チャンバ内表面への酸素成分の吸着が飽和し、搬送チャンバ内表面からの酸素の脱離が突然優勢となるものと考えられる。そのため、裏面クモリと置換回数との相関が急速に変化したと推測される。
以上のとおり、搬送チャンバにおいてマルチデポ処理回数だけ行う場合の窒素ガスによる総置換回数と、最大マルチデポ回数との対応関係を予め求め、この対応関係に基づき、マルチデポ処理回数を設定すれば、マルチデポ処理法において、プロセス後半における裏面クモリの発生を防止することができ、生産性を高めることができる。
さらに、図４のグラフから求められる、最大マルチデポ回数と、１回あたりの搬送チャンバの置換回数との関係を図５のグラフに示す。１回あたりの搬送チャンバの置換回数に基づき、最大マルチデポ回数を設定すれば、マルチデポ処理のプロセス後半における裏面クモリの発生を防止することができる、と言うこともできる。また、反対に、目標とする最大マルチデポ回数に応じて、１回あたりの搬送チャンバの置換回数（すなわち、搬送チャンバにおける窒素ガスのパージ流量）を調整すれば、やはりプロセス後半における裏面クモリの発生を防止することもできる。
本発明によれば、プロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対して枚葉式のエピタキシャル成長処理を連続して行う際に、裏面クモリの発生を防止しつつ、生産性に優れたエピタキシャルシリコンウェーハの製造方法を提供することができる。
１ エピタキシャルシリコンウェーハ
１０ シリコンウェーハ
２０ シリコンエピタキシャル層
５０ ゲートバルブ
１００ （第１）ロードロックチャンバ
１５０ ゲートバルブ
２００ 搬送チャンバ
２１０ 導入管
２２０ 排出管
２５０ ゲートバルブ
３００ プロセスチャンバ
３１０ サセプタ
４００ 格納容器

Claims (2)

  1. シリコンウェーハの表面にシリコンエピタキシャル層をエピタキシャル成長させるエピタキシャルシリコンウェーハの製造方法であって、
    第１ロードロックチャンバから、チャンバ内が窒素ガス置換され続ける搬送チャンバに１枚のシリコンウェーハを搬入する第１工程と、
    前記搬送チャンバから、プロセスチャンバに前記１枚のシリコンウェーハを搬入する第２工程と、
    前記プロセスチャンバ内にて前記１枚のシリコンウェーハの表面にシリコンエピタキシャル層を形成する第３工程と、
    前記プロセスチャンバから、前記シリコンエピタキシャル層を形成した前記１枚のシリコンウェーハを前記搬送チャンバへ搬出し、次いで第２ロードロックチャンバへ搬出する第４工程と、
    前記プロセスチャンバを、塩化水素を含むガスで気相エッチングするクリーニング工程と、を含み、
    前記クリーニング工程を、前記第１工程、前記第２工程、前記第３工程および前記第４工程による一連の成長処理を同一条件で所定回数繰り返し行った前後に行い、
    前記一連の成長処理を前記所定回数行う間の前記搬送チャンバ内の窒素ガスの総置換回数と、前記一連の成長処理における最大処理回数との対応関係を予め求め、前記所定回数を前記最大処理回数の範囲内とし、
    前記最大処理回数を、前記エピタキシャルシリコンウェーハへの裏面クモリが発生する閾値回数に基づき定めることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
  2. 前記対応関係を予め求めるにあたり、前記搬送チャンバにおける窒素ガスパージ流量を変更するとともに、該窒素ガスパージ流量の変更に応じて前記搬送チャンバの排気速度を調整する、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
JP2016251066A 2016-12-26 2016-12-26 エピタキシャルシリコンウェーハの製造方法 Active JP6729352B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016251066A JP6729352B2 (ja) 2016-12-26 2016-12-26 エピタキシャルシリコンウェーハの製造方法
PCT/JP2017/041680 WO2018123347A1 (ja) 2016-12-26 2017-11-20 エピタキシャルシリコンウェーハの製造方法
KR1020197009859A KR102186202B1 (ko) 2016-12-26 2017-11-20 에피택셜 실리콘 웨이퍼의 제조 방법
DE112017006558.5T DE112017006558T5 (de) 2016-12-26 2017-11-20 Verfahren zur Herstellung von epitaktischem Siliciumwafer
CN201780080713.5A CN110383425B (zh) 2016-12-26 2017-11-20 外延硅晶片的制造方法
US16/467,642 US11198949B2 (en) 2016-12-26 2017-11-20 Method of producing epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251066A JP6729352B2 (ja) 2016-12-26 2016-12-26 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018107245A JP2018107245A (ja) 2018-07-05
JP6729352B2 true JP6729352B2 (ja) 2020-07-22

Family

ID=62707482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251066A Active JP6729352B2 (ja) 2016-12-26 2016-12-26 エピタキシャルシリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US11198949B2 (ja)
JP (1) JP6729352B2 (ja)
KR (1) KR102186202B1 (ja)
CN (1) CN110383425B (ja)
DE (1) DE112017006558T5 (ja)
WO (1) WO2018123347A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7342695B2 (ja) * 2019-12-26 2023-09-12 株式会社Sumco エピタキシャルウェーハ製造システム及び製造方法
KR102525514B1 (ko) * 2021-01-28 2023-04-25 에스케이실트론 주식회사 반응성 미세입자의 발생을 억제하는 에피택셜 성장장치 및 에피택셜 성장방법
EP4056740A1 (de) * 2021-03-10 2022-09-14 Siltronic AG Verfahren zum herstellen von halbleiterscheiben mit epitaktischer schicht in einer kammer eines abscheidereaktors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186363A (ja) 1997-12-24 1999-07-09 Shin Etsu Handotai Co Ltd 半導体製造装置
JP2003007798A (ja) * 2001-06-21 2003-01-10 Shin Etsu Handotai Co Ltd ウェーハの処理方法、ウェーハの処理システム、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造システム
US20030221708A1 (en) 2002-06-04 2003-12-04 Chun-Hao Ly Method of cleaning a semiconductor process chamber
JP2004281955A (ja) * 2003-03-19 2004-10-07 Hitachi Cable Ltd 窒化物半導体の製造方法、窒化物半導体用気相成長装置、窒化物半導体ウェハ、窒化物半導体デバイス
CN100401473C (zh) * 2003-10-16 2008-07-09 东京毅力科创株式会社 硅外延层的形成方法
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP2010236048A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd ガス処理装置
JP5514129B2 (ja) 2010-02-15 2014-06-04 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
JP5839514B2 (ja) * 2010-02-15 2016-01-06 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5306432B2 (ja) * 2011-09-22 2013-10-02 株式会社ニューフレアテクノロジー 気相成長方法
JP5849674B2 (ja) 2011-12-12 2016-02-03 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP2015185757A (ja) * 2014-03-25 2015-10-22 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6315272B2 (ja) * 2014-09-08 2018-04-25 信越半導体株式会社 半導体基板の製造方法
US10510566B2 (en) * 2015-07-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool techniques with improved efficiency

Also Published As

Publication number Publication date
JP2018107245A (ja) 2018-07-05
US20190338443A1 (en) 2019-11-07
DE112017006558T5 (de) 2019-09-26
CN110383425A (zh) 2019-10-25
KR20190046964A (ko) 2019-05-07
US11198949B2 (en) 2021-12-14
CN110383425B (zh) 2022-10-04
WO2018123347A1 (ja) 2018-07-05
KR102186202B1 (ko) 2020-12-03

Similar Documents

Publication Publication Date Title
TWI360179B (en) Method for manufacturing a semiconductor device, a
US20190378724A1 (en) Etching method and etching apparatus
US20160208414A1 (en) METHOD FOR PRODUCING SiC EPITAXIAL WAFER
US9551070B2 (en) In-situ corrosion resistant substrate support coating
US20120305026A1 (en) Substrate Processing Apparatus and Substrate Processing Method
CN107507768B (zh) 半导体装置的制造方法、热处理装置以及存储介质
US10529559B2 (en) Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus
JP6729352B2 (ja) エピタキシャルシリコンウェーハの製造方法
US11390944B2 (en) Film-forming device and method for cleaning same
US9443730B2 (en) Process for forming silicon-filled openings with a reduced occurrence of voids
JP2012216696A (ja) 基板処理装置及び半導体装置の製造方法
JP6011420B2 (ja) 縦型熱処理装置の運転方法、縦型熱処理装置及び記憶媒体
TWI788954B (zh) 基板處理方法
US10379094B2 (en) Contamination control method of vapor deposition apparatus and method of producing epitaxial silicon wafer
JPH04157161A (ja) クリーニング方法
JP6390472B2 (ja) 成膜方法、成膜装置及び記憶媒体
WO2003088332A1 (fr) Procede de formation d'une couche epitaxiale de silicium
JP2016201481A (ja) 気相成長方法
KR20180016304A (ko) 성막 방법 및 성막 시스템, 그리고 표면 처리 방법
WO2016080450A1 (ja) 気相成長方法
JP2004288903A (ja) 半導体デバイスの製造方法
JP6315272B2 (ja) 半導体基板の製造方法
US20230295837A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
CN109891555B (zh) 低温外延层形成方法
JP2015035460A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250